JP2012010037A - 電源電圧監視回路 - Google Patents
電源電圧監視回路 Download PDFInfo
- Publication number
- JP2012010037A JP2012010037A JP2010143175A JP2010143175A JP2012010037A JP 2012010037 A JP2012010037 A JP 2012010037A JP 2010143175 A JP2010143175 A JP 2010143175A JP 2010143175 A JP2010143175 A JP 2010143175A JP 2012010037 A JP2012010037 A JP 2012010037A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- power supply
- transistor
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012544 monitoring process Methods 0.000 title claims abstract description 18
- 238000010586 diagram Methods 0.000 description 9
- 230000000630 rising effect Effects 0.000 description 3
- 239000000470 constituent Substances 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/24—Resetting means
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/30—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
- G06F1/305—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations in the event of power-supply fluctuations
Abstract
【解決手段】クランプ回路15で電圧がクランプされる前は第1の定電圧Vref1と電源電圧Vccの電位差を比較することなく、LレベルのRST信号を出力するが、クランプ回路15で電圧がクランプされた後は第1の差動回路13で第1の定電圧Vref1と電源電圧Vccの電位差を比較し、Hレベル又はLレベルのRST信号を出力することが可能となる。
【選択図】図1
Description
図1は、第一の実施形態にかかる電源電圧モニター回路100の構成を例示する回路図である。電源電圧監視回路100は、定電圧Vref1を出力する定電圧回路11、定電圧回路11に接続されたレベルシフト回路12、レベルシフト回路12の出力定電圧Vref2を抵抗分割した電圧V1と電源電圧Vccを抵抗分割した電圧V2が入力され、RST信号を出力する第1の差動回路13、一方が定電圧回路11に接続され、他方が接地された分圧回路14、一方が分圧回路14に接続され、他方が接地されたクランプ回路15と、電圧V1と分圧回路14で分圧された一部の電圧とが入力される第2の差動回路16とを有する。
Vref1 = Vref2 + Vbe
となり、すなわち、
Vref1 > Vref2
となる。
第1のトランジスタM1のゲート電極に印加される電圧V1は、
V1=Vref2×{R2/(R1+R2)}
第2のトランジスタM2のゲート電極へ入力される電圧V3は、
V3=Vcl×{ R8/(R7+R8)}
=Vref1×{R8/(R6+R7+R8)}
=(Vref2+Vbe)×{R8/(R6+R7+R8)}
であり、V1<V3になるために予め抵抗R1からR8の値を設定する。
Vcl = Vref1×{(R7+R8)/(R6+R7+R8)}
となり、電圧Vclは定電圧Vref1に対して略比例の関係になる。したがって、V1<V3の間は、電圧Vclはクランプ回路15によって固定されていないことが条件となる。このようにすることで、第2のトランジスタM2がオンとなり、定電流源I2の定電流は第2のトランジスタM2の側を流れる。このため、結果として、トランジスタQ3およびQ4に入力されるコレクタ電流はわずかなため、RST信号はLレベルを出力することとなる。
Vref1>Vref2の関係は常に維持されるので、クランプ回路15を働かせることで、電圧Vclの値を定電圧Vref1に依存しないクランプ電圧の値にする。すなわち、V1>V3になるために、
Vref1>Vref2
Vref2×{R2/(R1+R2)}>Vref1×{R8/(R6+R7+R8)}
Vref2×{R2/(R1+R2)} > Vcl×{ R8/(R7+R8)}
のいずれもが同時に成立する関係でクランプ電圧で電圧Vclを固定し、各抵抗を設定する。このようにすることで、第2のトランジスタM2はオフ状態となり、第1のトランジスタM1が定電流源I2をオン状態にする。ここで、第1の差動回路13のトランジスタQ2へ入力されるV1とトランジスタQ3へ入力されるV2は、
V1 = Vref2×{R2/(R1+R2)}
V2 = Vcc×{R4/(R3+R4)}
である。第1の差動回路13は、このV2とV1を比較し、RST信号を出力する。具体的には、V1>V2の場合、トランジスタQ4がオフになり、LレベルのRST信号が出力される。一方、V1<V2の場合、トランジスタQ4がオンになり、HレベルのRST信号が出力される。
図3は、本発明の第二の実施形態にかかる電源電圧モニター回路100の構成を例示する回路図である。本実施形態では、抵抗R5とR6の接続点Sに第2のトランジスタM2のゲート電極を接続させ、抵抗R7とR8の接続点にダイオードD1を接続させた。以下、この抵抗R6とR7の接続点dの電圧を電圧V4、抵抗R7と抵抗R8の接続点の電圧をVdとする。
V4 = Vref1×{(R7+R8)/(R6+R7+R8)}
で保たれる。
V4 = (Vref1−Vd)×{R7/(R6+R7)}
となる。
Claims (6)
- 電源電圧が入力され、第1の定電圧を出力する定電圧回路と、
前記第1の定電圧が入力され、前記第1の定電圧をレベルシフトした第2の定電圧を出力するレベルシフト回路と、
前記第1の定電圧が入力され、この第1の定電圧をクランプ電圧で固定することを可能とするクランプ回路と、
電流源から供給される定電流を受けて前記第2の定電圧を抵抗分割した第1の入力電圧と前記電源電圧を抵抗分割した第2の入力電圧との電位差に応じて出力電圧を出力する差動部と、前記第1の差動回路の前記出力電圧に応じて矩形信号を出力する出力部とを有する第1の差動回路と、
前記クランプ回路が前記第1の低電圧を固定しない場合、前記第1の定電圧と前記第1の入力電圧との電位差から前記差動部の前記電流源をオフにし、前記出力部の出力を制御し、前記クランプ回路が前記第1の低電圧を固定する場合、前記クランプ電圧と前記第1の出力電圧との電位差から前記差動部の前記電流源をオンにする第2の差動回路とを有することを特徴とする電源電圧監視回路。 - 前記クランプ回路が前記第1の低電圧を固定していない場合、前記第2の差動回路は、前記第1の定電圧と前記第1の入力電圧との電位差から前記差動部の前記電流源をオフにし、前記出力部から出力される前記矩形信号をLレベルにすることを特徴とする請求項1記載の電源電圧監視回路。
- 前記クランプ回路が前記第1の低電圧を固定している場合であって、かつ、第1の入力電圧が第2の入力電圧より小さい場合、前記第2の差動回路は前記クランプ電圧と前記第1の出力電圧との電位差から前記差動部の前記電流源をオンにし、前記第1の差動回路は前記出力部から出力される前記矩形信号をHレベルにすることを特徴とする請求項1記載の電源電圧監視回路。
- 前記クランプ回路が前記第1の低電圧を固定している場合あって、かつ、第1の入力電圧が第2の入力電圧より大きい場合、前記第2の差動回路は前記クランプ電圧と前記第1の出力電圧との電位差から前記差動部の前記電流源をオンにし、前記第1の差動回路は前記出力部から出力される前記矩形信号をLレベルにすることを特徴とする請求項1記載の電源電圧監視回路。
- 電源電圧が入力され、第1の定電圧を出力する定電圧回路と、
入力端子で前記定電圧回路から前記第1の定電圧が入力され、レベルシフトした第2の定電圧を出力端子から出力するレベルシフト回路と、
コレクタ電極が前記レベルシフト回路の前記出力端子と接続され、ベース電極が抵抗R1と抵抗R2の接続点で共通に接続された第1のトランジスタと、エミッタ電極が第1のトランジスタのエミッタ電極と共通に接続され、ベース電極が抵抗R3とR4の接続点で共通に接続された第2のトランジスタと、一方が第2のトランジスタのコレクタ電極に接続され他方がレベルシフト回路12の前記出力端子と接続された抵抗R5とを有する前記差動部と、ベース電極が第2のトランジスタのコレクタ電極と接続され、コレクタ電極が前記レベルシフト回路12の前記出力端子と接続された第3のトランジスタと、一方が第3のトランジスタのエミッタ電極と接続され他方が接地している第1の定電流源を有する出力部とを有する第1の差動回路と、
一方が前記レベルシフト回路の前記入力端子に接続され他方が抵抗R7と接続された抵抗R6と、一方が抵抗R6と接続され他方が抵抗R8と接続された抵抗R7と、一方が抵抗R7と接続され、一方が接地されたR8とを有する分圧回路と、
前記抵抗R6と前記抵抗R7の接続点に共通に接続されたクランプ回路と、
ゲート電極が前記第1のトランジスタのゲート電極に接続されドレイン電極が第1のトランジスタと第2のトランジスタのエミッタ電極に共通に接続された第1のMOSトランジスタと、ゲート電極が前記抵抗R7と前記抵抗R8との接続点に共通に接続され、ドレイン電極が前記レベルシフト回路の前記出力端子に接続された第2のMOSトランジスタと、この第1のMOSトランジスタとこの第2のMOSトランジスタのソース電極に共通に接続された第2の定電流源とを有する第2の差動回路とを有することを特徴とする電源電圧監視回路。 - 前記クランプ回路が、前記抵抗R7と前記抵抗R8の接続点に共通に接続された少なくとも1つのダイオードからなり、
前記第2のMOSトランジスタの前記ゲート電極が、前記抵抗R6と前記抵抗R7の接続点に共通に接続されていることを特徴とする請求項5記載の電源電圧監視回路。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010143175A JP5433510B2 (ja) | 2010-06-23 | 2010-06-23 | 電源電圧監視回路 |
TW100106724A TWI445306B (zh) | 2010-06-23 | 2011-03-01 | Power supply voltage monitoring circuit |
US13/117,429 US8405429B2 (en) | 2010-06-23 | 2011-05-27 | Power supply voltage monitor circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010143175A JP5433510B2 (ja) | 2010-06-23 | 2010-06-23 | 電源電圧監視回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012010037A true JP2012010037A (ja) | 2012-01-12 |
JP5433510B2 JP5433510B2 (ja) | 2014-03-05 |
Family
ID=45351972
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010143175A Expired - Fee Related JP5433510B2 (ja) | 2010-06-23 | 2010-06-23 | 電源電圧監視回路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8405429B2 (ja) |
JP (1) | JP5433510B2 (ja) |
TW (1) | TWI445306B (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015154437A (ja) * | 2014-02-19 | 2015-08-24 | 株式会社東芝 | パワーオンリセット回路 |
JP7076531B2 (ja) | 2018-09-27 | 2022-05-27 | 住友電工ハードメタル株式会社 | 立方晶窒化硼素多結晶体 |
JP7186680B2 (ja) | 2019-08-29 | 2022-12-09 | 株式会社東芝 | 半導体装置 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0884058A (ja) * | 1994-09-14 | 1996-03-26 | Fujitsu Ltd | パワーオンリセット信号発生回路及びパワーオンリセット信号発生回路を有する半導体集積回路 |
JP2000031806A (ja) * | 1998-07-10 | 2000-01-28 | Sony Corp | リセット回路 |
JP2003315381A (ja) * | 2002-04-19 | 2003-11-06 | Matsushita Electric Ind Co Ltd | 電源電圧監視回路 |
JP2005260298A (ja) * | 2004-03-09 | 2005-09-22 | Sanyo Electric Co Ltd | 信号処理回路 |
JP2006262180A (ja) * | 2005-03-17 | 2006-09-28 | Toshiba Corp | 半導体装置 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10319157A1 (de) * | 2003-04-29 | 2004-11-25 | Infineon Technologies Ag | Integrierte Schaltung mit einer Spannungsüberwachungsschaltung sowie ein Verfahren zum Überwachen einer bereitgestellten internen Burn-In-Spannung |
JP4439974B2 (ja) * | 2004-03-31 | 2010-03-24 | Necエレクトロニクス株式会社 | 電源電圧監視回路 |
-
2010
- 2010-06-23 JP JP2010143175A patent/JP5433510B2/ja not_active Expired - Fee Related
-
2011
- 2011-03-01 TW TW100106724A patent/TWI445306B/zh not_active IP Right Cessation
- 2011-05-27 US US13/117,429 patent/US8405429B2/en not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0884058A (ja) * | 1994-09-14 | 1996-03-26 | Fujitsu Ltd | パワーオンリセット信号発生回路及びパワーオンリセット信号発生回路を有する半導体集積回路 |
JP2000031806A (ja) * | 1998-07-10 | 2000-01-28 | Sony Corp | リセット回路 |
JP2003315381A (ja) * | 2002-04-19 | 2003-11-06 | Matsushita Electric Ind Co Ltd | 電源電圧監視回路 |
JP2005260298A (ja) * | 2004-03-09 | 2005-09-22 | Sanyo Electric Co Ltd | 信号処理回路 |
JP2006262180A (ja) * | 2005-03-17 | 2006-09-28 | Toshiba Corp | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
TW201214965A (en) | 2012-04-01 |
JP5433510B2 (ja) | 2014-03-05 |
TWI445306B (zh) | 2014-07-11 |
US20110316619A1 (en) | 2011-12-29 |
US8405429B2 (en) | 2013-03-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7535128B2 (en) | Temperature detector | |
US20180294638A1 (en) | Over-temperature protection circuitry and driving method | |
JP4636461B2 (ja) | 電源電圧監視回路、および該電源電圧監視回路を備える電子回路 | |
US20090224804A1 (en) | Detecting circuit and electronic apparatus using detecting circuit | |
US6204646B1 (en) | Power supply device | |
JP5433510B2 (ja) | 電源電圧監視回路 | |
US10848146B2 (en) | Reset circuit | |
KR20060114634A (ko) | 신호출력회로 | |
US20070030036A1 (en) | Voltage comparator having hysteresis characteristics | |
JP3179444B2 (ja) | 電源監視回路 | |
US20100019803A1 (en) | Oscillation detection circuit | |
KR20130014977A (ko) | 신호 전달 회로 | |
JP3183187B2 (ja) | ヒステリシスコンパレータ | |
JP4221123B2 (ja) | レギュレータ回路 | |
JP3589032B2 (ja) | 起動回路 | |
JP2014020796A (ja) | 電圧異常検出回路 | |
JP2012242907A (ja) | 安定化電圧電源回路 | |
JP5687091B2 (ja) | 電源電圧検出回路 | |
JP3063345B2 (ja) | 飽和防止回路 | |
JP2006351944A (ja) | 温度保護回路、半導体集積回路装置、電源装置、電気機器 | |
JP4622085B2 (ja) | 台形波出力回路 | |
KR100577552B1 (ko) | 반도체 메모리 장치의 내부 전압 변환회로 | |
JP3901449B2 (ja) | 半導体集積回路 | |
JPH11264845A (ja) | 電源電圧監視回路及び入力信号レベル監視回路 | |
JP2002135966A (ja) | 出力過電圧保護回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20111125 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20111205 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120828 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130828 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130830 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131017 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131029 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131115 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131209 |
|
LAPS | Cancellation because of no payment of annual fees |