JP2012010037A - 電源電圧監視回路 - Google Patents

電源電圧監視回路 Download PDF

Info

Publication number
JP2012010037A
JP2012010037A JP2010143175A JP2010143175A JP2012010037A JP 2012010037 A JP2012010037 A JP 2012010037A JP 2010143175 A JP2010143175 A JP 2010143175A JP 2010143175 A JP2010143175 A JP 2010143175A JP 2012010037 A JP2012010037 A JP 2012010037A
Authority
JP
Japan
Prior art keywords
voltage
circuit
power supply
transistor
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010143175A
Other languages
English (en)
Other versions
JP5433510B2 (ja
Inventor
Masaru Numano
優 沼野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2010143175A priority Critical patent/JP5433510B2/ja
Priority to TW100106724A priority patent/TWI445306B/zh
Priority to US13/117,429 priority patent/US8405429B2/en
Publication of JP2012010037A publication Critical patent/JP2012010037A/ja
Application granted granted Critical
Publication of JP5433510B2 publication Critical patent/JP5433510B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/24Resetting means
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/30Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
    • G06F1/305Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations in the event of power-supply fluctuations

Abstract

【課題】簡易な回路で正確な出力信号を出力する電源電圧モニター回路を提供すること。
【解決手段】クランプ回路15で電圧がクランプされる前は第1の定電圧Vref1と電源電圧Vccの電位差を比較することなく、LレベルのRST信号を出力するが、クランプ回路15で電圧がクランプされた後は第1の差動回路13で第1の定電圧Vref1と電源電圧Vccの電位差を比較し、Hレベル又はLレベルのRST信号を出力することが可能となる。
【選択図】図1

Description

本発明の実施形態は電源電圧監視回路に関する。
従来より、ICの内部回路が動作可能な電源電圧以下の時に、異常動作を行わないように低電圧誤動作防止(UVLO:Under Voltage Lock Out)機能を内蔵する電源電圧監視回路がある。具体的には、ICの内部にある定電圧回路を監視し、電源電圧Vccが定電圧回路の出力以下になると定電圧回路の動作をロックアウトし、定電圧回路の出力以上のときはUVLOを解除して正常動作を行う回路である。
図5は従来の電源電圧モニター回路の一例である。定電圧回路1から出力される定電圧Vrefは抵抗R1とR2で抵抗分割され、抵抗R1とR2の接続点aにおいて電圧V1となる。一方、電源電圧Vccは抵抗R3とR4で抵抗分割され、抵抗R3とR4の接続点bにおいて電圧V2となる。コンパレータ2は、この電圧V1と電圧V2と比較することにより電源電圧Vccの低下を検出する出力信号Voを出力し、デジタル信号であるRST信号を出力する。
特開2003−315381号公報 図4
上記のような従来の電源電圧モニター回路では次のような問題点がある。図6(a)は、電源電圧Vccを0Vから上昇させた場合における電圧V1と電圧V2の立ち上がり特性を、(b)はRSTのタイミングチャートを示している。図6(a)に示す通り、V2が電源電圧Vccの上昇に伴って略正比例で上昇する一方、V1は定電圧回路1が有するn個のトランジスタ電圧特性の影響を受け、電源電圧Vccがベース・エミッタ間電圧Vbeのn倍(nは整数)になった時に立ち上がる(A点)。このため、電源電圧Vccを0Vから上昇させた場合、電圧V1が安定する(C点)前に電圧V1が電圧V2を上回り(B点)、A点からB点において、RSTに誤出力が生じる。この誤出力が生じると、電源電圧モニター回路がUVLO機能を誤動作させてしまい、システム全体の動作が不安定となる。
そこで、電圧V1が安定するC点を検出し、コンパレータ2の出力信号を制御することが考えられるが、定電圧回路1は製造のばらつきにより製品ごとに異なるため、電圧V1が安定するC点を正確に捉えることは困難である。
そこで、V1の立ち上がりが遅れた場合であっても、定電圧回路にばらつきがあった場合であっても、簡易な回路で正確な出力を行う電源電圧モニター回路を提供する。
本発明の実施形態にかかる電源電圧回路は、電源電圧が入力され、第1の定電圧を出力する定電圧回路と、前記第1の定電圧が入力され、前記第1の定電圧をレベルシフトした第2の定電圧を出力するレベルシフト回路と、前記第1の定電圧が入力され、この第1の定電圧をクランプ電圧で固定することを可能とするクランプ回路と、電流源から供給される定電流を受けて前記第2の定電圧を抵抗分割した第1の入力電圧と前記電源電圧を抵抗分割した第2の入力電圧との電位差に応じて出力電圧を出力する差動部と、前記第1の差動回路の前記出力電圧に応じて矩形信号を出力する出力部とを有する第1の差動回路と、前記クランプ回路が前記第1の低電圧を固定しない場合、前記第1の定電圧と前記第1の入力電圧との電位差から前記差動部の前記電流源をオフにし、前記出力部の出力を制御し、前記クランプ回路が前記第1の低電圧を固定する場合、前記クランプ電圧と前記第1の出力電圧との電位差から前記差動部の前記電流源をオンにする第2の差動回路とを有することを特徴とする。
第一の実施形態にかかる電源電圧モニター回路の構成を示す回路図。 第一の実施形態の電源電圧監視回路の動作を示す図であり、(a)は、第一の実施形態にかかる電源電圧Vccを0Vから上昇させた場合の基準電圧V1と定電圧V2の立ち上がり特性を示す特性図を、(b)は、第一の実施形態にかかるRST信号のタイミングチャートを示す波形図。 第二の実施形態にかかる電源電圧モニター回路の構成を示す回路図。 第二の実施形態の電源電圧監視回路の動作を示す図であり、(a)は、第二の実施形態にかかる電源電圧Vccを0Vから上昇させた場合の基準電圧V1と定電圧V2の立ち上がり特性を示す特性図を、(b)は、第二の実施形態にかかるRST信号のタイミングチャートを示す波形図。 従来の回路を備えた電源電圧モニター回路の一例を示す回路図。 従来の電源電圧監視回路の動作を示す図であり、(a)は、従来の回路における電源電圧Vccを0Vから上昇させた場合のV1とV2の立ち上がり特性を示す特性図を、(b)は従来の回路における出力RSTのタイミングチャートを示す波形図。
以下、図面を参照しながら発明の実施の形態を説明する。
(第一の実施形態)
図1は、第一の実施形態にかかる電源電圧モニター回路100の構成を例示する回路図である。電源電圧監視回路100は、定電圧Vref1を出力する定電圧回路11、定電圧回路11に接続されたレベルシフト回路12、レベルシフト回路12の出力定電圧Vref2を抵抗分割した電圧V1と電源電圧Vccを抵抗分割した電圧V2が入力され、RST信号を出力する第1の差動回路13、一方が定電圧回路11に接続され、他方が接地された分圧回路14、一方が分圧回路14に接続され、他方が接地されたクランプ回路15と、電圧V1と分圧回路14で分圧された一部の電圧とが入力される第2の差動回路16とを有する。
定電圧回路11は、1以上のツェナーダイオードとコレクタ・ベースショートのトランジスタとを有する公知の定電圧回路であっても構わない。この定電圧回路11は、入力される電源電圧Vccに対して回路動作の安定化を施す定電圧Vref1を出力する。
レベルシフト回路12は、1以上のトランジスタから構成され、定電圧回路11から出力された定電圧Vref1を定電圧Vref2へレベルシフトさせる回路である。本実施形態では、説明の便宜上、1つのトランジスタQ1を有する回路を示しているが、たとえば、2つのトランジスタをダーリントン接続させたものであってもよい。あるいは、コレクタ接地の構成をとる回路であっても構わない。本実施形態のように、レベルシフト回路12が1つのトランジスタを有する場合、出力される定電圧Vref2は入力される定電圧Vref1よりも1×Vbe分レベルシフトされる。これはトランジスタの電流電圧特性の影響によるものである。
第1の差動回路13は、定電圧Vref2を抵抗分割した電圧V1と電源電圧Vccを抵抗分割した電圧V2とが入力され、電圧V1と電圧V2の電位差を識別し、この電位差に応じた電圧Voを増幅し、デジタル変換した後、比較した結果に応じてHレベル又はLレベルのRST信号を出力する。本実施形態では、第1の差動回路13は、2つのNPN型トランジスタQ2とQ3および抵抗R5からなる差動部13aと、NPN型トランジスタQ4と定電流源I1からなる出力部13bから構成される。具体的には、差動部13aは、コレクタ電極でレベルシフト回路12の出力端子と接続され、ベース電極で抵抗R1とR2の接続点aで共通に接続されたトランジスタQ2と、エミッタ電極でQ2と共通接続され、ベース電極で抵抗R3とR4の接続点bで共通に接続されたトランジスタQ3と、一方がQ3のコレクタ電極に接続され他方がレベルシフト回路12の出力端子と接続された抵抗R5とを有する。出力部13bは、ベース電極でトランジスタQ3のコレクタ電極と接続され、コレクタ電極でレベルシフト回路12の出力端子と接続されたトランジスタQ4と、一方がトランジスタQ4のエミッタ電極と接続され、他方が接地された定電流源I1を有する。本実施形態では、UVLO機能を有した電源電圧監視回路を想定しているため、V1>V2時にLレベル、V1<V2時にHレベルのRST信号を出力するものとする。また、定電流源I1でテール電流が生じない場合もLレベルのRST信号を出力するものとする。
なお、図1では、説明の便宜上、抵抗R5をトランジスタQ4のベース電極と接続させているが、簡易な回路構成で安定した出力を保つために、トランジスタQ4とミラー回路を構成するトランジスタを抵抗R5の代わりに用いてもよい。また、図1では、RST信号を出力する出力回路として、トランジスタQ4と定電流源I1とを有する簡易な回路を例示しているが、たとえば、レール・ツー・レール(Rail−to− Rail)のアンプを接続させることで、微小な電圧Voを電源電圧近くまで取り出すようにしてもよい。さらに、定電流源I1は抵抗値の大きい抵抗であっても構わない。
分圧回路14は、抵抗R6、R7、R8を有し、本実施形態ではR6とR7の接続点にクランプ回路15が、R7とR8の接続点cに後述する第2の差動回路16の一方の入力端子が接続される。この接続点cの電圧を以下、電圧V3とする。
クランプ回路15は、定電圧回路11から出力される電圧Vref1が所定の電圧以上になると、当該電圧(以下、クランプ電圧)で電圧を固定して保つ回路であり、たとえば、カップリング用のコンデンサ、クランプ用で回路の負荷になるダイオード、放電抵抗で構成されてもよいし、複数のダイオードを直列接続させたものでも構わない。前述のとおり、クランプ回路15は抵抗R6とR7の接続点に共通に接続されおり、この抵抗R6とR7の接続点の電圧を以下、電圧Vclとする。
第2の差動回路16は、電圧V1と電圧Vclを抵抗R7とR8で抵抗分割した電圧V3が入力され、電圧V1と電圧V3の電位差を識別し、この電位差に応じて、定電流源I2をオン又はオフに切り替えることで、第1の差動回路13の出力をオン又はオフに切り替える。具体的には、第2の差動回路16はn型のMOSトランジスタである第1のMOSトランジスタM1と第2のMOSトランジスタM2および定電流源I2から構成される。この第1のトランジスタM1および第2のトランジスタM2はいずれもNPN型のトランジスタであっても構わない。本実施形態では、第1のトランジスタM1のゲート電極は抵抗R1とR2の接続点aに接続され、ドレイン電極はトランジスタQ2とQ3のエミッタ電極に共通に接続される。第2のトランジスタM2のゲート電極は分圧回路14の抵抗R7とR8の接続点cに接続され、ドレイン電極はレベルシフト回路12の出力端子に接続されている。
以下、第2の差動回路16の第1のMOSトランジスタM1と第2のトランジスタM2がオン又はオフにするための所定の条件について説明をする。
まず、第1のトランジスタM1をオフ、第2のトランジスタM2をオンにし、定電流源I2の定電流が第2のトランジスタM2の側を流れるようにするためには、V1<V3になるように各抵抗値を設定する必要がある。まず、定電圧回路11から出力される電圧Vref1は、定電圧Vref1はレベルシフト回路12により定電圧Vref2へレベルシフトされる。具体的には、トランジスタQ1の電流電圧特性の影響で定電圧Vref2はVref1より1×Vbe小さくなる。したがって、Vref1とVref2の関係は理論上、
Vref1 = Vref2 + Vbe
となり、すなわち、
Vref1 > Vref2
となる。
第1のトランジスタM1のゲート電極に印加される電圧V1は、
V1=Vref2×{R2/(R1+R2)}
第2のトランジスタM2のゲート電極へ入力される電圧V3は、
V3=Vcl×{ R8/(R7+R8)}
=Vref1×{R8/(R6+R7+R8)}
=(Vref2+Vbe)×{R8/(R6+R7+R8)}
であり、V1<V3になるために予め抵抗R1からR8の値を設定する。
また、電圧Vclは、
Vcl = Vref1×{(R7+R8)/(R6+R7+R8)}
となり、電圧Vclは定電圧Vref1に対して略比例の関係になる。したがって、V1<V3の間は、電圧Vclはクランプ回路15によって固定されていないことが条件となる。このようにすることで、第2のトランジスタM2がオンとなり、定電流源I2の定電流は第2のトランジスタM2の側を流れる。このため、結果として、トランジスタQ3およびQ4に入力されるコレクタ電流はわずかなため、RST信号はLレベルを出力することとなる。
次に、第1のトランジスタM1をオン、第2のトランジスタM2をオフにし、定電流源I2の定電流が第1のトランジスタM1の側を流れるようにするためには、V1>V3になるように各抵抗値の条件を設定する必要がある。しかしながら、
Vref1>Vref2の関係は常に維持されるので、クランプ回路15を働かせることで、電圧Vclの値を定電圧Vref1に依存しないクランプ電圧の値にする。すなわち、V1>V3になるために、
Vref1>Vref2
Vref2×{R2/(R1+R2)}>Vref1×{R8/(R6+R7+R8)}
Vref2×{R2/(R1+R2)} > Vcl×{ R8/(R7+R8)}
のいずれもが同時に成立する関係でクランプ電圧で電圧Vclを固定し、各抵抗を設定する。このようにすることで、第2のトランジスタM2はオフ状態となり、第1のトランジスタM1が定電流源I2をオン状態にする。ここで、第1の差動回路13のトランジスタQ2へ入力されるV1とトランジスタQ3へ入力されるV2は、
V1 = Vref2×{R2/(R1+R2)}
V2 = Vcc×{R4/(R3+R4)}
である。第1の差動回路13は、このV2とV1を比較し、RST信号を出力する。具体的には、V1>V2の場合、トランジスタQ4がオフになり、LレベルのRST信号が出力される。一方、V1<V2の場合、トランジスタQ4がオンになり、HレベルのRST信号が出力される。
図2は本発明の一実施形態にかかる電源電圧モニター回路100の出力特性を示す波形図であり、(a)は、電源電圧Vccを0Vから上昇させた場合における電圧V1と電圧V2の立ち上がり特性を、(b)はRST信号を示すタイミングチャートである。
図1および図2を参照しながら、図1の構成を持つ電源電圧モニター回路100の動作を説明する。電源電圧Vccが0Vより上昇し始めた直後、電圧V2は電源電圧Vccに伴って略正比例で上昇する。一方、定電圧Vref2を抵抗分割した電圧V1は直ぐには立ち上がらず、電源電圧Vccがベース・エミッタ間電圧Vbeのn倍(nは整数)になった時に立ち上がる(A点)。これは、V1が電源電圧Vccを分圧したものであるのに対し、V2は、定電圧回路11やレベルシフト回路12等が有するトランジスタの電流電圧特性の影響を受けた電圧電位だからである。記述の通り、定電圧回路11は、外気温度、抵抗等の素子特性のばらつきに対し定電圧Vref1を一定電圧にするために、トランジスタを複数備える複雑な構造となっているが、電圧V2がVbeのn倍で立ち上がることは変わらない。
電圧V1<電圧V2の間、すなわち図2(a)に示すA点からB点までの間について説明する。ここで、抵抗R6、R7、R8の分圧回路14は、定電圧回路11に直接接続されているため、トランジスタQ1から出力される定電圧Vref2よりも1×Vbeだけ高い電圧Vref1が印加される。したがって、電圧V2が上昇を開始した時点(A点)において、c点の電圧V3はすでに上昇を開始しているため、電圧V1<電圧V3となり、第2のMOSトランジスタM2がオンとなり、定電流源I2の定電流は第2のトランジスタM2の側を流れる。よって、第1の差動回路13のトランジスタQ3およびQ4がオンになるものの、入力されるコレクタ電流がわずかなため、RST信号はLレベルとなる。
次に、電圧V1>電圧V2の間、すなわち図2(a)に示すB点からD点までの間について説明する。電源電圧Vccが上昇すると、電圧V1と電圧V2の電位がB点で交差し、電圧V1>電圧V2となる。一方、電圧V1と電圧V3との関係をみると、電圧V1<電圧V3、すなわちB点からE点の間であれば、第2のトランジスタM2がオン、第1のトランジスタM1がオフで維持されるのでRST信号はLレベルのまま変化がない。しかしながら、さらに電源電圧Vccが上昇すると、クランプ回路15によって電圧V3の電位がクランプ電圧Vclを抵抗分割した値に固定される(F点)。このため、電圧V1と電圧V3の電位差が切り替わり(E点)、電圧V1>電圧V3となり、第2のトランジスタM2がオフ、第1のトランジスタM1がオンになる。よって、第1の差動回路13が動作し、RST信号が出力される。
ここで、電圧V1と電圧V2の関係を見ると、電圧V1>電圧V2であるから、トランジスタQ3およびQ4がオフとなりRST信号はLレベルのまま維持される。また、電圧V1と電圧V3の交差点であるE点は、常に電圧V1のB点とC点の間に存在するため、電圧V1が安定するC点を検出し易くなる。
電圧V1<電圧V2、すなわちD点以降は、電圧V2>電圧V1>電圧V3の関係が維持される。したがって、定電流源I2の定電流は第1のMOSトランジスタM1を流れ、M1がオンとなり、第1の差動回路13へ電圧が供給される。ここで電圧V1と電圧V2の関係を見ると、電圧V1<電圧V2であるから、トランジスタQ3およびQ4がオンとなり、RST信号はHレベルとなる。
以上より、本実施形態によると、クランプ回路15で電圧がクランプされる前は第1の定電圧Vref1と第2の定電圧Vref2の二系統の電位差で第1の差動回路13を強制的にオフにし、LレベルのRST信号を出力するが、クランプ回路15で電圧がクランプされた後は第1の差動回路13で第1の定電圧Vref1と電源電圧Vccの電位差を比較し、Hレベル又はLレベルのRST信号を出力することが可能となる。これにより、簡易な回路で第1の差動回路13の誤出力を防ぐことができる。また、クランプ回路15によるクランプ電圧を抵抗分割した電圧V3をモニターすることにより、V1が安定する地点を容易に検知することが可能となる。このため本実施形態にかかる電源電圧モニター回路は電源回路の波形の傾きの不安定な変化に依存せず、またその際の電源電圧Vccへの依存も少なくできる。さらには設計の自由度が高く、信頼性の高い電源電圧モニター回路を得ることが可能となる。
なお、本実施形態では、レベルシフト回路12が1つのトランジスタQ1を有することとしたため、定電圧Vref1と定電圧Vref2との電位差は1×Vbeとなるが、たとえば、レベルシフト12が2つのトランジスタを有する場合、定電圧Vref1と定電圧Vref2との電位差は2×Vbeとなる。このトランジスタ数量および各種抵抗値、クランプダイオードの数量は、電源電圧Vccの上昇に伴う電圧V1、V2、V3の傾きとの相互関係で適宜調整されることとなる。
(第二の実施形態)
図3は、本発明の第二の実施形態にかかる電源電圧モニター回路100の構成を例示する回路図である。本実施形態では、抵抗R5とR6の接続点Sに第2のトランジスタM2のゲート電極を接続させ、抵抗R7とR8の接続点にダイオードD1を接続させた。以下、この抵抗R6とR7の接続点dの電圧を電圧V4、抵抗R7と抵抗R8の接続点の電圧をVdとする。
ダイオードD1に一定の電圧が供給されるまで、すなわち定電圧Vref1>定電圧Vref2の関係が維持される間、V4の電圧電位は、
V4 = Vref1×{(R7+R8)/(R6+R7+R8)}
で保たれる。
しかしながら、ダイオードD1の電圧電流特性の影響で、定電圧Vref1が所定の値になるとV4の電圧電位は、
V4 = (Vref1−Vd)×{R7/(R6+R7)}
となる。
図3および図4を参照しながら、図3の構成を持つ電源電圧モニター回路100の動作を説明する。電源電圧Vccが0Vより上昇し始めた直後、電圧V2はVccに伴って略正比例で上昇する。一方、電圧V1は直ぐには立ち上がらず、電源電圧Vccがベース・エミッタ間電圧Vbeのn倍(nは整数)になった時に立ち上がる(A点)。
V1<V2の間、すなわちA点からB点までの間について説明する。ここで、抵抗R5、R6、R7を有する分圧回路14は、定電圧回路11に直列接続されているため、分圧回路14には内部定電圧Vref2よりも1×Vbeだけ高い電圧電位が印加される。したがって、V2が上昇を開始したA点において電圧V4はすでに上昇を開始しているため、定電圧V2<V4となり、第2のトランジスタM2がオンとなる。よって、第1の差動回路13のトランジスタQ3およびQ4に入力されるコレクタ電流はわずかであり、RST信号はLレベルとなる。
ここで、本実施形態における電圧V4は抵抗R6とR7の接続点dに位置するため、R7とR8の接続点に接続されたダイオードD1の電圧Vdの影響を受ける。したがって、ダイオードD1はF点で安定し、オンとなるが、さらに電源電圧Vccが上昇し続けると、ダイオードD1の電圧特性により、電圧V4の傾きは緩やかになり、電圧V2との交差点E点を形成する。電圧V2がC点で一定になるのと同様に電圧V4もまた一定になる。その後の電圧V1とV2の立ち上がり特性は、実施例1と同様である。
本実施形態では、実施例の優れた点はE点とC点の電位差がVbe×1のみの温度変化に依存していてかつE点とC点を近接させることが可能となる。このため、部品点数の少ない簡易な回路でV1が安定する地点をより正確に検知することが可能となる。
なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
100 電源電圧監視回路、11 定電圧回路、12 レベルシフト回路、13 第1の差動回路、14 分圧回路、15 クランプ回路、16 第2の差動回路

Claims (6)

  1. 電源電圧が入力され、第1の定電圧を出力する定電圧回路と、
    前記第1の定電圧が入力され、前記第1の定電圧をレベルシフトした第2の定電圧を出力するレベルシフト回路と、
    前記第1の定電圧が入力され、この第1の定電圧をクランプ電圧で固定することを可能とするクランプ回路と、
    電流源から供給される定電流を受けて前記第2の定電圧を抵抗分割した第1の入力電圧と前記電源電圧を抵抗分割した第2の入力電圧との電位差に応じて出力電圧を出力する差動部と、前記第1の差動回路の前記出力電圧に応じて矩形信号を出力する出力部とを有する第1の差動回路と、
    前記クランプ回路が前記第1の低電圧を固定しない場合、前記第1の定電圧と前記第1の入力電圧との電位差から前記差動部の前記電流源をオフにし、前記出力部の出力を制御し、前記クランプ回路が前記第1の低電圧を固定する場合、前記クランプ電圧と前記第1の出力電圧との電位差から前記差動部の前記電流源をオンにする第2の差動回路とを有することを特徴とする電源電圧監視回路。
  2. 前記クランプ回路が前記第1の低電圧を固定していない場合、前記第2の差動回路は、前記第1の定電圧と前記第1の入力電圧との電位差から前記差動部の前記電流源をオフにし、前記出力部から出力される前記矩形信号をLレベルにすることを特徴とする請求項1記載の電源電圧監視回路。
  3. 前記クランプ回路が前記第1の低電圧を固定している場合であって、かつ、第1の入力電圧が第2の入力電圧より小さい場合、前記第2の差動回路は前記クランプ電圧と前記第1の出力電圧との電位差から前記差動部の前記電流源をオンにし、前記第1の差動回路は前記出力部から出力される前記矩形信号をHレベルにすることを特徴とする請求項1記載の電源電圧監視回路。
  4. 前記クランプ回路が前記第1の低電圧を固定している場合あって、かつ、第1の入力電圧が第2の入力電圧より大きい場合、前記第2の差動回路は前記クランプ電圧と前記第1の出力電圧との電位差から前記差動部の前記電流源をオンにし、前記第1の差動回路は前記出力部から出力される前記矩形信号をLレベルにすることを特徴とする請求項1記載の電源電圧監視回路。
  5. 電源電圧が入力され、第1の定電圧を出力する定電圧回路と、
    入力端子で前記定電圧回路から前記第1の定電圧が入力され、レベルシフトした第2の定電圧を出力端子から出力するレベルシフト回路と、
    コレクタ電極が前記レベルシフト回路の前記出力端子と接続され、ベース電極が抵抗R1と抵抗R2の接続点で共通に接続された第1のトランジスタと、エミッタ電極が第1のトランジスタのエミッタ電極と共通に接続され、ベース電極が抵抗R3とR4の接続点で共通に接続された第2のトランジスタと、一方が第2のトランジスタのコレクタ電極に接続され他方がレベルシフト回路12の前記出力端子と接続された抵抗R5とを有する前記差動部と、ベース電極が第2のトランジスタのコレクタ電極と接続され、コレクタ電極が前記レベルシフト回路12の前記出力端子と接続された第3のトランジスタと、一方が第3のトランジスタのエミッタ電極と接続され他方が接地している第1の定電流源を有する出力部とを有する第1の差動回路と、
    一方が前記レベルシフト回路の前記入力端子に接続され他方が抵抗R7と接続された抵抗R6と、一方が抵抗R6と接続され他方が抵抗R8と接続された抵抗R7と、一方が抵抗R7と接続され、一方が接地されたR8とを有する分圧回路と、
    前記抵抗R6と前記抵抗R7の接続点に共通に接続されたクランプ回路と、
    ゲート電極が前記第1のトランジスタのゲート電極に接続されドレイン電極が第1のトランジスタと第2のトランジスタのエミッタ電極に共通に接続された第1のMOSトランジスタと、ゲート電極が前記抵抗R7と前記抵抗R8との接続点に共通に接続され、ドレイン電極が前記レベルシフト回路の前記出力端子に接続された第2のMOSトランジスタと、この第1のMOSトランジスタとこの第2のMOSトランジスタのソース電極に共通に接続された第2の定電流源とを有する第2の差動回路とを有することを特徴とする電源電圧監視回路。
  6. 前記クランプ回路が、前記抵抗R7と前記抵抗R8の接続点に共通に接続された少なくとも1つのダイオードからなり、
    前記第2のMOSトランジスタの前記ゲート電極が、前記抵抗R6と前記抵抗R7の接続点に共通に接続されていることを特徴とする請求項5記載の電源電圧監視回路。
JP2010143175A 2010-06-23 2010-06-23 電源電圧監視回路 Expired - Fee Related JP5433510B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2010143175A JP5433510B2 (ja) 2010-06-23 2010-06-23 電源電圧監視回路
TW100106724A TWI445306B (zh) 2010-06-23 2011-03-01 Power supply voltage monitoring circuit
US13/117,429 US8405429B2 (en) 2010-06-23 2011-05-27 Power supply voltage monitor circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010143175A JP5433510B2 (ja) 2010-06-23 2010-06-23 電源電圧監視回路

Publications (2)

Publication Number Publication Date
JP2012010037A true JP2012010037A (ja) 2012-01-12
JP5433510B2 JP5433510B2 (ja) 2014-03-05

Family

ID=45351972

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010143175A Expired - Fee Related JP5433510B2 (ja) 2010-06-23 2010-06-23 電源電圧監視回路

Country Status (3)

Country Link
US (1) US8405429B2 (ja)
JP (1) JP5433510B2 (ja)
TW (1) TWI445306B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015154437A (ja) * 2014-02-19 2015-08-24 株式会社東芝 パワーオンリセット回路
JP7076531B2 (ja) 2018-09-27 2022-05-27 住友電工ハードメタル株式会社 立方晶窒化硼素多結晶体
JP7186680B2 (ja) 2019-08-29 2022-12-09 株式会社東芝 半導体装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0884058A (ja) * 1994-09-14 1996-03-26 Fujitsu Ltd パワーオンリセット信号発生回路及びパワーオンリセット信号発生回路を有する半導体集積回路
JP2000031806A (ja) * 1998-07-10 2000-01-28 Sony Corp リセット回路
JP2003315381A (ja) * 2002-04-19 2003-11-06 Matsushita Electric Ind Co Ltd 電源電圧監視回路
JP2005260298A (ja) * 2004-03-09 2005-09-22 Sanyo Electric Co Ltd 信号処理回路
JP2006262180A (ja) * 2005-03-17 2006-09-28 Toshiba Corp 半導体装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10319157A1 (de) * 2003-04-29 2004-11-25 Infineon Technologies Ag Integrierte Schaltung mit einer Spannungsüberwachungsschaltung sowie ein Verfahren zum Überwachen einer bereitgestellten internen Burn-In-Spannung
JP4439974B2 (ja) * 2004-03-31 2010-03-24 Necエレクトロニクス株式会社 電源電圧監視回路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0884058A (ja) * 1994-09-14 1996-03-26 Fujitsu Ltd パワーオンリセット信号発生回路及びパワーオンリセット信号発生回路を有する半導体集積回路
JP2000031806A (ja) * 1998-07-10 2000-01-28 Sony Corp リセット回路
JP2003315381A (ja) * 2002-04-19 2003-11-06 Matsushita Electric Ind Co Ltd 電源電圧監視回路
JP2005260298A (ja) * 2004-03-09 2005-09-22 Sanyo Electric Co Ltd 信号処理回路
JP2006262180A (ja) * 2005-03-17 2006-09-28 Toshiba Corp 半導体装置

Also Published As

Publication number Publication date
TW201214965A (en) 2012-04-01
JP5433510B2 (ja) 2014-03-05
TWI445306B (zh) 2014-07-11
US20110316619A1 (en) 2011-12-29
US8405429B2 (en) 2013-03-26

Similar Documents

Publication Publication Date Title
US7535128B2 (en) Temperature detector
US20180294638A1 (en) Over-temperature protection circuitry and driving method
JP4636461B2 (ja) 電源電圧監視回路、および該電源電圧監視回路を備える電子回路
US20090224804A1 (en) Detecting circuit and electronic apparatus using detecting circuit
US6204646B1 (en) Power supply device
JP5433510B2 (ja) 電源電圧監視回路
US10848146B2 (en) Reset circuit
KR20060114634A (ko) 신호출력회로
US20070030036A1 (en) Voltage comparator having hysteresis characteristics
JP3179444B2 (ja) 電源監視回路
US20100019803A1 (en) Oscillation detection circuit
KR20130014977A (ko) 신호 전달 회로
JP3183187B2 (ja) ヒステリシスコンパレータ
JP4221123B2 (ja) レギュレータ回路
JP3589032B2 (ja) 起動回路
JP2014020796A (ja) 電圧異常検出回路
JP2012242907A (ja) 安定化電圧電源回路
JP5687091B2 (ja) 電源電圧検出回路
JP3063345B2 (ja) 飽和防止回路
JP2006351944A (ja) 温度保護回路、半導体集積回路装置、電源装置、電気機器
JP4622085B2 (ja) 台形波出力回路
KR100577552B1 (ko) 반도체 메모리 장치의 내부 전압 변환회로
JP3901449B2 (ja) 半導体集積回路
JPH11264845A (ja) 電源電圧監視回路及び入力信号レベル監視回路
JP2002135966A (ja) 出力過電圧保護回路

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20111125

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20111205

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120828

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130828

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130830

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131017

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131029

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131115

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131209

LAPS Cancellation because of no payment of annual fees