JP7186680B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7186680B2
JP7186680B2 JP2019157174A JP2019157174A JP7186680B2 JP 7186680 B2 JP7186680 B2 JP 7186680B2 JP 2019157174 A JP2019157174 A JP 2019157174A JP 2019157174 A JP2019157174 A JP 2019157174A JP 7186680 B2 JP7186680 B2 JP 7186680B2
Authority
JP
Japan
Prior art keywords
circuit
node
signal
voltage
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019157174A
Other languages
English (en)
Other versions
JP2021035021A (ja
Inventor
順一 戸高
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Priority to JP2019157174A priority Critical patent/JP7186680B2/ja
Priority to US16/786,256 priority patent/US10804894B1/en
Publication of JP2021035021A publication Critical patent/JP2021035021A/ja
Application granted granted Critical
Publication of JP7186680B2 publication Critical patent/JP7186680B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02Regulating voltage or current
    • G05F3/08Regulating voltage or current wherein the variable is dc
    • G05F3/10Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26Current mirrors
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/24Resetting means
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/30Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
    • G06F1/305Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations in the event of power-supply fluctuations
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • H03K17/223Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003Modifications for increasing the reliability for protection
    • H03K19/00315Modifications for increasing the reliability for protection in field-effect transistor circuits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/0944Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Electronic Switches (AREA)

Description

本発明の実施形態は、半導体装置に関する。
電源投入時に出力をリセットする出力リセット回路を備えた半導体装置が知られている。
特開2007-311971号公報 特開2010-219947号公報 特開2012-10037号公報
電源投入時においても装置内の動作を安定できる半導体装置を提供できる。
実施形態に係る半導体装置は、電源電圧を監視し、リセット信号を生成する第1回路と、リセット信号に応じて出力信号の論理レベルを制御するロジック回路と、電源電圧とリセット信号とに応じて電流を発生させる第2回路と、電流とリセット信号とに応じて制御信号を生成する第3回路と、制御信号に応じて、出力信号を制御する第4回路とを含む出力リセット回路を備える。ロジック回路は、リセット信号が第1論理レベルの場合、出力信号を第2論理レベルとし、リセット信号が第2論理レベルの場合、受信した入力信号を出力する。電源電圧は、接地電圧以上且つ第1電圧よりも低い第1の状態と、第1電圧以上且つ第2電圧よりも低い第2の状態と、第2電圧以上の第3の状態とを含む。第1の状態において制御信号は第2論理レベルとされ、第4回路は、制御信号に基づいて、出力信号をリセットする。第2の状態において、電源電圧が第1電圧よりも高くなると、第1回路は、リセット信号を第1論理レベルとし、ロジック回路は、第1論理レベルのリセット信号に基づいて、出力信号をリセットする。第3の状態において、第1回路は、リセット信号を第2論理レベルとし、第4回路及びロジック回路は、出力信号をリセットしない。
図1は、第1実施形態に係る半導体装置の備える出力リセット回路の回路図である。 図2は、第1実施形態に係る半導体装置における電源電圧と出力信号の電圧を示す図である。 図3は、第1実施形態に係る半導体装置における電源起動時の各配線及びリセット信号の電圧を示すである。 図4は、第2実施形態に係る半導体装置の備える出力リセット回路の回路図である。
以下に実施形態が図面を参照して記述される。以下の記述において、略同一の機能及び構成を有する構成要素は同一符号を付され、繰り返しの説明は省略される場合がある。また、ある実施形態についての記述は全て、明示的に又は自明的に排除されない限り、別の実施形態の記述としても当てはまる。
各機能ブロックが、以下の例のように区別されていることは必須ではない。例えば、一部の機能が例示の機能ブロックとは別の機能ブロックによって実行されてもよい。さらに、例示の機能ブロックがさらに細かい機能サブブロックに分割されていてもよい。どの機能ブロックによって特定されるかによって実施形態は限定されない。
本明細書及び特許請求の範囲において、ある第1要素が別の第2要素に「接続されている」とは、第1要素が直接的又は常時あるいは選択的に導電性となる要素を介して第2要素に接続されていることを含む。
1.第1実施形態
第1実施形態に係る半導体装置について説明する。
1.1 半導体装置の構成
まず、本実施形態に係る半導体装置の構成の一例について、出力リセット回路を例に挙げて説明する。図1は、出力リセット回路の回路図を示している。なお、以下の説明では、トランジスタのソース及びドレインを限定しない場合、トランジスタのソースまたはドレインのいずれか一方を「トランジスタの一端」と表記し、トランジスタのソースまたはドレインのいずれか他方を「トランジスタの他端」と表記する。
図1に示すように、出力リセット回路1は、UVLO(under voltage lock out)回路10、バイアス電流発生回路11、出力制御信号生成回路12、I/Oロジック回路13、出力制御回路14、並びにターミナルT1及びT2を含む。
ターミナルT1は、出力リセット回路1の入力端子として機能する。ターミナルT2は、出力リセット回路1の出力端子として機能する。ターミナルT1及びT2は、図示せぬ半導体装置内の他の回路あるいは外部機器に接続される。
UVLO回路10は、半導体装置に供給される電源電圧VCCを監視し、電源電圧VCCの電圧値に基づいてリセット信号RSをノードN5に出力する。より具体的には、UVLO回路10は、電源電圧VCCが予め設定された検出電圧未満の場合、リセット信号RSをHigh(“H”)レベルにする。他方で、UVLO回路10は、電源電圧VCCが検出電圧以上の場合、リセット信号RSをLow(“L”)レベルにする。例えば、検出電圧には、半導体装置の動作保証電圧の下限値が設定される。なお、“H”レベルのリセット信号RSの電圧値は、電源電圧VCCであってもよい。また、“L”レベルのリセット信号RSの電圧値は、接地電圧GNDであってもよい。
UVLO回路10は、入力端子、リセット信号出力端子、及びGND端子を含む。入力端子は、ノードN1に接続される。ノードN1には、電源電圧VCCが印加される。換言すれば、ノードN1は、電源電圧配線とも呼べる。リセット信号出力端子は、ノードN5に接続され、リセット信号RSを出力する。GND端子は、ノードN2に接続される。ノードN2には、接地電圧GNDが印加される。換言すれば、ノードN2は、接地電圧配線とも呼べる。
バイアス電流発生回路11は、リセット信号RSに基づいて、出力制御信号生成回路12に供給されるバイアス電流を発生させる。バイアス電流発生回路11は、n型のMOSFET(Metal Oxide Semiconductor Field Effect Transistor)であるトランジスタ22(以下、「NMOSトランジスタ」と表記する)、p型のMOSFETであるトランジスタ31(以下、「PMOSトランジスタ」と表記する)、及び電流源15を含む。
NMOSトランジスタ22の一端は、ノードN3に接続され、他端は、ノードN2に接続され、ゲートは、ノードN5に接続される。PMOSトランジスタ31の一端は、ノードN1に接続され、他端及びゲートは、ノードN3に接続される。電流源15の入力端子は、ノードN3に接続され、出力端子は、ノードN2に接続される。
出力制御信号生成回路12は、リセット信号RS及びバイアス電流に基づいて、出力制御信号OCSを生成し、出力制御回路14に送信する。出力制御信号生成回路12は、NMOSトランジスタ23、PMOSトランジスタ32及び33、並びにキャパシタ素子52を含む。
NMOSトランジスタ23の一端は、ノードN4に接続され、他端は、ノードN2に接続され、ゲートは、ノードN5に接続される。PMOSトランジスタ32の一端は、ノードN1に接続され、他端は、PMOSトランジスタ33の一端に接続され、ゲートは、ノードN3に接続される。PMOSトランジスタ33の他端は、ノードN4に接続され、ゲートは、ノードN3に接続される。キャパシタ素子52の一方の電極は、ノードN4に接続され、他方の電極は、ノードN2に接続される。例えば、PMOSトランジスタ32及び33がオン状態の場合、PMOSトランジスタ32及び33のオン抵抗とキャパシタ素子52とによりノードN4におけるRC遅延回路が構成される。
I/Oロジック回路13は、UVLO回路10から受信したリセット信号RSに基づいて、ターミナルT1から受信した入力信号をターミナルT2に送信するロジック回路である。リセット信号RSが“H”レベルの場合、I/Oロジック回路13は、出力をディセーブル状態(以下、「リセット状態」とも表記する)にする。この場合、ターミナルT1に入力される信号によらず、ターミナルT2には、“L”レベルの出力信号が送信される。また、リセット信号RSが“L”レベルの場合、I/Oロジック回路13は、出力をイネーブル状態(以下、「リセット解除状態」とも表記する)にする。この場合、ターミナルT1に入力された入力信号が、出力信号としてターミナルT2に送信される。
I/Oロジック回路13は、NAND素子16、インバータ素子17、NMOSトランジスタ21、抵抗素子41、及びキャパシタ素子51を含む。
NMOSトランジスタ21の一端は、ノードN6に接続され、他端は、ノードN2に接続され、ゲートは、ノードN5に接続される。抵抗素子41の一端は、ノードN1に接続され、他端は、ノードN6に接続される。キャパシタ素子51は、デカップリングコンデンサである。キャパシタ素子51は、例えば、ノードN6において電圧変動を起こすノイズ成分などを吸収して安定化させる機能を有する。キャパシタ素子51の一方の電極は、ノードN6に接続され、他方の電極は、ノードN2に接続される。NAND素子16は、2つの入力端子を有している。NAND素子16の一方の入力端子は、ノードN6に接続され、他方の入力端子は、ターミナルT1に接続される。NAND素子16の出力端子は、ノードN7を介して、インバータ素子17の入力端子に接続される。インバータ素子
17の出力端子は、ノードN9を介してターミナルT2に接続される。
出力制御回路14は、出力制御信号生成回路12から受信した出力制御信号OCSに基づいて、出力信号にリセットを掛け、出力信号の電圧の浮き上がりを抑制する。
より具体的には、I/Oロジック回路13は、“H”レベルのリセット信号RSを受信すると、出力信号が”L”レベルとなるように論理を制御する。しかし、電源電圧VCCの電圧値が低いと、I/Oロジック回路13が不定となり論理を確定できない領域が存在する。この場合、I/Oロジック回路13の出力は高インピーダンス状態となり、且つ急峻に電源電圧VCCが昇圧される条件においては、ターミナルT2(出力端子)にみえる寄生容量のカップリングにより、出力信号の電圧が浮きがってしまうことがある。出力制御回路14は、I/Oロジック回路13の論理が確定できない状態において、出力信号にリセットを掛け、出力信号の電圧の浮き上がりの期間を短くする。
出力制御回路14は、NMOSトランジスタ24、PMOSトランジスタ34、及び抵抗素子42を含む。
NMOSトランジスタ24の一端は、ノードN9に接続され、他端は、ノードN2に接続され、ゲートは、ノードN8に接続される。PMOSトランジスタ34の一端は、ノードN1に接続され、他端は、ノードN8に接続され、ゲートは、ノードN4に接続される。抵抗素子42の一端は、ノードN8に接続され、他端は、ノードN2に接続される。
1.2 出力リセット回路の動作
次に、出力リセット回路1の動作について説明する。以下では、電源電圧VCCの電圧値に応じた3つの状態について説明する。第1の状態における電源電圧VCCの電圧値は、接地電圧GNDよりも高く、且つI/Oロジック回路13の論理が確定する電圧値よりも低い。第2の状態における電源電圧VCCの電圧値は、I/Oロジック回路13の論理が確定する電圧値以上であり、且つUVLO回路10の検出電圧未満である。第3の状態における電源電圧VCCの電圧値は、半導体装置の動作保証範囲にある。例えば、I/Oロジック回路13の論理が確定するために必要な電圧値の下限を電圧V1とし、UVLO回路10における検出電圧をV2とし、半導体装置の動作保証の上限電圧値をV3とする。すると、第1の状態における電源電圧VCCは、GND<VCC<V1の関係にある。第2の状態における電源電圧VCCは、V1≦VCC<V2の関係にある。第3の状態における電源電圧VCCは、V2≦VCC<V3の関係にある。
1.2.1 第1の状態
まず、第1の状態について、引き続き図1を用いて説明する。
例えば、電源電圧VCCの供給開始初期時(以下、「電源投入時」とも表記する)、電源電圧VCCが電圧V1よりも低い状態においては、半導体装置内のトランジスタの論理確定が困難となる。この場合、リセット信号RSは、例えば、高インピーダンス状態とされる。バイアス電流発生回路11では、ノードN3に高インピーダンスの信号(”L”レベルからカップリングにより電源電圧VCCの電圧に追従した電圧)が印加される。これにより、出力制御信号生成回路12では、PMOSトランジスタ31とミラー接続されたPMOSトランジスタ32及び33のゲートがバイアスされる。時間経過とともに電源電圧VCC(ノードN1)の電圧値は上昇するが、PMOSトランジスタ32及び33のオン抵抗とキャパシタ素子52とから構成されるRC遅延回路により、ノードN4の電圧(出力制御信号OCS)は、一定期間“L”レベルを維持する。出力制御信号OCSが“L”レベルを維持している期間、出力制御回路14のPMOSトランジスタ34は、オン状態とされる。これにより、ノードN1とノードN8とが電気的に接続される。そして、電源電圧VCC(ノードN1)の電圧上昇に伴い、ノードN8の電圧が上昇し、NMOSトランジスタ24がオン状態とされる。これにより、ノードN9は、ノードN2と電気的に接続され、ノードN9における出力信号がリセットされる。よって、出力信号の電圧が浮き上がる期間が短縮され、出力信号の電圧の浮き上がり電圧が抑制される。すなわち、第1の状態では、出力制御回路14により、出力信号はリセット状態とされる。
1.2.2 第2の状態
次に、第2の状態について説明する。
電源電圧VCCが電圧V2以上に上昇すると、UVLO回路10は、リセット信号RSの論理を確定し、”H”レベルとする。“H”レベルのリセット信号RSにより、バイアス電流発生回路11のNMOSトランジスタ22はオン状態とされる。NMOSトランジスタ22を介してノードN3とノードN2とが電気的に接続されることにより、ノードN3は、“L”レベルの電圧が印加される。出力制御信号生成回路12では、“L”レベルの信号がPMOSトランジスタ32及び33のゲートに印加され、PMOSトランジスタ32及び33は、オン状態とされる。ノードN1とノードN4とは電気的に接続され、ノードN4には、”H”レベルの電圧が印加される(出力制御信号OCSは、“H”レベルとされる)。“H”レベルの出力制御信号OCSにより、出力制御回路14のPMOSトランジスタ34は、オフ状態とされ、ノードN8は、”L”レベルとされる。NMOSトランジスタ24は、オフ状態とされる。これにより、出力制御回路14による出力信号のリセット状態は、解除される。
この間、I/Oロジック回路13では、NMOSトランジスタ21がオン状態とされる。ノードN6とノードN2とが電気的に接続され、NAND素子16の一方の入力端子には、“L”レベルの信号が入力される。これにより、ターミナルT1から受信する入力信号に関わらず、NAND素子16は、“H”レベルの信号を出力する。この結果、インバータ素子17は、“L”レベルの信号をターミナルT2に送信する。すなわち、I/Oロジック回路13は、ディセーブル状態とされ、出力信号をリセット状態(“L”レベル状態)にする。すなわち、第2の状態では、I/Oロジック回路13により、出力信号がリセット状態とされる。
1.2.3 第3の状態
次に、第3の状態について説明する。
電源電圧VCCが検出電圧(電圧V2)以上(通電時の通常使用状態)に達すると、UVLO回路10は、リセット信号RSを“L”レベルとする。“L”レベルのリセット信号RSにより、バイアス電流発生回路11のNMOSトランジスタ22は、オフ状態とされる。ノードN3は、電流源15により、一定の電圧に維持される。これにより、出力制御信号生成回路12では、PMOSトランジスタ32及び33のゲートに一定の電圧が印加され、PMOSトランジスタ32及び33はオン状態とされる。また、NMOSトランジスタ23は、“L”レベルのリセット信号RSに応じて、“L”レベルとされる。この結果、ノードN4(出力制御信号OCS)は“H”レベルとされる。出力制御回路14では、PMOSトランジスタ34及びNMOSトランジスタ24がオフ状態とされる。すなわち、出力制御回路14による出力信号のリセット状態は、解除されている。
I/Oロジック回路13は、イネーブル状態とされる。より具体的には、I/Oロジック回路13において、NMOSトランジスタ21は、オフ状態とされる。これにより、ノードN6は、“H”レベルとされ、NAND素子16の一方の入力端子には、“H”レベルの信号が入力される。このため、NAND素子16は、ターミナルT1から受信した入力信号の反転信号を出力し、インバータ素子17は、さらにその反転信号(すなわち、入力信号)をターミナルT2に送信する。この結果、出力リセット回路1は、入力信号に応じた信号を出力する。
1.3 各配線の電圧
次に、各配線の電圧の一例について説明する。以下では、説明を簡略化するため、入力信号が“H”レベルの場合について説明する。
1.3.1 電源電圧VCCと出力リセット回路の出力信号との関係
まず、電源電圧VCCと出力リセット回路1の出力信号の関係について、図2を用いて説明する。
図2に示すように、まず、時刻t1において、半導体装置への電源電圧VCCの供給が開始され、半導体装置は電源立ち上げ動作を開始する。
時刻t1~t3の期間、電源電圧VCCは、GND≦VCC<V1の関係にあり、出力リセット回路1は第1の状態とされる。
より具体的には、時刻t1~t2の期間、出力制御回路14は“L”レベルの出力制御信号OCSを受信しているが、電源電圧VCCが低い状態にあるため、NMOSトランジスタ24は、オフ状態にある。このため、出力制御回路14は、出力信号をリセットしていない。この結果、出力信号の浮き上がりの電圧をVfとすると、電源電圧VCCの上昇に伴い、電圧Vfも上昇している。
時刻t2において、出力制御回路14のNMOSトランジスタ24は、オン状態とされる。これにより、出力制御回路14は、出力信号をリセット状態(“L”レベル状態)にする。これにより、出力信号の電圧の浮き上がりは抑制される。
時刻t2~t3の期間、出力制御回路14は、出力信号のリセット状態を維持し、出力信号の電圧の浮き上がりが抑制される。
時刻t3~t4の期間、電源電圧VCCは、V1≦VCC<V2の関係にあり、出力リセット回路1は第2の状態とされる。
より具体的には、時刻t3において、電源電圧VCCが電圧V1以上になると、出力リセット回路1は、第2の状態に移行する。出力制御回路14は、リセット状態を解除する。I/Oロジック回路13は、ディセーブル状態とされ、“L”レベルの信号を出力する。
時刻t4~t5の期間、電源電圧VCCは、V2≦VCC<V3の関係にあり、出力リセット回路1は第3の状態とされる。
より具体的には、時刻t4において、電源電圧VCCが電圧V2(検出電圧)以上になると、出力リセット回路1は、第3の状態に移行する。リセット信号RSは“L”レベルとされ、I/Oロジック回路13は、イネーブル状態とされる。すなわち、半導体装置は、電源立ち上げ動作を終了し、通常動作状態とされる。例えば、出力リセット回路1における入力信号が、“H”レベルの場合、出力信号も“H”レベルとされる。
時刻t5において、電源電圧VCCが電圧V2未満に下がると、半導体装置は、電源立ち下げ動作を開始する。出力リセット回路1においては、リセット信号RSが“L”レベルとされる。但し、出力リセット回路1の内部遅延により、出力信号は、時刻t6において、“L”レベルとされる。
時刻t7において、電源電圧は接地電圧GNDまで低下し、電源立ち下げ動作は終了する。
1.3.2 電源立ち上げ動作における出力リセット回路の各配線の電圧
次に、電源立ち上げ動作における出力リセット回路1の各配線の電圧について、図3を用いて説明する。
図3に示すように、時刻t1~t3の期間が第1の状態に相当し、時刻t3~t4の期間が第2の状態に相当し、時刻t4以降が第3の状態に相当する。
より具体的には、リセット信号RS(ノードN5)は、時刻t1~t3の期間、高インピーダンス状態とされる。このため、リセット信号RSは、カップリングにより、電源電圧VCCの上昇にともないその電圧値が上昇する。そして、時刻t3で、電源電圧VCCが電圧V1以上となると、リセット信号RSの論理レベルが確定し、“H”レベルとされる。時刻t4で、電源電圧VCCが電圧V2以上となると、リセット信号RSの電圧値は低下し始めるが、UVLO回路10の内部遅延の影響により、電圧値が比較的緩やかに低下する。このため、時刻t5で、リセット信号RSは、“L”レベルとされる。これにより出力リセット回路1の出力は、時刻t5でリセット解除状態とされる。例えば、入力信号が“H”レベルの場合、出力信号は“H”レベルとされる。
ノードN3は、時刻t1~t3の期間、高インピーダンス状態とされる。このため、ノードN3は、カップリングにより、電源電圧VCCの上昇にともないその電圧値が上昇する。リセット信号RSは、“H”レベルとされ、その電圧値がNMOSトランジスタ22の閾値電圧を超えるレベルに達すると、NMOSトランジスタ22はオン状態とされる。これにより、ノードN3の電圧値は低下し、“L”レベルとされる。更に、第3の状態では、リセット信号RSが“L”レベルとされ、NMOSトランジスタ22がオフ状態とされる。すると、ノードN3には、電流源15の定電流動作により一定の電圧値が印加される。
ノードN4は、時刻t1~t3の期間、PMOSトランジスタ32及び33並びにキャパシタ素子52により構成されるRC遅延回路により、“L”レベルとされる。時刻t3~t4の期間、ノードN4は、“H”レベルのリセット信号RSによりNMOSトランジスタ21がオン状態とされるため、“L”レベルを維持する。第3の状態において、ノードN3の電圧値に応じて、キャパシタ素子52が充電された後、ノードN4の電圧値は、上昇する。その後、ノードN3の定電圧動作から、ノードN4も一定の電圧値が印加される。
時刻t2で、ノードN8の電圧がNMOSトランジスタ24の閾値電圧よりも高くなると、NMOSトランジスタ24はオン状態とされる。これにより、出力制御回路14は、出力信号をリセットし、出力電圧の浮き上がりが抑制される。ノードN4の電圧上昇によりPMOSトランジスタ34がオフ状態とされると、NMOSトランジスタ24はオフ状態とされる。これにより、ノードN8の電圧は低下し、“L”レベルとされる。
1.4 本実施形態に係る効果
本実施形態に係る構成であれば、電源投入時においても装置内の動作を安定できる半導体装置を提供できる。以下、本効果につき、詳述する。
例えば、出力リセット回路内のI/Oロジック回路は、UVLO回路からリセット信号を受信すると、出力信号が”L”レベル信号になるように出力論理を制御する。しかし、電源電圧VCCが低いと、I/Oロジック回路の論理が確定できない領域が存在する。このため、出力レベルが高インピーダンス状態で、且つ急峻に電源電圧VCCを印加した条件においては、出力リセット回路の出力端子における寄生容量のカップリングにより、出力電圧が浮きがってしまうことがある。更に、この半導体装置の出力が装置内で誤検出されると、半導体装置の誤動作(例えば、内部レジスタの初期化が完了しない等)を引き起こす事が懸念される。
また、出力電圧の浮き上がりを抑制する対策として、出力‐GND間にコンデンサを外付けして使用する場合がある。この場合、外付けのコンデンサによるコスト及びチップ面積が増加する。
これに対し、本実施形態に係る構成であれば、UVLO回路、I/Oロジック回路、バイアス電流発生回路、出力制御信号生成回路、及び出力制御回路を含む出力リセット回路を構成できる。そして、I/Oロジック回路において出力信号をリセットする前に起きる出力電圧の浮き上がり期間を出力制御信号生成回路におけるRC遅延時間を利用して短くすることができる。これにより、出力信号の電圧の浮き上がりを抑制できる。よって、電源起動時においても装置内の動作を安定できる。
更に、本実施形態に係る構成であれば、例えば、出力-GND間にコンデンサを接続するなどの外挿する部品を削減できるため、半導体装置のコストの増加を抑制できる。
2.第2実施形態
次に、第2実施形態について説明する。第2実施形態では、UVLO回路10と、バイアス電流発生回路11の一例について説明する。以下、第1実施形態と異なる点を中心に説明する。
2.1 半導体装置の構成
まず、本実施形態に係る半導体装置の構成について、図4を用いて説明する。
図4に示すように、UVLO回路10は、NMOSトランジスタ27及び28、抵抗素子44~46、並びにキャパシタ素子53を含む。
NMOSトランジスタ27の一端及びゲートは、ノードN10に接続され、他端は、ノードN2に接続される。NMOSトランジスタ28の一端は、ノードN5に接続され、他端は、ノードN2に接続され、ゲートは、ノードN10に接続される。キャパシタ素子53の一方の電極は、ノードN10に接続され、他方の電極は、ノードN2に接続される。キャパシタ素子53は、デカップリングコンデンサである。キャパシタ素子53は、例えば、NMOSトランジスタ27及び28のゲート電位の電圧変動を起こすノイズ成分などを吸収して安定化させる機能を有する。抵抗素子44の一端は、ノードN1に接続され、他端は、ノードN10に接続される。抵抗素子45の一端は、ノードN1に接続され、他端は、抵抗素子46の一端に接続される。抵抗素子46の他端は、ノードN5に接続される。
バイアス電流発生回路11は、NMOSトランジスタ22、25、及び26、PMOSトランジスタ35及び36、抵抗素子43、並びにnpnバイポーラトランジスタ61を含む。
NMOSトランジスタ22の一端は、ノードN3に接続され、他端は、ノードN2に接続され、ゲートは、ノードN5に接続される。NMOSトランジスタ25の一端及びゲートは、ノードN3に接続され、他端は、ノードN11に接続される。NMOSトランジスタ26の一端は、ノードN12に接続され、ゲートはノードN3に接続され、他端は、抵抗素子43の一端に接続される。抵抗素子43の他端は、ノードN2に接続される。npnバイポーラトランジスタのコレクタ及びベースは、ノードN11に接続され、エミッタはノードN2に接続される。PMOSトランジスタ35の一端は、ノードN1に接続され、ゲートは、ノードN12に接続され、他端は、ノードN3に接続される。PMOSトランジスタ36の一端は、ノードN1に接続され、他端及びゲートは、ノードN12に接続される。
バイアス電流発生回路11は、PMOSトランジスタ36、NMOSトランジスタ26、及び抵抗素子43を介してVCC-GND間(ノードN1-ノードN2間)の電流経路に定電流を流すことで、ノードN12にバイアス(一定電圧)を発生させる。また、PMOSトランジスタ35、NMOSトランジスタ25、及びnpnバイポーラトランジスタ61により、npnバイポーラトランジスタ61を電流源としたスタータ回路(NMOSトランジスタ26のゲートをバイアスする回路)が構成される。
なお、本実施形態では、出力制御信号生成回路12内のPMOSトランジスタ32及び33のゲートは、ノードN12に接続される。
他の構成は、第1実施形態の図1と同様である。
2.2 UVLO回路の動作
次に、UVLO回路10の動作について、引き続き図4を用いて説明する。
電源電圧VCCが検出電圧以上に達すると、UVLO回路10のNMOSトランジスタ27は、飽和領域で動作しているため、ノードN10からノードN2に略一定の電流が流れる。すると、ミラー接続されたNMOSトランジスタ28に折り返して電流が流れる。抵抗素子44~46により、NMOSトランジスタ27とNMOSトランジスタ28との電流比を調整し、NMOSトランジスタ28を非飽和領域で動作させる。これにより、リセット信号RS(ノードN5)に”L”レベルが出力される。
電源電圧VCCが検出電圧未満の場合、電源電圧VCCの電圧低下に応じて、UVLO回路10のNMOSトランジスタ27に流れる電流が低下する。これに伴い、NMOSトランジスタ28のゲート-ソース間の電圧VGSが低下する。NMOSトランジスタ28は、飽和領域で動作され、リセット信号RSに“H”レベルが出力される。
2.3 本実施形態に係る効果
本実施形態に係る構成であれば、第1実施形態と同様の効果が得られる。
3.変形例等
上記実施形態に係る半導体装置は、電源電圧を監視し、リセット信号を生成する第1回路(10)と、リセット信号に応じて出力信号の論理レベルを制御するロジック回路(13)と、電源電圧とリセット信号とに応じて電流を発生させる第2回路(11)と、電流とリセット信号とに応じて制御信号を生成する第3回路(12)と、制御信号に応じて、出力信号を制御する第4回路(14)とを含む出力リセット回路を備える。
上記実施形態を適用することにより、電源投入時においても装置内の動作を安定できる半導体装置を提供できる。
なお、実施形態は上記説明した形態に限定されるものではなく、種々の変形が可能である。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
1…出力リセット回路、10…UVLO回路、11…バイアス電流発生回路、12…出力制御信号生成回路、13…I/Oロジック回路、14…出力制御回路、15…電流源、16…NAND素子、17…インバータ素子。

Claims (3)

  1. 電源電圧を監視し、リセット信号を生成する第1回路と、
    前記リセット信号に応じて出力信号の論理レベルを制御するロジック回路と、
    前記電源電圧と前記リセット信号とに応じて電流を発生させる第2回路と、
    前記電流と前記リセット信号とに応じて制御信号を生成する第3回路と、
    前記制御信号に応じて、前記出力信号を制御する第4回路と
    を含む出力リセット回路を備え、
    前記ロジック回路は、前記リセット信号が第1論理レベルの場合、前記出力信号を第2論理レベルとし、前記リセット信号が前記第2論理レベルの場合、受信した入力信号を出力し、
    前記電源電圧は、接地電圧以上且つ第1電圧よりも低い第1の状態と、前記第1電圧以上且つ第2電圧よりも低い第2の状態と、前記第2電圧以上の第3の状態とを含み、
    前記第1の状態において前記制御信号は前記第2論理レベルとされ、前記第4回路は、前記制御信号に基づいて、前記出力信号をリセットし、
    前記第2の状態において、前記電源電圧が前記第1電圧よりも高くなると、前記第1回路は、前記リセット信号を前記第1論理レベルとし、前記ロジック回路は、前記第1論理レベルの前記リセット信号に基づいて、前記出力信号をリセットし、
    前記第3の状態において、前記第1回路は、前記リセット信号を前記第2論理レベルとし、前記第4回路及び前記ロジック回路は、前記出力信号をリセットしない、
    半導体装置。
  2. 前記第3回路は、前記制御信号を遅延させるRC遅延回路を含む、
    請求項1に記載の半導体装置。
  3. 前記第4回路は、
    一端が前記電源電圧を印加される第1のノードに接続され、他端が第2のノードに接続され、ゲートに前記制御信号が印加されるPMOSトランジスタと、
    一端が前記出力信号を送信する第3のノードに接続され、他端が接地電圧を印加される第4のノードに接続され、ゲートが前記第2のノードに接続されるNMOSトランジスタと、
    一端が前記第2のノードに接続され、他端が前記第4のノードに接続される抵抗素子と を含み、
    前記第1の状態において、前記電源電圧が、前記NMOSトランジスタの閾値電圧以上に上昇すると、前記NMOSトランジスタがオン状態とされ、前記出力信号はリセットされる、
    請求項に記載の半導体装置。
JP2019157174A 2019-08-29 2019-08-29 半導体装置 Active JP7186680B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2019157174A JP7186680B2 (ja) 2019-08-29 2019-08-29 半導体装置
US16/786,256 US10804894B1 (en) 2019-08-29 2020-02-10 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019157174A JP7186680B2 (ja) 2019-08-29 2019-08-29 半導体装置

Publications (2)

Publication Number Publication Date
JP2021035021A JP2021035021A (ja) 2021-03-01
JP7186680B2 true JP7186680B2 (ja) 2022-12-09

Family

ID=72750329

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019157174A Active JP7186680B2 (ja) 2019-08-29 2019-08-29 半導体装置

Country Status (2)

Country Link
US (1) US10804894B1 (ja)
JP (1) JP7186680B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12062995B2 (en) 2021-08-05 2024-08-13 Texas Instruments Incorporated Synchronous bootstrap half bridge rectifier

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005020437A1 (ja) 2003-08-22 2005-03-03 Rohm Co., Ltd 半導体集積回路装置及びそれを用いた電源電圧監視システム
WO2005091503A1 (ja) 2004-03-19 2005-09-29 Renesas Technology Corp. 半導体集積回路装置
JP2007318680A (ja) 2006-05-29 2007-12-06 Toshiba Corp 放電順序制御回路

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI300650B (en) * 2003-04-24 2008-09-01 Int Rectifier Corp Fault protected self-oscillating driver
JP2007311971A (ja) 2006-05-17 2007-11-29 Matsushita Electric Ind Co Ltd 半導体集積回路装置
JP2010219947A (ja) 2009-03-17 2010-09-30 Toshiba Corp ドライバ装置
JP5433510B2 (ja) 2010-06-23 2014-03-05 株式会社東芝 電源電圧監視回路
KR101646910B1 (ko) * 2011-01-11 2016-08-09 페어차일드코리아반도체 주식회사 파워 온 리셋 회로를 포함하는 반도체 소자
US9929652B1 (en) * 2015-12-08 2018-03-27 Navitas Semiconductor, Inc. GaN FET with integrated driver and slew rate control
US20180331682A1 (en) * 2016-06-22 2018-11-15 Sarda Technologies, Inc. Gate Driver for Depletion-Mode Transistors
US10224817B1 (en) * 2018-07-19 2019-03-05 Navitas Semiconductor, Inc. Power transistor control signal gating

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005020437A1 (ja) 2003-08-22 2005-03-03 Rohm Co., Ltd 半導体集積回路装置及びそれを用いた電源電圧監視システム
WO2005091503A1 (ja) 2004-03-19 2005-09-29 Renesas Technology Corp. 半導体集積回路装置
JP2007318680A (ja) 2006-05-29 2007-12-06 Toshiba Corp 放電順序制御回路

Also Published As

Publication number Publication date
US10804894B1 (en) 2020-10-13
JP2021035021A (ja) 2021-03-01

Similar Documents

Publication Publication Date Title
US9337651B2 (en) Electrostatic discharge protection circuit
KR101926607B1 (ko) 클램핑 회로, 이를 포함하는 반도체 장치 및 반도체 장치의 클램핑 방법
JPH11500281A (ja) Cmosパワーオンリセット回路
JP3756961B2 (ja) 半導体メモリ装置のチップ初期化信号発生回路
US20180109264A1 (en) Low power crystal oscillation circuits
JP2014241537A (ja) 静電気保護回路
JP7186680B2 (ja) 半導体装置
US20070177317A1 (en) ESD protection circuit
JP6675970B2 (ja) 半導体装置
US20230246640A1 (en) Wide voltage gate driver using low gate oxide transistors
US20200274532A1 (en) Power-on clear circuit and semiconductor device
JP2009514436A (ja) 高電圧耐性ポートドライバ
JP2012209762A (ja) レベル生成回路
JP6512079B2 (ja) 負荷駆動回路
US11437984B2 (en) Delay circuit
US20150002210A1 (en) Semiconductor device
US11070206B2 (en) Logic circuit
US11075626B2 (en) Power-on clear circuit and semiconductor device
TW201830863A (zh) 電源啟動控制電路以及輸入/出控制電路
KR100210553B1 (ko) 반도체 집적 회로
US8872555B2 (en) Power-on reset circuit
US7642818B1 (en) High voltage tolerant input circuit capable of operating at extremely low IO supply voltage
US6573778B2 (en) Electrostatic discharge protection device for an integrated transistor
JP4147174B2 (ja) パワーオンリセット回路
JP2005039635A (ja) パワーオンリセット回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210823

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220727

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220802

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220902

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221101

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221129

R150 Certificate of patent or registration of utility model

Ref document number: 7186680

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150