CN113629049A - 静电放电器件及其操作方法 - Google Patents

静电放电器件及其操作方法 Download PDF

Info

Publication number
CN113629049A
CN113629049A CN202011634055.XA CN202011634055A CN113629049A CN 113629049 A CN113629049 A CN 113629049A CN 202011634055 A CN202011634055 A CN 202011634055A CN 113629049 A CN113629049 A CN 113629049A
Authority
CN
China
Prior art keywords
transistor
electrostatic discharge
signal
transistors
esd
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011634055.XA
Other languages
English (en)
Other versions
CN113629049B (zh
Inventor
彭柏霖
苏郁迪
许家维
蔡明甫
苏姝予
竹立炜
李介文
张家荣
郑湘蕙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN113629049A publication Critical patent/CN113629049A/zh
Application granted granted Critical
Publication of CN113629049B publication Critical patent/CN113629049B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H01L27/0285—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements bias arrangements for gate electrode of field effect transistors, e.g. RC networks, voltage partitioning circuits
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
    • H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/001—Measuring interference from external sources to, or emission from, the device under test, e.g. EMC, EMI, EMP or ESD testing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H1/00—Details of emergency protective circuit arrangements
    • H02H1/0007—Details of emergency protective circuit arrangements concerning the detecting means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00315—Modifications for increasing the reliability for protection in field-effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
    • H03K19/00361—Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrical Discharge Machining, Electrochemical Machining, And Combined Machining (AREA)
  • Testing Relating To Insulation (AREA)
  • Liquid Crystal (AREA)

Abstract

本文公开了一种静电放电器件。该静电放电器件包括静电放电(ESD)检测器、偏置发生器和ESD驱动器，该ESD驱动器包括彼此串联耦合的至少两个晶体管。ESD检测器被配置为检测输入信号并响应于检测到ESD事件而生成检测信号。偏置发生器被配置为根据检测信号生成偏置信号。至少两个晶体管根据偏置信号和逻辑控制信号来控制，并且将输入信号施加在至少两个晶体管两端。本文还公开了用于操作静电放电器件的方法。

Description

静电放电器件及其操作方法
技术领域
本发明的实施例涉及静电放电器件及其操作方法。
背景技术
随着半导体制造工艺的发展，静电放电(ESD)保护成为集成电路(IC)最关键的可靠性问题之一。通常，ESD器件包括ESD电流路径和/或控制电路(即，开关、上拉电路和/或下拉电路)。然而，在ESD事件期间，控制电路没有得到适当的控制。
发明内容
根据本发明实施例的一个方面，提供了一种静电放电器件，包含：静电放电检测器，被配置为检测输入信号并响应于检测到静电放电事件而生成检测信号；偏置发生器，被配置为根据检测信号生成偏置信号；以及静电放电驱动器，包含彼此串联耦合的至少两个晶体管，其中，根据偏置信号和逻辑控制信号来控制至少两个晶体管，并且跨过至少两个晶体管施加输入信号。
根据本发明实施例的另一个方面，提供了一种静电放电器件，包含：焊盘，被配置为接收输入信号；静电放电保护电路，耦合至焊盘；静电放电检测器，耦合至焊盘，被配置为检测输入信号，并且被配置为响应于检测到静电放电事件而生成检测信号；偏置发生器，耦合至静电放电检测器，并且被配置为根据检测信号生成偏置信号；以及静电放电驱动器，包含彼此串联耦合的多个晶体管，其中，当静电放电事件发生时，根据偏置信号和逻辑控制信号来控制多个晶体管，使得跨过多个晶体管中的每个晶体管的电压降基本相同。
根据本发明实施例的又一个方面，提供了一种用于操作静电放电器件的方法，包含：响应于检测到静电放电事件而生成检测信号；根据检测信号生成偏置信号；以及根据偏置信号和逻辑控制信号控制静电放电驱动器的至少两个晶体管，其中，跨过至少两个晶体管施加输入信号。
附图说明
当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各方面。应该注意，根据工业中的标准实践，各种部件未按比例绘制。实际上，为了清楚的论述，各种部件的尺寸可任意地增大或减小。
图1是根据本发明的各种实施例的器件的示意图；
图2是根据本发明的各种实施例的如图1所示的器件的电路图；
图3是根据本发明的各种实施例的如图2所示的器件中的晶体管的阈值的V-I曲线图；
图4是根据本发明的各种实施例的如图1所示的器件的电路图；
图5是根据本发明的各种实施例的如图1所示的器件的电路图；
图6是根据本发明的各种实施例的如图1所示的器件的电路图；
图7是根据本发明的各种实施例的如图1所示的器件的电路图；
图8是根据本发明的各种实施例的如图7所示的器件的电路图；
图9是根据本发明的各种实施例的如图7所示的器件的电路图；
图10是根据本发明的各种实施例的如图1所示的器件的电路图；
图11是根据本发明的各种实施例的如图1所示的器件的电路图；
图12是根据本发明的各种实施例的如图1所示的器件的电路图；
图13是根据本发明的各种实施例的如图1所示的器件的电路图；
图14是根据本发明的各种实施例的如图1所示的器件的电路图；和
图15是根据本发明的一些实施例的用于操作如图1所示的器件的方法的流程图。
具体实施方式
以下公开内容提供了许多不同的实施例或示例，用于实施所提供主题的不同部件。以下将描述元件和布置的具体示例以简化本发明。当然，这些仅仅是示例，并不旨在限制本发明。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在各种示例中重复参考标号和/或字符。这种重复是出于简明和清楚的目的，并且其本身不指示所论述的各种实施例和/或配置之间的关系。
现参考图1。图1是根据本发明的各种实施例的器件的示意图。
如图1示例性地示出，器件100包括焊盘110、静电放电(ESD)保护电路121、123、静电放电(ESD)检测器130、偏置发生器141、143、ESD驱动器151、153和逻辑电路160。
在本说明书中使用的术语“包含(comprise/comprising)”、“包括(include/including)”、“具有(has/having)”等是开放式的，并且意指“包括但不限于”。本说明书中使用的术语通常具有它们在本领域中以及在使用每个术语的特定上下文中的普通含义。本说明书中示例的使用，包括本文论述的任何术语的示例，仅是说明性的，绝不限制本发明或任何示例性术语的范围和含义。同样，本发明不限于本说明书中给出的各种实施例。
在一些实施例中，现参考图1所示的器件100。ESD保护电路121、123耦合至焊盘110。ESD检测器130耦合至焊盘110。偏置发生器141、143耦合至ESD检测器130和ESD驱动器151、153。驱动器151、153耦合至焊盘110和ESD保护电路121、123。逻辑电路160耦合至偏置发生器141、143和ESD驱动器151、153。
上面的论述仅描述了可根据各种可选的实施例进行的示例性连接。可以认为，此类各种可选的实施例不限于上述特定连接或图1所示的那些连接。
如图1示例性地示出，焊盘110被配置为接收输入信号。在一些实施例中，焊盘110包括输入/输出(I/O)焊盘。I/O焊盘接收输入电流或输入电压。ESD检测器130被配置为检测输入信号并响应于检测到ESD事件而生成检测信号。在一些实施例中，当ESD事件发生时，ESD检测器130检测到过电流和过电压。因此，ESD检测器130生成检测信号。偏置发生器141、143被配置为根据由ESD检测器130生成的检测信号来生成偏置信号。
ESD驱动器151、153中的每一个包括至少两个晶体管，并且ESD驱动器151、153中的每一个中的至少两个晶体管彼此串联耦合。ESD驱动器151、153中的每一个中的至少两个晶体管根据由偏置发生器141、143生成的偏置信号和由逻辑电路160生成的逻辑控制信号被关断。因此，将输入信号施加在ESD驱动器151、153中的每一个中的至少两个晶体管两端。
在一些实施例中，当ESD事件发生时，过电压输入至焊盘110中。同时，ESD驱动器151、153中的每一个中的至少两个晶体管根据由偏置发生器141、143生成的偏置信号和由逻辑电路160生成的逻辑控制信号被关断。因此，将过电压施加在ESD驱动器151、153中的每一个中的至少两个晶体管两端，并且ESD驱动器151、153中的每一个中的至少两个晶体管均等地共享过电压。
在一些实施例中，当ESD事件发生并且过电压输入至焊盘110中时，逻辑电路160可能不能适当地控制ESD驱动器151、153中的每一个中的至少两个晶体管。如果至少两个晶体管之一没有被逻辑电路160完全关断，则将过电压主要施加在至少两个晶体管中的另一个两端。这样，至少两个晶体管中的另一个容易由于过电压主要落在其上而损伤。
如图1示例性地示出，偏置发生器141、143生成偏置信号，用于帮助关断ESD驱动器151、153中的每一个中的至少两个晶体管。由于ESD驱动器151、153中的每一个中的至少两个晶体管在ESD事件发生期间均被关断，因此将过电压施加至ESD驱动器151、153中的每一个中的至少两个晶体管中的两者，使得ESD驱动器151、153中的每一个中的至少两个晶体管均等地共享过电压，以防止它们被损伤。
现参考图2。图2是根据本发明的各种实施例的如图1所示的器件的电路图。
如图2示例性地示出，ESD检测器130包括二极管D1、二极管D2、电阻器R、电容器C、反相器IN1和反相器IN2。二极管D1的阳极接地。二极管D1的阴极和二极管D2的阳极在节点N1处耦合，并且节点N1耦合至焊盘110。二极管D2的阴极耦合至电阻器R的一个端子。电阻器R的另一端子和电容器C的一个端子耦合至节点N2。反相器IN1的输入端子耦合至节点N2，并且反相器IN1的输出端子耦合至反相器IN2的输入端子。
现参考图2。偏置发生器141包括晶体管T1。ESD驱动器151包括至少两个晶体管T2、T3。逻辑电路160包括逻辑门Log1-Log4。晶体管T1的第一端子接地，晶体管T1的控制端子被配置为接收检测信号S1，并且晶体管T1的第二端子在节点N3处耦合至晶体管T3的控制端子和逻辑门Log 1。晶体管T3的第一端子接地，并且晶体管T3的第二端子耦合至晶体管T2的第一端子。晶体管T2的第二端子耦合至节点N4，并且晶体管T2的控制端子耦合至逻辑门Log2。如图2示例性地示出，晶体管T2和晶体管T3彼此串联耦合。
上面的论述仅描述了可根据各种可选的实施例进行的示例性连接。可以认为，此类各种可选的实施例不限于上述特定连接或图2所示的那些连接。
尽管术语“第一”、“第二”等在本文中可用来描述各种元件，但这些元件不应受到这些术语的限制。这些术语是用来区分不同元件的。例如，在不脱离实施例的范围的情况下，第一元件可被称为第二元件，并且类似地，第二元件可被称为第一元件。如本文所使用的，术语“和/或”包括一个或多个所列相关项目的任意以及所有组合。
当ESD事件发生时，过电压输入至焊盘110中。ESD检测器130的节点N1接收来自焊盘110的过电压，并且ESD检测器130的反相器IN1相应地输出具有高电平的检测信号S1。反相器IN2接收并反相高电平的检测信号S1，以输出低电平的检测信号S2。同时，逻辑电路160的逻辑门Log1-Log2输出具有低电平的逻辑信号，以关断晶体管T2、T3。此外，晶体管T1接收具有高电平的检测信号S1，并且因此晶体管T1被导通以将节点N3处的电压下拉至地，使得晶体管T3被完全关断。
鉴于上述内容，当ESD发生时，ESD驱动器151中的晶体管T2、T3中的两者均被关断。将过电压施加至ESD驱动器151中的晶体管T2、T3中的两者，使得ESD驱动器151中的晶体管T2、T3均等地共享过电压，以防止它们被损伤。
如图示例性地示出，偏置发生器143包括晶体管T4。ESD驱动器153包括至少两个晶体管T5、T6。晶体管T4的第一端子被配置为接收电源电压VDD，晶体管T4的控制端子被配置为接收检测信号S2，并且晶体管T4的第二端子在节点N5处耦合至晶体管T5的控制端子和逻辑门Log 3。晶体管T5的第一端子被配置为接收电源电压VDD，并且晶体管T5的第二端子耦合至晶体管T6的第一端子。晶体管T6的第二端子耦合至节点N4，并且晶体管T6的控制端子耦合至逻辑门Log4。如图1示例性地示出，晶体管T5和晶体管T6彼此串联耦合。
当ESD事件发生时，过电压输入至焊盘110中。ESD检测器130的节点N1接收来自焊盘110的过电压，并且ESD检测器130的反相器IN1相应地输出具有高电平的检测信号S1。反相器IN2接收并反相高电平的检测信号S1，以输出低电平的检测信号S2。同时，逻辑电路160的逻辑门Log3、Log4输出具有高电平的逻辑信号，以关断晶体管T5、T6。此外，晶体管T4接收具有低电平的检测信号S2，并且晶体管T4因此被导通以将节点N5处的电压拉高至电源电压VDD，使得晶体管T5被完全关断。
鉴于上述内容，当ESD发生时，ESD驱动器153中的晶体管T5、T6中的两者均被关断。将过电压施加至ESD驱动器153中的晶体管T5、T6中的两者，使得ESD驱动器153中的晶体管T5、T6均等地共享过电压，以防止它们被损伤。
现参考图3。图3是根据本发明的各种实施例的如图2所示的器件中的晶体管的V-I图。
如图3示例性地示出，它示出了如图2所示的器件100中的晶体管T1-T6之一在不同栅极偏置VGS下的V-I曲线，并且栅极偏置VGS从VGS1增加至VGS5。如从图3可看出，存在阈值线VT，并且在阈值线VT下方的区域是安全操作区域(SOA)。换句话说，如果如图2所示的器件100中的晶体管T1-T6之一在SOA中工作，则晶体管将不会被损伤。相反，如果晶体管的电流或电压不在SOA范围内，则晶体管就会永久损伤。
现参考图2和图3中的两者。当ESD事件发生时，如果未正确控制晶体管T2、T3，则将过电压主要施加至晶体管T2，使得晶体管T2将由于过电压大于晶体管T2的阈值电压而被过电压损伤。在一些实施例中，当ESD事件发生时，偏置发生器141生成偏置信号，用于帮助关断ESD驱动器151中的晶体管T3。由于ESD驱动器151中的晶体管T2、T3中的两者均在ESD事件发生期间被关断，因此将过电压施加至ESD驱动器151中的晶体管T2、T3中的两者，使得ESD驱动器151中的晶体管T2、T3均等地共享过电压。在此类情况下，由于晶体管T2、T3的阈值电压中的两者均被用于对抗过电压，因此ESD驱动器151中的总阈值电压变得更高。因此，由于偏置发生器141的帮助，ESD驱动器151中的总阈值电压变得更高，以便防止晶体管T2、T3被损伤。
在一些实施例中，当ESD事件发生时，如果未适当控制晶体管T5、T6，则将过电压主要施加至晶体管T6，使得晶体管T6将由于过电压大于晶体管T6的阈值电压而被过电压损伤。在一些实施例中，当ESD事件发生时，偏置发生器143生成偏置信号，用于帮助关断ESD驱动器153中的晶体管T5。由于ESD驱动器153中的晶体管T5、T6中的两者均在ESD事件发生期间被关断，因此将过电压施加至ESD驱动器153中的晶体管T5、T6中的两者，使得ESD驱动器153中的晶体管T5、T6均等地共享过电压。在此类情况下，由于晶体管T5、T6的阈值电压中的两者均被用于对抗过电压，因此ESD驱动器153中的总阈值电压变得更高。因此，由于偏置发生器143的帮助，ESD驱动器153中的总阈值电压变得更高，以便防止晶体管T5、T6被损伤。
现参考图4和图5两者。图4是根据本发明的各种实施例的如图1所示的器件的电路图。图5是根据本发明的各种实施例的如图1所示的器件的电路图。
如图4和图5示例性地示出，ESD检测器130由两个二极管D1、D2、电阻器R、电容器C和至少一个反相器IN1实施。现参考图4。二极管D1的阳极接地。二极管D1的阴极和二极管D2的阳极在节点N1处耦合，并且节点N1耦合至焊盘110。二极管D2的阴极耦合至电阻器R的一个端子并被配置为接收电源电压VDD。电阻器R的另一端子和电容器C的一个端子耦合至节点N2。反相器IN1的输入端子耦合至节点N2，并且反相器IN1的输出端子被配置为输出检测信号S1。
现参考图5。二极管D1的阳极接地。二极管D1的阴极和二极管D2的阳极在节点N1处耦合，并且节点N1耦合至焊盘110。二极管D2的阴极耦合至电容器C的一个端子并被配置为接收电源电压VDD。电容器C的另一端子和电阻器R的一个端子耦合至节点N2。反相器IN1的输入端子耦合至节点N2，并且反相器IN1的输出端子被配置为输出检测信号S1。
现参考图6。图6是根据本发明的各种实施例的如图1所示的器件的电路图。与图2中的器件100相比，图6中的器件100A还包括传输门145、147。传输门145的第一端子耦合至逻辑门Log2，传输门145的控制端子分别接收检测信号S1和检测信号S2，传输门145耦合至晶体管T2的控制端子。传输门145的第一端子从逻辑门Log2接收逻辑信号，并向晶体管T2提供逻辑信号。传输门147的第一端子耦合至逻辑门Log4，传输门147的控制端子分别接收检测信号S1和检测信号S2，传输门147的第二端子耦合至晶体管T6的控制端子。传输门147的第一端子从逻辑门Log4接收逻辑信号，并向晶体管T6提供逻辑信号。注意，为了简洁起见，本文中省略了图2中的ESD检测器130。
当ESD事件发生时，偏置发生器141响应于检测信号S1而被导通，并被配置为下拉节点N3处的电压，用于帮助关断ESD驱动器151中的晶体管T3。传输门145响应于检测信号S1、S2而被关断，并被配置为切断从逻辑门Log2到晶体管T2的控制端子的电流路径，用于帮助关断ESD驱动器151中的晶体管T2。类似地，ESD驱动器153中的晶体管T5、T6在偏置发生器143和传输门147的帮助下全部被关断。
由于偏置发生器141、143的帮助，晶体管T3、T5得到适当控制。在图6的实施例中，图6中的器件100A的传输门145、147进一步帮助控制晶体管T2、T6。因此，当ESD事件发生时，ESD驱动器151中的晶体管T2、T3和ESD驱动器153中的晶体管T5、T6得到适当控制。因此，ESD驱动器151中的晶体管T2、T3和ESD驱动器153中的晶体管T5、T6均被关断，ESD驱动器151、153中的总阈值电压变更高，以便防止晶体管T2、T3、T5、T6被损伤。
上面的论述仅描述了可根据各种可选的实施例进行的示例性连接。可以认为，此类各种可选的实施例不限于上述特定连接或图6所示的那些连接。
现参考图7。图7是根据本发明的各种实施例的如图1所示的器件的电路图。与图2中的器件100相比，图7中的器件100B还包括次级偏置发生器149。次级偏置发生器149响应于检测到ESD事件而向晶体管T2提供次级偏置信号Vmid。鉴于上述内容，次级偏置发生器149更精确地提供次级偏置信号Vmid，以在ESD事件发生期间将电压降均匀地分布在ESD驱动器151中的晶体管T2、T3上。换句话说，ESD驱动器151中的晶体管T2上的电压降和ESD驱动器151中的晶体管T3上的电压降基本相同。在一些实施例中，术语“基本相同”意指电压降之间的电压差小于较大/较小电压值的20％。注意，为了简洁起见，本文中省略了图2中的ESD检测器130。另外，次级偏置发生器149还可更精确地提供次级偏置信号Vmid，以在ESD事件发生期间将电压降均匀地分布在图2所示的ESD驱动器153中的晶体管T5、T6上。因此，图2所示的ESD驱动器153中的晶体管T5上的电压降和ESD驱动器153中的晶体管T6上的电压降基本相同。
上面的论述仅描述了可根据各种可选的实施例进行的示例性连接。可以认为，此类各种可选的实施例不限于上述特定连接或图7所示的那些连接。
现参考图8。图8是根据本发明的各种实施例的如图7所示的器件的电路图。如图8示例性地示出，次级偏置发生器149包括电阻器R和次级ESD 123。当ESD事件发生时，次级ESD 123被导通，并且从焊盘110输入过电压，并且将生成诸如次级偏置信号Vmid的偏置。
现参考图9。图9是根据本发明的各种实施例的如图7所示的器件的电路图。如图9示例性地示出，次级偏置发生器149包括晶体管T。当ESD事件发生时，晶体管T响应于具有低电平的检测信号S2而被导通，并且将生成次级偏置信号Vmid。
上面的论述仅描述了可根据各种可选的实施例进行的示例性连接。可以认为，此类各种可选的实施例不限于上述特定连接或图8、图9所示的那些连接。
现参考图10。图10是根据本发明的各种实施例的如图1所示的器件的电路图。如图10示例性地示出，次级偏置发生器149包括晶体管T7。晶体管T7的第一端子在节点N6处耦合至晶体管T2的控制端子和传输门145。晶体管T7的控制端子被配置为接收检测信号S1。晶体管T7的第二端子在节点N7处耦合至晶体管T2和晶体管T3。
当ESD发生时，晶体管T7被导通，并且晶体管T7将节点N7处的电压传输至节点N6，使得晶体管T2、T3可得到适当控制，并且晶体管T7可将电压降均匀地分布在ESD驱动器151中的晶体管T2、T3上。
现参考图11。图11是根据本发明的各种实施例的如图1所示的器件的电路图。如图11示例性地示出，次级偏置发生器149包括晶体管T7和包括多个二极管D的二极管串。晶体管T7的第一端子在节点N6处耦合至晶体管T2的控制端子和传输门145。晶体管T7的控制端子被配置为接收检测信号S1。晶体管T7的第二端子在节点N7处耦合至二极管串。
当ESD发生时，晶体管T7被导通，并且过电压输入至二极管串中。二极管串可在节点N7处生成偏置电压，并且晶体管T7将在节点N7处的偏置电压传输至节点N6，使得晶体管T2、T3可得到适当控制，并且晶体管T7可将电压降均匀地分布在ESD驱动器151中的晶体管T2、T3上。
现参考图12。图12是根据本发明的各种实施例的如图1所示的器件的电路图。如图12示例性地示出，次级偏置发生器149包括晶体管T7和电阻器R。晶体管T7的第一端子在节点N6处耦合至晶体管T2的控制端子和传输门145。晶体管T7的控制端子被配置为接收检测信号S1。晶体管T7的第二端子耦合至电阻器R的一个端子。电阻器R的另一端子耦合至焊盘110。
当ESD发生时，晶体管T7被导通。当通过电阻器R提供过电压时，从焊盘110生成的过电压减小，并且晶体管T7将减小的电压传输至节点N6，使得晶体管T2、T3可得到适当控制，并且晶体管T7可将电压降均匀地分布在ESD驱动器151中的晶体管T2、T3上。
上面的论述仅描述了可根据各种可选的实施例进行的示例性连接。可以认为，此类各种可选的实施例不限于上述特定连接或图10、图11和图12所示的那些连接。
现参考图13。图13是根据本发明的各种实施例的如图1所示的器件的电路图。与图图2中的器件100相比，图13中的器件100还包括传输门147和焊盘跟踪器170。此外，偏置发生器143耦合至传输门147和晶体管T6。
如图13示例性地示出，焊盘跟踪器170耦合至焊盘110，并跟踪来自焊盘110的输入信号，以便生成反馈信号FBK。偏置发生器141的晶体管T1的控制端子接收反馈信号FBK。传输门147的第一端子耦合至逻辑门Log4，传输门147的控制端子分别接收由焊盘跟踪器170生成的反馈信号FBK和电源电压VDD，并且传输门147的第二端子在节点N5处耦合至晶体管T6的控制端子。
当ESD事件发生时，焊盘跟踪器170跟踪焊盘110以生成反馈信号FBK。因此，晶体管T1响应于具有高电平的反馈信号FBK而被导通，并且将节点N3处的电压下拉至地，以便关断ESD驱动器151中的晶体管T3。传输门147也响应于具有高电平的反馈信号FBK而被关断，同时晶体管T6由于跟踪信号PAD而关断。注意，为了简洁起见，本文中省略了图2中的ESD检测器130。
上面的论述仅描述了可根据各种可选的实施例进行的示例性连接。可以认为，此类各种可选的实施例不限于上述特定连接或图13所示的那些连接。
现参考图14。图14是根据本发明的各种实施例的如图1所示的器件的电路图。与图13中的器件100F相比，图14中的器件100G还包括偏置发生器142和晶体管T8。另外，偏置发生器142包括晶体管T7。
晶体管T7的第一端子接地，晶体管T7的控制端子被配置为接收电源信号VDD，并且晶体管T7的第二端子耦合至晶体管T8的控制端子。晶体管T8的第一端子被配置为接收电源电压VDD，并且晶体管T8的第二端子耦合至晶体管T5。
由于图14中的器件100G还包括晶体管T8，由于晶体管T5、T6、T8的所有阈值电压均被用于对抗过电压，因此ESD驱动器153中的总阈值电压变得更高。注意，为了简洁起见，本文中省略了图2中的ESD检测器130。
上面的论述仅描述了可根据各种可选的实施例进行的示例性连接。可以认为，此类各种可选的实施例不限于上述特定连接或图14所示的那些连接。
现参考图15。图15是根据本发明的一些实施例的用于操作如图图1所示的器件100的方法1500的流程图。
参考图15中的方法1500，在操作1510中，ESD检测器130检测来自焊盘110的输入信号，并响应于检测到ESD事件而生成检测信号。
在操作1520中，偏置发生器141、143之一根据由ESD检测器130生成的检测信号来生成偏置信号。
在操作1530中，当ESD事件发生时，控制ESD驱动器151、153中的每一个中的至少两个晶体管根据由偏置发生器141、143生成的偏置信号和由逻辑电路160生成的逻辑控制信号而例如导通。通过上述操作，在ESD驱动器151、153中的每一个中的至少两个晶体管两端施加电压，并且ESD驱动器151、153中的每一个中的至少两个晶体管均等地共享该电压。
在一些实施例中，关于操作1530，当ESD事件发生时，ESD驱动器151、153中的每一个中的至少两个晶体管的第一晶体管通过由逻辑电路生成的逻辑控制信号而被导通，并且ESD驱动器151、153中的每一个中的至少两个晶体管的第二晶体管通过由偏置发生器141、143生成的偏置信号而被导通。
在一些实施例中，关于图15中的操作1530以及图14中的器件100G，当ESD事件发生时，ESD驱动器153的晶体管T8由偏置发生器142生成的偏置信号导通。响应于检测到ESD事件，晶体管T5、T6由逻辑电路160生成的逻辑控制信号和由偏置发生器143生成的偏置信号导通。因此，将来自焊盘110的输入电压均等地施加至ESD驱动器153的晶体管T5、晶体管T6和晶体管T8。
在一些实施例中，关于图15中的方法1500以及图6中的器件100A，方法1500还包括通过传输门145向ESD驱动器151中的至少两个晶体管T2、T3的晶体管T2提供逻辑信号。当ESD事件发生时，方法1500还包括通过传输门145停止向ESD驱动器151中的晶体管T2提供逻辑信号。
在一些实施例中，关于图15中的方法1500以及图7中的器件100B，方法1500还包括响应于检测到ESD事件，由次级偏置发生器149向ESD驱动器151中的晶体管T2提供次级偏置信号，使得晶体管T2两端的电压和晶体管T3两端的电压基本相同。
还公开了一种器件。该器件包括静电放电(ESD)检测器、偏置发生器和ESD驱动器，该ESD驱动器包括彼此串联耦合的至少两个晶体管。ESD检测器被配置为检测输入信号并响应于检测到ESD事件而生成检测信号。偏置发生器被配置为根据检测信号生成偏置信号。至少两个晶体管根据偏置信号和逻辑控制信号来控制，并且将输入信号施加在至少两个晶体管两端。
在一些实施例中，至少两个晶体管的第一端子被配置为接收输入信号，并且至少两个晶体管的第二端子接地或被配置为接收电源电压。
在各种实施例中，至少两个晶体管的第一晶体管根据逻辑控制信号来控制，并且至少两个晶体管的第二晶体管根据偏置信号来控制，其中，第一晶体管两端的第一电压和第二晶体管两端的第二电压基本相同。
在一些实施例中，ESD驱动器包括第一晶体管和第二晶体管。第一晶体管被配置为接收输入信号。第二晶体管串联耦合至第一晶体管；将输入信号均等地施加至第一晶体管和第二晶体管。
在各种实施例中，ESD驱动器还包括第三晶体管。第三晶体管串联耦合至第二晶体管。将输入信号均等地施加至第一晶体管、第二晶体管和第三晶体管。
在一些实施例中，第一晶体管根据逻辑控制信号来控制，并且第二晶体管根据偏置信号来控制。
在各种实施例中，该器件还包括传输门。传输门被配置为向第一晶体管提供逻辑信号，其中，响应于检测到ESD事件，传输门停止向第一晶体管提供逻辑信号。
在一些实施例中，该器件还包括次级偏置发生器。次级偏置发生器被配置为响应于检测到ESD事件，向第一晶体管提供次级偏置信号，使得第一晶体管两端的第一电压和第二晶体管两端的第二电压基本相同。
还公开了一种器件，该器件包括焊盘、ESD保护电路、ESD检测器、偏置发生器和ESD驱动器，该ESD驱动器包括彼此串联耦合的多个晶体管。焊盘被配置为接收输入信号。ESD保护电路耦合至焊盘。ESD检测器耦合至焊盘，被配置为检测输入信号，并且被配置为响应于检测到ESD事件而生成检测信号。偏置发生器耦合至ESD检测器，并且被配置为根据检测信号生成偏置信号。当ESD事件发生时，多个晶体管根据偏置信号和逻辑控制信号来控制，使得多个晶体管的每个晶体管两端的电压降基本相同。
在一些实施例中，ESD检测器包括至少两个二极管和RC电路。至少两个二极管在输入端子处彼此耦合。RC电路并联耦合至至少两个二极管，并且包括电阻器和电容器。电容器在输出端子处耦合至电阻器。输入端子被配置为接收输入信号，并且输出端子被配置为当ESD事件发生时生成检测信号。
在各种实施例中，ESD驱动器的多个晶体管中的第一晶体管耦合至焊盘，并且ESD驱动器的多个晶体管中的第二晶体管接地或耦合至电源。
在一些实施例中，当ESD事件发生时，第一晶体管根据逻辑控制信号被关断，并且第二晶体管根据偏置信号被关断，使得第一晶体管两端的第一电压降和第二晶体管两端的第二电压降基本相同。
在各种实施例中，该器件还包括传输门。传输门耦合至第一晶体管并向第一晶体管提供逻辑控制信号，其中，当ESD事件发生时，传输门根据检测信号被关断，并且传输门停止向第一晶体管提供逻辑控制信号。
在一些实施例中，该器件还包括次级偏置发生器。次级偏置发生器被配置为当ESD事件发生时向第一晶体管提供次级偏置信号，使得第一晶体管两端的第一电压降和第二晶体管两端的第二电压降基本相同。
还公开了一种方法，该方法包括以下操作：响应于检测到ESD事件而生成检测信号；根据检测信号生成偏置信号；根据偏置信号和逻辑控制信号控制ESD驱动器的至少两个晶体管，其中，将输入信号施加在至少两个晶体管两端。
在一些实施例中，至少两个晶体管的第一端子被配置为接收输入信号，并且至少两个晶体管的第二端子接地或被配置为接收电源电压。
在一些实施例中，根据偏置信号和逻辑控制信号控制ESD驱动器的至少两个晶体管包括：根据逻辑控制信号控制至少两个晶体管的第一晶体管；以及根据偏置信号控制至少两个晶体管的第二晶体管。
在一些实施例中，根据偏置信号和逻辑控制信号控制ESD驱动器的至少两个晶体管还包括：控制ESD驱动器的第三晶体管，其中，将输入信号均等地施加至第一晶体管、第二晶体管和第三晶体管。
在一些实施例中，该方法还包括以下操作：向第一晶体管提供逻辑信号；以及响应于检测到ESD事件，停止向第一晶体管提供逻辑信号。
在一些实施例中，该方法还包括以下操作：响应于检测到ESD事件而向第一晶体管提供次级偏置信号，使得第一晶体管两端的第一电压和第二晶体管两端的第二电压基本相同。
在一些实施例中，提供了一种静电放电器件，包含：静电放电检测器，被配置为检测输入信号并响应于检测到静电放电事件而生成检测信号；偏置发生器，被配置为根据检测信号生成偏置信号；以及静电放电驱动器，包含彼此串联耦合的至少两个晶体管，其中，根据偏置信号和逻辑控制信号来控制至少两个晶体管，并且跨过至少两个晶体管施加输入信号。
在上述静电放电器件中，至少两个晶体管的第一端子被配置为接收输入信号，并且至少两个晶体管的第二端子接地或被配置为接收电源电压。
在上述静电放电器件中，根据逻辑控制信号来控制至少两个晶体管中的第一晶体管，并且根据偏置信号来控制至少两个晶体管的第二晶体管，其中，第一晶体管两端的第一电压和第二晶体管两端的第二电压基本相同。
在上述静电放电器件中，静电放电驱动器包含：第一晶体管，被配置为接收输入信号；以及第二晶体管，串联耦合至第一晶体管；其中，将输入信号均等地施加至第一晶体管和第二晶体管。
在上述静电放电器件中，静电放电驱动器还包含：第三晶体管，串联耦合至第二晶体管；其中，将输入信号均等地施加至第一晶体管、第二晶体管和第三晶体管。
在上述静电放电器件中，根据逻辑控制信号来控制第一晶体管，并且根据偏置信号来控制第二晶体管。
在上述静电放电器件中，还包含：传输门，被配置为向第一晶体管提供逻辑信号，其中，响应于检测到静电放电事件，传输门停止向第一晶体管提供逻辑信号。
在上述静电放电器件中，还包含：次级偏置发生器，被配置为响应于检测到静电放电事件，向第一晶体管提供次级偏置信号，使得跨过第一晶体管的第一电压与跨过第二晶体管的第二电压基本相同。
在一些实施例中，提供了一种静电放电器件，包含：焊盘，被配置为接收输入信号；静电放电保护电路，耦合至焊盘；静电放电检测器，耦合至焊盘，被配置为检测输入信号，并且被配置为响应于检测到静电放电事件而生成检测信号；偏置发生器，耦合至静电放电检测器，并且被配置为根据检测信号生成偏置信号；以及静电放电驱动器，包含彼此串联耦合的多个晶体管，其中，当静电放电事件发生时，根据偏置信号和逻辑控制信号来控制多个晶体管，使得跨过多个晶体管中的每个晶体管的电压降基本相同。
在上述静电放电器件中，静电放电检测器包含：至少两个二极管，在输入端子处彼此耦合；以及RC电路，并联耦合至至少两个二极管，包含：电阻器；和电容器，在输出端子处耦合至电阻器；其中，输入端子被配置为接收输入信号，并且输出端子被配置为当静电放电事件发生时生成检测信号。
在上述静电放电器件中，静电放电驱动器的多个晶体管中的第一晶体管耦合至焊盘，并且静电放电驱动器的多个晶体管中的第二晶体管接地或耦合至电源。
在上述静电放电器件中，当静电放电事件发生时，第一晶体管根据逻辑控制信号被关断，并且第二晶体管根据偏置信号被关断，使得跨过第一晶体管的第一电压降与跨过第二晶体管的第二电压降基本相同。
在上述静电放电器件中，还包含：传输门，耦合至第一晶体管并向第一晶体管提供逻辑控制信号，其中，当静电放电事件发生时，传输门根据检测信号被关断，并且传输门停止向第一晶体管提供逻辑控制信号。
在上述静电放电器件中，还包含：次级偏置发生器，被配置为当静电放电事件发生时向第一晶体管提供次级偏置信号，使得跨过第一晶体管的第一电压降和跨过第二晶体管的第二电压降基本相同。
在一些实施例中，提供了一种用于操作静电放电器件的方法，包含：响应于检测到静电放电事件而生成检测信号；根据检测信号生成偏置信号；以及根据偏置信号和逻辑控制信号控制静电放电驱动器的至少两个晶体管，其中，跨过至少两个晶体管施加输入信号。
在上述方法中，至少两个晶体管的第一端子被配置为接收输入信号，并且至少两个晶体管的第二端子接地或被配置为接收电源电压。
在上述方法中，根据偏置信号和逻辑控制信号控制静电放电驱动器的至少两个晶体管包含：根据逻辑控制信号控制至少两个晶体管中的第一晶体管；以及根据偏置信号控制至少两个晶体管中的第二晶体管。
在上述方法中，根据偏置信号和逻辑控制信号控制静电放电驱动器的至少两个晶体管还包含：控制静电放电驱动器的第三晶体管，其中，将输入信号均等地施加至第一晶体管、第二晶体管和第三晶体管。
在上述方法中，还包含：向第一晶体管提供逻辑信号；以及响应于检测到静电放电事件，停止向第一晶体管提供逻辑信号。
在上述方法中，还包含：响应于检测到静电放电事件，向第一晶体管提供次级偏置信号，使得跨过第一晶体管的第一电压与跨过第二晶体管的第二电压基本相同。
前述内容概述了若干个实施例的部件，使得本领域技术人员可更好地理解本发明的方面。本领域技术人员应该理解，他们可容易地使用本发明作为基础来设计或修改用于实施与本文所介绍实施例相同的目的和/或实现相同优势的其它工艺和结构。本领域技术人员也应该意识到，此类等同构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，本文中它们可做出多种变化、替换以及改变。

Claims (10)

1.一种静电放电器件，包含：
静电放电检测器，被配置为检测输入信号并响应于检测到静电放电事件而生成检测信号；
偏置发生器，被配置为根据所述检测信号生成偏置信号；以及
静电放电驱动器，包含彼此串联耦合的至少两个晶体管，其中，根据所述偏置信号和逻辑控制信号来控制所述至少两个晶体管，并且跨过所述至少两个晶体管施加所述输入信号。
2.根据权利要求1所述的静电放电器件，其中，所述至少两个晶体管的第一端子被配置为接收所述输入信号，并且所述至少两个晶体管的第二端子接地或被配置为接收电源电压。
3.根据权利要求2所述的静电放电器件，其中，根据所述逻辑控制信号来控制所述至少两个晶体管中的第一晶体管，并且根据所述偏置信号来控制所述至少两个晶体管的第二晶体管，其中，所述第一晶体管两端的第一电压和所述第二晶体管两端的第二电压基本相同。
4.根据权利要求1所述的静电放电器件，其中，所述静电放电驱动器包含：
第一晶体管，被配置为接收所述输入信号；以及
第二晶体管，串联耦合至所述第一晶体管；
其中，将所述输入信号均等地施加至所述第一晶体管和所述第二晶体管。
5.根据权利要求4所述的静电放电器件，其中，所述静电放电驱动器还包含：
第三晶体管，串联耦合至所述第二晶体管；
其中，将所述输入信号均等地施加至所述第一晶体管、所述第二晶体管和所述第三晶体管。
6.根据权利要求4所述的静电放电器件，其中，根据所述逻辑控制信号来控制所述第一晶体管，并且根据所述偏置信号来控制所述第二晶体管。
7.根据权利要求6所述的静电放电器件，还包含：
传输门，被配置为向所述第一晶体管提供所述逻辑信号，其中，响应于检测到所述静电放电事件，所述传输门停止向所述第一晶体管提供所述逻辑信号。
8.根据权利要求7所述的静电放电器件，还包含：
次级偏置发生器，被配置为响应于检测到所述静电放电事件，向所述第一晶体管提供次级偏置信号，使得跨过所述第一晶体管的第一电压与跨过所述第二晶体管的第二电压基本相同。
9.一种静电放电器件，包含：
焊盘，被配置为接收输入信号；
静电放电保护电路，耦合至所述焊盘；
静电放电检测器，耦合至所述焊盘，被配置为检测所述输入信号，并且被配置为响应于检测到静电放电事件而生成检测信号；
偏置发生器，耦合至所述静电放电检测器，并且被配置为根据所述检测信号生成偏置信号；以及
静电放电驱动器，包含彼此串联耦合的多个晶体管，其中，当所述静电放电事件发生时，根据所述偏置信号和逻辑控制信号来控制所述多个晶体管，使得跨过所述多个晶体管中的每个晶体管的电压降基本相同。
10.一种用于操作静电放电器件的方法，包含：
响应于检测到静电放电事件而生成检测信号；
根据所述检测信号生成偏置信号；以及
根据所述偏置信号和逻辑控制信号控制静电放电驱动器的至少两个晶体管，其中，跨过所述至少两个晶体管施加输入信号。
CN202011634055.XA 2020-07-22 2020-12-31 静电放电器件及其操作方法 Active CN113629049B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/936,236 2020-07-22
US16/936,236 US11355927B2 (en) 2020-07-22 2020-07-22 Device and method for operating the same

Publications (2)

Publication Number Publication Date
CN113629049A true CN113629049A (zh) 2021-11-09
CN113629049B CN113629049B (zh) 2024-03-22

Family

ID=77358062

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011634055.XA Active CN113629049B (zh) 2020-07-22 2020-12-31 静电放电器件及其操作方法

Country Status (5)

Country Link
US (3) US11355927B2 (zh)
EP (1) EP3944319A1 (zh)
JP (1) JP2022022198A (zh)
CN (1) CN113629049B (zh)
TW (1) TWI776354B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12088091B2 (en) * 2021-07-12 2024-09-10 Changxin Memory Technologies, Inc. Electrostatic discharge protection circuit for chip
JP2023130669A (ja) 2022-03-08 2023-09-21 キオクシア株式会社 半導体集積回路
TWI823418B (zh) * 2022-06-09 2023-11-21 世界先進積體電路股份有限公司 靜電放電保護電路

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003005523A2 (en) * 2001-07-05 2003-01-16 Sarnoff Corporation Electrostatic discharge (esd) protection device with simultaneous and distributed self-biasing for multi-finger turn-on
US20040141267A1 (en) * 2003-01-22 2004-07-22 Khazhinsky Michael G. Electrostatic discharge circuit and method therefor
US20080123228A1 (en) * 2006-11-28 2008-05-29 Kenneth Wai Ming Hung Electrostatic discharge protection circuit for output buffer
CN101442205A (zh) * 2007-11-23 2009-05-27 瑞昱半导体股份有限公司 静电放电保护电路与方法
CN105097786A (zh) * 2014-05-14 2015-11-25 三星电子株式会社 包括静电放电电路的半导体器件及其操作方法
CN107425514A (zh) * 2017-08-23 2017-12-01 池州睿成微电子有限公司 一种用于天线开关控制器的增强型esd电源钳位电路
CN108028251A (zh) * 2015-09-29 2018-05-11 Tdk株式会社 静电放电保护装置以及电路设备

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5966026A (en) * 1995-02-14 1999-10-12 Advanced Micro Devices, Inc. Output buffer with improved tolerance to overvoltage
US6323675B1 (en) * 1997-05-07 2001-11-27 California Micro Devices Corporation Termination circuits and methods therefor
US6329837B1 (en) * 1997-05-07 2001-12-11 California Micro Devices Corporation Termination circuits and methods therefor
US5828607A (en) * 1997-05-21 1998-10-27 Motorola, Inc. Memory programming circuit and method
US6426854B1 (en) * 1998-06-10 2002-07-30 Intel Corporation Voltage clamp
US5994955A (en) * 1998-06-26 1999-11-30 Maxim Integrated Products, Inc. Driver amplifiers with low noise standby mode characteristics
US6369994B1 (en) * 1998-07-31 2002-04-09 International Business Machines Corporation Method and apparatus for handling an ESD event on an SOI integrated circuit
US6294943B1 (en) * 1998-12-30 2001-09-25 Texas Instruments Incorporated Method of designing fail-safe CMOS I/O buffers whose external nodes accept voltages higher than the maximum gate oxide operating voltage
US6201428B1 (en) * 1999-03-18 2001-03-13 Intel Corporation 5-volt tolerant 3-volt drive push-pull buffer/driver
ATE326031T1 (de) * 1999-06-29 2006-06-15 Broadcom Corp System und verfahren zur unabhängigen versorgungsfolge integrierter schaltungen
TW483143B (en) * 2001-02-05 2002-04-11 Vanguard Int Semiconduct Corp Voltage control device for electrostatic discharge protection and its related circuit
US7986171B2 (en) * 2008-10-21 2011-07-26 Himax Technologies Limited Mixed-voltage I/O buffer
US9236375B2 (en) * 2011-09-14 2016-01-12 Fairchild Semiconductor Corporation Load switch with true reverse current blocking
US9306509B2 (en) * 2012-07-27 2016-04-05 Xilinx, Inc. Receiver having a wide common mode input range
KR101740397B1 (ko) * 2012-12-17 2017-05-26 주식회사 알파홀딩스 고속 입출력 패드를 위한 바이어스 전압 생성 회로
US8860497B1 (en) * 2013-07-01 2014-10-14 Nvidia Corporation Oxide stress reduction for a cascode stack circuit
TW201533880A (zh) 2014-02-24 2015-09-01 Nuvoton Technology Corp 靜電放電保護電路及半導體元件
TWI541696B (zh) 2014-11-28 2016-07-11 禾瑞亞科技股份有限公司 整合有靜電放電保護之信號傳送電路與觸控系統
US9774324B2 (en) * 2014-12-05 2017-09-26 Intel Corporation Biasing scheme for high voltage circuits using low voltage devices
US10332871B2 (en) 2016-03-18 2019-06-25 Intel IP Corporation Area-efficient and robust electrostatic discharge circuit
US10360988B2 (en) * 2016-11-02 2019-07-23 Skyworks Solutions, Inc. Apparatus and methods for protection against inadvertent programming of fuse cells
US10255982B2 (en) * 2016-11-02 2019-04-09 Skyworks Solutions, Inc. Accidental fuse programming protection circuits
US11101799B2 (en) * 2017-05-24 2021-08-24 SK Hynix Inc. Voltage driving circuit
US10224817B1 (en) * 2018-07-19 2019-03-05 Navitas Semiconductor, Inc. Power transistor control signal gating
TWI690157B (zh) * 2019-05-21 2020-04-01 智原科技股份有限公司 輸入輸出電路及其自偏壓電路
US11056880B1 (en) * 2020-03-31 2021-07-06 Western Digital Technologies, Inc. Snapback electrostatic discharge protection for electronic circuits

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003005523A2 (en) * 2001-07-05 2003-01-16 Sarnoff Corporation Electrostatic discharge (esd) protection device with simultaneous and distributed self-biasing for multi-finger turn-on
US20040141267A1 (en) * 2003-01-22 2004-07-22 Khazhinsky Michael G. Electrostatic discharge circuit and method therefor
US20080123228A1 (en) * 2006-11-28 2008-05-29 Kenneth Wai Ming Hung Electrostatic discharge protection circuit for output buffer
CN101442205A (zh) * 2007-11-23 2009-05-27 瑞昱半导体股份有限公司 静电放电保护电路与方法
CN105097786A (zh) * 2014-05-14 2015-11-25 三星电子株式会社 包括静电放电电路的半导体器件及其操作方法
CN108028251A (zh) * 2015-09-29 2018-05-11 Tdk株式会社 静电放电保护装置以及电路设备
CN107425514A (zh) * 2017-08-23 2017-12-01 池州睿成微电子有限公司 一种用于天线开关控制器的增强型esd电源钳位电路

Also Published As

Publication number Publication date
US11355927B2 (en) 2022-06-07
TW202205774A (zh) 2022-02-01
US20220029414A1 (en) 2022-01-27
EP3944319A1 (en) 2022-01-26
US11710962B2 (en) 2023-07-25
US12051896B2 (en) 2024-07-30
JP2022022198A (ja) 2022-02-03
US20230299576A1 (en) 2023-09-21
TWI776354B (zh) 2022-09-01
US20220294212A1 (en) 2022-09-15
CN113629049B (zh) 2024-03-22

Similar Documents

Publication Publication Date Title
CN113629049B (zh) 静电放电器件及其操作方法
KR100688531B1 (ko) 정전기 전압에 대해서도 안정적인 고전압 내성을 갖는 입출력 회로
KR100697750B1 (ko) 정전 보호 회로 및 이것을 이용한 반도체 집적 회로 장치
US8089739B2 (en) Electrostatic discharge protection circuit
KR101148347B1 (ko) Ｅｓｄ 보호 회로 및 적어도 하나의 ｅｓｄ 보호 회로를 포함하는 집적 회로
US9305915B2 (en) ESD protection circuit
KR100206870B1 (ko) 정전 방전 및 래치 업 방지회로
US8310275B2 (en) High voltage tolerant input/output interface circuit
US20170098935A1 (en) ESD Protection System Utilizing Gate-Floating Scheme and Control Circuit Thereof
US8754632B2 (en) Integrated circuit with power state determination circuit
US7123053B1 (en) Circuitry for providing overvoltage backdrive protection
JP4102277B2 (ja) 半導体集積回路装置
CN113821068B (zh) 一种芯片内多电源系统管理电路及方法
CN114123147B (zh) 一种用于芯片的静电放电保护模块及其装置
US20220238509A1 (en) Electrostatic discharge circuit and electrostatic discharge control system
KR100650816B1 (ko) 내부 회로 보호 장치
US20140055891A1 (en) Integrated circuit
US11630471B2 (en) Over voltage detection and protection
TW202241064A (zh) 具有輸入/輸出緩衝器的芯片

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant