CN114123147A - 一种用于芯片的静电放电保护模块及其装置 - Google Patents

一种用于芯片的静电放电保护模块及其装置 Download PDF

Info

Publication number
CN114123147A
CN114123147A CN202111184071.8A CN202111184071A CN114123147A CN 114123147 A CN114123147 A CN 114123147A CN 202111184071 A CN202111184071 A CN 202111184071A CN 114123147 A CN114123147 A CN 114123147A
Authority
CN
China
Prior art keywords
circuit
pin
trigger
current
esd
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202111184071.8A
Other languages
English (en)
Other versions
CN114123147B (zh
Inventor
郑飞君
王迪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Aoxin Technology Co ltd
Original Assignee
Hangzhou Aoxin Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Aoxin Technology Co ltd filed Critical Hangzhou Aoxin Technology Co ltd
Priority to CN202111184071.8A priority Critical patent/CN114123147B/zh
Publication of CN114123147A publication Critical patent/CN114123147A/zh
Application granted granted Critical
Publication of CN114123147B publication Critical patent/CN114123147B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
    • H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/041—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage using a short-circuiting device

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种用于芯片的静电放电保护模块及其装置。静电放电保护模块，包括第一检测电路、第一触发电路、第一电流释放电路，其中，第一检测电路，连接在芯片的第一引脚和第一触发电路的输入端之间，用于检测第一引脚上的ESD信号并产生第一检测信号；第一触发电路，与第一检测电路的输出端连接，用于根据第一检测信号产生第一触发信号；第一电流释放电路，连接在第一引脚和芯片的接地端之间，并受第一触发信号控制；在静电放电期间，第一检测电路检测到ESD信号产生有效的第一检测信号，使得第一触发电路产生的第一触发信号控制第一电流释放电路工作，静电电流从第一引脚向接地端释放。

Description

一种用于芯片的静电放电保护模块及其装置
技术领域
本发明涉及半导体技术，特别是一种用于芯片的静电放电保护模块及其装置。
背景技术
如图1所示，是一种常见的基于交流触发的电源静电放电（ESD）钳位结构。这种结构具有较低的触发电压VT1，因此可以在ESD期间快速触发，但是不适用于有源ESD事件，不能满足例如系统级ESD（IEC-61000-4-2）和浪涌（IEC-61000-4-5）的要求。此外，在具有噪声和/或快速上升电源时，基于交流触发的电源ESD钳位结构容易误触发产生较大的泄漏电流或者出现闩锁。
因此，有必要提出一种ESD保护模块，以解决现有技术中存在的问题，提供有源和无源的全芯片ESD保护，避免误触发引起的泄漏电流和闩锁问题。
发明内容
为了克服现有技术的不足，本发明的目的是提供一种用于芯片的静电放电保护模块及其装置。
根据本发明的一个方面，提供了一种静电放电（ESD）保护模块，包括第一检测电路、第一触发电路、第一电流释放电路，第一检测电路，连接在芯片的第一引脚和第一触发电路的输入端之间，用于检测第一引脚上的ESD信号并产生第一检测信号；第一触发电路，与第一检测电路的输出端连接，用于根据第一检测信号产生第一触发信号；第一电流释放电路，连接在第一引脚和芯片的接地端之间，并受第一触发信号控制；在静电放电期间，第一检测电路检测到ESD信号产生有效的第一检测信号，使得第一触发电路产生的第一触发信号控制第一电流释放电路工作，静电电流从第一引脚向接地端释放；在电路正常工作期间，第一检测电路未检测到ESD信号，使得第一触发电路产生的第一触发信号控制第一电流释放电路不工作。
可选地，第一检测电路包括第一P型MOS管，其栅极连接至电源端，源极连接至第一引脚，漏极作为输出端用于产生第一检测信号。
可选地，第一触发电路包括第一反相器、第二P型MOS管、第一电阻、第二电阻；第一反相器的输入端与第一检测电路的输出端连接，输出端与第二P型MOS管的栅极连接；第一电阻连接在第一反相器的输入端和接地端之间；第二P型MOS管的源极连接至电源端，漏极通过第二电阻连接至接地端，漏极与第二电阻连接的公共端作为第一触发电路的输出端。
可选地，第一触发电路包括第一反相器、第二反相器、第一电阻；第一反相器的输入端与第一检测电路的输出端连接，输出端与第二反相器的输入端连接；第一电阻连接在第一反相器的输入端和接地端之间；第二反相器的输出端作为第一触发电路的输出端。
可选地，第一电流释放电路包括第一N型MOS管，其栅极接收第一触发信号，漏极连接至第一引脚，源极连接至接地端。
可选地，上述静电放电保护模块还包括第二检测电路和第二电流释放电路，其中，第二检测电路连接在芯片的第二引脚和第一触发电路的输入端之间，用于检测第二引脚上的ESD信号并产生第二检测信号；第二电流释放电路，连接在第二引脚和芯片的接地端之间，并受第一触发信号控制；在静电放电期间，第二检测电路检测到ESD信号产生有效的第二检测信号，使得第一触发电路产生的第一触发信号控制第二电流释放电路工作，静电电流从第二引脚向接地端释放；在电路正常工作期间，第二检测电路未检测到ESD信号，使得第一触发电路产生的第一触发信号控制第二电流释放电路不工作。
可选地，第二检测电路包括第三P型MOS管，其栅极连接至电源端，源极连接至第二引脚，漏极作为输出端用于产生第二检测信号。
可选地，第二电流释放电路包括第二N型MOS管，其栅极接收第一触发信号，漏极连接至第二引脚，源极连接至接地端。
可选地，上述静电放电保护模块还包括第三电流释放电路，连接在第一引脚和第二引脚之间，并受第一触发信号控制；在静电放电期间，静电电流从第一引脚或第二引脚中的一个引脚向第一引脚或第二引脚中的另一个引脚释放；在正常工作期间，第三电流释放电路不工作。
可选地，第三电流释放电路包括第三N型MOS管，其栅极接收第一触发信号，漏极连接至第一引脚或第二引脚中的一个引脚，源极连接至第一引脚或第二引脚中的另一个引脚。
可选地，上述静电放电保护模块还包括正向连接在第一触发电路的输出端和第三电流释放电路的控制端之间的第三二极管。
可选地，上述静电放电保护模块还包括连接在电源端和接地端之间的第二触发电路和第四电流泄放电路，第二触发电路用于产生第二触发信号，并控制第四电流泄放电路工作；当在电源端施加正向ESD应力达到第一阈值时，第二触发信号控制第四电流泄放电路工作，使静电电流自电源端向接地端释放；当在电源端施加的正向ESD应力未达到第一阈值时，第二触发信号控制第四电流泄放电路不工作。
可选地，第二触发电路包括齐纳二极管和第三电阻，其中，齐纳二极管的阴极连接至电源端，阳极通过第三电阻连接至接地端；或者，第二触发电路包括gg-obnmos管和第三电阻，其中，gg-obnmos管的栅极与源极相连，漏极连接至电源端，源极通过第三电阻连接至接地端，基体中设有二极管及深N阱；第一阈值为齐纳二极管或gg-obnmos的击穿电压。
可选地，上述静电放电保护模块还包括以堆叠形式设置在电源端和接地端之间的多个gg-obnmos和/或二级管串。
可选地，上述静电放电保护模块，还包括直流-交流组合检测模块，其中，直流-交流组合检测模块包括二极管串、第五P型MOS管和第五电流泄放电路，当电源端出现电压抖动时，通过设置二极管串的导通电压大于电源端的抖动电压，使得第五电流泄放电路处于不工作状态。
根据本发明的另一个方面，提供了一种静电放电保护装置，包括多个上述任一项的静电保护模块，每个静电保护模块分别连接在一个引脚和接地端之间。
根据本发明提供的静电放电保护模块及其装置，其是一种全芯片ESD保护策略，可用于标准无源芯片级ESD（HBM/CDM），也可用于满足供电系统级（IEC-61000-4-2）和浪涌级（IEC-61000-4-5）的要求，可以用于保护具有噪声和/或快速上升的电源引脚以及快速摆动的信号引脚；没有误触发引起的巨大漏电流和闩锁问题；适用于引脚对接地端、电源端对接地端、引脚对引脚等至少一种保护。此外，还包括一种栅极接地-基极开路的N型MOS管，通过使用不同类型的N型MOS管，可以调节第二ESD钳位单元的触发电压。
附图说明
通过以下参照附图对本申请实施例的描述，本申请的上述以及其它目的、特征和优点将更为清楚，在附图中：
图1是现有的一种基于交流触发的静电放电保护电路；
图2(a)是根据本发明实施例提供的一种用于芯片的静电放电保护模块的电路示意图；
图2(b)是根据本发明实施例提供的另一种用于芯片的静电放电保护模块的电路示意图；
图3是根据本发明实施例提供的另一种用于芯片的静电放电保护模块的电路示意图；
图4是根据本发明实施例提供的又一种用于芯片的静电放电保护模块的电路示意图；
图5是根据本发明实施例提供的又一种用于芯片的静电放电保护模块的电路示意图；
图6是根据本发明实施例提供的又一种用于芯片的静电放电保护模块的电路示意图；
图7根据本发明实施例提供的一种gg-obnmos晶体管的器件结构图；
图8是根据本发明实施例提供的又一种用于芯片的静电放电保护模块的电路示意图；
图9是根据本发明实施例提供的又一种用于芯片的静电放电保护模块的电路示意图。
具体实施方式
以下基于实施例对本申请进行描述，但是本申请并不仅仅限于这些实施例。在下文对本申请的细节描述中，详尽描述了一些特定的细节部分。对本领域技术人员来说没有这些细节部分的描述也可以完全理解本申请。为了避免混淆本申请的实质，公知的方法、过程、流程、元件和电路并没有详细叙述。
此外，本领域普通技术人员应当理解，在此提供的附图都是为了说明的目的，并且附图不一定是按比例绘制的。
同时，应当理解，在以下的描述中，“电路”是指由至少一个元件或子电路通过电气连接或电磁连接构成的导电回路。当称元件或电路“连接到”另一元件或称元件/电路“连接在”两个节点之间时，它可以是直接耦接或连接到另一元件或者可以存在中间元件，元件之间的连接可以是物理上的、逻辑上的、或者其结合。相反，当称元件“直接耦接到”或“直接连接到”另一元件时，意味着两者不存在中间元件。
除非上下文明确要求，否则整个说明书和权利要求书中的“包括”、“包含”等类似词语应当解释为包含的含义而不是排他或穷举的含义；也就是说，是“包括但不限于”的含义。
在本申请的描述中，需要理解的是，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性。此外，在本申请的描述中，除非另有说明，“多个”的含义是两个或两个以上。
如图2(a)所示，是根据本发明实施例提供的用于芯片的一种静电放电（ESD）保护模块，包括第一检测电路200、第一触发电路202、第一电流释放电路204。其中，第一检测电路200，连接在芯片的第一引脚PAD1和第一触发电路202的输入端之间，用于检测第一引脚PAD1上的ESD信号并产生第一检测信号Sig1；第一触发电路202，与第一检测电路200的输出端连接，用于根据第一检测信号Sig1产生第一触发信号Tri.p；第一电流释放电路204，连接在第一引脚PAD1和芯片的接地端VSS之间，并受第一触发信号Tri.p控制；在静电放电期间，第一检测电路200检测到ESD信号产生有效的第一检测信号Sig1，使得第一触发电路202产生的第一触发信号Tri.p控制第一电流释放电路204工作，静电电流从第一引脚PAD1向接地端VSS释放；在电路正常工作期间，第一检测电路200未检测到ESD信号，使得第一触发电路202产生的第一触发信号Tri.p控制第一电流释放电路204不工作。由此，可以实现对第一引脚PAD1的ESD保护，使得ESD期间，ESD电流能够从第一引脚PAD1释放至接地端。
此外，由于第一引脚PAD1经由第一二极管D1连接至电源端，上述提供的ESD保护模块，能够在上电期间提供ESD保护，满足系统级ESD（IEC-61000-4-2）和浪涌（IEC-61000-4-5）的要求。
在一种可选的实施例中，第一检测电路200包括第一P型MOS管Mp1，其栅极通过上拉电阻Rp连接至电源端VDD，源极连接至第一引脚PAD1，漏极作为输出端用于产生第一检测信号Sig1。
在一种可选的实施例中，第一触发电路202包括第一反相器IN1、第二P型MOS管Mp2、第一电阻R1、第二电阻R2；第一反相器IN1的输入端与第一检测电路200的输出端连接，输出端与第二P型MOS管Mp2的栅极连接；第一电阻R1连接在第一反相器IN1的输入端和接地端VSS之间；第二P型MOS管Mp2的源极连接至电源端VDD，漏极通过第二电阻R2连接至接地端VSS，漏极与第二电阻R2连接的公共端作为第一触发电路202的输出端。
在一种可选的实施例中，第一电流释放电路204包括第一N型MOS管Mn1，其栅极接收第一触发信号Tri.p，漏极连接至第一引脚PAD1，源极连接至接地端VSS。
当在第一引脚PAD1施加正向ESD应力时，第一P型MOS管Mp1导通，使得第一检测信号Sig1为高电平，经第一反相器IN1后转换为低电平，第二P型MOS管Mp2导通，输出高电平的控制电压Tri.p，控制第一N型MOS管Mn1导通，ESD电流由第一引脚PAD1向接地端VSS释放。
在电路正常工作期间，第一检测电路200不工作，第一触发电路202的输出端通过第二电阻R2连接至接地端VSS，使得第一触发信号Tri.p为低电平，控制第一N型MOS管Mn1处于关断状态，第一电流释放电路204不工作。
在另一种可选的实施例中，如图2(b)所示，第一触发电路202包括第一反相器IN1、第二反相器IN2、第一电阻R1；第一反相器IN1的输入端与第一检测电路200的输出端连接，输出端与第二反相器IN2的输入端连接；第一电阻R1连接在第一反相器IN1的输入端和接地端VSS之间；第二反相器IN2的输出端作为第一触发电路202的输出端。
当在第一引脚PAD1施加正向ESD应力时，第一P型MOS管Mp1导通，使得第一检测信号Sig1为高电平，经第一反相器IN1和第二反相器IN2后输出高电平的控制电压Tri.p，控制第一N型MOS管Mn1导通，ESD电流由第一引脚PAD1向接地端VSS释放。
在电路正常工作期间，第一检测电路200不工作，第一触发电路202的输入端通过第一电阻R1连接至接地端VSS，经第一反相器IN1和第二反相器IN2后输出低电平的控制电压Tri.p，控制第一N型MOS管Mn1处于关断状态，第一电流释放电路204不工作。
由此，上述ESD保护模块可以在上电期间提供ESD保护，满足系统级ESD（IEC-61000-4-2）和浪涌（IEC-61000-4-5）的要求。
本领域技术人员可知，当芯片具有多个引脚时，可以具有多个上述ESD保护模块分别连接在多个不同的引脚和接地端之间，以提供多个ESD电流释放路径。当然，上述ESD保护模块不局限于应用在芯片级的ESD保护，也可适用于其它电路或系统的ESD保护。但是，完全一样的多个ESD保护模块容易造成器件冗余，提高芯片或系统的制造成本级面积。
为了能够给多个引脚提供ESD保护的同时减小芯片的面积和制造成本，如图3所示，是根据本发明实施例提供的另一种用于芯片的ESD保护模块，其提供了一种共用第一触发电路的结构，在图2所示的ESD保护模块的基础上，图3所示的ESD保护模块还包括第二检测电路201和第二电流释放电路205，其中，第二检测电路201连接在芯片的第二引脚PAD2和第一触发电路202的输入端之间，用于检测第二引脚PAD2上的ESD信号并产生第二检测信号Sig2；第二电流释放电路205，连接在第二引脚和芯片的接地端VSS之间，并受第一触发信号Tri.p控制；在静电放电期间，第二检测电路201检测到ESD信号产生有效的第二检测信号Sig2，使得第一触发电路202产生的第一触发信号Tri.p控制第二电流释放电路205工作，静电电流从第二引脚PAD2向接地端VSS释放；在电路正常工作期间，第二检测电路201未检测到ESD信号，使得第一触发电路202产生的第一触发信号Tri.p控制第二电流释放电路205不工作。
在一种可选的实施例中，第二检测电路201包括第三P型MOS管Mp3，其栅极通过上拉电阻Rp连接至电源端VDD，源极连接至第二引脚PAD2，漏极作为输出端用于产生第二检测信号Sig.2。
在一种可选的实施例中，第二电流释放电路205包括第二N型MOS管Mn2，其栅极接收第一触发信号Tri.p，漏极连接至第二引脚PAD2，源极连接至接地端VSS。
当在第二引脚PAD2施加正向ESD应力时，第三P型MOS管Mp3导通，使得第二检测信号Sig2为高电平，经第一反相器IN1后转换为低电平，第二P型MOS管Mp2导通，输出高电平的控制电压Tri.p，控制第二N型MOS管Mn2导通，ESD电流由第二引脚PAD2向接地端VSS释放。
在电路正常工作期间，第二检测电路201不工作，第一触发电路202的输出端通过第二电阻R2连接至接地端VSS，使得第一触发信号Tri.p为低电平，控制第二N型MOS管Mn2处于关断状态，第二电流释放电路205不工作。
同样地，由于第一引脚PAD1是经由第二二极管D2连接至电源端，上述提供的用于芯片的ESD保护模块，能够在上电期间提供ESD保护，满足系统级ESD（IEC-61000-4-2）和浪涌（IEC-61000-4-5）的要求。
本领域技术人员可知，当芯片具有多个引脚时，ESD保护模块可以具有多个分别连接至多个不同引脚的检测电路以及多个电流释放电路而共用一个第一触发电路，由此实现对一个或多个引脚的ESD保护，使得ESD电流从一个或多个引脚经过一个或多个电流释放电路向接地端释放，而不会使得芯片的面积和制造成本太大。
但是，上述用于芯片的ESD保护模块却不能提供引脚至引脚之间的ESD保护。如图4所示，是根据本发明实施例提供的又一种用于芯片的ESD保护模块，其提供了一种引脚至引脚之间的ESD保护。图4所示的ESD保护模块在图2或图3的基础上，增加了第三电流释放电路206，连接在第一引脚PAD1和第二引脚PAD2之间，并受第一触发信号Tri.p控制。在ESD期间，ESD电流从第一引脚PAD1或第二引脚PAD2中的一个引脚向第一引脚PAD1或第二引脚PAD2中的另一个引脚释放。在正常工作期间，第三电流释放电路不工作。
在一种可选的实施例中，第三电流释放电路206包括第三N型MOS管Mn3，其栅极接收第一触发信号Tri.p，漏极连接至第一引脚PAD1或第二引脚PAD2中的一个引脚，源极连接至第一引脚PAD1或第二引脚PAD2中的另一个引脚。
当在第一引脚PAD1施加正向ESD应力时，第一P型MOS管Mp1导通，使得第一检测信号Sig1为高电平，经第一反相器IN1后转换为低电平，第二P型MOS管Mp2导通，输出高电平的控制电压Tri.p，控制第三N型MOS管Mn3导通，ESD电流由第一引脚PAD1向第二引脚PAD2释放。
当在第二引脚PAD2施加正向ESD应力时，第三P型MOS管Mp3导通，使得第二检测信号Sig2为高电平，经第一反相器IN1后转换为低电平，第二P型MOS管Mp2导通，输出高电平的控制电压Tri.p，控制第三N型MOS管Mn3导通，ESD电流由第二引脚PAD2向第一引脚PAD1释放。
在电路正常工作期间，第一检测电路200及第二检测电路201不工作，第一触发电路202的输出端通过第二电阻R2连接至接地端VSS，使得第一触发信号Tri.p为低电平，控制第三N型MOS管Mn3处于关断状态，第三电流释放电路206不工作。
由此，上述ESD保护模块可以提供引脚至接地端，以及引脚至引脚的ESD自保护。在一些例如功率放大器（Power Amplifier，AP）或快速充电产品中，通常需要较大的缓冲以提供较大的驱动能力，上述第一N型MOS管Mn1、第二N型MOS管Mn2和第三N型MOS管Mn3可能会同时用作ESD保护和功能器件。为了减小在正常工作期间对功能电路的干扰，如图5所示，是根据本发明实施例提供的又一种用于芯片的ESD保护模块，在图2、图3或图4的基础上，增加了正向连接在第一触发电路的输出端和第三电流释放电路的控制端之间的第三二极管D3，用于在正常操作期间阻隔来自功能控制电路的信号。
为了提供电源端VDD至接地端VSS的ESD保护，如图6所示，根据本发明实施例提供了又一种用于芯片的静电放电保护模块，在图2至图5中任一项所示的ESD保护模块基础上，增加了连接在电源端VDD和接地端VSS之间的第二触发电路203和第四电流泄放电路，第二触发电路203连接在电源端VDD和接地端VSS之间，用于产生第二触发信号Tri.p2，并控制第四电流泄放电路207的工作。当在电源端VDD施加正向ESD应力达到第一阈值时，第二触发信号Tri.p2控制第四电流泄放电路207工作，使ESD电流自电源端VDD向接地端VSS释放；当在电源端VDD施加正向ESD应力未达到第一阈值时，第二触发信号Tri.p2控制第四电流泄放电路207不工作。
在一种可选的实施例中，第二触发电路包括齐纳二极管Z1和第三电阻R3，其中，齐纳二极管Z1的阴极连接至电源端VDD，阳极通过第三电路R3连接至接地端VSS。第四电流释放电路包括第四N型MOS管Mn4，其栅极连接至齐纳二极管Z1的阳极，漏极连接至电源端VDD，源极连接至接地端VSS。当在电源端VDD施加正向ESD应力达到齐纳二极管的击穿电压时，第四N型MOS管Mn4的栅极电压被拉高，第四N型MOS管Mn4导通，使得ESD电流从电源端VDD释放至接地端VSS。当在电源端VDD施加正向ESD应力未达到齐纳二极管Z1的击穿电压时，第四N型MOS管Mn4的栅极电压被第三电阻R3拉低，第四N型MOS管Mn4处于关断状态。
但是图6所示的ESD保护模块，受限于齐纳二极管的限制，仅能为固定电源电压提供ESD保护，为了满足不同电源电压的要求，如图7所示，根据本发明实施例提供了又一种用于芯片的静电放电保护模块，与图6所示ESD保护模块不同的是，齐纳二极管Z1被替换为gg-obnmos管，一种栅极接地-基极浮地的N型MOS管。gg-obnmos管的栅极与源极相连，漏极连接至电源端VDD，源极通过第三电阻R3连接至接地端VSS，基体中设有二极管及深N阱DNW。当在电源端VDD施加正向ESD应力达到gg-obnmos的NPN双极击穿电压时，第四N型MOS管Mn4的栅极电压被拉高，第四N型MOS管Mn4导通，使得ESD电流从电源端VDD释放至接地端VSS。相比于采用如图6所示的齐纳二极管方案，gg-obnmos触发的ESD钳位电路可以提供不同的击穿电压，例如，1.8 V、3.3 V 和 5 V gg-obnmos晶体管的双极 NPN 击穿电压分别约为 3 V、4.5V 和 6 V。相对于齐纳二极管固定的击穿电压（例如，6V），通过使用不同的gg-obnmos晶体管可以调整触发电压，以满足不用电源电压的要求，具有更宽的应用范围。
图8为根据本发明实施例提供的一种gg-obnmos晶体管的器件结构图，其包括形成在衬底中的深N阱DNW，在深N阱DNW上方两边设有N阱NW，N阱NW的中间设有P阱PW，并且在N阱NW和P阱PW之间设有STI区域。
在一些可选的实施例中，可以通过堆叠 gg-obnmos 管和/或串联二极管串，将上述ESD保护模块扩展到高额定电压应用。
在一些需保护上电电路的应用中，由于在正常操作期间误触发引起的闩锁，传统的基于 RC 触发的 ESD 保护器件无法提供信号引脚保护。为解决此问题，如图9所示，根据本发明实施例提供了又一种用于芯片的静电放电保护模块，在图2(a)至图5中任一项所示的ESD保护模块基础上，增加了连接在电源端VDD和接地端VSS之间的直流-交流组合检测模块，包括二极管串、第五P型MOS管Mp5和第五电流泄放电路208，用于实现信号引脚保护的闩锁免疫。其具体结构和工作原理可参照名称为《一种用于芯片的静电放电保护模块及应用其的装置》的第202111094694.6号中国发明专利申请。在上电期间，若电源端出现电压抖动，第五N型MOS晶体管Mn5导通使得第六P型MOS管Mp6导通，此时，通过设置二极管串的导通电压大于电源端的抖动电压，可以使得第五P型MOS管Mp5关断，进而使得第五电流泄放电路208不工作，即第六N型MOS管Mn6处于关断状态，以解决误触发的问题。
本领域技术人员可知，上述ESD保护模块除了可以采用上述N型MOS管或P型MOS管实现外，还可以采用三极管或其它具有等效功能的电气元件或电路替换，均属于本发明的保护范围。
根据本发明实施例实现的上述用于芯片的ESD保护模块及其装置可以适用于从成熟技术到先进FinFET技术的任何工艺，是一种全芯片ESD保护策略，可用于标准无源芯片级ESD（HBM/CDM），也可用于满足供电系统级（IEC-61000-4-2）和浪涌级（IEC-61000-4-5）的要求，可以用于保护具有噪声和/或快速上升的电源引脚以及快速摆动的信号引脚；没有误触发引起的巨大漏电流和闩锁问题；适用于引脚对接地端、电源端对接地端、引脚对引脚等至少一种保护。此外，还包括一种栅极接地-基极开路的N型MOS管，通过使用不同类型的N型MOS管，可以调节ESD保护模块的触发电压。
上述描述中的实施方案可以进一步组合或者替换，且实施方案仅仅是对本发明的优选实施例进行描述，并非对本发明的构思和范围进行限定，在不脱离本发明设计思想的前提下，本领域普通技术人员对本发明的技术方案做出的各种变化和改进，均属于本发明的保护范围。本发明的保护范围由所附权利要求及其任何等同物给出。

Claims (16)

1.一种用于芯片的静电放电（ESD）保护模块，包括第一检测电路、第一触发电路、第一电流释放电路，其特征在于，
所述第一检测电路，连接在所述芯片的第一引脚和所述第一触发电路的输入端之间，用于检测所述第一引脚上的ESD信号并产生第一检测信号；
所述第一触发电路，与所述第一检测电路的输出端连接，用于根据所述第一检测信号产生第一触发信号；
所述第一电流释放电路，连接在所述第一引脚和所述芯片的接地端之间，并受所述第一触发信号控制；
在静电放电期间，所述第一检测电路检测到所述ESD信号产生有效的所述第一检测信号，使得所述第一触发电路产生的所述第一触发信号控制所述第一电流释放电路工作，静电电流从所述第一引脚向所述接地端释放；
在电路正常工作期间，所述第一检测电路未检测到所述ESD信号，使得所述第一触发电路产生的所述第一触发信号控制所述第一电流释放电路不工作。
2.根据权利要求1所述的静电放电保护模块，其特征在于，所述第一检测电路包括第一P型MOS管，其栅极连接至所述电源端，源极连接至所述第一引脚，漏极作为输出端用于产生所述第一检测信号。
3.根据权利要求1所述的静电放电保护模块，其特征在于，所述第一触发电路包括第一反相器、第二P型MOS管、第一电阻、第二电阻；
所述第一反相器的输入端与所述第一检测电路的输出端连接，输出端与所述第二P型MOS管的栅极连接；
所述第一电阻连接在所述第一反相器的输入端和所述接地端之间；
所述第二P型MOS管的源极连接至所述电源端，漏极通过所述第二电阻连接至接地端，所述漏极与所述第二电阻连接的公共端作为所述第一触发电路的输出端。
4.根据权利要求1所述的静电放电保护模块，其特征在于，所述第一触发电路包括第一反相器、第二反相器、第一电阻；
所述第一反相器的输入端与所述第一检测电路的输出端连接，输出端与所述第二反相器的输入端连接；
所述第一电阻连接在所述第一反相器的输入端和所述接地端之间；
所述第二反相器的输出端作为所述第一触发电路的输出端。
5.根据权利要求1所述的静电放电保护模块，其特征在于，所述第一电流释放电路包括第一N型MOS管，其栅极接收所述第一触发信号，漏极连接至所述第一引脚，源极连接至所述接地端。
6.根据权利要求1所述的静电放电保护模块，还包括第二检测电路和第二电流释放电路，其中，
所述第二检测电路连接在所述芯片的第二引脚和所述第一触发电路的输入端之间，用于检测所述第二引脚上的ESD信号并产生第二检测信号；
所述第二电流释放电路，连接在所述第二引脚和所述芯片的接地端之间，并受所述第一触发信号控制；
在静电放电期间，所述第二检测电路检测到所述ESD信号产生有效的所述第二检测信号，使得所述第一触发电路产生的所述第一触发信号控制所述第二电流释放电路工作，静电电流从所述第二引脚向所述接地端释放；在电路正常工作期间，所述第二检测电路未检测到所述ESD信号，使得所述第一触发电路产生的所述第一触发信号控制所述第二电流释放电路不工作。
7.根据权利要求6所述的静电放电保护模块，其特征在于，所述第二检测电路包括第三P型MOS管，其栅极连接至所述电源端，源极连接至所述第二引脚，漏极作为输出端用于产生所述第二检测信号。
8.根据权利要求6所述的静电放电保护模块，其特征在于，所述第二电流释放电路包括第二N型MOS管，其栅极接收所述第一触发信号，漏极连接至所述第二引脚，源极连接至所述接地端。
9.根据权利要求1或6所述的静电放电保护模块，还包括第三电流释放电路，连接在所述第一引脚和第二引脚之间，并受所述第一触发信号控制；
在静电放电期间，所述静电电流从所述第一引脚或所述第二引脚中的一个引脚向所述第一引脚或所述第二引脚中的另一个引脚释放；
在正常工作期间，所述第三电流释放电路不工作。
10.根据权利要求9所述的静电放电保护模块，其特征在于，所述第三电流释放电路包括第三N型MOS管，其栅极接收所述第一触发信号，漏极连接至所述第一引脚或所述第二引脚中的一个引脚，源极连接至所述第一引脚或第二引脚中的另一个引脚。
11.根据权利要求9所述的静电放电保护模块，还包括正向连接在所述第一触发电路的输出端和所述第三电流释放电路的控制端之间的第三二极管。
12.根据权利要求1所述的静电放电保护模块，还包括连接在所述电源端和所述接地端之间的第二触发电路和第四电流泄放电路，所述第二触发电路用于产生第二触发信号，并控制所述第四电流泄放电路工作；
当在所述电源端施加正向ESD应力达到第一阈值时，所述第二触发信号控制所述第四电流泄放电路工作，使所述静电电流自所述电源端向所述接地端释放；
当在所述电源端施加的所述正向ESD应力未达到所述第一阈值时，所述第二触发信号控制所述第四电流泄放电路不工作。
13.根据权利要求12所述的静电放电保护模块，其特征在于，所述第二触发电路包括齐纳二极管和第三电阻，其中，所述齐纳二极管的阴极连接至所述电源端，阳极通过所述第三电阻连接至所述接地端；
或者，
所述第二触发电路包括gg-obnmos管和第三电阻，其中，所述gg-obnmos管的栅极与源极相连，漏极连接至所述电源端，源极通过所述第三电阻连接至所述接地端，基体中设有二极管及深N阱；
所述第一阈值为所述齐纳二极管或gg-obnmos的击穿电压。
14.根据权利要求13所述的静电放电保护模块，还包括以堆叠形式设置在所述电源端和所述接地端之间的多个gg-obnmos和/或二级管串。
15.根据权利要求1所述的静电放电保护模块，还包括直流-交流组合检测模块，其中，
所述直流-交流组合检测模块包括二极管串、第五P型MOS管和第五电流泄放电路，当所述电源端出现电压抖动时，通过设置所述二极管串的导通电压大于所述电源端的抖动电压，使得所述第五电流泄放电路处于不工作状态。
16.一种静电放电保护装置，其特征在于，包括多个如权利要求1至5任一项所述的静电保护模块，每个所述静电保护模块分别连接在一个引脚和接地端之间。
CN202111184071.8A 2021-10-11 2021-10-11 一种用于芯片的静电放电保护模块及其装置 Active CN114123147B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111184071.8A CN114123147B (zh) 2021-10-11 2021-10-11 一种用于芯片的静电放电保护模块及其装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111184071.8A CN114123147B (zh) 2021-10-11 2021-10-11 一种用于芯片的静电放电保护模块及其装置

Publications (2)

Publication Number Publication Date
CN114123147A true CN114123147A (zh) 2022-03-01
CN114123147B CN114123147B (zh) 2022-08-09

Family

ID=80441785

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111184071.8A Active CN114123147B (zh) 2021-10-11 2021-10-11 一种用于芯片的静电放电保护模块及其装置

Country Status (1)

Country Link
CN (1) CN114123147B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116187222A (zh) * 2022-12-09 2023-05-30 海光集成电路设计(北京)有限公司 一种芯片设计方法、装置及相关设备

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110043953A1 (en) * 2009-08-18 2011-02-24 Ming-Dou Ker Esd protection circuit with merged triggering mechanism
CN102801146A (zh) * 2012-08-24 2012-11-28 北京大学 电源钳位esd保护电路
CN104979814A (zh) * 2014-04-02 2015-10-14 中芯国际集成电路制造(上海)有限公司 一种静电放电保护电路
CN105099419A (zh) * 2014-04-16 2015-11-25 钰太芯微电子科技（上海）有限公司 具有静电放电保护功能的功率芯片
US20170069618A1 (en) * 2015-09-03 2017-03-09 Novatek Microelectronics Corp. Electrostatic discharge protection circuit
KR20190066498A (ko) * 2017-12-05 2019-06-13 삼성전자주식회사 정전기 방전 보호 회로 및 이를 포함하는 집적 회로
CN110518561A (zh) * 2019-07-26 2019-11-29 北京大学 一种电源钳位esd保护电路及集成电路结构
CN110912098A (zh) * 2019-11-25 2020-03-24 南京尔芯电子有限公司 防止静电释放esd保护在电源关断下引起漏电流的电路

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110043953A1 (en) * 2009-08-18 2011-02-24 Ming-Dou Ker Esd protection circuit with merged triggering mechanism
CN102801146A (zh) * 2012-08-24 2012-11-28 北京大学 电源钳位esd保护电路
CN104979814A (zh) * 2014-04-02 2015-10-14 中芯国际集成电路制造(上海)有限公司 一种静电放电保护电路
CN105099419A (zh) * 2014-04-16 2015-11-25 钰太芯微电子科技（上海）有限公司 具有静电放电保护功能的功率芯片
US20170069618A1 (en) * 2015-09-03 2017-03-09 Novatek Microelectronics Corp. Electrostatic discharge protection circuit
KR20190066498A (ko) * 2017-12-05 2019-06-13 삼성전자주식회사 정전기 방전 보호 회로 및 이를 포함하는 집적 회로
CN110518561A (zh) * 2019-07-26 2019-11-29 北京大学 一种电源钳位esd保护电路及集成电路结构
CN110912098A (zh) * 2019-11-25 2020-03-24 南京尔芯电子有限公司 防止静电释放esd保护在电源关断下引起漏电流的电路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
李晓云 等: "一种新型低漏电ESD电源箝位电路", 《微电子学》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116187222A (zh) * 2022-12-09 2023-05-30 海光集成电路设计(北京)有限公司 一种芯片设计方法、装置及相关设备
CN116187222B (zh) * 2022-12-09 2024-02-02 海光集成电路设计(北京)有限公司 一种芯片设计方法、装置及相关设备

Also Published As

Publication number Publication date
CN114123147B (zh) 2022-08-09

Similar Documents

Publication Publication Date Title
US7087938B2 (en) ESD protective circuit with collector-current-controlled triggering for a monolithically integrated circuit
TWI573248B (zh) 可承受過度電性應力及避免栓鎖的靜電放電防護電路
KR100697750B1 (ko) 정전 보호 회로 및 이것을 이용한 반도체 집적 회로 장치
US7242561B2 (en) ESD protection unit with ability to enhance trigger-on speed of low voltage triggered PNP
US6765771B2 (en) SCR devices with deep-N-well structure for on-chip ESD protection circuits
US8830640B2 (en) Electrostatic discharge protection circuit
US7394631B2 (en) Electrostatic protection circuit
US20030076636A1 (en) On-chip ESD protection circuit with a substrate-triggered SCR device
JP3990352B2 (ja) 半導体集積回路装置
US9076654B2 (en) Semiconductor device
CN104753055A (zh) 静电释放保护电路
US20080123230A1 (en) Electrostatic discharge circuit
KR100971431B1 (ko) 정전기 보호 장치
US10454269B2 (en) Dynamically triggered electrostatic discharge cell
CN114123147B (zh) 一种用于芯片的静电放电保护模块及其装置
CN114388493A (zh) Esd保护电路
US9154122B2 (en) Latch up detection
JP6405986B2 (ja) 静電気保護回路及び半導体集積回路装置
CN113921516B (zh) 一种静电放电保护模块及应用其的装置
JP5548284B2 (ja) 半導体集積回路
Ker et al. Design of high-voltage-tolerant ESD protection circuit in low-voltage CMOS processes
CN210404734U (zh) 静电保护电路及芯片
Ker et al. Complementary-LVTSCR ESD protection scheme for submicron CMOS IC's
CN114664811A (zh) 静电保护结构、静电保护电路、芯片
CN109979929B (zh) 一种高压静电放电钳位保护元件及集成电路芯片

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant