KR100650816B1 - 내부 회로 보호 장치 - Google Patents

내부 회로 보호 장치 Download PDF

Info

Publication number
KR100650816B1
KR100650816B1 KR1020040011042A KR20040011042A KR100650816B1 KR 100650816 B1 KR100650816 B1 KR 100650816B1 KR 1020040011042 A KR1020040011042 A KR 1020040011042A KR 20040011042 A KR20040011042 A KR 20040011042A KR 100650816 B1 KR100650816 B1 KR 100650816B1
Authority
KR
South Korea
Prior art keywords
power
supply voltage
voltage
signal
power supply
Prior art date
Application number
KR1020040011042A
Other languages
English (en)
Other versions
KR20050082564A (ko
Inventor
손영철
구자승
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040011042A priority Critical patent/KR100650816B1/ko
Priority to US10/879,027 priority patent/US20050184770A1/en
Publication of KR20050082564A publication Critical patent/KR20050082564A/ko
Application granted granted Critical
Publication of KR100650816B1 publication Critical patent/KR100650816B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C02—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02F—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02F3/00—Biological treatment of water, waste water, or sewage
    • C02F3/02—Aerobic processes
    • C02F3/10—Packings; Fillings; Grids
    • C02F3/103—Textile-type packing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • C—CHEMISTRY; METALLURGY
    • C02—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02F—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02F3/00—Biological treatment of water, waste water, or sewage
    • C02F3/02—Aerobic processes
    • C02F3/10—Packings; Fillings; Grids
    • C02F3/105—Characterized by the chemical composition
    • C02F3/107—Inorganic materials, e.g. sand, silicates
    • C—CHEMISTRY; METALLURGY
    • C02—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02F—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02F3/00—Biological treatment of water, waste water, or sewage
    • C02F3/02—Aerobic processes
    • C02F3/10—Packings; Fillings; Grids
    • C02F3/109—Characterized by the shape
    • C—CHEMISTRY; METALLURGY
    • C02—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02F—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02F3/00—Biological treatment of water, waste water, or sewage
    • C02F2003/001—Biological treatment of water, waste water, or sewage using granular carriers or supports for the microorganisms
    • C—CHEMISTRY; METALLURGY
    • C02—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02F—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02F2103/00—Nature of the water, waste water, sewage or sludge to be treated
    • C02F2103/007—Contaminated open waterways, rivers, lakes or ponds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection

Abstract

본 발명은 내부 회로 보호 장치에 관한 것으로, 특히 디램 회로에 비정상적으로 높은 입력전원이 입력될 경우 내부 회로를 보호할 수 있도록 하는 기술을 개시한다. 이를 위해, 본 발명은 목표값 이상으로 상승된 전압이 입력될 경우 비정상적인 입력전압을 검출하고, 정상적인 파워 업 신호와 반대 조건의 파워 업 신호를 발생시켜 칩의 동작 영역에서만 하이 상태를 유지하는 출력신호를 생성하며, 이 신호를 이용하여 공급전압의 변화에 따라 파워 업 신호를 변경함으로써 디램 칩의 내부 회로를 보호할 수 있도록 한다.

Description

내부 회로 보호 장치{Internal circuit protection device}
도 1은 종래의 파워 업 회로부에 관한 회로도.
도 2는 본 발명에 따른 내부 회로 보호 장치에 관한 구성도.
도 3은 본 발명에 따른 내부 회로 보호 장치의 상세 회로도.
도 4는 본 발명의 각 신호에 대한 출력 파형도.
본 발명은 내부 회로 보호 장치에 관한 것으로, 특히 디램 회로에 비정상적으로 높은 입력전원이 입력될 경우 내부 회로를 보호할 수 있도록 하는 기술이다.
근래에 들어 디램의 공급 전압이 점차적으로 낮아짐에 따라 저전압에서 동작하는 트랜지스터의 사용 빈도가 증가하고 있다. 종래의 내부 회로 보호 장치는 주로 ESD(정전기 보호 회로)를 이용하여 아주 높은 정전기와 같은 전압으로부터 칩을 보호하도록 한다.
그런데, 이러한 장치는 단순히 외부로부터 인가되는 정전기가 내부 회로에 공급되는 것을 방지하도록 할 뿐, 공급전원이 입력되는 부근에서 입력전압의 비정상적인 입력을 체크하지는 못한다. 이에 따라, 내부 또는 외부의 전압 스파이크(Spike)가 공급전압과 동시에 내부 회로에 입력될 경우 디램 내부에 설치된 트랜지스터가 파괴되거나 손상을 입게 된다. 이러한 경우 전체 칩의 동작에 이상이 발생하거나 칩의 수명이 단축될 가능성이 높아지게 된다.
도 1은 종래의 파워 업 회로부(10)에 관한 회로도이다.
종래의 파워 업 회로부(10)는 저항 R0,R1 및 인버터 IV1을 구비한다.
여기서, 저항 R0,R1은 전원전압단 VDD와 접지전압단 VSS 사이에 직렬 연결되어, 저항비에 따라 전원전압 VDD을 분할하여 일정 기울기를 갖는 파워 업 신호 PU1를 생성한다. 파워 업 신호 PU1는 저항비에 따라 생성된 공급전압이 인버터 IV1의 문턱 전압을 넘기 이전까지 전원전압 VDD과 동일한 기울기로 상승한다. 이후에, 파워 업 신호 PU1의 전압 레벨이 인버터 IV1의 문턱전압 이상이 될 경우 파워 업 신호 PU1의 전압 레벨이 로직 로우로 천이한다.
이러한 종래의 파워 업 회로부(10)는 디램 내부에 전원의 인가시 래치 등의 초기 전압을 제어하는 역활을 수행한다. 그런데, 입력 전원의 전압 레벨이 기설정된 동작 영역을 벗어나게 상승할 경우 입력전원의 변동을 정확하게 체크할 수 없기 때문에 비정상적인 공급전원으로부터 내부 회로를 보호할 수 없게 되는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 창출된 것으로, 목표값 이상으로 상승된 전압을 검출하여 정상적인 파워 업 신호와 반대 조건의 파워 업 신호를 발생하고 이 신호를 이용하여 공급전압의 변화로부터 디램 칩의 내부 회로를 보호할 수 있도록 하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명의 내부 회로 보호 장치는, 전원전압 레벨을 저항 분할하여 제 1레벨 이상인 경우 제 1파워 업 신호를 발생하는 파워 업 회로부; 전원전압 레벨을 전압 강하하여 생성된 전압과 기준전압에 의해 생성된 전압의 저항비에 따라 전원전압의 변동을 검출하여 제 1레벨 보다 높은 제 2레벨 이상인 경우 공급전압을 생성하고, 생성된 공급전압을 버퍼링하여 출력하는 전압 강하부; 공급전압을 저항 분할하여 생성된 전압을 전원전압 레벨을 기준으로 버퍼링하여 제 2파워 업 신호를 출력하는 파워 업 검출부; 및 제 1파워 업 신호와 제 2파워 업 신호를 논리연산하여 제 1파워 업 신호가 인에이블된 후 제 2파워 업 신호가 인에이블 되기 전까지 일정 구간 동안 출력전압을 하이 레벨로 출력하는 논리연산부를 구비함을 특징으로 한다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명하고자 한다.
도 2는 본 발명에 따른 내부 회로 보호 장치에 관한 구성도이다.
본 발명은 파워 업 회로부(10), 전압 검출부(20) 및 논리연산부(30)를 구비한다.
파워 업 회로부(10)는 디램 내부에 초기 파워 업 전압을 제공하기 위한 파워 업 신호 PU1를 발생한다. 전압 검출부(20)는 입력되는 전원전압 VDD의 변동을 감지하여 파워 업 신호 PU2를 발생한다.
논리연산부(30)는 파워 업 회로부(10)로부터 인가되는 파워 업 신호 PU1와, 전압 검출부(20)로부터 인가되는 파워 업 신호 PU2를 논리연산하여 출력전압 Vout을 내부 회로에 공급한다. 여기서, 논리연산부(30)는 노아게이트 NOR로 이루어짐 이 바람직하다.
도 3은 본 발명에 따른 내부 회로 보호 장치에 관한 상세 회로도이다.
먼저, 파워 업 회로부(10)는 저항 R0,R1, 인버터 IV1을 구비한다.
여기서, 저항 R0,R1은 전원전압단 VDD와 접지전압단 VSS 사이에 직렬 연결되어, 저항비에 따라 전원전압 VDD을 분할하여 일정 기울기를 갖는 파워 업 신호 PU1를 생성한다. 파워 업 신호 PU1는 저항비에 따라 생성된 공급전압이 인버터 IV1의 문턱 전압을 넘기 이전까지 전원전압 VDD과 동일한 기울기로 상승한다.
이후에, 파워 업 신호 PU1의 전압 레벨이 인버터 IV1의 문턱전압 이상이 될 경우 파워 업 신호 PU1의 전압 레벨이 로직 로우로 천이한다. 이에 따라, 파워 업 회로부(10)는 입력 전원전압 VDD 레벨에서 내부 회로의 동작을 위한 전압을 생성하여 파워 업 신호 PU1를 출력한다.
도 2의 실시예에 나타난 파워 업 회로부(10)는 종래 기술의 파워 업 회로부(10)와 동일하므로 구성 및 그 상세한 동작의 설명은 생략하기로 한다.
그리고, 전압 검출부(20)는 전압 강하부(21)와, 파워 업 검출부(22)를 구비한다.
전압 강하부(21)는 복수개의 다이오드 N0∼N2와, NMOS트랜지스터 N3를 구비한다. 복수개의 다이오드 N0∼N2는 전원전압단 VDD와 NMOS트랜지스터 N3 사이에 직렬 연결되어 각각의 게이트 단자와 드레인 단자가 공통 연결된다. NMOS트랜지스터 N3는 다이오드 N2와 접지전압단 사이에 연결되어 게이트 단자를 통해 기준전압 VREF이 인가된다. 여기서, 복수개의 다이오드 N0∼N2는 PMOS트랜지스터 이루어지 며 다이오드 역할을 수행하므로 본 발명의 실시예에서는 다이오드로 지칭하기로 한다.
전압 강하부(21)는 직렬 연결된 복수개의 다이오드 N0∼N2에 따라 입력 전원 전압 VDD과 대비하여 N개의 다이오드 N0∼N2의 문턱전압 만큼 전압 강하된 공급 전압을 생성한다. 그리고, 기준전압 VREF에 따라 선택적으로 턴온되는 NMOS트랜지스터 N3와, 복수개의 다이오드 N0∼N2의 저항비에 따라 출력되는 공급전압의 레벨이 변경된다. 인버터 IV2는 다이오드 N2로부터 출력되는 공급전압이 인버터 IV2의 문턱전압 이상일 경우 이를 버퍼링하여 출력한다.
또한, 파워 업 검출부(22)는 저항 R2,R3과, 인버터 IV3,IV4를 구비한다.
저항 R2,R3은 인버터 IV2의 출력단과 접지전압단 VSS 사이에 직렬 연결되어, 저항비에 따라 인버터 IV2의 출력인 공급전압을 분할하여 일정 기울기를 갖는 전압을 생성한다. 인버터 IV3는 저항비에 따라 출력되는 전압이 문턱전압 이상인지를 판단하여 문턱전압 이상일 경우 이를 버퍼링하여 일정 전압을 생성한다. 인버터 IV4는 전원전압 VDD을 기준으로 인버터 IV3의 출력전압을 반전하여 파워 업 신호 PU2를 출력한다.
이에 따라, 노아게이트 NOR는 파워 업 회로부(10)로부터 인가되는 파워 업 신호 PU1와, 전압 검출부(20)로부터 인가되는 파워 업 신호 PU2를 노아연산하여 출력전압 Vout을 내부 회로에 공급한다.
도 4는 본 발명에 따른 내부 회로 보호 장치에 관한 각 신호의 출력 파형도이다.
먼저, 파워 업 신호 PU1는 T1구간에서 인버터 IV1의 문턱전압 이상이 되기 이전까지 0V부터 전원전압 VDD 레벨과 동일한 기울기로 상승한다. 이후에, 파워 업 신호 PU1의 전압레벨이 기설정된 인버터 IV1의 문턱전압 이상이 될 경우 T2구간 이후에 로우 레벨로 천이하게 된다.
그리고, 파워 업 신호 PU2는 T1,T2 구간동안 로우 상태를 유지하다가 전압 강하부(21)의 출력 전압이 입력 전원전압 VDD 이상으로 상승할 경우 T3 구간에서 급격히 상승하게 된다.
이후에, 파워 업 신호 PU1,PU2를 노아 연산하여 출력되는 출력전압 Vout은 파워 업 신호 PU1,PU2가 모두 로우 레벨인 T2 구간에서 하이로 인에이블 된다. 따라서, 출력전압 Vout이 하이 레벨일 구간동안 외부 전원전압 VDD의 레벨이 안정적으로 공급되고 있음을 나타낸다. 반면에, 비정상적으로 입력되는 전원전압 VDD을 검출하는 파워 업 신호 PU2의 인에이블시 출력전압 Vout이 로우로 천이하여 내부 회로의 동작을 중지하게 한다.
이에 따라, 칩의 동작 영역에서만 출력전압 Vout이 하이 상태를 유지하게 되어 비정상적인 전원전압의 변동으로부터 내부 회로를 보호할 수 있게 된다.
이상에서 설명한 바와 같이, 본 발명은 저전압용 회로나 입력전원이 불안정한 모든 회로에 적용되어 외부 입력전원이 비정상적으로 증가될 경우 내부 회로의 동작에 이상을 발생시키는 것을 방지하고 이와 더불어 칩의 수명을 연장시킬 수 있도록 하는 효과를 제공한다.

Claims (8)

  1. 전원전압 레벨을 저항 분할하여 제 1레벨 이상인 경우 제 1파워 업 신호를 발생하는 파워 업 회로부;
    상기 전원전압 레벨을 전압 강하하여 생성된 전압과 기준전압에 의해 생성된 전압의 저항비에 따라 상기 전원전압의 변동을 검출하여 상기 제 1레벨 보다 높은 제 2레벨 이상인 경우 공급전압을 생성하고, 상기 생성된 공급전압을 버퍼링하여 출력하는 전압 강하부;
    상기 공급전압을 저항 분할하여 생성된 전압을 상기 전원전압 레벨을 기준으로 버퍼링하여 제 2파워 업 신호를 출력하는 파워 업 검출부; 및
    상기 제 1파워 업 신호와 상기 제 2파워 업 신호를 논리연산하여 상기 제 1파워 업 신호가 인에이블된 후 상기 제 2파워 업 신호가 인에이블 되기 전까지 일정 구간 동안 출력전압을 하이 레벨로 출력하는 논리연산부를 구비함을 특징으로 하는 내부 회로 보호 장치.
  2. 제 1항에 있어서, 상기 파워 업 회로부는
    상기 전원전압 레벨을 기설정된 저항비에 따라 저항 분할하는 제 1저항 분할부; 및
    상기 전원전압 레벨을 기준으로 상기 제 1저항 분할부의 출력을 버퍼링하여 상기 제 1파워 업 신호를 출력하는 제 1인버터를 구비함을 특징으로 하는 내부 회로 보호 장치.
  3. 삭제
  4. 제 1항에 있어서, 상기 전압 강하부는
    상기 기준전압에 따라 접지전압을 공급하는 제 1모스 트랜지스터;
    전원전압단과 상기 제 1모스 트랜지스터 사이에 직렬 연결되어 상기 전원전압 레벨을 전압강하시키는 복수개의 제 2모스 트랜지스터; 및
    상기 제 1모스 트랜지스터와 상기 복수개의 제 2모스 트랜지스터의 저항비에 따라 생성된 전압을 버퍼링하는 제 2인버터를 구비함을 특징으로 하는 내부 회로 보호 장치.
  5. 제 1항에 있어서, 상기 파워 업 검출부는
    상기 공급전압을 저항분할하는 제 2저항 분할부;
    상기 공급전압을 기준으로 상기 제 2저항 분할부의 출력을 버퍼링하는 제 3인버터; 및
    상기 전원전압 레벨을 기준으로 상기 제 3인버터의 출력을 버퍼링하여 상기 제 2파워 업 신호를 출력하는 제 4인버터를 구비함을 특징으로 하는 내부 회로 보호 장치.
  6. 제 4항에 있어서, 상기 제 1모스 트랜지스터는 상기 복수개의 제 2모스 트랜지스터와 접지전압단 사이에 연결되어 게이트 단자를 통해 상기 기준전압이 인가되는 NMOS트랜지스터임을 특징으로 하는 내부 회로 보호 장치.
  7. 제 4항에 있어서, 상기 복수개의 제 2모스 트랜지스터 각각은
    게이트 단자가 드레인 단자와 공통 연결되어 다이오드 역할을 수행하는 PMOS트랜지스터임을 특징으로 하는 내부 회로 보호 장치.
  8. 제 1항에 있어서, 상기 논리연산부는 노아게이트임을 특징으로 하는 내부 회로 보호 장치.
KR1020040011042A 2004-02-19 2004-02-19 내부 회로 보호 장치 KR100650816B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020040011042A KR100650816B1 (ko) 2004-02-19 2004-02-19 내부 회로 보호 장치
US10/879,027 US20050184770A1 (en) 2004-02-19 2004-06-30 Internal circuit protection device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040011042A KR100650816B1 (ko) 2004-02-19 2004-02-19 내부 회로 보호 장치

Publications (2)

Publication Number Publication Date
KR20050082564A KR20050082564A (ko) 2005-08-24
KR100650816B1 true KR100650816B1 (ko) 2006-11-27

Family

ID=34858751

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040011042A KR100650816B1 (ko) 2004-02-19 2004-02-19 내부 회로 보호 장치

Country Status (2)

Country Link
US (1) US20050184770A1 (ko)
KR (1) KR100650816B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4345770B2 (ja) * 2006-04-11 2009-10-14 エルピーダメモリ株式会社 ラッチ回路、及びこれを備えた半導体装置
US7417476B1 (en) * 2007-04-24 2008-08-26 Smartech Worldwide Limited Power-on-reset circuit with output reset to ground voltage during power off
KR101124339B1 (ko) * 2010-09-30 2012-03-16 주식회사 하이닉스반도체 반도체 장치의 내부 보호 회로
KR102161818B1 (ko) 2014-11-14 2020-10-06 삼성전자주식회사 메모리 장치 및 이를 포함하는 메모리 시스템

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5180926A (en) * 1991-11-26 1993-01-19 Sequoia Semiconductor, Inc. Power-on reset architecture
US5394104A (en) * 1992-06-25 1995-02-28 Xilinx, Inc. Power-on reset circuit including dual sense amplifiers
FR2699755B1 (fr) * 1992-12-22 1995-03-10 Sgs Thomson Microelectronics Circuit de démarrage et de sécurité contre les coupures d'alimentation, pour circuit intégré.
US5686847A (en) * 1996-03-15 1997-11-11 Rockwell International Corporation Reduced sensitivity power-on reset circuitry
FR2753579B1 (fr) * 1996-09-19 1998-10-30 Sgs Thomson Microelectronics Circuit electronique pourvu d'un dispositif de neutralisation
FR2757713B1 (fr) * 1996-12-19 1999-01-22 Sgs Thomson Microelectronics Dispositif de neutralisation dans un circuit integre
JP3031313B2 (ja) * 1997-09-11 2000-04-10 日本電気株式会社 半導体回路
US6259285B1 (en) * 1997-12-05 2001-07-10 Intel Corporation Method and apparatus for detecting supply power loss
US6078201A (en) * 1998-01-06 2000-06-20 Xilinx, Inc. Power-on reset circuit for dual supply voltages
JP3802239B2 (ja) * 1998-08-17 2006-07-26 株式会社東芝 半導体集積回路
JP2000165220A (ja) * 1998-11-27 2000-06-16 Fujitsu Ltd 起動回路及び半導体集積回路装置
US6636076B2 (en) * 1999-12-16 2003-10-21 Texas Instruments Incorporated Quad state logic design methods, circuits, and systems
JP2001210076A (ja) * 2000-01-27 2001-08-03 Fujitsu Ltd 半導体集積回路および半導体集積回路の内部電源電圧発生方法
JP2002009601A (ja) * 2000-06-27 2002-01-11 Fujitsu Ltd 半導体集積回路および半導体集積回路の初期化方法
JP3703706B2 (ja) * 2000-10-18 2005-10-05 富士通株式会社 リセット回路およびリセット回路を有する半導体装置
JP3575453B2 (ja) * 2001-09-14 2004-10-13 ソニー株式会社 基準電圧発生回路
JP3850264B2 (ja) * 2001-10-29 2006-11-29 株式会社ルネサステクノロジ 半導体装置
JP2003332892A (ja) * 2002-05-14 2003-11-21 Seiko Instruments Inc ラッチ回路及び半導体集積回路装置
KR100422588B1 (ko) * 2002-05-20 2004-03-16 주식회사 하이닉스반도체 파워 업 신호 발생 장치
FR2843660B1 (fr) * 2002-08-16 2004-09-24 St Microelectronics Sa Circuit por programmable a deux seuils de commutation
US6744291B2 (en) * 2002-08-30 2004-06-01 Atmel Corporation Power-on reset circuit
US6933731B2 (en) * 2003-10-17 2005-08-23 Texas Instruments Incorporated Method and system for determining transistor degradation mechanisms

Also Published As

Publication number Publication date
US20050184770A1 (en) 2005-08-25
KR20050082564A (ko) 2005-08-24

Similar Documents

Publication Publication Date Title
KR100854419B1 (ko) 파워 업 신호 생성장치
US7019417B2 (en) Power-on reset circuit with current detection
KR100562636B1 (ko) 반도체 메모리 소자의 파워업 회로
US7679412B2 (en) Power supply circuit
US6753697B2 (en) Semiconductor device capable of maintaining output signal even if internal power supply potential is turned off
KR100551074B1 (ko) 반도체 메모리 소자의 파워업 회로
US11088541B2 (en) Integrated circuit and electrostatic discharge protection circuit thereof
KR100636933B1 (ko) 파워 온 리셋 회로
JP2010080047A (ja) 半導体メモリ素子のパワーアップ回路
US9819332B2 (en) Circuit for reducing negative glitches in voltage regulator
KR100791075B1 (ko) 파워 업 리셋 회로 및 이를 구비한 반도체 장치
KR100650816B1 (ko) 내부 회로 보호 장치
KR100933797B1 (ko) 반도체 메모리 소자의 승압전압 레벨 감지기
KR20080060374A (ko) 반도체 소자의 파워업 회로
KR100633598B1 (ko) 하프 전원 전압 발생 회로
KR20210067685A (ko) 파워 온 리셋 신호 생성 장치
KR100554840B1 (ko) 파워 업 신호 발생 회로
JP4147174B2 (ja) パワーオンリセット回路
JP5262981B2 (ja) ラッチ装置及びラッチ方法
JP2009231891A (ja) 半導体装置
KR100807595B1 (ko) 반도체 메모리 장치
KR100277866B1 (ko) 반도체 소자의 출력 드라이버
KR100596790B1 (ko) 고전압 발생기
KR100656427B1 (ko) 반도체 메모리의 파워 업 신호 발생장치
KR100940825B1 (ko) 반도체 집적회로의 파워-업 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee