KR20210067685A - 파워 온 리셋 신호 생성 장치 - Google Patents

파워 온 리셋 신호 생성 장치 Download PDF

Info

Publication number
KR20210067685A
KR20210067685A KR1020190157542A KR20190157542A KR20210067685A KR 20210067685 A KR20210067685 A KR 20210067685A KR 1020190157542 A KR1020190157542 A KR 1020190157542A KR 20190157542 A KR20190157542 A KR 20190157542A KR 20210067685 A KR20210067685 A KR 20210067685A
Authority
KR
South Korea
Prior art keywords
power
control signal
reset signal
voltage
signal
Prior art date
Application number
KR1020190157542A
Other languages
English (en)
Inventor
이현철
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020190157542A priority Critical patent/KR20210067685A/ko
Priority to US16/918,832 priority patent/US11309885B2/en
Priority to CN202010736116.7A priority patent/CN112886956A/zh
Publication of KR20210067685A publication Critical patent/KR20210067685A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • H03K17/223—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/28—Modifications for introducing a time delay before switching
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/24—Resetting means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit

Abstract

파워 온 리셋 신호 생성 장치는 기준 전압 생성기, 신호 드라이버 및 안정화 회로를 포함할 수 있다. 상기 기준 전압 생성기는 전원 전압의 전압 레벨에 기초하여 파워 온 기준 전압을 생성할 수 있다. 상기 신호 드라이버는 상기 파워 온 기준 전압을 구동하여 파워 온 리셋 신호를 생성할 수 있다. 상기 안정화 회로는상기 파워 온 리셋 신호를 피드백 받아 일정 시간 동안 상기 파워 온 기준 전압의 전압 레벨을 유지시킬 수 있다.

Description

파워 온 리셋 신호 생성 장치 {POWER-ON RESET SIGNAL GENERATING DEVICE}
본 발명은 반도체 집적 회로에 관한 것으로, 더 상세하게는 파워 온 리셋 신호 생성 장치에 관한 것이다.
반도체 장치는 외부 전원으로부터 전원 전압을 공급 받아 동작할 수 있다. 상기 반도체 장치로 전원 전압이 공급될 때, 상기 반도체 장치는 파워 업 동작을 수행하고, 상기 전원 전압의 전압 레벨이 안정화되었을 때 파워 온 리셋 신호를 인에이블시킬 수 있다. 상기 반도체 장치는 상기 파워 온 리셋 신호가 인에이블되었을 때, 내부 회로를 초기화시키고 노멀 동작을 수행할 준비를 할 수 있다. 상기 반도체 장치로 전원전압의 공급이 차단될 때, 상기 반도체 장치는 파워 다운 동작을 수행하고, 상기 전원 전압의 전압 레벨이 특정 레벨 이하로 하강했을 때 상기 파워 온 리셋 신호를 디스에이블시킬 수 있다.
상기 반도체 장치는 상기 파워 온 리셋 신호를 생성하기 위해 전원 전압의 레벨을 감지할 수 있다. 하지만, 상기 외부 전원으로부터 인가되는 전원 전압은 필수적으로 노이즈 (noise)를 수반할 수밖에 없다. 따라서, 파워 업 구간 또는 파워 다운 구간에서, 상기 전원 전압의 전압 레벨은 안정화의 기준이 되는 타겟 레벨 근처에서 상기 타겟 레벨보다 높아지거나 상기 타겟 레벨보다 낮아지는 것을 반복할 수 있다. 위와 같은 전원 전압의 노이즈로 인해, 상기 전원 전압이 상기 타겟 레벨 근처에 도달했을 때, 상기 파워 온 리셋 신호는 인에이블 및/또는 디스에이블된 후 다시 디스에이블 및/또는 인에이블되어 상기 파워 온 리셋 신호에 글리치가 발생될 수 있다. 상기 파워 온 리셋 신호의 글리치는 반도체 장치의 오동작을 발생시킬 수 있다.
본 발명의 실시예는 파워 업 및 파워 다운 시 일정 시간 동안 파워 온 리셋 신호의 레벨을 안정화시킬 수 있는 파워 온 리셋 신호 신호 생성 장치를 제공할 수 있다.
본 발명의 실시예에 따른 파워 온 리셋 신호 생성 장치는 전원 전압의 전압 레벨을 감지하여 파워 온 기준 전압을 생성하는 기준 전압 생성기; 상기 파워 온 기준 전압을 구동하여 파워 온 리셋 신호를 생성하는 신호 드라이버; 및 상기 파워 온 리셋 신호가 인에이블되었을 때 일정 시간 동안 상기 파워 온 리셋 신호의 인에이블 상태를 유지시키고, 상기 파워 온 리셋 신호가 디스에이블되었을 때 상기 일정 시간 동안 상기 파워 온 리셋 신호가 인에이블되는 것을 방지하는 안정화 회로를 포함할 수 있다.
본 발명의 실시예에 따른 파워 온 리셋 신호 생성 장치는 전원 전압의 전압 레벨에 기초하여 파워 온 기준 전압을 생성하는 기준 전압 생성기; 상기 파워 온 기준 전압을 구동하여 파워 온 리셋 신호를 생성하는 신호 드라이버; 및 상기 파워 온 리셋 신호를 피드백 받아 상기 전원 전압의 전압 레벨 변화에 무관하게 상기 파워 온 기준 전압의 전압 레벨을 유지시키는 안정화 회로를 포함할 수 있다.
본 발명의 실시예는 전원 노이즈에 의한 파워 온 리셋 신호의 글리치를 제거할 수 있어 반도체 장치의 동작 안정성을 개선할 수 있다.
도 1은 본 발명의 실시예에 따른 파워 온 리셋 신호 생성 장치의 구성을 보여주는 도면이다.
도 2는 도 1에 도시된 파워 온 리셋 신호 생성 장치의 동작을 보여주는 도면이다.
도 3은 도 1에 도시된 파워 온 리셋 신호 생성 장치의 또 다른 동작을 보여주는 도면이다.
도 4는 본 발명의 실시예에 따른 파워 온 리셋 신호 생성 장치의 구성을 보여주는 도면이다.
도 5는 도 4에 도시된 안정화 회로의 구성을 보여주는 도면이다.
도 6은 본 발명의 실시예에 따른 제어 신호 생성기의 구성을 보여주는 도면이다.
도 7은 도 6에 도시된 제어 신호 생성기의 동작을 보여주는 타이밍도이다.
도 8은 파워 업 구간에서 본 발명의 실시예에 따른 파워 온 리셋 신호 생성 장치의 동작을 보여주는 타이밍도이다.
도 9는 파워 다운 구간에서 본 발명의 실시예에 따른 파워 온 리셋 신호 생성 장치의 동작을 보여주는 타이밍도이다.
도 10은 파워 다운 구간에서 도 5에 도시된 안정화 회로의 다른 동작을 보여주는 타이밍도이다.
도 1은 본 발명의 실시예에 따른 파워 온 리셋 신호 생성 장치(100)의 구성을 보여주는 도면이다. 도 1을 참조하면, 상기 파워 온 리셋 신호 생성 장치(100)는 전원 전압(VCC)을 수신하고, 상기 전원 전압(VCC)의 전압 레벨을 감지하여 파워 온 리셋 신호(POR)를 생성할 수 있다. 상기 파워 온 리셋 신호 생성 장치(100)는 파워 업 상태를 감지하여 상기 파워 온 리셋 신호(POR)를 인에이블시키고, 파워 다운 상태를 감지하여 상기 파워 온 리셋 신호(POR)를 디스에이블시킬 수 있다. 상기 파워 업 상태는 외부 전원으로부터 상기 전원 전압(VCC)이 인가되어 상기 전원 전압(VCC)의 전압 레벨이 타겟 레벨 이상으로 상승하는 상태를 의미할 수 있다. 상기 전원 전압(VCC)의 전압 레벨이 상기 타겟 레벨 이상으로 상승한 경우, 상기 전원 전압(VCC)의 전압 레벨은 안정화된 것으로 판단될 수 있다. 상기 파워 다운 상태는 상기 외부 전원으로부터 상기 전원 전압(VCC)의 인가가 차단되어 상기 전원 전압(VCC)의 전압 레벨이 상기 타겟 레벨 이하로 하강하는 상태를 의미할 수 있다. 상기 파워 온 리셋 신호 생성 장치(100)는 상기 전원 전압(VCC)의 전압 레벨이 상기 타겟 레벨 이상으로 상승하면, 상기 파워 온 리셋 신호(POR)를 인에이블시킬 수 있다. 상기 파워 온 리셋 신호 생성 장치(100)는 상기 전원 전압(VCC)의 전압 레벨이 상기 타겟 레벨 이상으로 유지될 때, 상기 파워 온 리셋 신호(POR)의 인에이블 상태를 유지시킬 수 있다. 상기 파워 온 리셋 신호 생성 장치(100)는 상기 전원 전압(VCC)의 전압 레벨이 상기 타겟 레벨 이하로 하강되면, 상기 파워 온 리셋 신호(POR)를 디스에이블시킬 수 있다.
상기 파워 온 리셋 신호 생성 장치(100)는 기준 전압 생성기(110) 및 신호 드라이버(120)를 포함할 수 있다. 상기 기준 전압 생성기(110)는 상기 전원 전압(VCC)의 전압 레벨을 감지하여 상기 파워 온 기준 전압(PREF)을 생성할 수 있다. 상기 기준 전압 생성기(110)는 상기 전원 전압(VCC)의 전압 레벨이 상기 타겟 레벨 이상으로 상승되면, 상기 파워 온 기준 전압(PREF)의 로직 로우 레벨에 판단될 수 있는 전압 레벨로 하강시킬 수 있다. 상기 기준 전압 생성기(110)는 상기 전원 전압(VCC)의 전압 레벨이 상기 타겟 레벨 이상으로 유지될 때, 상기 파워 온 기준 전압(PREF)을 로직 로우 레벨로 판단될 수 있는 전압 레벨로 유지시킬 수 있다. 상기 기준 전압 생성기(110)는 상기 전원 전압(VCC)의 전압 레벨이 상기 타겟 레벨 이하로 하강되면, 상기 파워 온 기준 전압(PREF)을 로직 하이 레벨로 판단될 수 있는 전압 레벨로 변화시킬 수 있다. 상기 기준 전압 생성기(110)는 상기 전원 전압(VCC)을 복수의 저항을 통해 전압 분배하고, 분배된 전압을 감지 전압(DREF)으로 생성할 수 있다. 상기 기준 전압 생성기(110)는 상기 감지 전압(DREF)의 전압 레벨이 상기 타겟 레벨 이상이 되면 상기 파워 온 기준 전압(PREF)을 접지 전압으로 구동하고, 상기 감지 전압(DREF)의 전압 레벨이 상기 타겟 레벨 이하가 되면 상기 파워 온 기준 전압(PREF)을 상기 전원 전압(VCC)으로 구동할 수 있다.
상기 신호 드라이버(120)는 상기 파워 온 기준 전압(PREF)을 수신하여 상기 파워 온 리셋 신호(POR)를 생성할 수 있다. 상기 신호 드라이버(120)는 상기 파워 온 기준 전압(PREF)을 비반전 구동하여 상기 파워 온 리셋 신호(POR)를 생성할 수 있다. 예를 들어, 상기 신호 드라이버(120)는 짝수 개의 인버터를 포함할 수 있고, 상기 짝수 개의 인버터를 통해 상기 파워 온 기준 전압(POR)을 순차적으로 반전 구동하여 상기 파워 온 리셋 신호(POR)를 생성할 수 있다. 예를 들어, 도 1에 도시된 것과 같이 상기 신호 드라이버(120)는 제 1 인버터(121) 및 제 2 인버터(122)를 포함할 수 있다. 상기 제 1 인버터(121)는 상기 파워 온 기준 전압(PREF)을 수신하고, 상기 파워 온 기준 전압(PREF)을 반전시켜 출력할 수 있다. 상기 제 2 인버터(122)는 상기 제 1 인버터(121)의 출력을 수신하고, 상기 제 1 인버터의 출력을 반전시켜 상기 파워 온 리셋 신호(POR)를 출력할 수 있다. 일 실시예에서, 상기 신호 드라이버(120)는 홀수 개의 인버터로 구성될 수 있다. 이 때, 상기 신호 드라이버(120)로부터 출력되는 파워 온 리셋 신호(POR)는 다른 로직 레벨로 인에이블될 수 있을 것이다.
상기 기준 전압 생성기(110)는 제 1 전압 분배기(111), 제 2 전압 분배기(112), 다이오드 트랜지스터(113) 및 트리거 트랜지스터(114)를 포함할 수 있다. 상기 제 1 및 제 2 전압 분배기(111, 112)는 서로 동일한 구성을 가질 수 있다. 상기 제 1 전압 분배기(111)는 상기 전원 전압(VCC)이 공급되는 단자와 제 1 노드(N1) 사이에서 직렬로 연결되는 복수의 저항을 포함할 수 있다. 상기 복수의 저항은 각각 동일한 저항 값을 가질 수 있다. 상기 직렬로 연결된 복수의 저항 중 임의의 2개의 저항 사이의 노드(NR)로부터 상기 감지 전압(DREF)이 출력될 수 있다. 상기 노드(NR)의 위치를 결정하는 2개의 저항은 상기 타겟 레벨을 변화시키기 위해 임의로 선택될 수 있다. 예를 들어, 선택된 2개의 저항이 상기 전원 전압(VCC)이 공급되는 단자와 가까울수록 상기 타겟 레벨은 높아질 수 있다. 반대로, 선택된 2개의 저항이 상기 제 1 노드(N1)와 가까울수록 상기 타겟 레벨은 낮아질 수 있다. 상기 다이오드 트랜지스터(113)는 상기 제 1 노드(N1)와 접지전압(VSS)이 공급되는 단자 사이에 연결될 수 있다. 예를 들어, 상기 다이오드 트랜지스터(113)는 N 채널 모스 트랜지스터일 수 있다. 상기 다이오드 트랜지스터(113)의 게이트 및 드레인은 상기 제 1 노드(N1)와 연결되고, 상기 다이오드 트랜지스터(113)의 소스는 상기 접지전압(VSS)이 공급되는 단자와 연결될 수 있다. 상기 다이오드 트랜지스터(113)는 상기 제 1 노드(N1)로부터 상기 접지전압(VSS)이 공급되는 단자로 일정한 양의 전류가 흐를 수 있도록 한다.
상기 제 2 전압 분배기(112)는 상기 전원 전압(VCC)이 공급되는 단자와 제 2 노드(N2) 사이에서 직렬로 연결되는 복수의 저항을 포함할 수 있다. 상기 제 2 전압 분배기(112)가 포함하는 저항의 개수는 상기 제 1 전압 분배기(111)가 포함하는 저항의 개수와 동일하고, 상기 제 2 전압 분배기(112)가 포함하는 저항의 저항 값은 상기 제 1 전압 분배기(111)가 포함하는 저항의 저항 값과 동일할 수 있다. 상기 제 2 노드(N2)로부터 상기 파워 온 기준 전압(PREF)이 출력될 수 있다. 상기 트리거 트랜지스터(114)는 상기 제 2 노드(N2)와 상기 접지 전압(VSS)이 공급되는 단자 사이에 연결되고, 상기 감지 전압(DREF)을 수신할 수 있다. 예를 들어, 상기 트리거 트랜지스터(114)는 N 채널 모스 트랜지스터일 수 있다. 상기 트리거 트랜지스터(114)의 게이트는 상기 감지 전압(DREF)을 수신하고, 상기 트리거 트랜지스터(114)의 드레인은 상기 제 2 노드(N2)와 연결되며, 상기 트리거 트랜지스터(114)의 소스는 상기 접지 전압(VSS)이 공급되는 단자와 연결될 수 있다. 상기 감지 전압(DREF)이 상기 트리거 트랜지스터(114)를 턴온시킬 수 있도록 충분히 높은 전압 레벨을 가질 때, 상기 트리거 트랜지스터(114)는 턴온되고, 상기 파워 온 기준 전압(PREF)을 상기 접지전압(VSS)으로 구동될 수 있다. 상기 감지 전압(DREF)이 상기 트리거 트랜지스터(114)를 턴온시킬 수 없는 낮은 전압 레벨을 가질 때, 상기 트리거 트랜지스터(114)는 턴오프되고, 상기 파워 온 기준 전압(PREF)은 상기 전원 전압(VCC)으로 구동될 수 있다.
도 2는 도 1에 도시된 파워 온 리셋 신호 생성 장치(100)의 동작을 보여주는 도면이다. 도 1 및 도 2를 참조하여, 본 발명의 실시예에 따른 파워 온 리셋 신호 생성 장치(100)의 동작을 설명하면 다음과 같다. 외부 전원으로부터 상기 전원 전압(VCC)이 인가되면, 상기 전원 전압(VCC)의 전압 레벨은 점차 상승할 수 있다. 상기 전원 전압(VCC)의 전압 레벨이 상승함에 따라 상기 제 1 노드(N1)의 전압 레벨, 상기 감지 전압(DREF)과 상기 파워 온 기준 전압(PREF)의 전압 레벨이 상승할 수 있다. 상기 감지 전압(DREF)의 전압 레벨이 상승하면서, 상기 트리거 트랜지스터(114)를 통해 흐르는 전류의 양은 점점 증가할 수 있다. 상기 파워 온 기준 전압(PREF)의 레벨이 상승하면서 상기 파워 온 리셋 신호(POR)의 전압 레벨도 점점 상승할 수 있다. 상기 감지 전압(DREF)의 전압 레벨이 상승하여 상기 트리거 트랜지스터(114)가 풀리 (fully) 턴온되면, 상기 파워 온 기준 전압(PREF)의 전압 레벨은 하강할 수 있다. 상기 파워 온 기준 전압의 전압 레벨이 제 1 인버터(121)의 문턱 전압 이하로 하강되면 상기 파워 온 리셋 신호(POR)는 로직 로우 레벨로 인에이블될 수 있다. 상기 전원 전압(VCC)의 전압 레벨이 유지되면, 상기 트리거 트랜지스터(114)를 통해 흐르는 전류량도 유지되므로, 상기 파워 온 기준 전압(PREF)의 전압 레벨과 상기 파워 온 리셋 신호(POR)의 인에이블 상태는 유지될 수 있다.
외부 전원으로부터 상기 전원 전압(VCC)의 공급이 차단되면 상기 전원 전압(VCC)의 전압 레벨은 점차 감소할 수 있다. 상기 전원 전압(VCC)의 전압 레벨이 감소하면 상기 감지 전압(DREF)의 전압 레벨이 하강하고 상기 트리거 트랜지스터(114)를 통해 흐르는 전류의 양이 감소될 수 있다. 따라서, 상기 파워 온 기준 전압(PREF)의 전압 레벨은 상승될 수 있다. 상기 감지 전압(DREF)의 전압 레벨이 하강하여 상기 파워 온 기준 전압(PREF)의 전압 레벨이 상기 제 1 인버터(121)의 문턱 전압 이상으로 상승하면, 상기 파워 온 리셋 신호(POR)는 로직 하이 레벨로 디스에이블될 수 있다. 이후, 상기 전원 전압(VCC)의 전압 레벨이 감소함에 따라 상기 감지 전압(DREF), 상기 파워 온 기준 전압(PREF) 및 상기 파워 온 리셋 신호(POR)의 전압 레벨은 감소될 수 있다. 상기 파워 온 리셋 신호 생성 장치(100)는 상기 전원 전압(VCC)의 전압 레벨이 타겟 전압 레벨 이상으로 상승하면 상기 파워 온 리셋 신호(POR)를 로직 로우 레벨로 인에이블시키고, 상기 전원 전압(VCC)의 전압 레벨이 타겟 전압 레벨 이하로 하강하면 상기 파워 온 리셋 신호(POR)를 로직 하이 레벨로 디스에이블시킬 수 있다.
도 3은 도 1에 도시된 파워 온 리셋 신호 생성 장치(100)의 또 다른 동작을 개념적으로 보여주는 도면이다. 상기 전원 전압(VCC)의 전압 레벨은 실제로 많은 노이즈를 포함하면서 변화될 수 있다. 특히, 상기 전원 전압(VCC)이 타겟 레벨 근처로 상승하거나 하강하면, 상기 노이즈에 의해, 상기 전원 전압(VCC)의 전압 레벨이 상기 타겟 레벨(TL)보다 높아지거나 낮아지는 것이 반복될 수 있다. 상기 전원 전압(VCC)의 전압 레벨이 상기 타겟 레벨(TL)보다 높아지거나 낮아지는 것을 반복하면, 상기 파워 온 리셋 신호 생성 장치(100)로부터 생성되는 파워 온 리셋 신호(POR)의 상태가 변화될 수 있다. 즉, 상기 파워 온 리셋 신호(POR)가 인에이블된 후에도, 상기 전원 전압(VCC)의 노이즈에 따라 상기 파워 온 리셋 신호(POR)의 디스에이블 및 인에이블이 반복될 수 있다. 또한, 상기 파워 온 리셋 신호(POR)가 디스에이블된 후에도, 상기 파워 온 리셋 신호(POR)의 인에이블 및 디스에이블이 반복될 수 있다. 상기 파워 온 리셋 신호(POR)의 불안정한 상태 및/또는 상기 파워 온 리셋 신호(POR)에 발생되는 글리치는 상기 파워 온 리셋 신호 생성 장치(100)를 구비하는 반도체 장치의 동작 신뢰성에 문제를 일으킬 수 있다.
도 4는 본 발명의 실시예에 따른 파워 온 리셋 신호 생성 장치(400)의 구성을 보여주는 도면이다. 도 4를 참조하면, 상기 파워 온 리셋 신호 생성 장치(400)는 도 1에 도시된 파워 온 리셋 신호 생성 장치(100)와 동일하게 기준 전압 생성기(410) 및 신호 드라이버(420)를 포함하고, 추가적으로 안정화 회로(430)를 더 포함할 수 있다. 상기 파워 온 리셋 신호 생성 장치(400)의 구성 요소 중 상기 파워 온 리셋 신호 생성 장치(100)와 동일한 구성 요소에 대해서는 유사한 도면 부호가 기재되었고, 동일한 구성요소에 대한 중복되는 설명은 생략하기로 한다. 상기 안정화 회로(430)는 상기 신호 드라이버(420)의 입력 및 출력 사이에 연결될 수 있다. 상기 안정화 회로(430)는 상기 파워 온 리셋 신호(POR)를 수신하여 상기 파워 온 리셋 신호(POR)의 상태를 안정화시킬 수 있다. 상기 안정화 회로(430)는 상기 파워 온 리셋 신호(POR)를 피드백 받아 상기 파워 온 기준 전압(PREF)의 전압 레벨을 유지시켜 상기 파워 온 리셋 신호(POR)가 불안정하게 변화되는 것을 방지할 수 있다. 상기 안정화 회로(430)는 상기 파워 온 리셋 신호(POR)가 인에이블되었을 때 상기 전원 전압(VCC)의 전압 레벨 변동과 무관하게 일정 시간 동안 상기 파워 온 리셋 신호(POR)의 인에이블 상태를 유지시킬 수 있다. 상기 안정화 회로(430)는 상기 일정 시간 동안 상기 파워 온 기준 전압(PREF)의 전압 레벨을 유지시켜 상기 파워 온 리셋 신호(POR)가 다시 디스에이블되는 것을 방지할 수 있다. 상기 안정화 회로(430)는 상기 파워 온 리셋 신호(POR)가 디스에이블되었을 때 상기 전원 전압(VCC)의 전압 레벨 변동과 무관하게 일정 시간 동안 상기 파워 온 리셋 신호(POR)의 디스에이블 상태를 유지시킬 수 있다. 상기 안정화 회로(430)는 상기 일정 시간 동안 상기 파워 온 기준 전압(PREF)의 전압 레벨을 유지시켜 상기 파워 온 리셋 신호(POR)가 다시 인에이블되는 것을 방지할 수 있다.
상기 안정화 회로(430)는 상기 파워 온 리셋 신호(POR)가 로직 로우 레벨로 인에이블되었을 때 상기 파워 온 기준 전압(PREF)을 일정 시간 동안 접지전압(VSS)의 레벨로 구동할 수 있다. 따라서, 상기 전원 전압(VCC)의 전압 레벨에 노이즈가 발생하더라도 상기 파워 온 리셋 신호(POR)가 다시 디스에이블되는 것을 방지할 수 있다. 상기 안정화 회로(430)는 상기 파워 온 리셋 신호(POR)가 로직 하이 레벨로 디스에이블되었을 때 상기 파워 온 기준 전압(PREF)을 일정 시간 동안 상기 전원 전압(VCC)의 레벨로 구동할 수 있다. 따라서, 상기 전원 전압(VCC)의 전압 레벨에 노이즈가 발생하더라도 상기 파워 온 리셋 신호(POR)가 다시 인에이블되는 것을 방지할 수 있다.
도 5는 도 4에 도시된 안정화 회로(430)의 구성을 보여주는 도면이다. 도 5를 참조하면, 상기 안정화 회로(430)는 방전 제어 신호 생성기(510), 충전 제어 신호 생성기(520) 및 전압 드라이버(530)를 포함할 수 있다. 상기 방전 제어 신호 생성기(510)는 상기 파워 온 리셋 신호(POR)를 수신하고, 상기 파워 온 리셋 신호(POR)에 기초하여 방전 제어 신호(DCCT)를 생성할 수 있다. 상기 방전 제어 신호 생성기(510)는 상기 파워 온 리셋 신호(POR)가 인에이블되었을 때 상기 방전 제어 신호(DCCT)를 인에이블 시킬 수 있다. 상기 충전 제어 신호 생성기(520)는 상기 파워 온 리셋 신호(POR)를 수신하고, 상기 파워 온 리셋 신호(POR)에 기초하여 충전 제어 신호(CCT)를 생성할 수 있다. 상기 충전 제어 신호 생성기(520)는 상기 파워 온 리셋 신호(POR)가 디스에이블되었을 때 상기 충전 제어 신호(CCT)를 인에이블 시킬 수 있다. 상기 전압 드라이버(530)는 상기 방전 제어 신호(DCCT) 및 상기 충전 제어 신호(CCT)에 기초하여 상기 파워 온 기준 전압(PREF)의 전압 레벨을 변화시킬 수 있다. 상기 전압 드라이버(530)는 상기 방전 제어 신호(DCCT)에 기초하여 상기 파워 온 기준 전압(PREF)을 상기 접지전압(VSS)으로 구동하고, 상기 충전 제어 신호(CCT)에 기초하여 상기 파워 온 기준 전압(PREF)을 상기 전원 전압(VCC)으로 구동할 수 있다. 상기 전압 드라이버(530)는 상기 방전 제어 신호(DCCT)가 인에이블되었을 때, 상기 파워 온 기준 전압(PREF)을 상기 접지전압(VSS)으로 구동하여 상기 파워 온 기준 전압(PREF)의 전압 레벨을 하강시킬 수 있다. 상기 전압 드라이버(530)는 상기 충전 제어 신호(CCT)가 인에이블되었을 때, 상기 파워 온 기준 전압(PREF)을 상기 전원 전압(VCC)으로 구동하여 상기 파워 온 기준 전압(PREF)의 전압 레벨을 상승시킬 수 있다.
상기 방전 제어 신호 생성기(510)는 제 1 제어 신호 생성기(511)를 포함할 수 있다. 상기 제 1 제어 신호 생성기(511)는 상기 파워 온 리셋 신호(POR)가 인에이블되었을 때, 상기 일정 시간 동안 인에이블되는 상기 방전 제어 신호(DCCT)를 생성할 수 있다. 상기 방전 제어 신호(DCCT)는 상기 일정 시간 동안 로직 하이 레벨로 인에이블될 수 있다. 상기 충전 제어 신호 생성기(520)는 상기 파워 온 리셋 신호(POR)가 디스에이블되었을 때, 상기 일정 시간 동안 인에이블되는 상기 충전 제어 신호(CCT)를 생성할 수 있다. 상기 충전 제어 신호(CCT)는 상기 일정 시간 동안 로직 로우 레벨로 인에이블될 수 있다. 상기 충전 제어 신호 생성기(520)는 상기 제 1 인버터(521), 제 2 제어 신호 생성기(522) 및 제 2 인버터(523)를 포함할 수 있다. 상기 제 1 인버터(521)는 상기 파워 온 리셋 신호(POR)를 수신하고, 상기 파워 온 리셋 신호(POR)를 반전시켜 상기 파워 온 리셋 신호의 상보 신호(PORB)를 출력할 수 있다. 상기 제 2 제어 신호 생성기(522)는 상기 제 1 제어 신호 생성기(511)와 실질적으로 동일한 구성을 갖고 동일한 동작을 수행할 수 있다. 상기 제 2 제어 신호 생성기(522)는 상기 파워 온 리셋 신호(POR)가 디스에이블되고 상기 파워 온 리셋 신호의 상보 신호(PORB)가 로직 로우 레벨로 인에이블되었을 때, 상기 일정 시간 동안 로직 하이 레벨로 인에이블되는 신호를 생성할 수 있다. 상기 제 2 인버터(523)는 상기 제 2 제어 신호 생성기(522)로부터 생성된 신호를 반전시켜 상기 충전 제어 신호(CCT)를 출력할 수 있다.
상기 전압 드라이버(530)는 방전 드라이버(531) 및 충전 드라이버(532)를 포함할 수 있다. 상기 방전 드라이버(531)는 상기 파워 온 기준 전압(PREF)의 노드와 접지전압(VSS)이 공급되는 단자 사이에 연결되고, 상기 방전 제어 신호(DCCT)를 수신할 수 있다. 상기 방전 드라이버(531)는 상기 방전 제어 신호(DCCT)가 인에이블되었을 때 상기 파워 온 기준 전압(PREF)의 노드를 상기 접지전압(VSS)으로 구동할 수 있다. 상기 충전 드라이버(532)는 상기 전원 전압(VCC)이 공급되는 단자와 상기 파워 온 기준 전압(PREF)의 노드 사이에 연결되고, 상기 충전 제어 신호(CCT)를 수신할 수 있다. 상기 충전 드라이버(532)는 상기 충전 제어 신호(CCT)가 인에이블되었을 때 상기 파워 온 기준 전압(PREF)의 노드를 상기 전원 전압(VCC)으로 구동할 수 있다.
상기 방전 드라이버(531)는 제 1 트랜지스터(T1)를 포함할 수 있다. 상기 제 1 트랜지스터(T1)는 N 채널 모스 트랜지스터일 수 있다. 상기 제 1 트랜지스터(T1)의 드레인은 상기 파워 온 기준 전압(PREF)의 노드와 연결되고, 상기 제 1 트랜지스터(T1)의 소스는 상기 접지 전압(VSS)이 공급되는 단자에 연결될 수 있다. 상기 제 1 트랜지스터(T1)의 게이트는 상기 방전 제어 신호(DCCT)를 수신할 수 있다. 상기 충전 드라이버(532)는 제 2 트랜지스터(T2)를 포함할 수 있다. 상기 제 2 트랜지스터(T2)는 P 채널 모스 트랜지스터일 수 있다. 상기 제 2 트랜지스터(T2)의 소스는 상기 전원 전압(VCC)이 공급되는 단자에 연결될 수 있고, 상기 제 2 트랜지스터(T2)의 드레인은 상기 파워 온 기준 전압(PREF)의 노드와 연결될 수 있다. 상기 제 2 트랜지스터(T2)의 게이트는 상기 충전 제어 신호(CCT)를 수신할 수 있다.
도 6은 본 발명의 실시예에 따른 제 1 제어 신호 생성기(511)의 구성을 보여주는 도면이다. 도 6을 참조하면, 상기 제 1 제어 신호 생성기(511)는 상기 파워 온 리셋 신호(POR)를 수신하고, 상기 입력 신호(POR)가 인에이블되었을 때 일정 시간 동안 인에이블되는 상기 방전 제어 신호(DCCT)를 생성할 수 있다. 상기 제 1 제어 신호 생성기(511)는 지연기(610), 제 1 게이팅 회로(620), 제 2 게이팅 회로(630), 캐패시터(640) 및 방전기(650)를 포함할 수 있다. 상기 지연기(610)는 상기 파워 온 리셋 신호(POR)를 지연시켜 지연 신호(DLY)를 출력할 수 있다. 상기 지연기(610)는 비반전 지연기일 수 있다. 예를 들어, 상기 지연기(610)는 4개의 인버터와 인접하는 인버터 사이에 연결되는 3개의 캐패시터 소자를 포함할 수 있다. 상기 지연기(610)가 포함하는 인버터 및 캐패시터 소자의 개수를 한정하는 것은 아니며, 상기 인버터의 개수는 2개 또는 4 이상의 짝수 개일 수 있고, 캐패시터 소자의 개수도 인버터의 개수에 따라 감소 또는 증가할 수 있다. 상기 인버터 및 캐패시터 소자의 개수는 상기 지연기(610)의 지연량을 결정하도록 적절한 개수로 구비될 수 있다.
상기 제 1 게이팅 회로(620)는 상기 파워 온 리셋 신호(POR)와 상기 지연 신호(DLY)를 게이팅하여 인에이블 신호(EN)를 생성할 수 있다. 상기 제 1 게이팅 회로(620)는 상기 파워 온 리셋 신호(POR)와 상기 지연 신호(DLY)를 앤드 연산하여 상기 인에이블 신호(EN)를 출력할 수 있다. 상기 제 1 게이팅 회로(620)는 상기 파워 온 리셋 신호(POR)와 상기 지연 신호(DLY) 중 어느 하나라도 로직 로우 레벨이 될 때, 상기 인에이블 신호를 로직 로우 레벨로 인에이블시킬 수 있다. 상기 제 1 게이팅 회로(620)는 제 1 낸드 게이트(621) 및 인버터(622)를 포함할 수 있다. 상기 제 1 낸드 게이트(621)는 2개의 입력 단자로 상기 파워 온 리셋 신호(POR) 및 상기 지연 신호(DLY)를 수신할 수 있다. 상기 인버터(622)는 상기 제 1 낸드 게이트(621)의 출력 단자와 연결되고, 상기 제 1 낸드 게이트(621)의 출력을 반전시켜 상기 인에이블 신호(EN)를 출력할 수 있다. 상기 제 2 게이팅 회로(630)는 상기 파워 온 리셋 신호(POR) 및 상기 인에이블 신호(EN)를 게이팅하여 제어 신호(CON)를 생성할 수 있다. 상기 제 2 게이팅 회로(630)는 상기 파워 온 리셋 신호(POR)와 상기 인에이블 신호(EN)를 낸드 연산하여 상기 제어 신호(CON)를 생성할 수 있다. 상기 제 2 게이팅 회로(630)는 상기 파워 온 리셋 신호(POR) 및 상기 인에이블 신호(EN) 중 어느 하나가 로직 로우 레벨로 인에이블되었을 때 상기 제어 신호(CON)를 로직 하이 레벨로 천이시시킬 수 있다. 상기 제 2 게이팅 회로(630)는 제 2 낸드 게이트(631)를 포함할 수 있다. 상기 제 2 낸드 게이트(631)는 2개의 입력 단자로 상기 파워 온 리셋 신호(POR) 및 상기 인에이블 신호(EN)를 수신할 수 있다. 상기 제 2 낸드 게이트(631)는 출력 단자로 상기 제어 신호(CON)를 출력할 수 있다.
상기 캐패시터(640)는 상기 제어 신호(CON)에 기초하여 상기 방전 제어 신호(DCCT)를 인에이블시킬 수 있다. 상기 캐패시터(640)는 상기 제어 신호(CON)가 로직 하이 레벨로 인에이블되었을 때 충전될 수 있고, 상기 방전 제어 신호(DCCT)를 로직 하이 레벨로 인에이블시킬 수 있다. 상기 캐패시터(640)의 일 단은 상기 제 2 낸드 게이트(631)의 출력 단자와 연결되어 상기 제어 신호(CON)를 수신할 수 있다. 상기 캐패시터(640)의 타 단은 출력 노드(ON)와 연결될 수 있다. 상기 방전 제어 신호(DCCT)는 상기 출력 노드(ON)를 통해 출력될 수 있다. 상기 방전기(650)는 바이어스 전압(BIAS)을 수신하고, 상기 바이어스 전압(BIAS)에 기초하여 상기 방전 제어 신호(DCCT)의 전압 레벨을 변화시킬 수 있다. 상기 방전기(650)는 상기 캐패시터(640)에 충전된 전하를 방전시켜 상기 방전 제어 신호(DCCT)의 전압 레벨을 하강시킬 수 있다. 상기 방전기(650)는 N 채널 모스 트랜지스터(651)를 포함할 수 있다. 상기 N 채널 모스 트랜지스터(651)의 드레인은 상기 출력 노드(ON)와 연결되고, 상기 N 채널 모스 트랜지스터(651)의 소스는 접지전압(VSS)이 공급되는 단자와 연결될 수 있다. 상기 N 채널 모스 트랜지스터(651)의 게이트는 상기 바이어스 전압(BIAS)을 수신할 수 있다. 상기 캐패시터의 캐패시턴스, 상기 N 채널 모스 트랜지스터(651)의 사이즈 및/또는 전류 구동력과 상기 바이어스 전압(BIAS)의 전압 레벨은 상기 일정 시간을 설정하기 위해 다양하게 변화될 수 있다. 상기 제 2 제어 신호 생성기(522)는 상기 파워 온 리셋 신호 대신 상기 파워 온 리셋 신호의 상보 신호를 수신하는 점을 제외하고는 상기 제 1 제어 신호 생성기와 동일한 구성을 가질 수 있다.
도 7은 도 5 및 도 6에 도시된 제 1 제어 신호 생성기(511)의 동작을 보여주는 타이밍도이다. 도 5 내지 도 7을 참조하여, 상기 제 1 제어 신호 생성기(511)의 동작을 설명하면 다음과 같다. 상기 전원 전압(VCC)이 인가되면 상기 파워 온 리셋 신호(POR)의 전압 레벨과 상기 바이어스 전압(BIAS)의 전압 레벨이 상승할 수 있다. 상기 파워 온 리셋 신호(POR)의 전압 레벨은 아직 로직 로우 레벨에 해당할 수 있고, 상기 제 2 게이팅 회로(630)로부터 출력되는 상기 제어 신호(CON)는 로직 하이 레벨을 가질 수 있다. 상기 파워 온 리셋 신호(POR)의 전압 레벨이 상승하더라도 상기 지연기(610)는 상기 파워 온 리셋 신호(POR)를 지연시켜 상기 지연 신호(DLY)를 생성하므로, 상기 지연 신호(DLY)의 전압 레벨은 상기 지연기(610)의 지연량에 대응하는 지연 시간 동안 상승하지 않을 수 있다. 상기 지연기(610)의 지연량에 대응하는 지연 시간이 경과되면, 상기 제 1 게이팅 회로(620)로부터 출력되는 상기 인에이블 신호(EN)의 전압 레벨은 상기 파워 온 리셋 신호(POR)의 전압 레벨과 함께 상승할 수 있다. 상기 파워 온 리셋 신호(POR)와 상기 인에이블 신호(EN)의 전압 레벨이 로직 하이 레벨로 상승하면, 상기 제 2 게이팅 회로(630)는 상기 제어 신호(CON)를 로직 로우 레벨로 천이시킬 수 있다. 상기 파워 온 리셋 신호(POR)의 전압 레벨이 상기 전원 전압의(VCC) 전압 레벨에 따라 계속 상승한 후 상기 전원 전압(VCC)의 전압 레벨이 상기 타겟 레벨에 도달하면, 상기 파워 온 리셋 신호(POR)가 로직 로우 레벨로 천이할 수 있다. 또한, 상기 인에이블 신호(EN)도 로직 로우 레벨로 천이하고, 상기 제 2 게이팅 회로(630)는 상기 제어 신호(CON)를 로직 하이 레벨로 천이시킬 수 있다. 상기 제어 신호(CON)가 로직 하이 레벨로 천이되면, 상기 캐패시터(640)가 충전되어 상기 방전 제어 신호(DCCT)가 인에이블될 수 있다. 상기 방전기(650)는 상기 바이어스 전압(BIAS)에 기초하여 상기 캐패시터(640)에 충전된 전하를 방전시키고, 상기 방전 제어 신호(DCCT)의 전압 레벨이 감소하면서, 상기 방전 제어 신호(DCCT)는 상기 일정 시간 동안 인에이블될 수 있다.
도 8은 파워 업 구간에서 본 발명의 실시예에 따른 파워 온 리셋 신호 생성 장치(400)의 동작을 보여주는 타이밍도이다. 도 9는 파워 다운 구간에서 본 발명의 실시예에 따른 파워 온 리셋 신호 생성 장치(400)의 동작을 보여주는 타이밍도이다. 도 4 내지 도 9를 참조하여 본 발명의 실시예에 따른 파워 온 리셋 신호 생성 장치(400)의 동작을 설명하면 다음과 같다. 도 8 및 도 9는 상기 전원 전압(VCC)의 전압 레벨이 상기 타겟 레벨 근처로 상승한 시점을 확대해서 보여주는 도면이다. 따라서, 상기 전원 전압(VCC)이 일정한 범위에서 오실레이션 하는 것처럼 보일 수 있다. 상기 파워 업 구간에서 상기 전원 전압(VCC)의 전압 레벨이 상기 타겟 레벨 이상으로 상승하면, 상기 파워 온 리셋 생성 장치(400)는 상기 파워 온 리셋 신호(POR)를 로직 로우 레벨로 인에이블시킬 수 있다. 상기 파워 온 리셋 신호(POR)가 로직 로우 레벨로 인에이블되면, 상기 방전 제어 신호 생성기(510)는 상기 방전 제어 신호(DCCT)를 일정 시간 동안 로직 하이 레벨로 인에이블시킬 수 있다. 상기 방전 제어 신호(DCCT)가 인에이블되면, 상기 전압 드라이버(530)는 상기 파워 온 기준 전압(PREF)을 상기 접지전압(VSS)으로 상기 일정 시간 동안 구동할 수 있다. 상기 전원 전압(VCC)에 노이즈가 발생하여 상기 전원 전압(VCC)의 전압 레벨이 상기 타겟 레벨 이하로 하강하고, 제 1 노드(N1)에 노이즈가 발생할 수 있다. 종래에는 상기 노이즈로 인해 인에이블된 파워 온 리셋 신호(POR)가 다시 디스에이블되는 글리치가 발생하였다. 하지만, 본 발명의 실시예에서 상기 파워 온 기준 전압(PREF)은 상기 접지전압(VSS)의 레벨로 구동되므로, 상기 파워 온 리셋 신호(POR)는 다시 디스에이블되지 않을 수 있다. 따라서, 상기 안정화 회로(430)는 상기 파워 온 리셋 신호(POR)가 인에이블되면, 상기 일정 시간 동안 상기 전원 전압(VCC)의 레벨 변화와 무관하게 상기 파워 온 리셋 신호(POR)의 인에이블 상태를 유지시킬 수 있다. 상기 일정 시간이 경과하면, 상기 전원 전압(VCC)의 전압 레벨은 타겟 레벨 이상으로 충분히 상승되므로, 노이즈가 발생하더라도 상기 파워 온 리셋 신호(POR)에 글리치가 발생될 가능성이 없어질 수 있다.
도 9에서, 상기 파워 다운 구간에서 상기 전원 전압(VCC)의 전압 레벨이 상기 타겟 레벨 이하로 하강하면, 상기 파워 온 리셋 신호 생성 장치(400)는 상기 파워 온 리셋 신호(POR)를 로직 하이 레벨로 디스에이블시킬 수 있다. 상기 충전 제어 신호 생성기(520)의 상기 제 1 인버터(521)는 상기 파워 온 리셋 신호(POR)를 반전시켜 상기 파워 온 리셋 신호의 상보 신호(PORB)를 출력하고, 상기 제 2 제어 신호 생성기(522)는 도 8에 도시된 상기 방전 제어 신호(DCCT)와 실질적으로 동일한 파형을 갖는 신호를 생성할 수 있다. 상기 제 2 인버터(523)는 상기 제 2 제어 신호 생성기(522)로부터 생성된 신호를 반전시켜 상기 충전 제어 신호(CCT)를 생성할 수 있다. 상기 충전 제어 신호(CCT)는 상기 파워 온 리셋 신호(POR)가 디스에이블될 때 로직 로우 레벨로 인에이블되어 상기 일정 시간 동안 인에이블 상태를 유지할 수 있다. 상기 충전 제어 신호(CCT)가 인에이블되면, 상기 전압 드라이버(530)는 상기 파워 온 기준 전압(PREF)을 상기 전원 전압(VCC)으로 상기 일정 시간 동안 구동할 수 있다. 상기 전원 전압(VCC)에 노이즈가 발생하여 상기 전원 전압(VCC)의 전압 레벨이 상기 타겟 레벨 이상으로 상승하더라도, 상기 파워 온 기준 전압(PREF)은 상기 전원 전압(VCC)의 레벨로 구동되므로, 상기 파워 온 리셋 신호(POR)는 다시 인에이블되지 않을 수 있다. 따라서, 상기 안정화 회로(430)는 상기 파워 온 리셋 신호(POR)가 디스에이블되면, 상기 일정 시간 동안 상기 전원 전압(VCC)의 레벨 변화와 무관하게 상기 파워 온 리셋 신호(POR)의 디스에이블 상태를 유지시킬 수 있다. 상기 일정 시간이 경과하면, 상기 전원 전압(VCC)의 전압 레벨은 타겟 레벨 이하로 충분히 하강되므로, 노이즈가 발생하더라도 상기 파워 온 리셋 신호(POR)에 글리치가 발생될 가능성이 없어질 수 있다.
도 10은 파워 다운 구간에서 도 4 및 도 5에 도시된 안정화 회로(430)의 다른 동작을 보여주는 타이밍도이다. 상기 파워 다운 구간에서, 상기 전원 전압(VCC)이 상기 타겟 레벨 이하로 하강하면, 상기 파워 온 리셋 신호(POR)는 로직 하이 레벨로 천이할 수 있다. 이 때, 상기 안정화 회로(430)는 상기 충전 제어 신호(CCT)를 로직 로우 레벨로 인에이블시켜 상기 파워 온 리셋 신호(POR)에 글리치가 발생하는 것을 방지할 수 있다. 하지만, 상기 파워 온 리셋 신호(POR)에 예기치 못한 글리치가 발생하더라도, 상기 안정화 회로(430)는 상기 파워 온 기준 전압(PREF)이 상기 접지 전압 레벨로 구동되는 것을 방지할 수 있다. 상기 파워 온 리셋 신호(POR)에 글리치가 발생하면, 상기 방전 제어 신호 생성기(510)는 상기 파워 온 리셋 신호(POR)의 글리치를 감지하여 상기 방전 제어 신호(DCCT)를 인에이블시킬 수 있고, 상기 충전 제어 신호(CTT)와 상기 방전 제어 신호(DCCT)가 함께 인에이블되는 오동작이 발생될 수 있다. 하지만, 상기 제 1 제어 신호 생성기(511)는 상기 지연기(610)를 구비하여 상기 충전 제어 신호(CCT) 또는 상기 방전 제어 신호(DCCT)가 인에이블되는 구간에서 상대방 신호가 함께 인에이블되는 것을 방지할 수 있다. 도 6을 함께 참조하면, 상기 파워 온 리셋 신호(POR)에 글리치가 발생하더도 상기 지연기(610)의 지연량에 대응하는 시간 동안 상기 방전 제어 신호 생성기(510)의 상기 인에이블 신호(EN)의 전압 레벨은 변화되지 않을 수 있다. 따라서, 상기 제 2 게이팅 회로(630)로부터 출력되는 제어 신호(CON)는 로직 로우 레벨로 천이하지 않고 로직 하이 레벨을 유지할 수 있고, 상기 방전 제어 신호(DCCT)는 로직 로우 레벨로 고정되어 디스에이블 상태를 유지할 수 있다. 상기 안정화 회로(430)는 상기 충전 제어 신호(CCT)에 기초하여 상기 충전 드라이버(532)를 통해 상기 파워 온 기준 전압(PREF)을 상기 전원 전압(VCC)의 레벨로 구동할 수 있다. 반대로, 상기 파워 온 리셋 신호(POR)가 로직 로우 레벨로 인에이블 된 후, 상기 파워 온 리셋 신호(POR)에 예기치 못한 글리치가 발생하더라도, 상기 제 2 제어 신호 생성기(522)의 지연기는 상기 충전 제어 신호(CCT)가 인에이블되는 것을 방지할 수 있다. 따라서, 상기 지연기의 지연량에 대응하는 시간 동안 파워 온 리셋 신호(POR)에 글리치가 발생하더라도, 상기 충전 제어 신호(CCT)는 인에이블되지 않을 수 있고, 상기 안정화 회로(430)는 상기 방전 드라이버(531)를 통해 상기 파워 온 기준 전압(PREF)을 상기 접지 전압(VSS)의 레벨로 구동할 수 있다.
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

Claims (14)

  1. 전원 전압의 전압 레벨을 감지하여 파워 온 기준 전압을 생성하는 기준 전압 생성기;
    상기 파워 온 기준 전압을 구동하여 파워 온 리셋 신호를 생성하는 신호 드라이버; 및
    상기 파워 온 리셋 신호가 인에이블되었을 때 일정 시간 동안 상기 파워 온 리셋 신호의 인에이블 상태를 유지시키고, 상기 파워 온 리셋 신호가 디스에이블되었을 때 상기 일정 시간 동안 상기 파워 온 리셋 신호가 인에이블되는 것을 방지하는 안정화 회로를 포함하는 파워 온 리셋 신호 생성 장치.
  2. 제 1 항에 있어서,
    상기 안정화 회로는, 상기 파워 온 리셋 신호가 인에이블되었을 때, 상기 파워 온 기준 전압을 상기 일정 시간 동안 접지전압의 레벨로 구동하고, 상기 파워 온 리셋 신호가 디스에이블되었을 때, 상기 파워 온 기준 전압을 상기 일정 시간 동안 상기 전원 전압의 레벨로 구동하는 파워 온 리셋 신호 생성 장치.
  3. 제 1 항에 있어서,
    상기 안정화 회로는, 상기 파워 온 리셋 신호에 기초하여 방전 제어 신호를 생성하는 방전 제어 신호 생성기;
    상기 파워 온 리셋 신호에 기초하여 충전 제어 신호를 생성하는 충전 제어 신호 생성기; 및
    상기 방전 제어 신호에 기초하여 상기 파워 온 기준 전압을 접지전압으로 구동하고, 상기 충전 제어 신호에 기초하여 상기 파워 온 기준 전압을 상기 전원전압으로 구동하는 전압 드라이버를 포함하는 파워 온 리셋 신호 생성 장치.
  4. 제 3 항에 있어서,
    상기 방전 제어 신호 생성기는, 상기 파워 온 리셋 신호가 인에이블되었을 때, 상기 일정 시간 동안 인에이블되는 상기 방전 제어 신호를 생성하는 제 1 제어 신호 생성기를 포함하는 파워 온 리셋 신호 생성 장치.
  5. 제 4 항에 있어서,
    상기 충전 제어 신호 생성기는, 상기 파워 온 리셋 신호를 반전시켜 파워 온 리셋 신호의 상보 신호를 생성하는 제 1 인버터;
    상기 파워 온 리셋 신호의 상보 신호가 인에이블되었을 때, 상기 일정 시간 동안 인에이블되는 신호를 생성하는 제 2 제어 신호 생성기; 및
    상기 제 2 제어 신호 생성기로부터 출력되는 신호를 반전시켜 상기 충전 제어 신호를 생성하는 제 2 인버터를 포함하는 파워 온 리셋 신호 생성 장치.
  6. 제 4 항에 있어서,
    상기 제 1 제어 신호 생성기는, 상기 파워 온 리셋 신호를 지연시켜 지연 신호를 생성하는 지연기;
    상기 파워 온 리셋 신호와 상기 지연 신호를 게이팅하여 인에이블 신호를 생성하는 제 1 게이팅 회로;
    상기 파워 온 리셋 신호와 상기 인에이블 신호를 게이팅하여 제어 신호를 생성하는 제 2 게이팅 회로;
    상기 제어 신호에 기초하여 충전되고, 방전 제어 신호를 출력하는 캐패시터; 및
    상기 캐패시터를 방전시켜 상기 방전 제어 신호가 상기 일정 시간 동안 인에이블되도록 하는 방전기를 포함하는 파워 온 리셋 신호 생성 장치.
  7. 제 3 항에 있어서,
    상기 전압 드라이버는, 상기 방전 제어 신호에 기초하여 상기 파워 온 기준 전압의 레벨을 상기 접지전압으로 구동하는 방전 드라이버; 및
    상기 충전 제어 신호에 기초하여 상기 파워 온 기준 전압의 레벨을 상기 전원 전압으로 구동하는 충전 드라이버를 포함하는 파워 온 리셋 신호 생성 장치.
  8. 전원 전압의 전압 레벨에 기초하여 파워 온 기준 전압을 생성하는 기준 전압 생성기;
    상기 파워 온 기준 전압을 구동하여 파워 온 리셋 신호를 생성하는 신호 드라이버; 및
    상기 파워 온 리셋 신호를 피드백 받아 상기 전원 전압의 전압 레벨 변화에 무관하게 상기 파워 온 기준 전압의 전압 레벨을 유지시키는 안정화 회로를 포함하는 파워 온 리셋 신호 생성 장치.
  9. 제 8 항에 있어서,
    상기 안정화 회로는, 상기 파워 온 리셋 신호가 인에이블되었을 때 상기 파워 온 기준 전압을 접지 전압의 전압 레벨로 구동하고, 상기 파워 온 리셋 신호가 디스에이블되었을 때 상기 파워 온 기준 전압을 상기 전원 전압의 전압 레벨로 구동하는 파워 온 리셋 신호 생성 장치.
  10. 제 8 항에 있어서,
    상기 안정화 회로는, 상기 파워 온 리셋 신호가 인에이블되었을 때 일정 시간 동안 방전 제어 신호를 인에이블시키는 방전 제어 신호 생성기;
    상기 파워 온 리셋 신호가 디스에이블되었을 때 상기 일정 시간 동안 충전 제어 신호를 인에이블시키는 생성하는 충전 제어 신호 생성기; 및
    상기 방전 제어 신호에 기초하여 상기 파워 온 기준 전압을 접지전압으로 구동하고, 상기 충전 제어 신호에 기초하여 상기 파워 온 기준 전압을 상기 전원전압으로 구동하는 전압 드라이버를 포함하는 파워 온 리셋 신호 생성 장치.
  11. 제 10 항에 있어서,
    상기 방전 제어 신호 생성기는, 상기 파워 온 리셋 신호가 인에이블되었을 때, 상기 일정 시간 동안 인에이블되는 상기 방전 제어 신호를 생성하는 제 1 제어 신호 생성기를 포함하는 파워 온 리셋 신호 생성 장치.
  12. 제 11 항에 있어서,
    상기 충전 제어 신호 생성기는, 상기 파워 온 리셋 신호를 반전시켜 파워 온 리셋 신호의 상보 신호를 생성하는 제 1 인버터;
    상기 파워 온 리셋 신호의 상보 신호가 인에이블되었을 때, 상기 일정 시간 동안 인에이블되는 신호를 생성하는 제 2 제어 신호 생성기; 및
    상기 제 2 제어 신호 생성기로부터 출력되는 신호를 반전시켜 상기 충전 제어 신호를 생성하는 제 2 인버터를 포함하는 파워 온 리셋 신호 생성 장치.
  13. 제 11 항에 있어서,
    상기 제 1 제어 신호 생성기는, 상기 파워 온 리셋 신호를 지연시켜 지연 신호를 생성하는 지연기;
    상기 파워 온 리셋 신호와 상기 지연 신호를 게이팅하여 인에이블 신호를 생성하는 제 1 게이팅 회로;
    상기 파워 온 리셋 신호와 상기 인에이블 신호를 게이팅하여 제어 신호를 생성하는 제 2 게이팅 회로;
    상기 제어 신호에 기초하여 충전되고, 상기 방전 제어 신호를 출력하는 캐패시터; 및
    상기 캐패시터를 방전시켜 상기 방전 제어 신호가 상기 일정 시간 동안 인에이블되도록 하는 방전기를 포함하는 파워 온 리셋 신호 생성 장치.
  14. 제 10 항에 있어서,
    상기 전압 드라이버는, 상기 방전 제어 신호에 기초하여 상기 파워 온 기준 전압의 레벨을 상기 접지전압으로 구동하는 방전 드라이버; 및
    상기 충전 제어 신호에 기초하여 상기 파워 온 기준 전압의 레벨을 상기 전원 전압으로 구동하는 충전 드라이버를 포함하는 파워 온 리셋 신호 생성 장치.
KR1020190157542A 2019-11-29 2019-11-29 파워 온 리셋 신호 생성 장치 KR20210067685A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190157542A KR20210067685A (ko) 2019-11-29 2019-11-29 파워 온 리셋 신호 생성 장치
US16/918,832 US11309885B2 (en) 2019-11-29 2020-07-01 Power-on reset signal generating device
CN202010736116.7A CN112886956A (zh) 2019-11-29 2020-07-28 上电复位信号发生装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190157542A KR20210067685A (ko) 2019-11-29 2019-11-29 파워 온 리셋 신호 생성 장치

Publications (1)

Publication Number Publication Date
KR20210067685A true KR20210067685A (ko) 2021-06-08

Family

ID=76042903

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190157542A KR20210067685A (ko) 2019-11-29 2019-11-29 파워 온 리셋 신호 생성 장치

Country Status (3)

Country Link
US (1) US11309885B2 (ko)
KR (1) KR20210067685A (ko)
CN (1) CN112886956A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113810032B (zh) * 2021-09-24 2023-08-22 电子科技大学 一种上电复位电路结构

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3319559B2 (ja) * 1996-01-16 2002-09-03 株式会社東芝 オートクリア回路
US6362669B1 (en) 2000-04-10 2002-03-26 Xilinx, Inc. Structure and method for initializing IC devices during unstable power-up
KR100583097B1 (ko) 2002-12-31 2006-05-23 주식회사 하이닉스반도체 파워 업 검출 장치
KR101022673B1 (ko) * 2009-06-16 2011-03-22 주식회사 하이닉스반도체 반도체 메모리장치의 파워업회로

Also Published As

Publication number Publication date
US20210167771A1 (en) 2021-06-03
CN112886956A (zh) 2021-06-01
US11309885B2 (en) 2022-04-19

Similar Documents

Publication Publication Date Title
KR100487536B1 (ko) 파워-온 리셋 회로
US7057427B2 (en) Power on reset circuit
US7332937B2 (en) Dynamic logic with adaptive keeper
US20060097813A1 (en) Oscillator of semiconductor device
US6181173B1 (en) Power-on reset circuit
KR100795014B1 (ko) 반도체 메모리 장치의 내부전압 발생기
US6388479B1 (en) Oscillator based power-on-reset circuit
WO2017149956A1 (ja) 信号出力回路
US20200266814A1 (en) Power-on reset circuit with reset transition delay
US8300486B2 (en) Temperature detection circuit of semiconductor memory apparatus
US5691887A (en) Self-timing power-up circuit
KR20210067685A (ko) 파워 온 리셋 신호 생성 장치
JP5190767B2 (ja) モニタ回路およびリソース制御方法
KR100950579B1 (ko) 반도체 집적회로의 파워-업 회로
KR100909636B1 (ko) 듀얼 파워 업 신호 발생 회로
KR100403347B1 (ko) 반도체 메모리 장치의 파워-업 발생회로
US6396305B1 (en) Digital leakage compensation circuit
JP3167169U (ja) テストモード制御回路及びセルフテスト機能を有する電子装置
US20060103438A1 (en) Initialization signal generation apparatus for use in a semiconductor device
US5815464A (en) Address transition detection circuit
KR101314808B1 (ko) 안정적인 클록 신호를 생성할 수 있는 오실레이터
KR100650816B1 (ko) 내부 회로 보호 장치
CN110134174B (zh) 具有磁滞功能的电源启动重置电路
KR100891389B1 (ko) 반도체 소자의 파워 온 리셋 회로
JP5262981B2 (ja) ラッチ装置及びラッチ方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal