CN110134174B - 具有磁滞功能的电源启动重置电路 - Google Patents

Abstract

一种具有磁滞功能的电源启动重置电路，包括：电流镜、分压电路、磁滞控制电路，以及逻辑驱动器。电流镜耦接至外部供应电位。分压电路根据外部供应电位来产生第一控制电位。磁滞控制电路根据外部供应电位和第一控制电位来产生第二控制电位。逻辑驱动器根据第二控制电位来产生输出电位。磁滞控制电路更根据输出电位来界定出彼此相异的第一临界电位和第二临界电位，使得输出电位的逻辑切换状态通过比较外部供应电位与第一临界电位或第二临界电位而决定。

Description

具有磁滞功能的电源启动重置电路

技术领域

本发明关于一种电源启动重置电路，特别关于一种具有磁滞功能的电源启动重置电路。

背景技术

电源启动重置电路(Power-on Reset Circuit)用于保证当一电路板上电(Power-on)时，其内部模块皆能够初始化至已知状态。然而，传统的电源启动重置电路通常仅具有单一临界电位与一外部供应电位互相比较，倘若外部供应电位有杂讯(Noise)，则传统的电源启动重置电路将容易产生错误的输出电位，造成整体系统性能下降。因此，有必要提出一种全新的解决方案，以克服先前技术所面临的问题。

发明内容

本发明提供一种具有磁滞功能的电源启动重置电路，其具备磁滞功能，能有效地降低输出电位发生错误的机率。

在较佳实施例中，本发明提供一种具有磁滞功能的电源启动重置电路，包括：一电流镜，耦接至一外部供应电位；一分压电路，耦接至该电流镜，其中该分压电路根据该外部供应电位来产生一第一控制电位；一磁滞控制电路，耦接至该电流镜和该分压电路，其中该磁滞控制电路根据该外部供应电位和该第一控制电位来产生一第二控制电位；以及一逻辑驱动器，耦接至该磁滞控制电路，其中该逻辑驱动器根据该第二控制电位来产生一输出电位；其中该磁滞控制电路更根据该输出电位来界定出彼此相异的一第一临界电位和一第二临界电位，使得该输出电位的逻辑切换状态通过比较该外部供应电位与该第一临界电位或该第二临界电位而决定。

基于上述，由于本发明的电源启动重置电路具有磁滞功能，其可克服传统设计中输出电位容易发生错误的问题。因此，本发明可有效改善电源启动重置电路对外部供应电位的上升检测和下降检测的正确度。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1显示根据本发明一实施例所述的电源启动重置电路的示意图；

图2显示根据本发明一实施例所述的电源启动重置电路的示意图；

图3显示根据本发明一实施例所述的电源启动重置电路的电位波形图；

图4显示根据本发明一实施例所述的电源启动重置电路的示意图；以及

图5显示根据本发明一实施例所述的电源启动重置电路的示意图。

附图标号：

100、200、400、500～电源启动重置电路；

110、210、410、510～电流镜；

120、220、420、520～分压电路；

130、230、430、530～磁滞控制电路；

140、240、440、540～逻辑驱动器；

241、441、541～第一反相器；

242、442、542～第二反相器；

243、443、543～第三反相器；

MN1～第一N型晶体管；

MN2～第二N型晶体管；

MN3～第三N型晶体管；

MP1～第一P型晶体管；

MP2～第二P型晶体管；

MP3～第三P型晶体管；

MP4～第四P型晶体管；

N1～第一节点；

N2～第二节点；

N3～第三节点；

N4～第四节点；

NC1～第一控制节点；

NC2～第二控制节点；

R1～第一电阻器；

R2～第二电阻器；

R3～第三电阻器；

T1～第一时间点；

T2～第二时间点；

VC1～第一控制电位；

VC2～第二控制电位；

VCM～第一控制电位的最高电位；

VDDE～外部供应电位；

VDDM～外部供应电位的最高电位；

VM1～第一中间电位；

VM2～第二中间电位；

VOUT～输出电位；

VOUTB～反相输出电位；

VSS～接地电位；

VTH1～第一临界电位；

VTH2～第二临界电位。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域相关技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明的保护的范围。

为让本发明的目的、特征和优点能更明显易懂，下文特举出本发明的具体实施例，并配合所附图式，作详细说明如下。

在说明书及权利要求当中使用了某些词汇来指称特定的元件。本领域技术人员应可理解，硬件制造商可能会用不同的名词来称呼同一个元件。本说明书及权利要求并不以名称的差异来作为区分元件的方式，而是以元件在功能上的差异来作为区分的准则。在通篇说明书及权利要求当中所提及的“包含”及“包括”一词为开放式的用语，故应解释成“包含但不仅限定于”。“大致”一词则是指在可接受的误差范围内，本领域技术人员能够在一定误差范围内解决所述技术问题，达到所述基本的技术效果。此外，“耦接”一词在本说明书中包含任何直接及间接的电连接手段。因此，若文中描述一第一装置耦接至一第二装置，则代表该第一装置可直接电连接至该第二装置，或经由其它装置或连接手段而间接地电连接至该第二装置。

图1显示根据本发明一实施例所述的电源启动重置电路100的示意图。如图1所示，电源启动重置电路100包括：一电流镜110、一分压电路120、一磁滞控制电路(HysteresisControl Circuit)130，以及一逻辑驱动器140。电流镜110耦接至一外部供应电位VDDE。例如，外部供应电位VDDE可由独立于电源启动重置电路100之外的一线性稳压器(LowDropout Linear Regulator，LDO)或是一直流对直流转换器(Direct Current to DirectCurrent(DC-to-DC)Converter)所产生(未显示)。分压电路120耦接至电流镜110，其中分压电路120根据外部供应电位VDDE来产生一第一控制电位VC1。第一控制电位VC1通常低于外部供应电位VDDE，或为外部供应电位VDDE的一特定比率。磁滞控制电路130耦接至电流镜110和分压电路120，其中磁滞控制电路130根据外部供应电位VDDE和第一控制电位VC1来产生一第二控制电位VC2。逻辑驱动器140耦接至磁滞控制电路130，其中逻辑驱动器140根据第二控制电位VC2来产生一输出电位VOUT。例如，输出电位VOUT可与第二控制电位VC2具有相同或互补(Complementary)的逻辑位准。电源启动重置电路100可利用具有较强电流驱动能力的输出电位VOUT来驱动后续的数字电路(未显示)。在较佳实施例中，磁滞控制电路130更根据输出电位VOUT来界定出彼此相异的一第一临界电位VTH1和一第二临界电位VTH2，使得输出电位VOUT的逻辑切换状态(Logic Switching State)能通过比较外部供应电位VDDE与第一临界电位VTH1或第二临界电位VTH2两者择一而决定。

在一些实施例中，若输出电位VOUT与外部供应电位VDDE两者为同相(In Phase)，则可将第一临界电位VTH1设计为高于第二临界电位VTH2。当外部供应电位VDDE逐渐上升且高于第一临界电位VTH1时，电源启动重置电路100的输出电位VOUT即快速地上升至高逻辑位准(亦即，逻辑“1”，或等于外部供应电位VDDE)；反之，当外部供应电位VDDE逐渐下降且低于第二临界电位VTH2时，电源启动重置电路100的输出电位VOUT即快速地下降至低逻辑位准(亦即，逻辑“0”，或等于一接地电位VSS)。因为第一临界电位VTH1与第二临界电位VTH2彼此相异，导致与外部供应电位VDDE作比较的输出上升、输出下降临界值亦不同，故本发明的电源启动重置电路100可视为具备磁滞功能，其能有效地降低输出电位VOUT发生错误的机率。惟本发明并不仅限于此。在另一些实施例中，若输出电位VOUT与外部供应电位VDDE两者为反相(Out of Phase)，则第一临界电位VTH1可改设计为低于第二临界电位VTH2，其亦能发挥相似的磁滞功能。

以下实施例将介绍电源启动重置电路100的各种详细电路组态。必须理解的是，这些图式和叙述仅为举例，并非用于限制本发明。

图2显示根据本发明一实施例所述的电源启动重置电路200的示意图。在图2的实施例中，电源启动重置电路200包括：一电流镜210、一分压电路220、一磁滞控制电路230，以及一逻辑驱动器240，其中前述元件的配置方式可如下列所述。

电流镜210包括一第一P型晶体管MP1和一第二P型晶体管MP2。例如，第一P型晶体管MP1和第二P型晶体管MP2可各自为一P型金属氧化物半导体场效应晶体管(P-channelMetal-Oxide-Semiconductor Field-Effect Transistor，PMOS Transistor)。第一P型晶体管MP1具有一控制端、一第一端，以及一第二端，其中第一P型晶体管MP1的控制端耦接至一第一节点N1，第一P型晶体管MP1的第一端耦接至一外部供应电位VDDE，而第一P型晶体管MP1的第二端耦接至第一节点N1。第二P型晶体管MP2具有一控制端、一第一端，以及一第二端，其中第二P型晶体管MP2的控制端耦接至第一节点N1，第二P型晶体管MP2的第一端耦接至外部供应电位VDDE，而第二P型晶体管MP2的第二端耦接至一第二控制节点NC2。第二控制节点NC2可用于输出一第二控制电位VC2，其中第二控制电位VC2可由电流镜210和磁滞控制电路230所共同决定。

分压电路220包括一第一电阻器R1和一第二电阻器R2。第一电阻器R1耦接于第一节点N1和一第一控制节点NC1之间，其中第一控制节点NC1可用于输出一第一控制电位VC1，而第一控制电位VC1可由分压电路220所决定。第二电阻器R2耦接于第一控制节点NC1和一接地电位VSS(例如：0V)之间。

逻辑驱动器240包括一第一反相器(Inverter)241、一第二反相器242，以及一第三反相器243。例如，第一反相器241、第二反相器242，以及第三反相器243皆可由外部供应电位VDDE进行供电。第一反相器241具有一输入端和一输出端，其中第一反相器241的输入端耦接至第二控制节点NC2并用于接收第二控制电位VC2，而第一反相器241的输出端耦接至一第二节点N2。第二反相器242具有一输入端和一输出端，其中第二反相器242的输入端耦接至第二节点N2，而第二反相器242的输出端耦接至一第三节点N3。第三反相器243具有一输入端和一输出端，其中第三反相器243的输入端耦接至第三节点N3，而第三反相器243的输出端用于输出一输出电位VOUT。

磁滞控制电路230包括一第三P型晶体管MP3、一第四P型晶体管MP4，以及一第一N型晶体管MN1。例如，第三P型晶体管MP3和第四P型晶体管MP4可各自为一P型金属氧化物半导体场效应晶体管，而第一N型晶体管MN1可为一N型金属氧化物半导体场效应晶体管(N-channel Metal-Oxide-Semiconductor Field-Effect Transistor，NMOS Transistor)。第一N型晶体管MN1具有一控制端、一第一端，以及一第二端，其中第一N型晶体管MN1的控制端耦接至第一控制节点NC1并用于接收第一控制电位VC1，第一N型晶体管MN1的第一端耦接至接地电位VSS，而第一N型晶体管MN1的第二端耦接至第二控制节点NC2并用于输出第二控制电位VC2。第三P型晶体管MP3具有一控制端、一第一端，以及一第二端，其中第三P型晶体管MP3的控制端耦接至第一节点N1，第三P型晶体管MP3的第一端耦接至外部供应电位VDDE，而第三P型晶体管MP3之第二端耦接至一第四节点N4。第四P型晶体管MP4具有一控制端、一第一端，以及一第二端，其中第四P型晶体管MP4的控制端用于接收一反相输出电位VOUTB，第四P型晶体管MP4的第一端耦接至第四节点N4，而第四P型晶体管MP4的第二端耦接至第二控制节点NC2。反相输出电位VOUTB和输出电位VOUT可具有互补的逻辑位准。例如，反相输出电位VOUTB可来自于第二反相器242和第三反相器243之间的第三节点N3。在一些实施例中，第一P型晶体管MP1、第二P型晶体管MP2，以及第三P型晶体管MP3三者的晶体管尺寸比例为4：3：1，其根据多次实验结果得出，可进一步增强电源启动重置电路200的性能。

图3显示根据本发明一实施例所述的电源启动重置电路200的电位波形图，其中横轴代表时间，而纵轴代表各电位位准。请一并参考图2、图3以理解本发明的操作原理。必须注意的是，第一控制电位VC1可根据外部供应电位VDDE而决定，其关系如方程式(1)所述：

其中“VC1”代表第一控制电位VC1的电位位准，“VDDE”代表外部供应电位VDDE的电位位准，“Vsg”代表第一P型晶体管MP1的源极和栅极的电位差(Source-to-Gate VoltageDifference)，“R1”代表第一电阻器R1的电阻值，而“R2”代表第二电阻器R2的电阻值。

初始时，在一第一时间点T1之前，外部供应电位VDDE由接地电位VSS处开始上升。因为第一控制电位VC1和第一节点N1的电位皆由分压电路220拉低至几乎等于接地电位VSS，故第二P型晶体管MP2将导通，而第一N型晶体管MN1将不导通。是以，第二控制电位VC2仅由第二P型晶体管MP2进行充电，故输出电位VOUT仍维持于低逻辑位准(亦即，接地电位VSS)。在第一时间点T1处，当外部供应电位VDDE上升至一第一临界电位VTH1(例如，第一临界电位VTH1可根据第一N型晶体管MN1的一临界电位而决定)时，第一N型晶体管MN1即导通，使第二控制电位VC2接至接地电位VSS而放电。由于第一N型晶体管MN1的放电能力通常大于第二P型晶体管MP2的充电能力，故输出电位VOUT将上升至高逻辑位准。详细而言，输出电位VOUT先快速地上升至一第一中间电位VM1(恰于第一时间点T1处)，再逐渐上升至一最高电位VDDM(在第一时间点T1之后)，惟此二者均属于高逻辑位准。在第一时间点T1和一第二时间点T2之间的稳态过程当中，外部供应电位VDDE和输出电位VOUT皆已达其最高电位VDDM且反相输出电位VOUTB维持于低逻辑位准，故第四P型晶体管MP4将导通(在第一时间点T1之前，第四P型晶体管MP4不导通)，且通过第一N型晶体管MN1的电流将会额外地增加，这是因为第二P型晶体管MP2和第三P型晶体管MP3两者并联耦接且同时提供电流给第一N型晶体管MN1所导致。然后，外部供应电位VDDE由最高电位VDDM处开始下降。在第二时间点T2处，当外部供应电位VDDE下降至第二临界电位VTH2时，第一N型晶体管MN1即不导通，而第二控制电位VC2将仅由第二P型晶体管MP2和第三P型晶体管MP3进行充电，使得输出电位VOUT最终会下降至低逻辑位准。详细而言，输出电位VOUT逐渐地下降至一第二中间电位VM2(恰于第二时间点T2处)，并快速地下降至接地电位VSS(在第二时间点T2之后)，惟此二者均属于低逻辑位准。第二中间电位VM2通常低于第一中间电位VM1。基于图2的电路设计，当第四P型晶体管MP4不导通时，磁滞控制电路130界定出第一临界电位VTH1以与外部供应电位VDDE互相比较，而当第四P型晶体管MP4导通时，磁滞控制电路130界定出第二临界电位VTH2以与外部供应电位VDDE互相比较，从而可达成磁滞效果。

图4显示根据本发明一实施例所述的电源启动重置电路400的示意图。在图4的实施例中，电源启动重置电路400包括：一电流镜410、一分压电路420、一磁滞控制电路430，及一逻辑驱动器440。电流镜410、分压电路420，及逻辑驱动器440的结构和功能皆如图2的实施例所述。

相似地，磁滞控制电路430亦根据外部供应电位VDDE和于第一控制节点NC1处的第一控制电位VC1来产生于第二控制节点NC2处的第二控制电位VC2，从而可控制电源启动重置电路400的输出电位VOUT的逻辑切换状态。详细而言，磁滞控制电路430包括：一第一N型晶体管MN1、一第二N型晶体管MN2，以及一第三N型晶体管MN3。例如，第一N型晶体管MN1、第二N型晶体管MN2，以及第三N型晶体管MN3可各自为一N型金属氧化物半导体场效应晶体管。第一N型晶体管MN1具有一控制端、一第一端，以及一第二端，其中第一N型晶体管MN1的控制端耦接至第一控制节点NC1并用于接收第一控制电位VC1，第一N型晶体管MN1的第一端耦接至一接地电位VSS，而第一N型晶体管MN1的第二端耦接至第二控制节点NC2并用于定义第二控制电位VC2。第二N型晶体管MN2具有一控制端、一第一端，以及一第二端，其中第二N型晶体管MN2的控制端耦接至第一控制节点NC1，第二N型晶体管MN2的第一端耦接至一第四节点N4，而第二N型晶体管MN2的第二端耦接至第二控制节点NC2。第三N型晶体管MN3具有一控制端、一第一端，以及一第二端，其中第三N型晶体管MN3的控制端用于接收输出电位VOUT，第三N型晶体管MN3的第一端耦接至接地电位VSS，而第三N型晶体管MN3的第二端耦接至第四节点N4。在一些实施例中，第一N型晶体管MN1和第二N型晶体管MN2两者的晶体管尺寸比例为1：4，其根据多次实验结果得出，可进一步增强电源启动重置电路400的性能。

图4的磁滞控制电路430和图2的磁滞控制电路230具有相似的操作原理，可参考图2的波型图以一并理解。在第一时间点T1之前，输出电位VOUT为低逻辑位准，故第三N型晶体管MN3将不导通。在第一时间点T1和第二时间点T2之间，输出电位VOUT为高逻辑位准，故第三N型晶体管MN3将导通。导通的第三N型晶体管MN3可使能第二N型晶体管MN2，使得第一N型晶体管MN1和第二N型晶体管MN2彼此并联耦接，故可视为第一N型晶体管MN1的导通电流能力增加。在图4的电路设计下，当第三N型晶体管MN3不导通时，磁滞控制电路430界定出一第一临界电位VTH1以与外部供应电位VDDE互相比较，而当第三N型晶体管MN3导通时，磁滞控制电路430界定出一第二临界电位VTH2以与外部供应电位VDDE互相比较。必须注意的是，若第一N型晶体管MN1的导通电流能力增加，则第一N型晶体管MN1的阻抗势必会降低。因此，第二临界电位VTH2必然会低于第一临界电位VTH1，从而可达成磁滞效果。图4的电源启动重置电路400的其余特征皆与图2的电源启动重置电路200类似，故此二实施例均可达成相似的操作效果。

图5显示根据本发明一实施例所述的电源启动重置电路500的示意图。在图5的实施例中，电源启动重置电路500包括：一电流镜510、一分压电路520、一磁滞控制电路530，及一逻辑驱动器540。电流镜510、分压电路520，及逻辑驱动器540的结构和功能皆如图2的实施例所述。

相似地，磁滞控制电路530亦根据外部供应电位VDDE和于第一控制节点NC1处的第一控制电位VC1来产生于第二控制节点NC2处的第二控制电位VC2，从而可控制电源启动重置电路500的输出电位VOUT的逻辑切换状态。惟须注意的是，分压电路520包括一第一电阻器R1和一第二电阻器R2，其中第一电阻器R1耦接于一第一节点N1和第一控制节点NC1之间，而第二电阻器R2耦接至第一控制节点NC1和一第四节点N4之间。详细而言，磁滞控制电路530包括：一第一N型晶体管MN1、一第二N型晶体管MN2，以及一第三电阻器R3。例如，第一N型晶体管MN1和第二N型晶体管MN2可各自为一N型金属氧化物半导体场效应晶体管。第一N型晶体管MN1具有一控制端、一第一端，以及一第二端，其中第一N型晶体管MN1的控制端耦接至第一控制节点NC1并用于接收第一控制电位VC1，第一N型晶体管MN1的第一端耦接至一接地电位VSS，而第一N型晶体管MN1的第二端耦接至第二控制节点NC2并用于定义第二控制电位VC2。第二N型晶体管MN2具有一控制端、一第一端，以及一第二端，其中第二N型晶体管MN2的控制端用于接收一反相输出电位VOUTB，第二N型晶体管MN2的第一端耦接至接地电位VSS，而第二N型晶体管MN2的第二端耦接至第四节点N4。第三电阻器R3耦接于第四节点N4和一接地电位VSS之间。反相输出电位VOUTB和输出电位VOUT可具有互补的逻辑位准。例如，反相输出电位VOUTB可来自于逻辑驱动器540的一第二反相器542和一第三反相器543之间的一第三节点N3。

图5的磁滞控制电路530和图2的磁滞控制电路230具有相似的操作原理，可参考图2的波型图以一并理解。在第一时间点T1之前，反相输出电位VOUTB为高逻辑位准，故第二N型晶体管MN2将导通，此时第一控制电位VC1和外部供应电位VDDE的关系将如前述方程式(1)所述(因为第三电阻器R3的二端之间近似为一短路状态，故第三电阻器R3的电阻值可忽略)。在第一时间点T1和第二时间点T2之间，反相输出电位VOUTB为低逻辑位准，故第二N型晶体管MN2将不导通，此时第一控制电位VC1和外部供应电位VDDE的关系将如方程式(2)所述：

其中“VC1”代表第一控制电位VC1的电位位准，“VDDE”代表外部供应电位VDDE的电位位准，“Vsg”代表第一P型晶体管的源极和栅极的电位差，“R1”代表第一电阻器R1的电阻值，“R2”代表第二电阻器R2的电阻值，而“R3”代表第三电阻器R3的电阻值。

不导通的第二N型晶体管MN2将第三电阻器R3纳入分压电路520，使得第一控制电位VC1上升，故可视为第一N型晶体管MN1的电流增加。在图5的电路设计下，当第二N型晶体管MN2导通时，磁滞控制电路530界定出一第一临界电位VTH1以与外部供应电位VDDE互相比较，而当第二N型晶体管MN2不导通时，磁滞控制电路530界定出一第二临界电位VTH2以与外部供应电位VDDE互相比较。必须注意的是，若第一N型晶体管MN1的电流增加，则关断第一N型晶体管MN1的困难度势必会提高。因此，第二临界电位VTH2必然会低于第一临界电位VTH1，从而可达成磁滞效果。图5的电源启动重置电路500的其余特征皆与图2的电源启动重置电路200类似，故此二实施例均可达成相似的操作效果。

本发明提出一种新颖的电源启动重置电路。由于所提的电源启动重置电路具有磁滞功能，其可克服传统设计中输出电位容易发生错误的问题。因此，本发明可有效改善电源启动重置电路对外部供应电位的上升检测和下降检测(Rising and Failing Detection)的正确度。

值得注意的是，以上所述的元件参数(例如：电位值)皆非为本发明的限制条件。设计者可以根据不同需要调整这些设定值。本发明的电源启动重置电路并不仅限于图1-图5所图示的状态。本发明可以仅包括图1-图5的任何一或多个实施例的任何一或多项特征。换言之，并非所有图示的特征均须同时实施于本发明的电源启动重置电路当中。

在本说明书以及权利要求中的序数，例如“第一”、“第二”、“第三”等等，彼此之间并没有顺序上的先后关系，其仅用于标示区分两个具有相同名字的不同元件。

本发明虽以较佳实施例揭露如上，然其并非用以限定本发明的范围，任何熟习此项技艺者，在不脱离本发明的精神和范围内，当可做些许的更动与润饰，因此本发明的保护范围当视权利要求为准。

Claims (12)

1.一种具有磁滞功能的电源启动重置电路，其特征在于，包括：

一电流镜，耦接至一外部供应电位；

一分压电路，耦接至该电流镜，其中该分压电路根据该外部供应电位来产生一第一控制电位；

一磁滞控制电路，耦接至该电流镜和该分压电路，其中该磁滞控制电路根据该外部供应电位和该第一控制电位来产生一第二控制电位；以及

一逻辑驱动器，耦接至该磁滞控制电路，其中该逻辑驱动器根据该第二控制电位来产生一输出电位；

其中该磁滞控制电路更根据该输出电位来界定出彼此相异的一第一临界电位和一第二临界电位，使得该输出电位的逻辑切换状态通过比较该外部供应电位与该第一临界电位或该第二临界电位而决定；

其中，当该外部供应电位逐渐上升且高于该第一临界电位时，该输出电位即上升至高逻辑位准，而当该外部供应电位逐渐下降且低于该第二临界电位时，该输出电位即下降至低逻辑位准；

其中该分压电路包括：

一第一电阻器，耦接于一第一节点和一第一控制节点之间，其中该第一控制节点用于输出该第一控制电位；以及

一第二电阻器，耦接于该第一控制节点和一接地电位之间。

2.如权利要求1所述的电源启动重置电路，其特征在于，该第一临界电位高于该第二临界电位。

3.如权利要求1所述的电源启动重置电路，其特征在于，该电流镜包括：

一第一P型晶体管，具有一控制端、一第一端，以及一第二端，其中该第一P型晶体管的该控制端耦接至该第一节点，该第一P型晶体管的该第一端耦接至该外部供应电位，而该第一P型晶体管的该第二端耦接至该第一节点；以及

一第二P型晶体管，具有一控制端、一第一端，以及一第二端，其中该第二P型晶体管的该控制端耦接至该第一节点，该第二P型晶体管的该第一端耦接至该外部供应电位，而该第二P型晶体管的该第二端耦接至一第二控制节点，而其中该第二控制节点用于输出该第二控制电位。

4.如权利要求3所述的电源启动重置电路，其特征在于，该逻辑驱动器包括：

一第一反相器，具有一输入端和一输出端，其中该第一反相器的该输入端耦接至该第二控制节点，而该第一反相器的该输出端耦接至一第二节点；

一第二反相器，具有一输入端和一输出端，其中该第二反相器的该输入端耦接至该第二节点，而该第二反相器的该输出端耦接至一第三节点；以及

一第三反相器，具有一输入端和一输出端，其中该第三反相器的该输入端耦接至该第三节点，而该第三反相器的该输出端用于输出该输出电位。

5.如权利要求3所述的电源启动重置电路，其特征在于，该磁滞控制电路包括：

一第一N型晶体管，具有一控制端、一第一端，以及一第二端，其中该第一N型晶体管的该控制端耦接至该第一控制节点，该第一N型晶体管的该第一端耦接至该接地电位，而该第一N型晶体管的该第二端耦接至该第二控制节点。

6.如权利要求5所述的电源启动重置电路，其特征在于，该磁滞控制电路更包括：

一第三P型晶体管，具有一控制端、一第一端，以及一第二端，其中该第三P型晶体管的该控制端耦接至该第一节点，该第三P型晶体管的该第一端耦接至该外部供应电位，而该第三P型晶体管的该第二端耦接至一第四节点；以及

一第四P型晶体管，具有一控制端、一第一端，以及一第二端，其中该第四P型晶体管的该控制端用于接收一反相输出电位，该第四P型晶体管的该第一端耦接至该第四节点，而该第四P型晶体管的该第二端耦接至该第二控制节点。

7.如权利要求6所述的电源启动重置电路，其特征在于，当该第四P型晶体管不导通时，该磁滞控制电路界定出该第一临界电位以与该外部供应电位互相比较，而当该第四P型晶体管导通时，该磁滞控制电路界定出该第二临界电位以与该外部供应电位互相比较。

8.如权利要求5所述的电源启动重置电路，其特征在于，该磁滞控制电路更包括：

一第二N型晶体管，具有一控制端、一第一端，以及一第二端，其中该第二N型晶体管的该控制端耦接至该第一控制节点，该第二N型晶体管的该第一端耦接至一第四节点，而该第二N型晶体管的该第二端耦接至该第二控制节点；以及

一第三N型晶体管，具有一控制端、一第一端，以及一第二端，其中该第三N型晶体管的该控制端用于接收该输出电位，该第三N型晶体管的该第一端耦接至该接地电位，而该第三N型晶体管的该第二端耦接至该第四节点。

9.如权利要求8所述的电源启动重置电路，其特征在于，当该第三N型晶体管不导通时，该磁滞控制电路界定出该第一临界电位以与该外部供应电位互相比较，而当该第三N型晶体管导通时，该磁滞控制电路界定出该第二临界电位以与该外部供应电位互相比较。

10.如权利要求5所述的电源启动重置电路，其特征在于，该第二电阻器耦接于该第一控制节点和一第四节点之间。

11.如权利要求10所述的电源启动重置电路，其特征在于，该磁滞控制电路更包括：

一第三电阻器，耦接于该第四节点和该接地电位之间；以及

一第二N型晶体管，具有一控制端、一第一端，以及一第二端，其中该第二N型晶体管的该控制端用于接收一反相输出电位，该第二N型晶体管的该第一端耦接至该接地电位，而该第二N型晶体管的该第二端耦接至该第四节点。

12.如权利要求11所述的电源启动重置电路，其特征在于，当该第二N型晶体管导通时，该磁滞控制电路界定出该第一临界电位以与该外部供应电位互相比较，而当该第二N型晶体管不导通时，该磁滞控制电路界定出该第二临界电位以与该外部供应电位互相比较。

Images