CN105097786A - 包括静电放电电路的半导体器件及其操作方法 - Google Patents

包括静电放电电路的半导体器件及其操作方法 Download PDF

Info

Publication number
CN105097786A
CN105097786A CN201510239430.3A CN201510239430A CN105097786A CN 105097786 A CN105097786 A CN 105097786A CN 201510239430 A CN201510239430 A CN 201510239430A CN 105097786 A CN105097786 A CN 105097786A
Authority
CN
China
Prior art keywords
pad
semiconductor device
driver
controlling signal
constructed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510239430.3A
Other languages
English (en)
Other versions
CN105097786B (zh
Inventor
高在赫
高民昌
金汉求
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN105097786A publication Critical patent/CN105097786A/zh
Application granted granted Critical
Publication of CN105097786B publication Critical patent/CN105097786B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
    • H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供了一种半导体器件以及一种操作半导体器件中的静电放电电路的方法。所述半导体器件包括：第一驱动器，其被构造为响应于驱动信号将焊盘的电压电平上拉至第一电源电压；第二驱动器，其被构造为响应于驱动信号将焊盘的电压电平下拉至第二电源电压；开关保护电阻器，其被构造为响应于开关控制信号改变焊盘与第二驱动器之间的电阻；以及静电放电检测器，其被构造为检测第一电源电压或第二电源电压的电压电平，并且产生开关控制信号。

Description

包括静电放电电路的半导体器件及其操作方法
相关申请的交叉引用
本申请要求于2014年5月14日提交的韩国专利申请No.10-2014-0057863的优先权，该申请的公开以引用方式全文并入本文中。
技术领域
本发明构思的示例性实施例涉及一种半导体器件，并且更具体地说，涉及一种包括静电放电电路的半导体器件及其操作方法。
背景技术
诸如移动装置的电子装置包括各种半导体集成电路。随着半导体集成电路的尺寸缩小，增强的静电放电保护对于半导体集成电路变得更加重要。例如，静电放电(ESD)电路用于保护半导体芯片或电路抵抗静电。ESD是指通过静电导致的放电现象。例如，由于静电，比电路的给定击穿电压更高的电压会施加在电路的分离部分之间。在这种情况下，会由于通过这种高静电电压导致的大电流而使电路坏掉。例如，在包括MOS(金属氧化物半导体)晶体管的半导体器件中，如果将高静电电压瞬时施加在连接至输入或输出电路的I/O焊盘，则MOS晶体管的栅极绝缘层会被高静电电压损坏或破坏。
发明内容
本发明构思的示例性实施例提供了一种静电放电电路，该静电放电电路被构造为保护内部电路抵抗静电放电并且满足时序需求，并且提供了一种包括这种静电放电电路的半导体器件。
根据本发明构思的示例性实施例，一种半导体器件可包括：第一驱动器，其被构造为响应于驱动信号将焊盘的电压电平上拉至第一电源电压；第二驱动器，其被构造为响应于驱动信号将焊盘的电压电平下拉至第二电源电压；开关保护电阻器，其被构造为响应于开关控制信号改变焊盘与第二驱动器之间的电阻；以及ESD检测器，其被构造为检测第一电源电压或第二电源电压的电压电平，并且产生开关控制信号。
根据本发明构思的示例性实施例，一种半导体器件可包括：驱动器，其被构造为根据驱动信号利用第一电源电压或第二电源电压驱动焊盘；开关保护电阻器，其被构造为在焊盘与驱动器之间形成电流通路，该电流通路根据开关控制信号形成为经过保护电阻器或将保护电阻器旁路；以及ESD检测器，其监视第一电源电压或第二电源电压，并产生开关控制信号，产生开关控制信号以当发生ESD事件时形成经过保护电阻器的电流通路。
根据本发明构思的示例性实施例，提供了一种操作半导体器件的静电放电电路的方法。该静电放电电路可包括焊盘和驱动焊盘的驱动器。该方法可包括以下步骤：检测半导体器件的电源电压的AC成分；处理AC成分以产生当AC成分升高超过特定电平时能够增大焊盘与驱动器之间的电阻的开关控制信号；以及根据开关控制信号执行开关操作以通过保护电阻器将焊盘连接至驱动器。
根据本发明构思的示例性实施例，一种半导体器件包括：驱动器，其被构造为根据驱动信号通过第一电源电压或第二电源电压驱动焊盘；开关保护电阻器，其被构造为根据开关控制信号在焊盘与驱动器之间形成第一电流通路和第二电流通路之一，其中第一电流通路经过保护电阻器，并且第二电流通路将保护电阻器旁路；以及静电放电(ESD)检测器，其被构造为监视第一电源电压或第二电源电压，并产生开关控制信号，其中响应于ESD事件的发生而形成第一电流通路。
根据本发明构思的示例性实施例，一种操作半导体器件中的静电放电(ESD)电路的方法包括步骤：检测半导体器件的电源电压的交流(AC)成分；处理AC成分以产生开关控制信号，所述开关控制信号导致ESD电路的焊盘与ESD电路的驱动器之间的电阻响应于AC成分高于参考值而增大；以及根据开关控制信号执行开关操作以通过包括保护电阻器的第一电流通路将焊盘连接至驱动器。
根据本发明构思的示例性实施例，一种操作半导体器件中的静电放电(ESD)电路的方法包括步骤：检测ESD事件的发生；产生控制设置在半导体器件中的开关保护电阻器的开关控制信号，其中开关控制信号指示是否检测到ESD事件的发生；响应于指示未检测到ESD事件的发生的开关控制信号，将开关保护电阻器中的开关晶体管导通，其中将开关晶体管导通在半导体器件的焊盘与半导体器件的驱动器之间建立第一电流通路，并且第一电流通路包括开关晶体管而不包括保护电阻器；以及响应于指示已检测到ESD事件的发生的开关控制信号，将开关保护电阻器中的开关晶体管截止，其中将开关晶体管截止在半导体器件的焊盘与半导体器件的驱动器之间建立第二电流通路，并且第二电流通路包括保护电阻器。
附图说明
通过参照附图详细描述本发明构思的示例性实施例，本发明构思的以上和其它特征将变得更加清楚，其中：
图1是示出根据本发明构思的示例性实施例的包括静电放电电路的半导体器件的框图；
图2是示出根据本发明构思的示例性实施例的图1的开关保护电阻器的示例的电路图；
图3是示出根据本发明构思的示例性实施例的图1的半导体器件的静电放电电路的电路图；
图4A和图4B分别是示出根据本发明构思的示例性实施例的图3的第一驱动器和第二驱动器的示例的电路图；
图5是示出根据本发明构思的示例性实施例的图3的半导体器件在正常操作和ESD导致的异常操作下的电流通路的示例的电路图；
图6A和图6B分别是示出根据本发明构思的示例性实施例的图5的电路在正常模式和ESD导致的异常模式下操作的电源电压和节点电压的电压电平的时间变化的时序图；
图7是示出根据本发明构思的示例性实施例的静电放电电路的电路图；
图8是示出根据本发明构思的示例性实施例的静电放电电路的电路图；
图9A和图9B是示出根据本发明构思的示例性实施例的图8的静电放电电路的操作的时序图；
图10是示出根据本发明构思的示例性实施例的静电放电电路的电路图；
图11是示出根据本发明构思的示例性实施例的图10的第二驱动器的I-V特征的曲线图；
图12是示出根据本发明构思的示例性实施例的半导体器件的示意性构造的框图；
图13是示出应用了本发明构思的示例性实施例的显示装置的框图；以及
图14是示出应用了本发明构思的示例性实施例的存储器装置的示例的框图。
具体实施方式
下文中将参照附图更加完全地描述本发明构思的示例性实施例。在整个附图中，相同的附图标记可指示相同的元件。在附图中，为了清楚起见，会夸大层和区的尺寸和相对尺寸。
应该理解，虽然本文中可使用术语例如“第一”、“第二”、“第三”等来描述多个元件、组件、区、层和/或部分，但是这些元件、组件、区、层和/或部分不应被这些术语限制。这些术语仅用于将一个元件、组件、区、层或部分与另一区、层或部分区分开。因此，下面讨论的第一元件、第一组件、第一区、第一层或第一部分可被称作第二元件、第二组件、第二区、第二层或第二部分，而没有脱离本发明构思的教导。
为了方便描述，本文中可使用诸如“在……下方”、“在……下方”、“在……之下”、“下”、“在……下”、“在……之上”、“上”等的空间相对术语，以描述附图中所示的一个元件或特征与另一个(一些)元件或特征的关系。
本文所用的术语仅是为了描述特定实施例，并且不旨在限制本发明构思。如本文所用的那样，单数形式“一个”、“一”也旨在包括复数形式,除非上下文清楚地指明不是这样。
应该理解，当一个元件或层被称作“位于”另一元件或层“上”、“连接至”、“结合至”或“邻近于”另一元件或层时，所述一个元件或层可直接位于另一元件或层上、连接至、结合至或邻近于另一元件或层，或者可存在中间元件或层。
这里，如本领域普通技术人员所理解的那样，当将两个或更多个元件或值描述为彼此基本相同时，应该理解，所述元件或值彼此相同，彼此难以区分，或彼此可区分但功能彼此相同。
图1是示出根据本发明构思的示例性实施例的包括静电放电电路的半导体器件的框图。参照图1，半导体器件100可包括被构造为将驱动信号传递至焊盘Pad的驱动器110和115、开关保护电阻器120、ESD(静电放电)检测器130、箝位电路140和内部电路150。这里，开关保护电阻器120、ESD检测器130、箝位电路140和二极管D1和D2可构成静电放电电路的至少一部分。
焊盘Pad可连接至驱动器110和115、开关保护电阻器120和二极管D1和D2。第一二极管D1可连接在焊盘Pad与向其施加第一电源电压VDD1的第一电源线之间。第二二极管D2可连接在焊盘Pad与向其施加第二电源电压VDD2的第二电源线之间。在示例性实施例中，第一电源电压VDD1可为正电压，并且第一二极管D1可处于正向偏压状态，而第二电源电压VDD2可为地电压或负电压，并且第二二极管D2可处于反向偏压状态。
在大量正电荷被供应至焊盘Pad的情况下，第一二极管D1可处于正向偏压状态，从而允许正电荷传输至第一电源线。因此，正电荷可经诸如(例如)箝位电路140的静电放电电路被放电至第二电源线。在大量负电荷被供应至焊盘Pad的情况下，第二二极管D2可处于正向偏压状态，从而允许保护内部电路150抵抗静电事件。
驱动器110和115可被构造为响应于驱动信号DRV将焊盘Pad的电压电平上拉或下拉。驱动器110和115中的每一个的结构可根据经焊盘Pad发送数据的方式而变化。例如，在半导体器件100中，可基于单级信令(例如，CMOS信号)或差分信令(例如，低电压差分信令(LVDS))发送信号数据，并且驱动器110和115中的每一个可被构造为具有对其适用的结构。
在近期的用于驱动高分辨率移动显示器的显示驱动器IC(DDI)中，对于低信号电平和高噪声容限的需求增大。例如，期望的是，DDI被构造为以相对低的电压和改进的显示特征来执行信号传输。因此，为了提高发送的信号的可靠性，可严密控制与信号的时序条件关联的转换速率需求。也就是说，可严密控制与焊盘Pad的终端阻抗关联的技术需求。
开关保护电阻器120可设置在焊盘Pad与第二驱动器115之间。开关保护电阻器120可改变由开关控制信号RSW调整的电阻特性。开关保护电阻器120可包括开关元件和保护电阻器Rp。例如，开关元件可包括与保护电阻器Rp并联连接的高电压晶体管。下文中，开关元件可被称作“开关晶体管”。下面的描述将参照示出的开关晶体管MN_S是NMOS(n沟道金属氧化物半导体)晶体管的示例。然而，开关晶体管不限于此。例如，在示例性实施例中，开关晶体管MN_S可为PMOS(p沟道金属氧化物半导体)晶体管，或者可包括能够用作开关元件的至少一个装置。
保护电阻器Rp可被构造为当发生ESD事件时控制朝着第二驱动器115流动的电流的量。例如，保护电阻器Rp可限制流入第二驱动器115的NMOS晶体管的电流的量。可以考虑第二驱动器115的电流或电压的极限或耐受电平来确定保护电阻器Rp的电阻等级。
ESD检测器130可被构造为检测将通过焊盘Pad发送的ESD事件并产生用于控制开关保护电阻器120的开关控制信号RSW。在正常操作下，ESD检测器130可被构造为将开关保护电阻器120的开关晶体管MN_S导通。也就是说，当不存在ESD事件时，可在开关保护电阻器120中建立包括开关晶体管MN_S并且将保护电阻器Rp旁路的电流通路。相反，当发生ESD事件时，第一电源线的电势会通过提供至焊盘Pad的大量电荷而升高，并且ESD检测器130会检测到第一电源线的这种电势升高。此外，ESD检测器130可被构造为当第一电源线的电势升高超出参考电压值时将开关保护电阻器120的开关晶体管MN_S截止。也就是说，如果发生ESD事件，则开关晶体管MN_S响应于从ESD检测器130接收的开关控制信号RSW而截止，因此，焊盘Pad和第二驱动器115通过保护电阻器Rp彼此连接。例如，ESD检测器130可产生开关控制信号RSW，使其具有能够响应于第一电源线(或者第二电源线)的电压高于参考电压值而将开关晶体管MN_S截止的电压电平(例如，第一电压电平)。此外，ESD检测器130可产生开关控制信号RSW，使其具有能够响应于第一电源线(或者第二电源线)的电压低于参考电压值而将开关晶体管MN_S导通的电压电平(例如，第二电压电平)。
箝位电路140可被构造为检测可由ESD事件导致的第一电源线的电源电压VDD1和第二电源线的电源电压VDD2的异常变化，并且可产生或移除放电路径。例如，在电源电压VDD1和VDD2中的至少一个异常地增大或减小的情况下，箝位电路140可将设置在第一电源线和第二电源线之间的开关导通。也就是说，箝位电路140可提供能够将可施加至内部电路150的电击旁路的电路径，因此保护内部电路150免于ESD事件或电击。
内部电路150可被构造为执行半导体器件100的内部操作，并因此产生内部数据或处理从半导体器件100以外的装置发送的外部数据。例如，内部电路150可产生用于将数据发送至半导体器件100以外的装置的驱动信号DRV。为了便于解释，这里省略了对内部电路150的结构和功能的详细描述。
在半导体器件100中使用开关保护电阻器120允许有效地保护连接至焊盘Pad的第二驱动器115。在正常操作中，开关晶体管MN_S用作将焊盘Pad连接至第二电源线并且将保护电阻器Rp旁路的电流通路。相反，当发生ESD事件时，开关晶体管MN_S可被截止并且焊盘Pad和第二驱动器115可通过保护电阻器Rp彼此连接。因此，流入第二驱动器115的电流的量可被限制，并且可提供针对第二驱动器115的改进的保护功能。
另外，可通过将保护电阻器Rp旁路的电流通路执行正常操作，因此，可防止整体终端电阻被保护电阻器Rp的电阻影响。结果，就ESD保护效率而言，保护电阻器Rp的电阻可增大至足够高的等级。
图2是示出根据本发明构思的示例性实施例的图1的开关保护电阻器的示例的电路图。参照图2，开关保护电阻器120'可包括晶体管MN_S、第一保护电阻器Rp_0和第二保护电阻器Rp_1。第二保护电阻器Rp_1连接至焊盘Pad，并且第一保护电阻器Rp_0连接在第二保护电阻器Rp_1与第二驱动器115之间。
第一保护电阻器Rp_0可被构造为具有允许改进的正常操作的电阻。例如，当图1的半导体器件100正常操作时，开关控制信号RSW可被激活，因此，开关晶体管MN_S可被导通。结果，焊盘Pad与第二驱动器115之间的电流通路可具有通过第一保护电阻器Rp_0的电阻给定的电阻。在示例性实施例中，第一保护电阻器Rp_0可被构造为具有允许改进第二驱动器115的正常操作的电阻。可替换地，第一保护电阻器Rp_0可被设置为具有允许焊盘Pad的终端电阻增大的电阻。用于调整其终端电阻的额外电路也可连接至焊盘Pad。在这种情况下，第一保护电阻器Rp_0和额外电路可按照其合成电阻具有用于实现改进的驱动条件的等级的方式来构造。
当发生ESD事件时，可通过开关控制信号RSW使开关晶体管MN_S截止。第一保护电阻器Rp_0和第二保护电阻器Rp_1可形成将焊盘Pad与第二驱动器115串联的电流通路。结果，可显著减小由ESD事件导致的从焊盘Pad流至第二驱动器115的电流的量。在示例性实施例中，在半导体器件100正常操作的情况下，可不考虑第二保护电阻器Rp_1的电阻。因此，可以考虑针对第二驱动器115的ESD保护的效率来设置第二保护电阻器Rp_1的电阻。
开关晶体管MN_S可响应于开关控制信号RSW选择第二保护电阻器Rp_1或将第二保护电阻器Rp_1旁路。例如，在正常操作中，开关控制信号RSW可用于将开关晶体管MN_S导通，并且因此将焊盘Pad连接至具有(例如，通过第一保护电阻器Rp_0)增大的电阻的第二驱动器115。相反，当存在ESD事件时，开关控制信号RSW可用于将开关晶体管MN_S截止，因此将焊盘Pad连接至具有合成电阻为Rp_0+Rp_1的第二驱动器115。
应该理解，开关保护电阻器120的结构不限于图2所示的示出的电路图的结构。例如，开关保护电阻器120可被构造为包括具有可由开关控制信号RSW改变的电阻的可变电阻器件。也就是说，开关保护电阻器120可按照以下方式构造：其电阻响应于开关控制信号RSW在从约0Ω至足够高以保护第二驱动器115的等级的范围内选择性地改变。
图3是示出根据本发明构思的示例性实施例的图1的半导体器件的静电放电电路的电路图。参照图3，半导体器件200可包括驱动器210和215、开关保护电阻器220和ESD检测器230。驱动器210和215可被构造为将驱动信号传递至焊盘Pad。焊盘Pad和二极管D1和D2可被构造为具有与以上参照图1描述的那些特征相同的特征，因此，将省略其详细描述。
驱动器210和215中的每一个可按照高电压晶体管的形式设置，并且可用于响应于驱动信号DRV将焊盘Pad的电压电平上拉或下拉。第一驱动器210可响应于驱动信号DRV将焊盘Pad的电压电平上拉至第一电源电压VDD1。例如，第一驱动器210可为PMOS晶体管MP1。第二驱动器215可响应于驱动信号DRV将焊盘Pad的电压电平下拉至第二电源电压VDD2。例如，第二驱动器215可为NMOS晶体管MN1。然而，第一驱动器210和第二驱动器215的类型不限于此。
开关保护电阻器220可设置在焊盘Pad与第二驱动器215之间。开关保护电阻器220可包括保护电阻器Rp和与保护电阻器Rp并联连接的高电压晶体管(例如，NMOS晶体管)。下面的描述将参照开关晶体管MN_S是NMOS晶体管的示例。然而，开关晶体管不限于此。例如，在示例性实施例中，开关晶体管MN_S可为PMOS晶体管，或者可包括能够用作开关元件的至少一个装置。
保护电阻器Rp可被构造为当发生ESD事件时控制流入第二驱动器215的电流的量。例如，保护电阻器Rp可限制流入第二驱动器215的NMOS晶体管MN1的电流的量。可以考虑第二驱动器215的电流或电压的极限或耐受电平来确定保护电阻器Rp的电阻等级。
ESD检测器230可被构造为检测将通过焊盘Pad发送的ESD事件并产生用于控制开关保护电阻器220的开关控制信号RSW。ESD检测器230可包括RC电路(电阻器-电容器电路)(其包括第一电阻器R1和第一电容器C1)、PMOS晶体管MP3和第二电阻器R2，并且可被构造为在从第一电源电压VDD1的上升时刻延迟的时刻产生检测信号/RSW。另外，ESD检测器230还可包括晶体管MP2和MN2，其用作变换器或者被构造为使检测信号/RSW变换并且因此产生开关控制信号RSW。
ESD检测器230可被构造为检测第一电源电压VDD1的异常上升并且基于这种检测将开关晶体管MN_S截止。ESD检测器230的RC电路可包括彼此串联的第一电阻器R1和第一电容器C1。在第一电源电压VDD1的电势突然升高的情况下，该RC电路可被构造为在时间常数τ(例如，τ＝R1×C1)规定的时间过去之后将电势提供至PMOS晶体管MP3的栅电极。也就是说，该RC电路可用作使电势的突然升高减慢的低通滤波器。
在正常操作中，ESD检测器230可产生可用于将开关晶体管MN_S导通的开关控制信号RSW。在按照直流(DC)的形式提供第一电源电压VDD1的情况下，第一电容器C1可基本处于断开模式。因此，PMOS晶体管MP3可保持在截止状态。结果，PMOS晶体管MP3的漏极节点可具有低电压电平，其被用作检测信号/RSW。电平相对较高的开关控制信号RSW可为检测信号/RSW的变换后的信号，并且可被施加至开关晶体管MN_S。因此，开关晶体管MN_S可保持在导通状态。
即使第一电源电压VDD1的电势通过ESD事件而突然升高，PMOS晶体管MP3也可在初始持续时间期间保持在导通状态。如果其栅极的电势高于特定电平，则PMOS晶体管MP3可被截止，因此，检测信号/RSW可减小为约0V或地电压。
如上所述，在检测信号/RSW的升高期间，变换的开关控制信号RSW可在一段时间保持在地电压。此时，开关晶体管MN_S可被截止，并且焊盘Pad和第二驱动器215可通过保护电阻器Rp彼此连接。也就是说，当发生ESD事件并且第一电源电压VDD1突然升高时，开关晶体管MN_S可被截止，从而限制突然流入第二驱动器215的电流的量。将参照图5、图6A和图6B描述ESD检测器230和开关晶体管MN_S的详细操作。
根据本发明构思的示例性实施例，ESD检测器230的使用允许产生开关控制信号RSW，这样，可将开关晶体管MN_S截止由RC电路导致的延迟时间。因此，即使在伴随着第一电源电压VDD1的突然升高的ESD事件的初始阶段，第二驱动器215也可被保护电阻器Rp有效地保护。RC电路可将第一电源电压VDD1的AC成分延迟特定的持续时间，并且ESD检测器230的PMOS晶体管MP3和变换器可被构造为允许开关控制信号RSW具有能够将开关晶体管MN_S截止特定的持续时间的电压电平。
图4A和图4B分别是示出根据本发明构思的示例性实施例的图3的第一驱动器210和第二驱动器215的示例的电路图。
参照图4A，第一驱动器210'可包括在漏极节点与源极节点之间串联的多个PMOS晶体管MP1_1至MP1_i。多个PMOS晶体管MP1_1至MP1_i中的每一个的栅极可连接至驱动信号DRV。第一驱动器210'的使用可允许控制被输出至焊盘Pad的上拉电压的电平。如图所示，第一驱动器210'可包括至少两个PMOS晶体管。
参照图4B，第二驱动器215'可包括在漏极节点与源极节点之间串联的多个NMOS晶体管MN1_1至MN1_j。可通过驱动信号DRV控制多个NMOS晶体管MN1_1至MN1_j中的每一个的栅极。如图所示，第二驱动器215'可包括至少两个NMOS晶体管。
在示例性实施例中，可按照高电压晶体管的形式设置第一驱动器210'和第二驱动器215'的晶体管(例如，PMOS晶体管MP1_1至MP1_i和NMOS晶体管MN1_1至MN1_j)。
图5是示出根据本发明构思的示例性实施例的图3的半导体器件在正常操作和ESD导致的异常操作下的电流通路的示例的电路图。参照图5，在正常操作中，焊盘Pad可经开关晶体管MN_S连接至第二驱动器215的NMOS晶体管MN1。当发生ESD事件时，焊盘Pad可经保护电阻器Rp连接至第二驱动器215的NMOS晶体管MN1。
例如，电源电压VDD1和VDD2在正常操作中可具有恒定电平。因此，由于通过驱动器210和215来确定焊盘Pad的电势，因此焊盘Pad可具有低于第一电源电压VDD1且高于第二电源电压VDD2的电压电平。在该条件下，经焊盘Pad设置在第一电源线与第二电源线之间的二极管D1和D2可处于反向偏压条件。
在上述针对正常操作的条件下，ESD检测器230可输出高电平的开关控制信号RSW。例如，包括第一电阻器R1和第一电容器C1的RC电路可连接至第一电源电压VDD1，因此，第一节点N1可与第一电源电压VDD1处于相同电平。这是因为在DC偏压状态下，第一电容器C1可基本处于断开模式。因此，PMOS晶体管MP3可保持在截止状态。结果，用作PMOS晶体管MP3的漏极区的第二节点N2可与第二电源电压VDD2具有基本相同的电平。
PMOS晶体管MP2和NMOS晶体管MN2可构成变换第二节点N2的逻辑电平的变换器电路。变换后的逻辑电平可被输出作为开关控制信号RSW。因此，在正常操作期间，开关控制信号RSW可保持在高电平。
由于开关控制信号RSW处于高电平，因此开关晶体管MN_S可处于导通状态。因此，在正常操作期间激活的电流通路形成为经过开关晶体管MN_S但不经过保护电阻器Rp。也就是说，在正常操作期间，在焊盘Pad与第二驱动器215之间可几乎没有电阻。图5中的附图标记①示出了在正常操作期间激活的电流通路。
相反，如果发生ESD事件(例如，作为通过焊盘Pad供应的电荷的结果)，则焊盘Pad可具有高于第一电源电压VDD1的电势。因此，第一二极管D1可被导通并且电荷可从焊盘Pad流入第一电源线。图5中的附图标记②示出了通过ESD事件导致的这种电流。结果，第一电源电压VDD1可具有突然升高的电平。
当第一电源电压VDD1的电势通过ESD事件突然升高时，可从ESD检测器230输出低电平的开关控制信号RSW。例如，ESD检测器230可被构造为检测第一电源电压VDD1的突然升高并且将开关晶体管MN_S截止一段时间，如以下更详细的描述。
当发生ESD事件时，第一电源电压VDD1会按照激增的方式升高。由于存在包括第一电阻器R1和第一电容器C1的RC电路，因此在特定的时间(例如，由时间常数τ规定)过去之后，第一节点N1的电压会设置在第一电源电压VDD1。也就是说，第一节点N1的电压会在特定的时间期间保持在低电平，然后会升高。当第一节点N1的电压处于低电平时，PMOS晶体管MP3可保持在导通状态。
当PMOS晶体管MP3导通时，第二节点N2的电压可升高至高电平。在第二节点N2的高电压电平期间，开关控制信号RSW可保持在低电平。也就是说，在发生ESD事件之后的特定的时间期间，开关控制信号RSW可保持在低电平，这会导致将开关晶体管MN_S截止并在焊盘Pad与第二驱动器215之间形成经过保护电阻器Rp的电流通路。因此，可防止ESD导致的电流流入第二驱动器215或NMOS晶体管MN1中。图5中的附图标记③示出了流过保护电阻器Rp的ESD导致的电流。
图6A和图6B分别是示出根据本发明构思的示例性实施例的图5的电路在正常模式和ESD导致的异常模式下操作的电源电压和节点电压的电压电平的时间变化的时序图。
参照图6A，在正常操作中，第一电源电压VDD1可处于恒定电平VDD_max。因此，由于存在包括第一电阻器R1和第一电容器C1的RC电路，所以第一节点N1的电压可处于与第一电源电压VDD1的电平基本相同的电平(例如，VDD_max)。这是因为在DC偏压状态下，第一电容器C1可基本处于断开模式。因此，PMOS晶体管MP3可保持在截止状态。结果，用作PMOS晶体管MP3的漏极区的第二节点N2可具有与第二电源电压VDD2基本相同的电压电平(例如，VDD_min)。
由于存在包括PMOS晶体管MP2和NMOS晶体管MN2的变换器电路，因此可变换第二节点N2的逻辑电平，并且输出作为开关控制信号RSW。因此，在正常操作中，开关控制信号RSW可具有通过从第一电源线的电压中减去PMOS晶体管MP2的漏极区与源极区之间的压降(ΔV)获得的电压(例如，VDD_max-ΔV)。由于该压降小到可忽略，因此开关晶体管MN_S可保持在导通状态。
下文中，将参照图6B描述当发生ESD事件时执行的图5的静电放电电路的操作。
在当前示例中，假设在时刻T0，通过焊盘Pad将大量电荷供应至半导体器件。然后，设置在焊盘Pad与第一电源线之间的第一二极管D1会导通以使第一电源线的电势突然升高。例如，如图6B的时序图所示，第一电源线的电势会从第一电源电压VDD1升高。尽管第一电源电压VDD1升高，但第一节点N1的电势会在从T0过去了特定的时间的时刻T2开始升高。这是因为，由于存在包括第一电阻器R1和第一电容器C1的RC电路，第一节点N1的电压在特定的时间(例如，通过时间常数τ规定)过去之后会设置在第一电源电压VDD1。也就是说，在特定的时间或时间常数τ期间，第一节点N1的电压会保持在低电平，然后会升高。因此，在从时刻T0至时刻T2的时间段期间，PMOS晶体管MP3可保持在导通状态。因此，第二节点N2的电势的升高可始于时刻T0。然而，在从T0过去一段时间到时刻T1之后，第二节点N2的电势可升高至能够使变换器电路的PMOS晶体管MP2截止的高电平(例如，高于V2)。然后，在从T0至T1的时间段期间，PMOS晶体管MP3和MP2可处于导通状态，结果，开关晶体管MN_S可处于导通状态。然而，在从T0至T1的这种过渡时间段期间会不足以设置开关控制信号RSW，并且在这种情况下，开关晶体管MN_S可保持在截止状态。可根据RC电路的时间常数调整这种操作条件。
在时刻T1，第二节点N2的电压可升高至能够将PMOS晶体管MP2截止的电平。也就是说，PMOS晶体管MP2可被截止，因此，开关控制信号RSW可保持在低电平。在从时刻T0过去一段时间到时刻T3之前，开关控制信号RSW可处于低电平。在从T1至T3的时间段期间，开关晶体管MN_S还可保持在截止状态。在从T1至T3的时间段期间，保护电阻器Rp可连接在焊盘Pad与第二驱动器215之间。结果，可限制通过焊盘Pad突然流入第二驱动器215的电流的量。也就是说，可激活对于第二驱动器215或NMOS晶体管MN1的保护。
在时刻T2之后，第一节点N1的电势可升高。例如，在时刻T3，第一节点N1的电势可达到能够将PMOS晶体管MP3截止的电平V1。在示例性实施例中，电压电平V1和V2可基本相同或彼此不同。如果PMOS晶体管MP3截止，则第二节点N2的电势可降至地。因此，开关控制信号RSW的电压电平可升高，并且可导通开关晶体管MN_S。从此时开始，可激活诸如图1的箝位电路140的保护装置，并且从焊盘Pad供应的电荷可开始放电。
图7是示出根据本发明构思的示例性实施例的静电放电电路的电路图。参照图7，包括在半导体器件300中的静电放电电路可包括与图3的组件和构造基本相同的组件和构造，不同的是静电放电电路和开关保护电阻器的位置不同。例如，如图7所示，静电放电电路可包括设置在焊盘Pad与驱动器310和315之间的开关保护电阻器320。保护电阻器Rp可连接在焊盘Pad与由第一驱动器310的PMOS晶体管MP1和第二驱动器315的NMOS晶体管MN1共享的公共漏极之间。
在正常操作中，可按照开关控制信号RSW处于高电平的方式来构造ESD检测器330。ESD检测器330可与图3的ESD检测器230按照相同的方式操作。例如，在正常操作中，开关晶体管MN_S可被导通。相反，如果发生ESD事件，则开关晶体管MN_S可被截止。在这种情况下，保护电阻器Rp可用作焊盘Pad与第二驱动器315之间的电流通路，从而当焊盘Pad具有突然升高的电势时限制流入第二驱动器315的电流的量。
图8是示出根据本发明构思的示例性实施例的静电放电电路的电路图。参照图8，包括在半导体器件400中的静电放电电路可包括ESD检测器430，其包括RC电路。静电放电电路400还可包括驱动器410和415、开关保护电阻器420、焊盘Pad和二极管D1和D2，它们可按照与图3的那些基本相同的方式构造。为了方便描述，本文省略它们的详细描述。
在ESD检测器430中，RC电路可用作高通滤波器。例如，RC电路可包括：第一电阻器R1，其连接至施加有第二电源电压VDD2的第二电源线；以及第一电容器C1，其连接至施加有第一电源电压VDD1的第一电源线。在这种情况下，如果第一电源电压VDD1具有AC(交流)成分，则这种AC成分可经第一电容器C1被提供至第三节点N3。也就是说，在ESD检测器430中，可将第一电源电压VDD1的AC成分发送至第三节点N3，并且可将其用于控制NMOS晶体管MN3。高通滤波器可响应于第一电源电压VDD1的AC成分产生开关控制信号RSW。另外，高通滤波器可响应于第一电源电压VDD1的直流(DC)成分产生开关控制信号RSW。
在正常操作中，第三节点N3的电压可保持在通过第二电源电压VDD2规定的低电平。这是因为，作为存在第一电容器C1的结果，在正常操作中，具有恒定电平的第一电源电压VDD1没有施加至第三节点N3。因此，在正常操作期间，NMOS晶体管MN3可保持在截止状态。结果，开关控制信号RSW可具有高电平，并且可传输自第一电源电压VDD1并通过第二电阻器R2降低。在正常操作期间，开关晶体管MN_S可保持在导通状态。因此，在正常操作期间，保护电阻器Rp不用作电流通路。也就是说，在正常操作期间，焊盘Pad和第二驱动器415可彼此连接而不经过电阻器。
相反，当发生ESD事件时，ESD检测器430可检测第一电源电压VDD1的突然升高并从第一电源电压VDD1中过滤AC成分，并且可由经过滤的第一电源电压VDD1导通NMOS晶体管MN3。如果NMOS晶体管MN3被导通，则开关控制信号RSW可具有通过第二电源电压VDD2规定的低电压电平，因此，开关晶体管MN_S可被截止。也就是说，当发生ESD事件时，焊盘Pad和第二驱动器415可通过经保护电阻器Rp的电流通路彼此连接。
根据本发明构思的示例性实施例，ESD检测器430可被构造为包括高通滤波器或用作高通滤波器。例如，作为第一电源电压VDD1的电平突然增大的结果，开关控制信号RSW可具有低电压电平，因此，开关晶体管MN_S可被截止。因此，当发生ESD事件时，可防止流动通过焊盘Pad的大量电荷损坏第二驱动器415。
图9A和图9B是示出根据本发明构思的示例性实施例的图8的静电放电电路的操作的时序图。图9A是示出静电放电电路在正常操作中的各个节点的电压的时序图，并且图9B是示出当发生ESD事件时的电源电压和节点电压的时序图。
参照图9A，在正常操作中，第一电源电压VDD1可处于恒定电平VDD_max。第三节点N3可保持在通过第二电源电压VDD2规定的电平(例如，VDD_min)。因此，由于第三节点N3的电压电平相对低，NMOS晶体管MN3可被截止，因此，可通过第一电源线的电压确定开关控制信号RSW的电势。在半导体器件在这种条件下正常操作的情况下，开关晶体管MN_S可保持在导通状态。
下文中，将参照图9B描述当发生ESD事件时执行的图8的静电放电电路的操作。
在大量电荷在时刻T0通过焊盘Pad供应至半导体器件中的情况下，设置在焊盘Pad与第一电源线之间的第一二极管D1可被导通，并且第一电源线的电势可突然升高。例如，如图9B的时序图所示，第一电源线的电势可从第一电源电压VDD1增大。尽管第一电源电压VDD1升高，但第三节点N3的电势会在从T0过去了特定的时间时的时刻T1开始升高。这是因为，由于存在包括第一电阻器R1和第一电容器C1的RC电路，第三节点N3的电压在特定的时间(例如，通过时间常数τ规定)过去之后会设置在第一电源电压VDD1。也就是说，在特定的时间或时间常数τ期间，第三节点N3的电压可保持在低电平，随后其可升高。
因此，在从T0至T1的时间段期间，NMOS晶体管MN3可保持在截止状态，并且开关控制信号RSW可升高至通过第一电源电压VDD1的升高的电平规定的高电平。也就是说，在从T0至T1的时间段期间，开关晶体管MN_S可处于导通状态。
在时刻T1，第三节点N3的电压电平可开始升高，以导通NMOS晶体管MN3。如果NMOS晶体管MN3被导通(例如，从T1至T2)，则开关晶体管MN_S可被截止(例如，从T1至T2)，因此，焊盘Pad可通过经保护电阻器Rp的电流通路连接至第二驱动器415。结果，可限制通过焊盘Pad突然流入第二驱动器415的电流的量。也就是说，可激活对于第二驱动器415或NMOS晶体管MN1的保护。
图10是示出根据本发明构思的示例性实施例的静电放电电路的电路图。参照图10，包括在半导体器件500中的静电放电电路可被构造为具有与图8的组件和构造基本相同的组件和构造，不同的是，静电放电电路和开关保护电阻器的位置不同。例如，如图10所示，包括在半导体器件500中的静电放电电路可包括设置在焊盘Pad与驱动器510和515之间的开关保护电阻器520。
在正常操作中，ESD检测器530可被构造为使得开关控制信号RSW具有高电平。ESD检测器530可按照与图8的ESD检测器430基本相同的方式操作。例如，在正常操作中，开关晶体管MN_S可被导通。相反，如果发生ESD事件，则开关晶体管MN_S可被截止。在这种情况下，保护电阻器Rp可用作焊盘Pad与第二驱动器515之间的电流通路，从而当焊盘Pad具有突然升高的电势时限制流入第二驱动器515中的电流的量。
图11是示出根据本发明构思的示例性实施例的图10的第二驱动器的I-V特征的曲线图。参照图11，如果将ESD电压施加至焊盘Pad，则第二驱动器515的NMOS晶体管MN1会表现出清楚的回跳特性。因此，在不提供保护电阻器的情况下，这种ESD事件会导致NMOS晶体管MN1退化或破损。
例如，如果不存在保护电阻器，则通过焊盘Pad施加至NMOS晶体管MN1的ESD电压会导致NMOS晶体管MN1的漏极节点与源极节点之间的电压V和电流I二者增大。然而，如果NMOS晶体管MN1的漏极-源极电压V达到触发电压VT，则电流I会稍稍增大，并且电压V会减小。这种现象被称作“回跳”。然后，如图11的曲线C1所示，漏极-源极电压V可减小至保持电压VH，此时电流I通过闩锁现象突然增大。这里，如果施加至焊盘Pad的ESD电压高于保持电压VH，则NMOS晶体管MN1会被突然增大的电流损坏。
然而，根据本发明构思的示例性实施例，具有相对高的电阻的保护电阻器Rp可设置在焊盘Pad与NMOS晶体管MN1的漏极节点之间。由于存在保护电阻器Rp，因此当发生ESD事件时，施加至NMOS晶体管MN1的电压的电压电平可降低。此外，通过NMOS晶体管MN1的沟道区的电流的量可减小。曲线C2示出了通过利用根据本发明构思的示例性实施例的保护电阻器Rp减小的电流。
图12是示出根据本发明构思的示例性实施例的半导体器件的示意性构造的框图。参照图12，半导体器件1000可包括输出焊盘Pad、二极管D1和D2、静电放电电路1200和内部电路1100。二极管D1和D2和静电放电电路1200可被构造为释放ESD电流。包括在半导体器件1000中的组件可为以上根据本发明构思的示例性实施例描述的组件。
在正常操作中，内部电路1100可输出用于将输出焊盘Pad上拉或下拉的驱动信号DRV。这里，静电放电电路1200可包括被构造为响应于驱动信号DRV将焊盘Pad上拉或下拉的驱动器。
静电放电电路1200可包括检测ESD事件的ESD检测器1220和开关保护电阻器1240。开关保护电阻器1240可包括开关元件和保护电阻器Rp。可由ESD检测器1220控制开关保护电阻器1240，以使得焊盘Pad经过保护电阻器Rp或不经过保护电阻器Rp连接至驱动器。ESD检测器1220可检测第一电源电压VDD1或第二电源电压VDD2的电压电平，并且基于检测结果控制开关保护电阻器1240。例如，在正常操作中，可按照在焊盘Pad与驱动器之间形成将保护电阻器Rp旁路的电流通路的方式控制开关保护电阻器1240。相反，当发生ESD事件时，可控制开关保护电阻器1240以使得在焊盘Pad与驱动器之间形成经过保护电阻器Rp的电流通路。
图13是示出应用了本发明构思的示例性实施例的显示装置的框图。参照图13，显示装置2000可包括显示驱动IC2100和显示面板2200。
显示驱动IC2100可被构造为基于在其中发送的图像数据IMGData产生用于驱动显示面板2200的栅极驱动器或源极驱动器的驱动信号。例如，由于对大尺寸、高清晰度和高分辨率的显示器(例如，在移动装置中)的需求增大，会引发关于显示面板的驱动信号的时序条件的复杂问题。例如，由于用于转换速率的严格的技术需求，会引发关于调整输出焊盘的终端阻抗的困难。此外，由于针对用于驱动显示面板2200的栅极驱动器的栅极驱动信号GDRV使用了高电压，因此可针对用于上拉或下拉输出焊盘的驱动器使用高电压晶体管。在这种情况下，在不包括根据本发明构思的示例性实施例的保护电阻器的比较例中，作为ESD事件的结果，会损坏显示装置。
根据本发明构思的示例性实施例，显示驱动IC2100可包括ESD检测器2120和开关保护电阻器2140。例如，ESD检测器2120可为以上根据本发明构思的示例性实施例描述的ESD检测器。在正常操作中，可通过ESD检测器2120控制开关保护电阻器2140以使得焊盘与驱动器之间的电阻为约0欧姆。此外，当发生ESD事件时，可通过ESD检测器2120控制开关保护电阻器2140，以使得焊盘与驱动器通过保护电阻器Rp彼此连接。因此，在正常操作中，不需要考虑保护电阻器Rp的电阻，因此，可将保护电阻器Rp的电阻设为将ESD保护能力最大化。此外，在正常操作期间，可最小化焊盘的终端阻抗，从而导致显示驱动IC2100能够输出可靠性更高的栅极驱动信号GDRV。
图14是示出应用了本发明构思的示例性实施例的存储器装置的示例的框图。参照图14，存储器装置3000可包括存储器控制器3100、存储器装置3300和用作信号线的通道3210、3220和3330。
存储器控制器3100可响应于来自主机Host的读/写需求控制存储器装置3300的读操作或写操作。存储器控制器3100可被构造为利用选通信号(DQS信号)与存储器装置3300高速地交换数据。
存储器装置3300可包括至少一个易失性或非易失性存储器芯片。存储器装置3300可与存储器控制器3100交换DQS信号和输入/输出数据(I/OData)。可经至少一个DQS通道3220在存储器装置3300与存储器控制器3100之间交换DQS信号，并且可经数据通道3330在存储器装置3300与存储器控制器3100之间交换I/OData。DQS信号可用于在确定I/OData的逻辑值时提供参考点。在高速数据交换操作中，可通过DQS信号提供用于确定I/OData的精确参考点。
在根据本发明构思的示例性实施例的存储器装置3000中，DQS信号可用于高速地执行数据交换操作。此外，可减小存储器控制器3100的输出焊盘的电阻。
根据本发明构思的示例性实施例的存储器控制器3100可包括ESD检测器3120和开关保护电阻器3140。ESD检测器3120和开关保护电阻器3140可为上述根据本发明构思的示例性实施例的ESD检测器和开关保护电阻器。在正常操作中，可通过ESD检测器3120控制开关保护电阻器3140，以使得焊盘与驱动器之间的电阻为约0欧姆。此外，当发生ESD事件时，可通过ESD检测器3120控制开关保护电阻器3140，以使得焊盘与驱动器通过保护电阻器Rp彼此连接。因此，在正常操作中，不需要考虑保护电阻器Rp的电阻，因此，可将保护电阻器Rp的电阻设为将ESD保护能力最大化。此外，在正常操作中，焊盘的终端阻抗可被最小化，从而导致存储器控制器3100能够输出可靠性更高的信号。
通过利用根据本发明构思的示例性实施例的包括ESD检测器3120和开关保护电阻器3140的存储器控制器3100，可在可靠性提高的情况下将信号加载至通道3210、3220和3330。因此，可满足数据传输所需的时序条件(例如，转换速率)。
上述根据本发明构思的示例性实施例描述的操作ESD电路的方法可包括：检测包括ESD电路的半导体器件的电源电压的AC成分；处理AC成分以产生开关控制信号，所述开关控制信号导致ESD电路的焊盘与ESD电路的驱动器之间的电阻响应于AC成分高于参考值而增大；以及根据开关控制信号执行开关操作，以将焊盘通过包括保护电阻器的第一电流通路连接至驱动器。响应于AC成分低于参考值，焊盘与驱动器可通过不包括保护电阻器的第二电流通路彼此连接。
可利用各种类型的封装中的任一种对根据本发明构思的示例性实施例的半导体器件或存储器系统进行封装。例如，可利用以下方法封装根据本发明构思的示例性实施例的半导体器件，所述方法诸如PoP(层叠封装)、球栅阵列(BGA)、芯片级封装(CSP)、塑料引线芯片载体(PLCC)、塑料双列直插式封装(PDIP)、华夫组件芯片、华夫形式芯片、板上芯片(COB)、陶瓷双列直插式封装(CERDIP)、塑料公制四方扁平封装(MQFP)、薄型四方扁平封装(TQFP)、小外形集成电路(SOIC)、收缩型小外形封装(SSOP)、薄型小外形封装(TSOP)、系统级封装(SIP)、多芯片封装(MCP)、晶圆级制造封装(WFP)、晶圆级处理层叠封装(WSP)等。
根据本发明构思的示例性实施例，静电放电(ESD)电路被构造为用作用于保护驱动电路抵抗ESD事件的电阻器，并且具有能够符合不存在ESD事件时用于正常操作的时间需求的电阻等级。因此，包括ESD电路的半导体器件可具有高质量的ESD保护特征，并且有效地满足用于处理信号的定时需求。此外，可利用增大的设计裕量或增大的自由度来制造或选择ESD保护电路的保护电阻器等级。
虽然已经参照本发明构思的示例性实施例具体示出和描述了本发明构思，但是本领域普通技术人员应该理解，在不脱离由权利要求限定的本发明构思的精神和范围的情况下，可在其中作出各种形式和细节上的改变。

Claims (25)

1.一种半导体器件，包括：
第一驱动器，其被构造为响应于驱动信号将焊盘的电压电平上拉至第一电源电压；
第二驱动器，其被构造为响应于所述驱动信号将所述焊盘的电压电平下拉至第二电源电压；
开关保护电阻器，其被构造为响应于开关控制信号改变所述焊盘与所述第二驱动器之间的电阻；以及
静电放电检测器，其被构造为检测所述第一电源电压或所述第二电源电压的电压电平，并且产生所述开关控制信号。
2.根据权利要求1所述的半导体器件，其中，所述开关保护电阻器包括：
保护电阻器，其连接在所述焊盘与所述第二驱动器之间；以及
开关晶体管，其与所述保护电阻器并联连接，并且根据所述开关控制信号形成将所述保护电阻器旁路的电流通路。
3.根据权利要求2所述的半导体器件，其中，所述开关晶体管包括NMOS晶体管。
4.根据权利要求2所述的半导体器件，其中，所述静电放电检测器被构造为产生具有第一电压电平的开关控制信号，所述第一电平电压导致所述开关晶体管响应于第一电源电压高于参考电压值而截止。
5.根据权利要求4所述的半导体器件，其中，所述静电放电检测器被构造为产生具有第二电压电平的开关控制信号，所述第二电平电压导致开关晶体管响应于第一电源电压低于参考电压值而导通。
6.根据权利要求2所述的半导体器件，其中，所述静电放电检测器包括高通滤波器，所述高通滤波器被构造为响应于所述第一电源电压的交流成分产生所述开关控制信号。
7.根据权利要求6所述的半导体器件，其中，所述静电放电检测器包括：
电阻器-电容器电路，其被构造为允许所述第一电源电压的交流成分通过；以及
NMOS晶体管，其被构造为允许所述开关控制信号根据所述交流成分的电平而具有第一电压电平和第二电压电平之一。
8.根据权利要求2所述的半导体器件，其中，所述静电放电检测器包括低通滤波器，其被构造为响应于所述第一电源电压的直流成分产生所述开关控制信号。
9.根据权利要求8所述的半导体器件，其中，所述静电放电检测器包括：
电阻器-电容器电路，其被构造为将所述第一电源电压的交流成分延迟特定持续时间；以及
PMOS晶体管和变换器，它们被构造为使具有导致所述开关晶体管截止所述特定持续时间的电压电平的开关控制信号通过。
10.根据权利要求1所述的半导体器件，其中，所述第一驱动器包括至少一个PMOS晶体管，其被构造为响应于所述驱动信号将所述焊盘的电压电平上拉至所述第一电源电压，并且
所述第二驱动器包括至少一个NMOS晶体管，其被构造为响应于所述驱动信号将所述焊盘的电压电平下拉至所述第二电源电压。
11.根据权利要求1所述的半导体器件，其中，所述开关保护电阻器包括：
保护电阻器，其连接在所述焊盘与由所述第一驱动器的PMOS晶体管和所述第二驱动器的NMOS晶体管共享的公共漏极之间；以及
开关晶体管，其与所述保护电阻器并联连接，并且根据所述开关控制信号形成将所述保护电阻器旁路的电流通路。
12.根据权利要求1所述的半导体器件，其中，所述开关保护电阻器包括：
第一保护电阻器，其连接至所述焊盘；
第二保护电阻器，其连接在所述第一保护电阻器与所述第一驱动器之间；以及
开关晶体管，其与所述第一保护电阻器并联连接，并且根据所述开关控制信号形成将所述第一保护电阻器旁路的电流通路。
13.根据权利要求1所述的半导体器件，其中，所述开关保护电阻器被构造为改变由所述开关控制信号调整的电阻特性。
14.一种半导体器件，包括：
驱动器，其被构造为根据驱动信号利用第一电源电压或第二电源电压驱动焊盘；
开关保护电阻器，其被构造为根据开关控制信号在所述焊盘与所述驱动器之间形成第一电流通路和第二电流通路之一，
其中，所述第一电流通路经过保护电阻器，并且所述第二电流通路将所述保护电阻器旁路；以及
静电放电检测器，其被构造为监视所述第一电源电压或所述第二电源电压，并产生所述开关控制信号，
其中，响应于静电放电事件的发生而形成所述第一电流通路。
15.根据权利要求14所述的半导体器件，其中，响应于所述第一电源电压或所述第二电源电压低于参考电压值而形成所述第二电流通路。
16.根据权利要求14所述的半导体器件，其中，所述开关保护电阻器包括：
保护电阻器，其连接在所述焊盘与所述驱动器之间；以及
开关晶体管，其与所述保护电阻器并联连接并形成所述第二电流通路。
17.根据权利要求14所述的半导体器件，其中，所述驱动器包括：
NMOS晶体管，其被构造为响应于所述驱动信号将所述焊盘的电压电平下拉至所述第二电源电压。
18.根据权利要求14所述的半导体器件，其中，所述静电放电检测器包括：
高通滤波器，其被构造为过滤所述第一电源电压的交流成分，并将所得的过滤后的交流成分提供至所述开关控制信号。
19.根据权利要求14所述的半导体器件，其中，所述静电放电检测器包括：
低通滤波器，其被构造为过滤所述第一电源电压的直流成分，变换所得的过滤后的直流成分，并且将所得的变换的直流成分提供至所述开关控制信号。
20.根据权利要求14所述的半导体器件，其中，所述第二电源电压是地或负电压。
21.一种操作半导体器件中的静电放电电路的方法，包括步骤：
检测所述半导体器件的电源电压的交流成分；
处理交流成分以产生开关控制信号，所述开关控制信号导致所述静电放电电路的焊盘与所述静电放电电路的驱动器之间的电阻响应于交流成分高于参考值而增大；以及
根据所述开关控制信号执行开关操作以通过包括保护电阻器的第一电流通路将所述焊盘连接至所述驱动器。
22.根据权利要求21所述的方法，其中，所述焊盘和所述驱动器响应于交流成分低于所述参考值而通过第二电流通路彼此连接，所述第二电流通路不包括所述保护电阻器。
23.根据权利要求21所述的方法，其中，所述驱动器包括NMOS晶体管。
24.一种操作半导体器件中的静电放电电路的方法，包括步骤：
检测静电放电事件的发生；
产生控制设置在所述半导体器件中的开关保护电阻器的开关控制信号，其中开关控制信号指示是否检测到静电放电事件的发生；
响应于指示未检测到静电放电事件的发生的开关控制信号，将所述开关保护电阻器中的开关晶体管导通，其中，将所述开关晶体管导通在所述半导体器件的焊盘与所述半导体器件的驱动器之间建立了第一电流通路，并且所述第一电流通路包括所述开关晶体管而不包括所述保护电阻器；以及
响应于指示已检测到静电放电事件的发生的开关控制信号，将所述开关保护电阻器中的所述开关晶体管截止，其中，将所述开关晶体管截止在所述半导体器件的焊盘与所述半导体器件的驱动器之间建立了第二电流通路，并且所述第二电流通路包括所述保护电阻器。
25.根据权利要求24所述的方法，其中，所述保护电阻器连接在所述焊盘与所述驱动器之间，并且所述开关晶体管与所述保护电阻器并联连接。
CN201510239430.3A 2014-05-14 2015-05-12 包括静电放电电路的半导体器件及其操作方法 Active CN105097786B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020140057863A KR102140734B1 (ko) 2014-05-14 2014-05-14 정전 보호 회로를 포함하는 반도체 장치 및 그것의 동작 방법
KR10-2014-0057863 2014-05-14

Publications (2)

Publication Number Publication Date
CN105097786A true CN105097786A (zh) 2015-11-25
CN105097786B CN105097786B (zh) 2019-05-28

Family

ID=54539297

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510239430.3A Active CN105097786B (zh) 2014-05-14 2015-05-12 包括静电放电电路的半导体器件及其操作方法

Country Status (5)

Country Link
US (1) US9875975B2 (zh)
JP (1) JP6712121B2 (zh)
KR (1) KR102140734B1 (zh)
CN (1) CN105097786B (zh)
TW (1) TWI681602B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107039961A (zh) * 2016-02-04 2017-08-11 上海新微技术研发中心有限公司 一种能工作于高电源电压下的静电释放电路和电路单元
CN109672159A (zh) * 2017-10-13 2019-04-23 台湾积体电路制造股份有限公司 静电放电保护的电路、系统及方法
CN110136580A (zh) * 2018-02-08 2019-08-16 三星显示有限公司 显示装置
CN110995239A (zh) * 2019-10-25 2020-04-10 芯创智（北京）微电子有限公司 一种带阻抗匹配的驱动电路以及工作方法
CN113629049A (zh) * 2020-07-22 2021-11-09 台湾积体电路制造股份有限公司 静电放电器件及其操作方法
CN114374196A (zh) * 2021-12-24 2022-04-19 芯耀辉科技有限公司 静电防护钳位电路、接口模块及电子设备
WO2023077625A1 (zh) * 2021-11-04 2023-05-11 长鑫存储技术有限公司 芯片的静电保护电路

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI526696B (zh) * 2014-05-22 2016-03-21 聯詠科技股份有限公司 影像顯示系統及其顯示驅動模組
US10332871B2 (en) * 2016-03-18 2019-06-25 Intel IP Corporation Area-efficient and robust electrostatic discharge circuit
US10298010B2 (en) * 2016-03-31 2019-05-21 Qualcomm Incorporated Electrostatic discharge (ESD) isolated input/output (I/O) circuits
US10867989B2 (en) * 2018-07-30 2020-12-15 Vanguard International Semiconductor Corporation Driving circuit having electrostatic discharge protection
TWI677151B (zh) * 2018-12-10 2019-11-11 瑞昱半導體股份有限公司 用於接收器之靜電放電防護的方法、以及接收器
TWI739629B (zh) * 2019-11-01 2021-09-11 立積電子股份有限公司 具有靜電放電保護機制的積體電路
US11705725B2 (en) 2019-11-01 2023-07-18 Richwave Technology Corp. Integrated circuit with electrostatic discharge protection
CN111739458B (zh) * 2020-07-22 2022-09-06 昆山国显光电有限公司 驱动电路和显示驱动芯片
US11967363B2 (en) * 2020-11-25 2024-04-23 Ap Memory Technology Corporation Display controller having a surge protection unit and display system thereof
TWI792767B (zh) * 2021-12-14 2023-02-11 瑞昱半導體股份有限公司 具有穩定放電機制的靜電防護電路
US11955796B2 (en) * 2022-04-29 2024-04-09 Apple Inc. Electrostatic discharge network for driver gate protection
US11837866B1 (en) * 2022-06-30 2023-12-05 Halo Microelectronics International ESD protection apparatus and control method
US11923764B1 (en) * 2022-08-10 2024-03-05 Texas Instruments Incorporated Electrostatic discharge circuit for switching mode power supply

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6356102B1 (en) * 1998-11-13 2002-03-12 Integrated Device Technology, Inc. Integrated circuit output buffers having control circuits therein that utilize output signal feedback to control pull-up and pull-down time intervals
CN1614778A (zh) * 2003-11-07 2005-05-11 株式会社东芝 具有保护电路的半导体器件
CN1674275A (zh) * 2004-03-25 2005-09-28 株式会社东芝 具有将可控硅用作保护元件的静电保护电路的半导体装置
CN1866521A (zh) * 2005-05-18 2006-11-22 英飞凌科技股份公司 电子电路、电子电路装置和制造电子电路的方法
US20080192390A1 (en) * 2007-02-09 2008-08-14 Nec Electronics Corporation Semiconductor device including protection circuit and switch circuit and its testing method
CN102082146A (zh) * 2009-12-01 2011-06-01 三洋电机株式会社 半导体装置
US20140035657A1 (en) * 2012-08-02 2014-02-06 Vishay-Siliconix Preventing reverse conduction

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5218222A (en) 1992-09-16 1993-06-08 Micron Semiconductor, Inc. Output ESD protection circuit
KR100200303B1 (ko) 1995-12-29 1999-06-15 김영환 반도체 장치용 정전기 방지회로 및 그 제조방법
JP2000260948A (ja) 1999-03-12 2000-09-22 Toshiba Corp 半導体装置
JP4515822B2 (ja) * 2004-05-25 2010-08-04 株式会社東芝 静電保護回路及びこれを用いた半導体集積回路装置
US7859804B1 (en) 2007-08-09 2010-12-28 Altera Corporation ESD protection structure
KR100898584B1 (ko) 2007-09-10 2009-05-20 주식회사 하이닉스반도체 정전기 방전 회로
JP5232444B2 (ja) 2007-11-12 2013-07-10 ルネサスエレクトロニクス株式会社 半導体集積回路
JP2009187997A (ja) 2008-02-04 2009-08-20 Oki Semiconductor Co Ltd 半導体集積回路
KR100967107B1 (ko) 2008-12-15 2010-07-05 주식회사 하이닉스반도체 데이타 출력 드라이버 손상을 방지하는 정전기 방전 보호회로
KR20120020230A (ko) 2010-08-27 2012-03-08 주식회사 하이닉스반도체 반도체 장치의 정전기 방전 보호회로
KR20120039192A (ko) 2010-10-15 2012-04-25 에스케이하이닉스 주식회사 반도체 장치
KR101239102B1 (ko) 2011-02-16 2013-03-06 주식회사 동부하이텍 Ｅｓｄ보호 회로
TW201316007A (zh) 2011-10-03 2013-04-16 Fitipower Integrated Tech Inc 靜電偵測電路
US9130562B2 (en) * 2013-03-13 2015-09-08 Alpha And Omega Semiconductor Incorporated Active ESD protection circuit

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6356102B1 (en) * 1998-11-13 2002-03-12 Integrated Device Technology, Inc. Integrated circuit output buffers having control circuits therein that utilize output signal feedback to control pull-up and pull-down time intervals
CN1614778A (zh) * 2003-11-07 2005-05-11 株式会社东芝 具有保护电路的半导体器件
CN1674275A (zh) * 2004-03-25 2005-09-28 株式会社东芝 具有将可控硅用作保护元件的静电保护电路的半导体装置
CN1866521A (zh) * 2005-05-18 2006-11-22 英飞凌科技股份公司 电子电路、电子电路装置和制造电子电路的方法
US20080192390A1 (en) * 2007-02-09 2008-08-14 Nec Electronics Corporation Semiconductor device including protection circuit and switch circuit and its testing method
CN102082146A (zh) * 2009-12-01 2011-06-01 三洋电机株式会社 半导体装置
US20140035657A1 (en) * 2012-08-02 2014-02-06 Vishay-Siliconix Preventing reverse conduction

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107039961A (zh) * 2016-02-04 2017-08-11 上海新微技术研发中心有限公司 一种能工作于高电源电压下的静电释放电路和电路单元
CN109672159A (zh) * 2017-10-13 2019-04-23 台湾积体电路制造股份有限公司 静电放电保护的电路、系统及方法
CN109672159B (zh) * 2017-10-13 2020-06-12 台湾积体电路制造股份有限公司 静电放电保护的电路、系统及方法
CN110136580A (zh) * 2018-02-08 2019-08-16 三星显示有限公司 显示装置
CN110136580B (zh) * 2018-02-08 2022-08-09 三星显示有限公司 显示装置
CN110995239A (zh) * 2019-10-25 2020-04-10 芯创智（北京）微电子有限公司 一种带阻抗匹配的驱动电路以及工作方法
CN113629049A (zh) * 2020-07-22 2021-11-09 台湾积体电路制造股份有限公司 静电放电器件及其操作方法
CN113629049B (zh) * 2020-07-22 2024-03-22 台湾积体电路制造股份有限公司 静电放电器件及其操作方法
WO2023077625A1 (zh) * 2021-11-04 2023-05-11 长鑫存储技术有限公司 芯片的静电保护电路
CN114374196A (zh) * 2021-12-24 2022-04-19 芯耀辉科技有限公司 静电防护钳位电路、接口模块及电子设备

Also Published As

Publication number Publication date
CN105097786B (zh) 2019-05-28
JP2015220757A (ja) 2015-12-07
US9875975B2 (en) 2018-01-23
US20150333508A1 (en) 2015-11-19
JP6712121B2 (ja) 2020-06-17
KR20150131451A (ko) 2015-11-25
KR102140734B1 (ko) 2020-08-04
TWI681602B (zh) 2020-01-01
TW201607197A (zh) 2016-02-16

Similar Documents

Publication Publication Date Title
CN105097786A (zh) 包括静电放电电路的半导体器件及其操作方法
CN104051453B (zh) 有源esd保护电路
KR102310121B1 (ko) Esd 보호 기능을 갖는 집적 회로와 이를 포함하는 전자 시스템
US9252765B2 (en) N-well switching circuit
TWI762955B (zh) 耦接至輸入輸出襯墊的電路以及防止突波的方法
CN105895629B (zh) 采用栅极浮置方案的esd保护系统及其控制电路
US20150043113A1 (en) Esd clamp circuit
TWI731663B (zh) 緩衝系統、緩衝電路及其操作方法
US9712167B2 (en) Threshold voltage dependent power-gate driver
CN107240913A (zh) 静电放电保护
JP4873504B2 (ja) 半導体集積回路装置
TWI631785B (zh) 具有靜電放電保護功能之輸出電路
US7564665B2 (en) Pad ESD spreading technique
US11223350B2 (en) Glitch preventing input/output circuits
US20130077196A1 (en) ESD Robust Level Shifter
KR101052075B1 (ko) 반도체 장치
CN107342280B (zh) 具有静电放电保护功能的输出电路
KR101231125B1 (ko) Cmos 트랜지스터의 pmos 트랜지스터 게이트 전압 제어 회로
CN106874231A (zh) 一种总线保持器及电子装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant