CN107240913A - 静电放电保护 - Google Patents
静电放电保护 Download PDFInfo
- Publication number
- CN107240913A CN107240913A CN201710194817.0A CN201710194817A CN107240913A CN 107240913 A CN107240913 A CN 107240913A CN 201710194817 A CN201710194817 A CN 201710194817A CN 107240913 A CN107240913 A CN 107240913A
- Authority
- CN
- China
- Prior art keywords
- voltage
- circuit
- node
- current path
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 claims abstract description 23
- 230000004044 response Effects 0.000 claims description 24
- 230000005611 electricity Effects 0.000 claims description 14
- 238000001514 detection method Methods 0.000 claims description 4
- 230000009467 reduction Effects 0.000 claims description 2
- 230000008569 process Effects 0.000 description 5
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 230000003068 static effect Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 230000009849 deactivation Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000000926 neurological effect Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- APTZNLHMIGJTEW-UHFFFAOYSA-N pyraflufen-ethyl Chemical compound C1=C(Cl)C(OCC(=O)OCC)=CC(C=2C(=C(OC(F)F)N(C)N=2)Cl)=C1F APTZNLHMIGJTEW-UHFFFAOYSA-N 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
- H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
- H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
- H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H11/00—Emergency protective circuit arrangements for preventing the switching-on in case an undesired electric working condition might result
- H02H11/006—Emergency protective circuit arrangements for preventing the switching-on in case an undesired electric working condition might result in case of too high or too low voltage
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Integrated Circuits (AREA)
- Emergency Protection Circuit Devices (AREA)
Abstract
本发明公开关于电压浪涌保护的电路和方法。在实例实施例中,设备包括开关电路,所述开关电路被配置成在第一模式中启用第一节点与第二节点之间的电流路径且在第二模式中停用所述电流路径。偏压电路,其被配置成在浪涌保护模式中,通过对所述控制节点的电压加偏压来防止所述第一节点处的电压浪涌启用到所述第二节点的所述电流路径。
Description
技术领域
本发明涉及静电放电电路。
背景技术
各种实施例的方面是针对为电子电路提供静电放电保护。静电放电(ESD)可由电的突然流动导致,这种情况在当不同电压电势的结构变得足够接近,以使得结构之间的介质击穿且促使转移能量时出现。不同电压电势可(例如)通过一个结构(例如,电缆)之间的静电聚集而形成。当从连接到装置的电缆转移电荷时,出现一种被称作电缆放电事件或浪涌事件的ESD。举例来说,当静态充电到不同电位的电缆连接到装置时,可出现浪涌事件。当这种情况发生时,由于电压电势减小,因此电荷转移到装置中或从装置中转移出来。ESD事件可通过其连接器接口损害集成电路(IC)。对于多种应用,这些和其它问题给ESD保护的实施效率带来挑战。
发明内容
各种实例实施例是针对(例如)上文阐述的问题和/或从以下关于电子电路的公开内容中可显而易见的其它问题。在某些实例实施例中,本发明的方面涉及用于防止电子装置中电压浪涌的电路和的方法。
在某些实施例中,设备包括开关电路,所述开关电路被配置成在第一模式(例如,充电模式)中启用第一节点与第二节点之间的电流路径且在第二模式(例如,浪涌保护模式)中停用电流路径。设备另外包括偏压电路,所述偏压电路被配置成在第二模式中通过对控制节点的电压加偏压来防止第一节点处的电压浪涌启用到第二节点的电流路径。
在较具体实例实施例中,开关电路被配置成响应于与第一节点的电压相关的控制节点的电压超出阈值电压而在第一模式中操作且响应于与第一节点的电压相关的控制节点的电压低于阈值电压而在浪涌保护模式中操作。在浪涌保护模式中,开关电路被配置和布置成停用,以防止第一节点处的电压浪涌到达第二节点。然而,第一节点处的负浪涌可使第一节点与控制节点之间的电压差升高到阈值电压以上且由此导致开关电路启用电流路径。偏压电路被配置成通过对控制节点加偏压以减小控制节点的电压来防止第一节点处的负浪涌启用到第二节点的电流路径。
在另一实例实施例中,提供一种用于提供第一节点和第二节点之间浪涌保护的方法。在第一模式中,启用第一节点与第二节点之间的电流路径。通过将在电流路径中电连接的开关电路的控制节点设定到第一电压来启用电流路径。在第二模式中,通过将控制节点设定到第二电压来停用电流路径。在第二模式中响应于第一节点处的电压浪涌,通过对控制节点的电压加偏压来防止开关电路启用电流路径。
以上论述/概述并不旨在描述本发明的每个实施例或每个实施方案。以下图式和详细描述还举例说明了各种实施例。
附图说明
考虑以下详细描述结合附图可以更全面地理解各种实例实施例,在附图中:
图1描绘根据本发明的实施例用于防止浪涌事件的实例电路的方块图;
图2描绘根据本发明的实施例用于防止浪涌事件的实例过程的流程图;且
图3描绘根据本发明的实施例用于防止浪涌事件的实例电路的电路图。
虽然本文中所论述的各种实施例能够经受各种修改和替代形式,但在图式中已借助于例子示出了实施例的方面,且将详细描述实施例的方面。然而,应理解,并不意图将本发明限制于所描述的特定实施例。相反,意图涵盖落入本发明的范围内的包括权利要求书中限定的方面的所有修改、等效物和替代物。另外,术语“例子”,如所使用的,在本申请案通篇中仅借助于说明,且不加限制。
具体实施方式
本发明的方面被认为适用于各种不同类型的涉及电子电路的设备、系统和方法。在某些实施方案中,已示出本发明的方面当用于电子电路的浪涌保护的上下文中时是有益的。可经由使用示例性上下文的非限制性例子的以下论述来理解各个方面,但不必限于此。
公开用于防止正浪涌事件和/或负浪涌事件的方法和电路。在某些实施例中,浪涌保护电路包括开关电路,所述开关电路被配置成在第一模式(例如,充电模式)中启用第一节点与第二节点之间的电流路径且在第二模式(例如,浪涌保护模式)中停用电流路径。在某些实施例中,开关电路容易响应于第一节点处出现的浪涌事件而在第二模式中无意地启用电流路径。浪涌保护电路包括偏压电路,所述偏压电路被配置成(例如)通过对开关电路中节点的电压加偏压来减小开关电路对浪涌事件的易感性。
对于一些应用,此些电路和方法被用来保护电路系统免受正浪涌事件和/或负浪涌事件的影响。在正电压浪涌中,可将节点的电压转变到电路的操作电压区间(例如,大于供应电压)以上。在负电压浪涌中,可将节点的电压转变到集成电路的操作电压区间(例如,低于接地电压)以下。某些应用可(例如)通过使用包括芯片上ESD保护电路和/或外部瞬态电压抑制二极管的前端电路来防止正浪涌事件。然而,防止负浪涌事件可能较困难,在负浪涌事件中,电流/电压脉冲可从IC的一个触摸接脚进入且从IC的另一接脚离开。受益于本发明的方面的某些应用减小了对此些负浪涌事件的易感性。
如说明性例子,开关电路可包括必需在第二模式中关断以确保正确操作的N型金属氧化物半导体场效应晶体管(NMOS)晶体管。NMOS晶体管可具有电连接到节点的源极,在所述节点处存在电压浪涌。如果电压浪涌为正,那么源电压上升且栅-源电压降低。结果,栅-源电压保持低于阈值电压且NMOS晶体管保持关断状态。然而,如果电压浪涌为负,那么源电压降低且栅-源电压升高。如果栅-源电压变得大于阈值电压,那么NMOS晶体管将接通且浪涌可在第一节点与第二节点之间转移。
在各种实施例中,偏压电路被配置成防止浪涌事件扰乱开关电路的正确操作。举例来说,继续使用上文NMOS例子,偏压电路可被配置成当负浪涌出现时对NMOS晶体管的栅极加偏压,以确保栅-源电压保持在阈值电压以下。以这种方式,开关电路可防止负浪涌在第一节点与第二节点之间转移。
因此,在以下描述中,阐述各种具体细节以描述本文呈现的具体例子。然而,本领域的技术人员应显而易见,可在没有下文给出的所有具体细节的情况下实践一个或多个其它例子和/或这些例子的变化。在其它情况下,未详细地描述众所周知的特征以免混淆本文中的例子的描述。为了便于示出,可在不同图式中使用相同参考标号以指代相同元件或相同元件的额外例子。同样,尽管可在一些情况下在个别图式或实施例中描述方面和特征,但应了解来自一个图式的特征可与另一个图式或实施例的特征组合,即使不将所述组合明确地示出或明确地描述为组合。
在不同实施例中,可使用各种电路实施开关电路和偏压电路。(例如)可使用包括但不限于双极结型晶体管(BJT)、结型场效应晶体管(JFET)和/或金属氧化物半导体场效应晶体管MOSFET的各种类型晶体管技术实施电路。为便于说明,主要论述关于MOSFET的例子,但不限于此。
所公开的电路和方法可适用于各种应用,以防止电压浪涌。举例来说,浪涌保护电路可被配置成防止当电力电缆(例如,USB电力线)或信号线最初连接到装置时出现的电压浪涌。举例来说,当最初连接USB电缆时,浪涌保护电路可用于将连接到第一节点的USB电力线接口与连接到装置电池的第二节点隔离。在电缆已连接且任何浪涌已释放之后,浪涌保护电路可提供从电力线接口到用于充电的电池的电流路径。如另一例子,当最初连接数据信号线时,浪涌保护电路可用于将装置的电路与装置的数据信号线接口(例如,耳机插口)隔离。另外或替代地,浪涌保护电路可被配置用于防止操作期间在连接电缆上(例如)由静电、短路电路或雷击产生的电压浪涌。为便于说明,在防止当电力电缆连接到装置的节点时产生的电压浪涌的上下文中,对例子进行主要论述。
现转而参看图式,图1示出具有在第一节点130与第二节点140之间连接的开关电路的集成电路(IC)100。在这个例子中,开关电路120被配置成响应于被提供到控制节点(Ctrl)的模式选择信号指示第一模式(例如,充电/电力模式)而启用第一节点130与第二节点140之间的电流路径且响应于模式选择信号指示第二模式(例如,浪涌保护模式)而停用电流路径。
如先前所描述,开关电路120可易受一种类型的浪涌事件(例如,正电压浪涌或负电压浪涌)影响。举例来说,当负电压浪涌出现时,开关电路120可能无法保持电流路径停用,且由此可使电流从节点140流动到节点130。当开关电路在第二模式中操作时,偏压电路110被配置成防止第一节点处的电压浪涌启用电流路径。举例来说,如果开关电路120易受负电压浪涌影响,那么偏压电路110可被配置成响应于检测到第一节点130处的负浪涌事件而对开关电路120的控制节点Ctrl加偏压。偏压电路110可基于比较第一节点130的电压与参考电压(例如,GND)而检测到负浪涌事件。相反,如果开关电路120易受正电压浪涌影响,那么偏压电路110可被配置成响应于检测到第一节点130处的正浪涌事件而对开关电路120的控制节点Ctrl加偏压。偏压电路110可基于比较第一节点130的电压与参考电压(例如,Vdd)而检测到正浪涌事件。
在较具体实例实施例中,开关电路120被配置成基于将控制节点Ctrl与第一节点130之间的电压差与阈值电压比较而启用/停用第一节点130与第二节点140之间的电流路径。举例来说,开关电路120可包括晶体管,所述晶体管具有电连接到控制节点的栅极和电连接到第一节点130的源极或漏极。由第一节点处的浪涌事件诱发的电压改变可转变晶体管的源极或漏极的电压且由此改变与晶体管的源极/漏极的电压相关的栅极的电压。偏压电路110可被配置成对控制节点的电压加偏压,以防止源极与栅极之间的电压差超出阈值电压,在所述阈值电压下晶体管开始传输电流。以这种方式,防止浪涌事件使晶体管接通且启用第一节点130与第二节点140之间的电流路径。
图2描绘根据本发明的实施例用于防止浪涌事件的实例过程的流程图。当开始过程时,过程最初是针对决策框202。如果选择信号在决策框202处指示充电模式,那么在框204处通过将控制节点(例如,开关电路120的控制节点)的电压设定为第一值而启用电流路径。或者,如果或当设定选择信号以在决策框202处指示浪涌保护模式时,那么在框206处通过将控制节点的电压设定为第二值而停用电流路径。当模式选择电路指示浪涌保护模式时,过程的方向为从决策框208到决策框210。如果决策框210存在浪涌,那么(例如,通过偏压电路110)在框212处对控制节点加偏压,以防止电流路径被启用。当浪涌不再存在时,过程回到决策框208。或者,如果或当选择信号设定成充电模式时,那么在框204处通过将控制节点的电压设定为第一值而启用电流路径。以这种方式继续过程,直到装置重设或断电。
如先前所论述,可使用各种电路布置来实施浪涌保护电路的开关电路和偏压电路。图3描绘根据本发明的实施例用于防止IC 300上浪涌事件的实例电路配置的电路图。电路布置包括参照图1中的第一节点130、第二节点140、偏压电路110和开关电路120所描述进行配置和布置的第一节点340、第二节点350、偏压电路320和开关电路330。开关电路330包括被布置成响应于模式选择信号而提供第一节点340与第二节点350之间的电流路径的一定数目的晶体管332和晶体管334。
在这个例子中,开关电路330包括在第一节点340与第二节点350之间串联连接在一起的两个NMOS晶体管332和NMOS晶体管334。然而,实施例不限于此。举例来说,开关电路330可适于通过使用在第一节点340与第二节点350之间连接的单一晶体管或通过使用在第一节点与第二节点之间串联连接的三个或多于三个晶体管来提供电流路径。使用多个串联连接的方式减小了电流路径的亚阈值漏电流。通常,当串联连接的晶体管的数目增加时,亚阈值漏电流以指数速率减小。在一些实例实施方案的测试中,确定串联连接的两个25mOhmNMOS晶体管以展现足够用于许多应用的近似0.1mA的亚阈值漏电。
NMOS晶体管332和NMOS晶体管334中的每一个均具有被连接以接收模式选择信号的栅极。在这个例子中,IC 300包括驱动器电路310,所述驱动器电路310被配置成将模式选择信号提供到开关电路330的晶体管332和晶体管334的栅极。在这个例子中,驱动器电路310包括分别用于晶体管332和晶体管334中每一个的驱动器子电路312和驱动器子电路314。
当在高电压(例如,逻辑1)下设定模式选择信号时,开关电路在第一模式(例如,充电模式)中操作,NMOS晶体管332和NMOS晶体管334接通,且电流路径启用。相反,当模式选择信号设定为低值(例如,逻辑0)时,开关电路在第二模式(例如,浪涌保护模式)中操作,其中晶体管332和晶体管334关断且电流路径停用。开关电路可在第二模式中操作,以防止(例如)当电力电缆或数据电缆最初连接到节点340时节点340处出现的浪涌事件转移到节点350。
在这个例子中,开关电路330当在第二模式中操作时防止正浪涌事件。当正浪涌事件出现在节点340处时,晶体管332的源电压升高,由此降低晶体管332的栅-源电压。结果,栅-源电压保持低于阈值电压且NMOS晶体管保持关断状态。正浪涌事件的浪涌电流可由可连接到节点340的一个或多个额外电路(图3中未示出)旁通,所述一个或多个额外电路包括(例如)芯片上ESD保护电路和/或外部瞬态电压抑制二极管。相反,当电压浪涌为负时,源电压降低且栅-源电压升高。如果栅-源电压变得大于阈值电压,那么NMOS晶体管将接通且使电压浪涌转移到晶体管334。负浪涌可类似地促使晶体管334接通且使浪涌转移到节点350。
偏压电路320被配置成对开关电路的控制节点加偏压,以防止当节点340处出现负电压浪涌时,晶体管332接通。在这个例子中,偏压电路320包括在晶体管332的栅极与节点340之间的电流路径中连接的NMOS晶体管322。偏压电路320包括将晶体管322的栅极连接到驱动器电路310的电阻器324。偏压电路320还包括将晶体管322的源极连接到节点340的电阻器324。晶体管322的栅极连接到IC的较低操作电压(例如,Gnd)。在正常操作期间,晶体管322关断,这是因为晶体管322的栅电压连接到Gnd。当节点340处出现负电压浪涌时,晶体管322的源电压被拉引远低于Gnd。当栅-源电压超出晶体管322的阈值电压时,晶体管322接通且提供从晶体管332的栅极到节点340的电流路径。当使用晶体管322时,电阻324和326形成电阻电桥。遍及电阻器324的电压降将晶体管332的栅电压拉引到足以防止晶体管332接通的低电压。以这种方式,开关电路能够防止负浪涌从节点340转移到节点350。
遍及电阻器324的电压降取决于与电阻器326的电阻相关的电阻器324的电阻。在一些实施例中,可选择电阻器以具有足以使电压遍及电阻器324下降以消耗IC(例如,Vdd-Gnd)的整体操作电压区间的电阻率值。作为一个考量,应指出如果电阻器324的电阻过高,那么驱动器310将模式选择信号提供到晶体管332的能力可能受到不利影响。一些实例电路的模拟和测试以示出4kOhm电阻器324和20Ohm电阻器326提供遍及电阻器324的充足电压降,且在正常操作期间不会对性能产生不利影响。
图3中的电路布置已示出在许多电子电路的典型操作电压区间的外部成功地防止两个负浪涌的转移。举例来说,开关电路和偏压电路的实例实施方案的模拟和测试已示出阻断根据国际电工委员会(IEC)61000-4-5标准产生的+/-20V浪涌。
在不同应用中,可控制模式选择信号以于不同时期在充电模式与浪涌保护模式之间切换,以防浪涌事件。在一些实施例中,(例如)通过逻辑电路调整模式选择信号的值,以防止当最初连接电缆时电压浪涌的转移。如说明性例子,逻辑电路可设定模式选择信号,以使开关电路在浪涌保护模式中操作,直到检测电缆连接且任何电压浪涌已被抑制之后。可通过使用各种电路和/或过程检测电缆的连接/断开连接。举例来说,当电缆端插入到输入端口中时,电路路径可完成。如另一例子,可(例如,基于与参考电压的比较)检测由电力电缆提供的电压。响应于验证电压浪涌不存在,逻辑电路可设定模式选择信号,以使开关电路在充电模式中操作。
逻辑电路可设定模式选择信号以响应于各种事件而将开关电路的操作切换回到浪涌保护模式。举例来说,在一些实施方案中,逻辑电路可监视电缆端的电压且促使开关电路响应于受监视电压指示浪涌事件而在浪涌保护模式中操作。如另一例子,可促使开关电路响应于电池完全充电或超出额定温度阈值而从充电模式切换到浪涌保护模式。如又一例子,如果检测电缆断开连接,那么开关电路可促使开关电路再次在浪涌保护模式中操作,如此当稍后再连接电缆时将阻断电压浪涌。
除非另外指明,否则本领域的技术人员将认识到如在说明书(包括权利要求)中所使用的各种术语意味着本领域中的平常含义。举例来说,说明书描述和/或说明可用于借助于可说明为电路或电路系统的各种电路或电路系统或通过使用例如块、模块、装置、系统、单元、控制器、控制电路系统的术语和/或其它电路类型绘图(例如,图1的参考标号110描绘本文中所描述的块)实施所要求的公开内容的方面。此些电路或电路系统与其它元件一起使用以举例说明可在形式或结构、步骤、功能、操作、活动等中如何实行某些实施例。举例来说,在某些以上论述的实施例中,一个或多个模块是离散逻辑电路、被配置成和布置成用于实施这些操作/活动的可编程逻辑电路或其组合。在某些实施例中,这种可编程电路是一个或多个计算机电路,包括用于存储和存取将执行为(一个或多个)指令集(和/或将用作配置数据以限定可编程电路如何工作)的程序的存储器电路系统,和由可编程电路使用以执行各种步骤、功能、操作、活动等的算法或过程。取决于应用,指令(和/或配置数据)可被配置成在逻辑电路中实施,其中指令(无论其特征是否在于目标代码、固件或软件的形式)存储于存储器(电路)中且可从存储器存取。
基于以上论述和说明,本领域的技术人员将易于认识到可以对各种实施例作出各种修改和改变而无需严格地遵循且在本文中所说明的且描述的示例性实施例和应用。举例来说,如图式中例示的方法可涉及以各种次序实行的步骤,其中保持本文的实施例的一个或多个方面,或可涉及较少或较多步骤。此类修改并不脱离本公开的各种方面的真实精神和范围,包括在权利要求书中阐述的方面。
Claims (20)
1.一种设备,其特征在于,包括:
开关电路,所述开关电路被配置和布置成在第一模式中启用第一节点与第二节点之间的电流路径且在第二模式中停用所述电流路径;和
偏压电路,所述偏压电路被配置成在第二模式中,通过对控制节点的电压加偏压来防止所述第一节点处的电压浪涌启用到所述第二节点的所述电流路径。
2.根据权利要求1所述的设备,其特征在于,
所述开关电路被配置成
响应于与所述第一节点的电压相关的控制节点的电压超出阈值电压而在所述第一模式中操作,且
响应于与所述第一节点的所述电压相关的所述控制节点的所述电压低于所述阈值电压而在所述第二模式中操作,其中在所述第二模式中,所述开关电路被配置和布置成停用所述电流路径;和
所述偏压电路,其被配置成在所述第二模式中通过对所述控制节点加偏压以减小所述控制节点的所述电压来防止所述第一节点处的负浪涌启用到所述第二节点的所述电流路径。
3.根据权利要求2所述的设备,其特征在于,
所述开关电路包括晶体管,所述晶体管具有在所述电流路径中电连接的源极和漏极和电连接到所述控制节点的栅极;
所述晶体管被配置成响应于栅-源电压超出所述阈值电压而启用所述电流路径且响应于所述栅-源电压低于所述阈值电压而停用所述电流路径;且
所述偏压电路被配置成响应于所述第一节点具有小于所述开关电路的操作电压区间的电压,使所述栅极的所述电压减小足以防止所述栅-源电压超出所述阈值电压的量。
4.根据权利要求3所述的设备,其特征在于,
所述偏压电路包括n型晶体管,所述n型晶体管具有电连接到所述控制节点的漏极、电连接到所述第一节点的源极和电连接到接地电压的栅极。
5.根据权利要求4所述的设备,其特征在于,另外包括被配置成使用模式选择电路驱动所述控制节点的驱动器电路。
6.根据权利要求5所述的设备,其特征在于,所述偏压电路另外包括
第一电阻器,所述第一电阻器具有连接到所述n型晶体管的所述漏极的第一端和连接到所述驱动器电路的输出的第二端;和
第二电阻器,所述第二电阻器具有连接到所述n型晶体管的所述源极的第一端和连接到所述第一节点的第二端。
7.根据权利要求1所述的设备,其特征在于,所述开关电路包括串联连接在一起的第一晶体管和第二晶体管。
8.根据权利要求7所述的设备,其特征在于,所述第一晶体管和所述第二晶体管被配置成展现经由所述电流路径低于0.1mA的漏电流。
9.根据权利要求1所述的设备,其特征在于,所述开关电路包括至少三个串联连接在一起的晶体管。
10.根据权利要求1所述的设备,其特征在于,在所述第二模式中,所述开关电路被配置和布置成防止所述第一节点处高达20V的负电压浪涌到达所述第二节点。
11.根据权利要求1所述的设备,其特征在于,另外包括浪涌保护电路,所述浪涌保护电路包括所述开关电路和所述偏压电路。
12.一种移动装置,其特征在于,包括:
USB端口,所述USB端口具有连接到所述第一节点的电力接脚;
电池,所述电池耦合到所述第二节点;和
根据权利要求11所述的电路保护电路。
13.一种方法,其特征在于,包括:
在第一模式中,通过将在所述电流路径中电连接的开关电路的控制节点设定到第一电压来启用第一节点与第二节点之间的电流路径;
和
在第二模式中,
通过将所述控制节点设定到第二电压来停用所述第一节点之间的所述电流路径;和
响应于所述第一节点处的电压浪涌,通过对所述控制节点的所述电压加偏压来防止所述开关电路启用所述电流路径。
14.根据权利要求13所述的方法,其特征在于,
所述开关电路包括至少一个n型晶体管,所述n型晶体管具有在所述电流路径中电连接的源极和漏极和电连接到所述控制节点的栅极,所述n型晶体管被配置成响应于栅-源电压超出阈值电压而启用所述电流路径且响应于所述栅-源电压降到所述阈值电压以下而停用所述电流路径;且
所述控制节点的所述电压的所述偏压包括使所述控制节点的所述电压减小足以防止栅-源电压超出所述阈值电压的量。
15.根据权利要求13所述的方法,其特征在于,通过使用n型晶体管来执行所述电压的所述偏压,所述n型晶体管具有电连接到所述控制节点的漏极、电连接到所述第一节点的源极和电连接到接地电压的栅极。
16.根据权利要求13所述的方法,其特征在于,另外包括
响应于包括所述开关电路的装置通电而在所述第二模式中操作;
且
响应于检测电力供应器到所述第一节点的连接
确定在所述第一节点处是否存在电压浪涌,且
在确定所述第一节点处不存在电压浪涌之后,在所述第一模式中操作。
17.根据权利要求16所述的方法,其特征在于,另外包括当在所述第一模式中操作时,通过经由所述电流路径将电流从所述第一节点提供到所述第二节点来对连接到所述第二节点的电池充电。
18.根据权利要求16所述的方法,其特征在于,另外包括当在所述第一模式中操作时,响应于检测到电压浪涌而在所述第二模式中操作。
19.根据权利要求16所述的方法,其特征在于,另外包括当在所述第一模式中操作时,在所述第一节点与所述第二节点之间传达数据。
20.根据权利要求16所述的方法,其特征在于,
所述开关电路包括在所述电流路径中串联耦合在一起的第一晶体管和第二晶体管;且
所述第一晶体管和所述第二晶体管被配置成展现经由所述电流路径低于0.1mA的漏电流。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/083,699 | 2016-03-29 | ||
US15/083,699 US10164425B2 (en) | 2016-03-29 | 2016-03-29 | Electrostatic discharge protection |
Publications (2)
Publication Number | Publication Date |
---|---|
CN107240913A true CN107240913A (zh) | 2017-10-10 |
CN107240913B CN107240913B (zh) | 2020-11-10 |
Family
ID=58213012
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710194817.0A Active CN107240913B (zh) | 2016-03-29 | 2017-03-28 | 静电放电保护 |
Country Status (3)
Country | Link |
---|---|
US (1) | US10164425B2 (zh) |
EP (1) | EP3226296B1 (zh) |
CN (1) | CN107240913B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116435976A (zh) * | 2023-06-12 | 2023-07-14 | 上海维安半导体有限公司 | 一种耐压型浪涌保护器件 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR3069388B1 (fr) * | 2017-07-24 | 2020-01-17 | STMicroelectronics (Alps) SAS | Procede de controle de courants d'enclenchement susceptibles de circuler dans un commutateur de charge, et circuit electronique correspondant |
CN111725871B (zh) * | 2019-12-30 | 2021-10-15 | 华为技术有限公司 | 一种充电保护电路、充电电路以及电子设备 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6738242B1 (en) * | 2002-03-07 | 2004-05-18 | Pericom Semiconductor Corp. | ESD-isolation circuit driving gate of bus-switch transistor during ESD pulse between two I/O pins |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5517379A (en) | 1993-05-26 | 1996-05-14 | Siliconix Incorporated | Reverse battery protection device containing power MOSFET |
KR100206870B1 (ko) * | 1995-11-28 | 1999-07-01 | 구본준 | 정전 방전 및 래치 업 방지회로 |
US5781390A (en) | 1996-12-21 | 1998-07-14 | Sgs-Thomson Microelectronics, Inc. | Integrated supply protection |
US6191606B1 (en) * | 1998-09-10 | 2001-02-20 | Intel Corporation | Method and apparatus for reducing standby leakage current using input vector activation |
US20050224882A1 (en) | 2004-04-08 | 2005-10-13 | International Business Machines Corporation | Low trigger voltage esd nmosfet triple-well cmos devices |
US7098513B2 (en) | 2005-01-17 | 2006-08-29 | International Business Machines Corporation | Low trigger voltage, low leakage ESD NFET |
JP4597044B2 (ja) | 2005-12-09 | 2010-12-15 | 株式会社リコー | 逆流防止回路 |
US7268398B1 (en) | 2006-08-14 | 2007-09-11 | National Semiconductor Corporation | ESD protection cell with active pwell resistance control |
US7581970B2 (en) * | 2007-11-16 | 2009-09-01 | Sony Ericsson Mobile Communications Ab | Multipurpose universal serial bus cable |
US8067996B2 (en) | 2008-11-14 | 2011-11-29 | Teledyne Scientific & Imaging, Llc | Vanadium-dioxide front-end advanced shutter technology |
US9236375B2 (en) | 2011-09-14 | 2016-01-12 | Fairchild Semiconductor Corporation | Load switch with true reverse current blocking |
-
2016
- 2016-03-29 US US15/083,699 patent/US10164425B2/en active Active
-
2017
- 2017-03-02 EP EP17158886.6A patent/EP3226296B1/en active Active
- 2017-03-28 CN CN201710194817.0A patent/CN107240913B/zh active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6738242B1 (en) * | 2002-03-07 | 2004-05-18 | Pericom Semiconductor Corp. | ESD-isolation circuit driving gate of bus-switch transistor during ESD pulse between two I/O pins |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116435976A (zh) * | 2023-06-12 | 2023-07-14 | 上海维安半导体有限公司 | 一种耐压型浪涌保护器件 |
CN116435976B (zh) * | 2023-06-12 | 2023-11-03 | 上海维安半导体有限公司 | 一种耐压型浪涌保护器件 |
Also Published As
Publication number | Publication date |
---|---|
CN107240913B (zh) | 2020-11-10 |
US10164425B2 (en) | 2018-12-25 |
US20170288397A1 (en) | 2017-10-05 |
EP3226296B1 (en) | 2019-10-16 |
EP3226296A1 (en) | 2017-10-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11431162B2 (en) | Smart electronic switch | |
EP3179587B1 (en) | Electrostatic discharge (esd) protection circuit | |
CN101588062B (zh) | 半导体集成电路的保护电路、其驱动方法及系统 | |
US8649134B2 (en) | Electrostatic discharge protection rail clamp with discharge interruption circuitry | |
US9745947B2 (en) | Ignition control circuit with short circuit protection | |
US9401594B2 (en) | Surge protection for differential input/output interfaces | |
TWI384613B (zh) | 靜電放電保護電路及靜電放電保護方法 | |
EP2840608B1 (en) | A bias-insensitive trigger circuit for bigfet esd supply protection | |
US10354991B2 (en) | Integrated circuit with protection from transient electrical stress events and method therefor | |
CN108028251A (zh) | 静电放电保护装置以及电路设备 | |
KR20170044357A (ko) | Esd 보호 기능을 갖는 집적 회로와 이를 포함하는 전자 시스템 | |
EP3300110A1 (en) | Integrated circuit with protection from transient electrical stress events and method therefor | |
CN107240913A (zh) | 静电放电保护 | |
US10965118B2 (en) | Over voltage/energy protection apparatus | |
US9960588B2 (en) | Power switch device | |
CN105514942A (zh) | 用于电子装置的的保护方法及保护装置 | |
CN103427826B (zh) | 输出电路 | |
CN110138375B (zh) | 一种用于芯片管脚的电路 | |
US9762052B2 (en) | Circuit and method of electrically decoupling nodes | |
US9263433B2 (en) | Integrated circuit, integrated circuit package and method of providing protection against an electrostatic discharge event | |
CN104901347A (zh) | 对电池充放电的芯片及免于过度充放电伤害的保护电路 | |
KR20120039192A (ko) | 반도체 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |