CN116435976B - 一种耐压型浪涌保护器件 - Google Patents

Abstract

本发明提供一种耐压型浪涌保护器件，属于浪涌保护技术领域，包括连接于两个端口之间的一耐压晶体管组和一变阻器件，耐压晶体管组和变阻器件串联连接，自变阻器件输出一反馈电压；耐压晶体管组至少包括两个晶体管，至少两个晶体管串联连接，每一晶体管于反馈电压的作用下可控制地连接于变阻器件和其中一端口之间。有益效果：本发明通过由两个或以上的晶体管组成的耐压晶体管组和变阻器件实现由中低压晶体管替代高压晶体管，实现高耐压浪涌防护功能，其导通电阻低、工艺简化、成本低。

Description

一种耐压型浪涌保护器件

技术领域

本发明涉及浪涌保护技术领域，尤其涉及一种耐压型浪涌保护器件。

背景技术

随着人类社会能源的日益短缺和环境问题的日益严重，可再生能源和新能源已成为未来绿色低碳社会的重要组成部分。电动汽车在能源多元化、动力电气化、排放洁净化的发展前景越发广阔。

电动汽车中所用的蓄电池组作为其动力来源，要求长时间稳定的正常工作。蓄电池组的正常充电、放电工作，和对过充、过放、短路等异常情况的处理，目前主要通过电池管理系统BMS（Battery Management System）进行控制。BMS系统中一般包含数据采集、均衡单元、控制单元、CAN通信单元和显示单元等。各个单元模块之间通信主要采用CAN bus接口协议完成信息传递。为了防止CAN bus在实际应用中出现发送输出级对电源、地或负载短路、瞬态电压干扰等异常现象，在设计时就需要考虑使用浪涌保护器件，保护电路不受各种短路和其它过电流的影响。

BMS系统中传统使用的浪涌保护器件多采用fuse或PPTC串联和TVS并联组成保护电路。但是这种使用fuse或PPTC的方案，由于其器件本身的特性，一直存在耐压不高、反应速度慢、多次使用性能退化、空间占用大等问题，且根据不同浪涌防护要求，需要从繁杂的型号中选择适当的器件，带来器件选型、备料的困难。

阻断型浪涌保护器利用半导体技术提供了一种全新的浪涌保护方式。阻断型浪涌保护器与被保护电路串联从而对其实现特性地保护，当达到触发值后，会在纳秒级时间内改变状态，从而使得浪涌重新定向经过气体放电管等初级防护通路流出，实现阻断瞬态浪涌进入被保护设备。

如图1所示，为传统的阻断型浪涌保护器的电路结构示意图，由连接于输入端和输出端的第一晶体管M1、第二晶体管J1、第一电阻R0组成；如图2所示，为传统的阻断型浪涌保护器具体实施的电路图，其中，第一晶体管M1为耐压300V的耗尽型N型垂直双扩散功率MOS（Vertical Double-Diffusion MOSFET，VDMOS）器件，第二晶体管J1为P型场效应管（JFET）；如图3所示，传统的阻断型浪涌保护器在 8/20us 500V测试条件下的波形示意图，从负载端电流Io波形可以看到，输入电压上升初期，由于第二晶体管J1的栅极电压升高，导致第二晶体管J1逐渐进入关断状态，由低阻态转变为高阻态，使得第二晶体管J1反馈给第一晶体管M1的电压逐渐增加，从而使得第一晶体管M1从导通进入关断状态。从电路电流上表现为电流上升至491mA后进入关断状态，电流减小至1mA以内，第一晶体管M1承受输入电压。但当输入电压Vin继续上升至300V以上后，由于电压超出第一晶体管M1耐压极限，第一晶体管M1发生击穿，丧失电压阻断能力，随后输入电压在负载上造成最高达2.7A的大电流，如此之大的电流在实际电路中会造成负载直接烧毁，因此，传统防护电路的耐压能力无法突破内部第一晶体管M1的耐压上限，其耐压能力完全取决于第一晶体管M1的耐压能力。

VDMOS器件作为目前比较成熟的高耐压MOS管，其结构如图4所示，其中漂移区02的掺杂浓度和厚度决定了器件的耐压能力，掺杂浓度越淡，厚度越厚，则器件耐压越高，但这也使得器件比导通电阻（即特征导通电阻）更大，工艺要求更苛刻以及成本也更高。现有成熟技术工艺下，比导通电阻（）和耐压BV存在近似关系：/>，可以看出随着耐压能力的上升，比导通电阻迅速增加。以耐压300V的VDMOS为例，其比导通电阻/>为9.24mΩ*/>，而耐压600V的VDMOS器件的比导通电阻/>为52.30mΩ*/>，达到了前者的五倍，同时如果需要器件电阻不变时，只能大幅增加耐压600V的 VDMOS器件面积，这也会造成成本的上升。

发明内容

为了解决以上技术问题，本发明提供了一种耐压型浪涌保护器件。

本发明所解决的技术问题可以采用以下技术方案实现：一种耐压型浪涌保护器件，包括连接于两个端口之间的一耐压晶体管组和一变阻器件，所述耐压晶体管组和所述变阻器件串联连接，自所述变阻器件输出一反馈电压；所述耐压晶体管组至少包括两个晶体管，至少两个所述晶体管串联连接，每一所述晶体管于所述反馈电压的作用下可控制地连接于所述变阻器件和其中一所述端口之间。

优选地，所述耐压晶体管组包括两个，两个所述耐压晶体管组以所述变阻器件为中心对称设置。

优选地，所述耐压晶体管组具体包括：前级晶体管，靠近其中一所述端口的设置；后级晶体管，远离相应的所述端口设置。

优选地，所述前级晶体管和所述后级晶体管的极性相同。

优选地，所述反馈电压自所述变阻器件远离所述后级晶体管的一端输出。

优选地，所述反馈电压包括：第一反馈电压，自所述变阻器件远离所述后级晶体管的一端输出，并传输至所述后级晶体管；第二反馈电压，自所述变阻器件靠近所述后级晶体管的一端输出，并传输至所述前级晶体管。

优选地，所述变阻器件为热敏电阻或场效应管中的任意一种。

优选地，所述变阻器件为场效应管，所述器件还包括：一电阻，所述电阻的一端连接所述场效应管的栅极，所述电阻的另一端与靠近所述前级晶体管的所述端口连接。

优选地，所述场效应管的极性与所述耐压晶体管组中所述晶体管的极性相反。

优选地，所述晶体管为耗尽型NMOS器件或者N型场效应管中的任意一种。

本发明技术方案的优点或有益效果在于：本发明通过由两个或以上的晶体管组成的耐压晶体管组和变阻器件实现由中低压晶体管替代高压晶体管，实现高耐压浪涌防护功能，其比导通电阻（Ron,sp）低、工艺简化、成本低，满足电动汽车所用蓄电池组浪涌保护的耐压设计要求。

附图说明

图1为传统的阻断型浪涌保护器的电路结构示意图；

图2为传统的阻断型浪涌保护器具体实施的电路图；

图3为传统的阻断型浪涌保护器在 8/20us 500V测试条件下的波形示意图；

图4为现有技术中，VDMOS器件的结构示意图；

图5为本发明较佳实施例中，耐压型浪涌保护器件具体实施例1的结构示意图；

图6为本发明的具体实施例1中，一个较佳实施例的电路示意图；

图7为本发明的具体实施例1中，图6实施例在 8/20us 500V测试条件下的波形示意图；

图8为本发明的具体实施例1中，图6实施例双向设计的电路示意图；

图9为本发明的具体实施例1中，另一个较佳实施例的电路示意图；

图10为本发明较佳实施例中，耐压型浪涌保护器件具体实施例2的结构示意图；

图11为本发明的具体实施例2中，一个较佳实施例的电路示意图；

图12为本发明的具体实施例2中，图11实施例在 8/20us 500V测试条件下的波形示意图；

图13为本发明较佳实施例中，前级晶体管在具体实施例1和具体实施例2中的栅源电压|VgsM1|对应的波形示意图；

图14为本发明较佳实施例中，耐压型浪涌保护器件具体实施例3的结构示意图；

图15为本发明的具体实施例3中，图14实施例在 8/20us 500V测试条件下的波形示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。

需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。

下面结合附图和具体实施例对本发明作进一步说明，但不作为本发明的限定。

本发明实施例中，第一端口IO1和第二端口IO2均既可作为输入端，也可作为输出端，若第一端口IO1为输入端，则第二端口IO2为输出端；相反，若第一端口IO1为输出端，则第二端口IO2为输入端。

本发明的较佳的实施例中，基于现有技术中存在的上述问题，现提供一种耐压型浪涌保护器件，属于浪涌保护技术领域，如图5-15所示，包括连接于两个端口之间的一耐压晶体管组1和一变阻器件2，耐压晶体管组1和变阻器件2串联连接，自变阻器件2输出一反馈电压；耐压晶体管组1至少包括两个晶体管，至少两个晶体管串联连接，每一晶体管于反馈电压的作用下可控制地连接于变阻器件2和其中一端口之间。

本发明实施例的耐压型浪涌保护器件包括耐压晶体管组1和变阻器件2，耐压晶体管组1和变阻器件2串联连接于第一端口IO1和第二端口IO2之间，耐压晶体管组1包括两个或以上的晶体管串联组成，变阻器件2将自身的电压作为反馈电压输出至耐压晶体管组1，该反馈电压可以是变阻器件2的输入端的第一电压，也可以是变阻器件2的输出端的第二电压，将第一电压或者第二电压反馈至耐压晶体管组1的晶体管，或者也可以是第一电压和第二电压的组合，例如将第一电压反馈至耐压晶体管组1中的前级晶体管11，将第二电压反馈至耐压晶体管组1中的后级晶体管12。

上述器件电路中，耐压晶体管组1和变阻器件2在常态下均为导通状态，以通过正常的工作电流。当输入端进入浪涌电流后，变阻器件2由低电阻状态转换为高电阻状态，从而导致变阻器件2反馈更大的电压给耐压晶体管组1，促使其内部的晶体管由导通状态转变为关断状态。其中，关断的前级晶体管11最先开始承受电压，当承受电压达到前级晶体管11耐压临界时，后级晶体管12关断限制电路内电流，防止前级晶体管11击穿失效，并开始承受剩余电压，从而阻断了浪涌电流流向被保护器件。

进一步的，多个关断的晶体管串联分压，使得耐压晶体管组可承受接近于所有晶体管耐压之和的电压。

进一步的，耐压晶体管组1包括一个或一个以上。例如耐压晶体管组1包括1个，耐压晶体管组1连接于第一端口IO1和变阻器件2之间。

作为优选的实施方式，其中，耐压晶体管组包1括两个，两个耐压晶体管组1以变阻器件2为中心对称设置。

具体的，耐压晶体管组1包括2个，第一耐压晶体管组连接于第一端口IO1和变阻器件2之间，第二耐压晶体管组连接于第二端口IO2和变阻器件2之间，且两个耐压晶体管组1对称设计，从而使得电路实现双向的浪涌防护能力，既可防护正向浪涌，也可防护反向浪涌。

作为优选的实施方式，其中，耐压晶体管组1具体包括：前级晶体管11，靠近其中一端口的设置；后级晶体管12，远离相应的端口设置。

具体的，耐压晶体管组1包括串联连接的两个或以上的晶体管，在本实施例中，以由两个晶体管组成的耐压晶体管组1为例，每一耐压晶体管组1均包括前级晶体管11和后级晶体管12，前级晶体管11和后级晶体管12串联连接，且连接于对应端口和变阻器件2之间，其中后级晶体管12更靠近变阻器件2设置，前级晶体管11更靠近相应的端口设置。

进一步的，靠近输入端的为前级晶体管11，远离输入端的为后级晶体管12。

具体的，前级晶体管11的漏极连接输入端，前级晶体管11的源极与后级晶体管12的漏极串联，后级晶体管12的源极与变阻器件2的输入端串联，后级晶体管12的栅极连接到变阻器件2的输出端，前级晶体管11的栅极可以连接到变阻器件2的输入端，也可连接到变阻器件2的输出端，或者也可以连接到后级晶体管12的源极。

作为优选的实施方式，其中，反馈电压自变阻器件2远离后级晶体管12的一端输出。

具体的，反馈电压反馈的是变阻器件2自身的电压，例如，可以是变阻器件2远离后级晶体管12的一端输出的电压，并输出至耐压晶体管组1的晶体管的栅极，以控制耐压晶体管组1的状态，提高耐压晶体管组1的耐压能力。

作为优选的实施方式，其中，反馈电压包括：第一反馈电压，自变阻器件2远离后级晶体管12的一端输出，并传输至后级晶体管12；第二反馈电压，自变阻器件2靠近后级晶体管12的一端输出，并传输至前级晶体管11。

进一步的，反馈电压也可以是组合形式，包括变阻器件2远离后级晶体管12的一端输出的第一反馈电压，以及变阻器件2靠近后级晶体管12的一端输出的第二反馈电压，并将第一反馈电压、第二反馈电压输出至耐压晶体管组1中不同的晶体管的栅极，例如将第一反馈电压输出至后级晶体管12、第二反馈电压输出至前级晶体管11，以控制耐压晶体管组1的状态，在提高耐压晶体管组1的耐压能力的同时，还能够降低前级晶体管11常态下的导通电阻。

作为优选的实施方式，其中，前级晶体管11和后级晶体管12的极性相同。

作为优选的实施方式，其中，晶体管至少为耗尽型NMOS器件或者N型场效应管中的任意一种。

作为优选的实施方式，其中，变阻器件2至少为热敏电阻PTC或场效应管中的任意一种，例如采用P型场效应管（JFET）作为变阻器件2。

作为优选的实施方式，其中，变阻器件2为场效应管，器件还包括：一电阻，电阻的一端连接场效应管的栅极，电阻的另一端与靠近前级晶体管11的端口连接。

具体的，若变阻器件2为P型场效应管，还可以将一电阻连接在输入端和P型场效应管的栅极之间。

作为优选的实施方式，其中，场效应管的极性与耐压晶体管组1中晶体管的极性相反。

下文中提供具体实施例以对本技术方案进行阐释和说明：

实施例1

如图5所示，为本发明器件的具体实施例1的结构示意图，包括耐压晶体管组1和变阻器件2，耐压晶体管组1由前级晶体管11和后级晶体管12组成，前级晶体管11的漏极连接输入端（即第一端口IO1），前级晶体管11的源极与后级晶体管12的漏极串联，后级晶体管12的源极通过变阻器件2与输出端（即第二端口IO2）连接，前级晶体管11的栅极和后级晶体管12的栅极连接到变阻器件2的输出端。

如图6所示，为具体实施例1的一个较佳实施例的具体电路图。其中前级晶体管11包括第一晶体管M1，后级晶体管12包括第二晶体管M2，第一晶体管M1、第二晶体管M2均为相同性能的耐压300V的耗尽型N型VDMOS，构成耐压晶体管组1；本实施例中变阻器件2为场效应管J1时，还可包括一第一电阻R1，第一电阻R1连接于场效应管的栅极和输入端（即第一端口IO1）之间，上述场效应管J1具体为P型场效应管（JFET），构成可变电阻，第一晶体管M1、第二晶体管M2的栅极连接到P型场效应管的源极。

为了测试本发明实施例电路的防护性能，对输入端施加8/20us、峰值500V的电压波信号，输出端连接50Ω电阻模拟负载，测量电路工作波形。其中电压波信号具体为，在8us时输入电压达到最大值500V，然后在20us后电压衰减到最大值的50%（250V）。

如图7所示，为图6实施例在 8/20us 500V测试条件下的波形示意图。从负载端电流波形可以看到，输入电压上升初期，由于P型场效应管J1由低阻态转变为高阻态，使得P型场效应管反馈给第一晶体管M1、第二晶体管M2的电压逐渐增加，从而促使二者关断，电路上表现为电流上升至420mA后进入关断状态，电流减小至1mA以内，第一晶体管M1承受输入电压。当输入电压继续上升至300V以上时，第一晶体管M1处于临界击穿的状态，此时关断的第二晶体管M2限制了电路电流，防止第一晶体管M1击穿失效，同时第二晶体管M2开始承受剩余的电压，保证后续负载不受大电流损坏。入电压达到300V以上时，负载电流出现约120mA的“小台阶”，这是由于第二晶体管M存在寄生电容，在电压上升时电路通过此部分寄生电容产生电流，由于此电流较小，甚至远低于初期420mA电流峰值，因此不会对负载产生损害。本发明实施例能够利用300V耐压的VDMOS器件，即可实现峰值500V的浪涌防护。

如图8所示，为具体实施例1的双向对称设计的具体电路图。具体包括第一耐压晶体管组、变阻器件2、第二耐压晶体管组，第一耐压晶体管组和第二耐压晶体管组以变阻器件2为中心进行对称设计，第一耐压晶体管组的组成、连接方式与上述图5中一致，在此不再赘述；第二耐压晶体管组包括第三晶体管M3、第四晶体管M4，第三晶体管M3、第四晶体管M4也可选择相同性能的耐压300V的耗尽型N型VDMOS，还包括第二电阻R2，第二电阻R2连接于场效应管的栅极和第二端口IO2之间，使得本发明实施例电路实现双向的浪涌防护能力。

如图9所示，为具体实施例1的另一个较佳实施例的具体电路图。在图6实施例的基础上，本实施例中的第一晶体管M1、第二晶体管M2采用N型场效应管替换耗尽型N型VDMOS器件，其他连接方式与上述类似，在此不再赘述，通过N型场效应管可实现与上述相同的高耐压防护能力。

实施例2

如图10所示，为本发明器件的具体实施例2的结构示意图，与实施例相比，本发明具体实施例2的不同点在于：耐压晶体管组1中的前级晶体管11的栅极连接变阻器件2靠近后级晶体管12的一端，即后级晶体管12的源极，其他器件连接方式与实施例1中一致，在此不再赘述。

如图11所示，为具体实施例2的一个较佳实施例的具体电路图。第一晶体管M1、第二晶体管M2均为相同性能的耐压300V的耗尽型N型VDMOS，构成耐压晶体管组1，变阻器件2为P型场效应管J1，其中，第一晶体管M1的栅极连接P型场效应管J1的漏极，第二晶体管M2的栅极连接P型场效应管J1的源极，P型场效应管J1的栅极通过第一电阻R1连接第一端口IO1。如图12所示，为图11实施例在 8/20us 500V测试条件下的波形示意图，其同样能够实现仅利用300V耐压的VDMOS器件，即可实现峰值500V的浪涌防护。

如图13所示，为前级晶体管11在具体实施例1和具体实施例2中的栅源电压|VgsM1|对应的波形示意图，可以看出，与实施例1相比，由于本发明器件与被保护的负载串联在电路中，在常态下工作电流会流过本发明器件的电路，因此，前级晶体管11的栅源极在常态下会存在负偏压。假设常态下的工作电流为Iw，在实施例1中的前级晶体管11的栅源电压绝对值，而本实施例2中前级晶体管11的栅源电压绝对值，可见，在常态下，实施例2中的前级晶体管11的栅源电压绝对值要小于实施例1。根据耗尽型N型VDMOS特性，栅源电压负偏时，绝对值越大则器件电阻越大。因此，在常态下，相比实施例1的电路设计，实施例2的电路设计的导通电阻更小，减少了输入信号的衰减。

实施例3

如图14所示，为本发明器件的具体实施例3的结构示意图。与实施例1和实施例2中采用P型场效应管J1作为变阻器件2来控制关断实现由低阻向高阻转变相比，本实施例3中变阻器件2是采用热敏电阻P1。

本发明实施例2利用热敏电阻P1温度升高时电阻增加的特性实现低阻到高阻的转变。具体为：当输入端开始发生浪涌时，电路内温度还未升高，热敏电阻P1呈现低阻特性，电流流经热敏电阻P1产生的电压信号反馈给耐压晶体管组1，使得耐压晶体管组1处于饱和区状态，此时该电路并未完全阻断浪涌电流，而是将电流大小限流为VDMOS的饱和电流。随着VDMOS处于饱和状态，VDMOS器件开始发热并将热量传递给热敏电阻P1，促使热敏电阻P1由低阻态转变为高阻状态。热敏电阻P1的阻值的转变显著增加了其反馈给耐压晶体管组1的电压，从而促使耐压晶体管组1的VDMOS由饱和状态转变为关断状态，从而完全阻断浪涌电流，实现对负载的防护。

如图15所示，为图14实施例在 8/20us 500V测试条件下的波形示意图，可以看出，在输入电压上升初期，电路将电流限流在约500mA左右，并大约持续数十微秒，之后由于热敏电阻P1受VDMOS发热而导致阻值的转变，促使电路最终转为关断状态。

于上述较佳的实施例中，为了使VDMOS产生的热量尽可能传递给热敏电阻P1促使其升温而抬高阻值，在电路结构设计时，应当将热敏电阻P1的位置设计靠近于耐压晶体管组1，特别是由于前级晶体管11最先进入饱和区开始限流发热，应当将热敏电阻P1优先靠近前级晶体管11，使得浪涌防护时电路能够尽快进入完全关断状态。

采用上述技术方案具有如下优点或有益效果：本发明通过由两个或以上的晶体管组成的耐压晶体管组和变阻器件实现由中低压晶体管替代高压晶体管，实现高耐压浪涌防护功能，其导通电阻低、工艺简化、成本低。

本发明实施例可应用于电池管理系统BMS中，防止CAN bus在实际应用中出现发送输出级对电源、地或负载短路、瞬态电压干扰等异常现象，保护电路不受各种短路和其它过电流的影响，符合浪涌保护器件的耐压设计要求。

以上所述仅为本发明较佳的实施例，并非因此限制本发明的实施方式及保护范围，对于本领域技术人员而言，应当能够意识到凡运用本说明书及图示内容所作出的等同替换和显而易见的变化所得到的方案，均应当包含在本发明的保护范围内。

Claims (7)

1.一种耐压型浪涌保护器件，其特征在于，包括连接于两个端口之间的一耐压晶体管组和一变阻器件，所述耐压晶体管组和所述变阻器件串联连接，自所述变阻器件输出一反馈电压；

所述耐压晶体管组至少包括两个晶体管，至少两个所述晶体管串联连接，每一所述晶体管于所述反馈电压的作用下可控制地连接于所述变阻器件和其中一所述端口之间；

所述耐压晶体管组具体包括：

前级晶体管，靠近其中一所述端口的设置；

后级晶体管，远离相应的所述端口设置；

所述反馈电压包括：

第一反馈电压，自所述变阻器件远离所述后级晶体管的一端输出，并传输至所述后级晶体管；

第二反馈电压，自所述变阻器件靠近所述后级晶体管的一端输出，并传输至所述前级晶体管。

2.根据权利要求1所述的耐压型浪涌保护器件，其特征在于，所述耐压晶体管组包括两个，两个所述耐压晶体管组以所述变阻器件为中心对称设置。

3.根据权利要求1所述的耐压型浪涌保护器件，其特征在于，所述前级晶体管和所述后级晶体管的极性相同。

4.根据权利要求1所述的耐压型浪涌保护器件，其特征在于，所述变阻器件为热敏电阻或场效应管中的任意一种。

5.根据权利要求1所述的耐压型浪涌保护器件，其特征在于，所述变阻器件为场效应管，所述器件还包括：

一电阻，所述电阻的一端连接所述场效应管的栅极，所述电阻的另一端与靠近所述前级晶体管的所述端口连接。

6.根据权利要求4所述的耐压型浪涌保护器件，其特征在于，所述场效应管的极性与所述耐压晶体管组中所述晶体管的极性相反。

7.根据权利要求1所述的耐压型浪涌保护器件，其特征在于，所述晶体管为耗尽型NMOS器件或者N型场效应管中的任意一种。