JP2004063606A - 過電流保護装置 - Google Patents
過電流保護装置 Download PDFInfo
- Publication number
- JP2004063606A JP2004063606A JP2002217486A JP2002217486A JP2004063606A JP 2004063606 A JP2004063606 A JP 2004063606A JP 2002217486 A JP2002217486 A JP 2002217486A JP 2002217486 A JP2002217486 A JP 2002217486A JP 2004063606 A JP2004063606 A JP 2004063606A
- Authority
- JP
- Japan
- Prior art keywords
- depletion mosfet
- overcurrent protection
- protection device
- source
- mosfet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】熱破壊を確実に防止することができる保護機能を備えた過電流保護装置を提供すること。
【解決手段】本発明の過電流保護機能付きスイッチング回路１は、第１のデプレッションＭＯＳＦＥＴ２のソースと第２のデプレッションＭＯＳＦＥＴ４のソースとの間にインピーダンス成分３を接続し、第１のデプレッションＭＯＳＦＥＴ２のゲートと第２のデプレッションＭＯＳＦＥＴ４のソースを接続し、第２のデプレッションＭＯＳＦＥＴ４のゲートと第１のデプレッションＭＯＳＦＥＴ２のソースを接続し、第１のデプレッションＭＯＳＦＥＴ２のドレインに第１の端子１ａを接続し、第２のデプレッションＭＯＳＦＥＴ４のドレインに第２の端子１ｂを接続したものであって、インピーダンス成分３と第１のデプレッションＭＯＳＦＥＴ２及び前記第２のデプレッションＭＯＳＦＥＴ４とを熱的に結合したことを特徴としている。
【選択図】 図４
【解決手段】本発明の過電流保護機能付きスイッチング回路１は、第１のデプレッションＭＯＳＦＥＴ２のソースと第２のデプレッションＭＯＳＦＥＴ４のソースとの間にインピーダンス成分３を接続し、第１のデプレッションＭＯＳＦＥＴ２のゲートと第２のデプレッションＭＯＳＦＥＴ４のソースを接続し、第２のデプレッションＭＯＳＦＥＴ４のゲートと第１のデプレッションＭＯＳＦＥＴ２のソースを接続し、第１のデプレッションＭＯＳＦＥＴ２のドレインに第１の端子１ａを接続し、第２のデプレッションＭＯＳＦＥＴ４のドレインに第２の端子１ｂを接続したものであって、インピーダンス成分３と第１のデプレッションＭＯＳＦＥＴ２及び前記第２のデプレッションＭＯＳＦＥＴ４とを熱的に結合したことを特徴としている。
【選択図】 図４
Description
【０００１】
【発明の属する技術分野】
本発明は、過電流が流れることを防止する過電流保護機能を備えた過電流保護装置に関するものである。
【０００２】
【従来の技術】
従来、この種の過電流保護装置として、例えば図８に示すようなものがある。この過電流保護装置１００は、端子１００ａ，１００ｂ間に所定の電流値を超える過電流が流れることを防止する過電流保護機能を備えているものであって、デプレッションＭＯＳＦＥＴ１０１と、抵抗１０２と、を有している。すなわち、過電流保護装置１００は、デプレッションＭＯＳＦＥＴ１０１のソースと、このデプレッションＭＯＳＦＥＴ１０１のゲートとの間に、抵抗１０２が接続され、デプレッションＭＯＳＦＥＴ１０１のドレインに端子１００ａが接続され、デプレッションＭＯＳＦＥＴ１０１のゲートと抵抗１０２との接続点１００ｃに端子１００ｂが接続されている。
【０００３】
次に、図９に基づいて、この過電流保護装置１００の動作を説明する。同図は、過電流保護装置１００の端子１００ａ，１００ｂ間の電圧Ｖと端子１００ａ，１００ｂ間の電流Ｉの関係を示すグラフである。
【０００４】
過電流保護装置１００は、端子１００ａ，１００ｂ間の電圧を増加させると、点Ａから点Ｂに沿って、電圧ＶがＶｂとなるまでは電圧Ｖにほぼ比例して電流Ｉが増加する。そして、電圧ＶがＶｂ、電流ＩがＩｂになると、抵抗１０２の両端の電位差がデプレッションＭＯＳＦＥＴ１０１のしきい値と略等しくなるので、デプレッションＭＯＳＦＥＴ１０１に流れる電流が制限される。これにより、電流Ｉは、電圧Ｖを増加させても増加することなく、ほぼ一定値Ｉｂを示すこととなる。かくして、この過電流保護装置１００は、端子間に印加する電圧Ｖが増大しても、端子間に流れる電流Ｉを、制限電流Ｉｂに制限することができるのである。
【０００５】
【発明が解決しようとする課題】
上述したとおり、過電流保護装置１００は、端子１００ａ，１００ｂ間に流れる電流を、制限電流Ｉｂに制限することができる保護機能を備えている。
【０００６】
しかしながら、デプレッションＭＯＳＦＥＴ１０１で消費される消費電力は、電圧Ｖと電流Ｉの積に比例するので、電圧Ｖが増加すると、それに伴って消費電力も増加することとなる。これにより、過電流保護装置１００は、デプレッションＭＯＳＦＥＴ１０１を形成した半導体チップが、過度に温度上昇し、やがて熱破壊してしまうことが懸念されていた。
【０００７】
本発明は、上記事由に鑑みてなしたもので、その目的とするところは、熱破壊を確実に防止することができる保護機能を備えた過電流保護装置を提供することにある。
【０００８】
【課題を解決するための手段】
請求項１に係る発明の過電流保護装置は、第１のデプレッションＭＯＳＦＥＴのソースと、この第１のデプレッションＭＯＳＦＥＴのゲートとの間に、正の温度係数を有するインピーダンス成分を接続したものであって、そのインピーダンス成分と第１のデプレッションＭＯＳＦＥＴとを熱的に結合したことを特徴としている。
【０００９】
請求項２に係る発明の過電流保護装置は、第１のデプレッションＭＯＳＦＥＴのソースと第２のデプレッションＭＯＳＦＥＴのソースとの間にインピーダンス成分を接続し、第１のデプレッションＭＯＳＦＥＴのゲートと第２のデプレッションＭＯＳＦＥＴのソースを接続し、第２のデプレッションＭＯＳＦＥＴのゲートと第１のデプレッションＭＯＳＦＥＴのソースを接続し、第１のデプレッションＭＯＳＦＥＴのドレインに第１の端子を接続し、第２のデプレッションＭＯＳＦＥＴ４のドレインに第２の端子を接続したものであって、前記インピーダンス成分と前記第１のデプレッションＭＯＳＦＥＴ及び前記第２のデプレッションＭＯＳＦＥＴとを熱的に結合したことを特徴とするものである。
【００１０】
請求項３に係る発明の過電流保護装置は、請求項１又は２の構成において、前記インピーダンス成分を、サーミスタにしているものである。
【００１１】
請求項４に係る発明の過電流保護装置は、請求項１乃至３の構成において、前記デプレッションＭＯＳＦＥＴを、半導体チップの一方の主表面からこの半導体チップの他方の主表面に向かって電流が流れる縦形のデプレッションＭＯＳＦＥＴにしているものである。
【００１２】
請求項５に係る発明の過電流保護装置は、請求項１乃至４の構成において、前記インピーダンス成分を、前記デプレッションＭＯＳＦＥＴを形成する半導体チップの主表面に設けているものである。
【００１３】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照して詳細に説明する。
【００１４】
（第１の実施の形態）
図１は、本発明に係る過電流保護装置１の第１の実施の形態を示す回路図である。図において、２は第１のデプレッションＭＯＳＦＥＴ、３は正の温度係数を有するインピーダンス成分であり、この過電流保護装置１は、第１のデプレッションＭＯＳＦＥＴ２のソースと、この第１のデプレッションＭＯＳＦＥＴ２のゲートとの間に、インピーダンス成分３を接続し、第１のデプレッションＭＯＳＦＥＴ２のドレインに第１の端子１ａを接続し、第１のデプレッションＭＯＳＦＥＴ２のゲートとインピーダンス成分３との接続点１ｃに第２の端子１ｂを接続し、インピーダンス成分３と第１のデプレッションＭＯＳＦＥＴ２とを熱的に結合したことを特徴とするものである。
【００１５】
図２は、第１のデプレッションＭＯＳＦＥＴ２の構造を示す断面図である。第１のデプレッションＭＯＳＦＥＴ２は、第１の導電型の半導体基板２ａ主表面に、第２の導電型のドレイン領域２ｂ、第２の導電型のソース領域２ｃ、及び第２の導電型のチャンネル領域２ｄを形成し、さらにドレイン領域２ｂに接するドレイン電極２ｅと、ソース領域２ｃ及び半導体基板２ａに接するソース電極２ｆと、チャンネル領域２ｄ上に絶縁膜２ｈを介して形成するゲート電極２ｇと、を設けてある。
【００１６】
このデプレッションＭＯＳＦＥＴ２は、所謂、横形であって、ゲート電極２ｇに電圧が印加されていないときには、電流がドレイン領域２ｂからソース領域２ｃに向かってチャンネル領域２ｄを通って流れるものである。そして、デプレッションＭＯＳＦＥＴ２は、ゲート電極２ｇに、ソース電極２ｆに対して負の電圧を印加して、チャンネル領域２ｄを反転させると、ドレイン領域２ｂからソース領域２ｃに向かう電流が流れなくなるものである。
【００１７】
インピーダンス成分３（図１参照）は、正の温度係数を有するものであって、例えば、サーミスタの一種であるポリマーＰＴＣサーミスタを用いることができる。このポリマーＰＴＣサーミスタは、通常時には、カーボンを含有するポリマーが導電性となって電流が流れるものである。そして、ポリマーＰＴＣサーミスタは、ある一定以上の電流が流れると、ジュール熱によって膨張を始め、ポリマー分子が膨張することにより、導電パスを形成していたカーボンが離れ、インピーダンスが増大する。これにより、素子温度は更に上昇し膨張が加速され、インピーダンスは更に増大するのである。
【００１８】
次に、図３に基づいて、この過電流保護装置１の動作を説明する。同図は、過電流保護装置１の端子１ａ，１ｂ間の電圧Ｖと端子１ａ，１ｂ間の電流Ｉの関係を示すグラフである。
【００１９】
過電流保護装置１は、第２の端子１ｂに対して正電位となる電圧を第１の端子１ａに印加すると、電圧Ｖの増加に比例して電流Ｉが増加するので、それに応じて第１のデプレッションＭＯＳＦＥＴ２の素子温度が上昇する。すると、この熱がインピーダンス成分３に伝わってその素子温度が上昇し、インピーダンスが増大する。これにより、第１のデプレッションＭＯＳＦＥＴ２のゲート・ソース間に印加される電圧の絶対値が増大するので、第１のデプレッションＭＯＳＦＥＴ２のドレイン・ソース間に流れる電流の増加が抑制されるため、点Ａ，Ｂ，Ｃに沿う電圧電流特性を示す。
【００２０】
さらに電圧を増加させると、電流が増加して第１のデプレッションＭＯＳＦＥＴ２が一層発熱するので、インピーダンス成分３の素子温度が一層上昇して、そのインピーダンスが更に増大する。これにより、第１のデプレッションＭＯＳＦＥＴ２のゲート・ソース間に印加される電圧の絶対値が更に増大するので、第１のデプレッションＭＯＳＦＥＴ２のドレイン・ソース間に流れる電流の増加が抑えられる。その結果、この過電流保護装置１は、点Ｃ，Ｄに沿う電圧電流特性を示す。
【００２１】
したがって、この過電流保護装置１は、端子１ａ，１ｂ間の電圧Ｖが増大すると、端子１ａ，１ｂ間の電流Ｉが減少するので、デプレッションＭＯＳＦＥＴ２で消費される消費電力が抑えられて、これを形成した半導体チップの過大な温度上昇が抑制されて熱破壊を確実に防止することができるのである。
【００２２】
（第２の実施の形態）
図４は、本発明に係る過電流保護装置１の第２の実施の形態を示す回路図である。
【００２３】
この過電流保護装置１は、上述した第１の実施の形態の回路に、第２のデプレッションＭＯＳＦＥＴ４を備えたことを特徴とするものである。具体的には、過電流保護装置１は、第１のデプレッションＭＯＳＦＥＴ２のソースと第２のデプレッションＭＯＳＦＥＴ４のソースとの間にインピーダンス成分３を接続し、第１のデプレッションＭＯＳＦＥＴ２のゲートと第２のデプレッションＭＯＳＦＥＴ４のソースを接続し、第２のデプレッションＭＯＳＦＥＴ４のゲートと第１のデプレッションＭＯＳＦＥＴ２のソースを接続し、第１のデプレッションＭＯＳＦＥＴ２のドレインに第１の端子１ａを接続し、第２のデプレッションＭＯＳＦＥＴ４のドレインに第２の端子１ｂを接続してある。
【００２４】
次に、図５に基づいて、この過電流保護装置１の動作を説明する。同図は、過電流保護装置１の端子１ａ，１ｂ間の電圧Ｖと端子１ａ，１ｂ間の電流Ｉの関係を示すグラフである。
【００２５】
過電流保護装置１は、第２の端子１ｂに対して正電位となる電圧を第１の端子１ａに印加すると、前述した第１の実施の形態において説明したのと同様に、点Ａ，Ｂ，Ｃ，Ｄに沿う電圧電流特性を示し、端子１ａ，１ｂ間の電圧Ｖが増大すると、端子１ａ，１ｂ間の電流Ｉが減少する。これにより、デプレッションＭＯＳＦＥＴ２で消費される消費電力が抑えられて、これを形成した半導体チップの過大な温度上昇が抑制されるのである。また、第１の端子１ａに対して正電位となる電圧を第２の端子１ｂに印加すると、同様に、点Ａ，Ｅ，Ｆ，Ｇに沿う電圧電流特性を示すので、デプレッションＭＯＳＦＥＴ４で消費される消費電力が抑えられて、これを形成した半導体チップの過大な温度上昇が抑制されるのである。
【００２６】
したがって、この構成によれば、過電流保護装置１は、端子１ａ，１ｂ間の双方向に流れる電流に対する過電流保護機能を備えるので、例えば、交流信号の制御に好適に使用することができるものとなる。
【００２７】
なお、上述した第１及び第２の実施の形態において、第１及び第２のデプレッションＭＯＳＦＥＴは、図６に示すものにすることもできる。同図は、デプレッションＭＯＳＦＥＴの構造を示す要部断面図である。
【００２８】
このデプレッションＭＯＳＦＥＴは、所謂、縦形であって、第２の導電型の半導体基板２ａの第１の主表面に、第１の導電型のウエル領域２ｉ，２ｉ，２ｉ，…、第２の導電型のソース領域２ｃ，２ｃ，…、及び第２の導電型のチャンネル領域２ｄ，２ｄ，…を形成し、チャンネル領域２ｄ，２ｄ，…上に絶縁膜２ｈを介してゲート電極２ｇ，２ｇ，…を設け、ソース領域２ｃ，２ｃ，…及びウエル領域２ｉ，２ｉ，２ｉ，…に接するソース電極２ｆを設け、さらに、半導体基板２ａの第２の主表面に、ドレイン電極２ｅを設けてある。
【００２９】
かくして、このデプレッションＭＯＳＦＥＴは、ゲート電極２ｇに電圧が印加されていないときに、ソース電極２ｆに対して正電位となる電圧をドレイン電極２ｅに印加すると、電流がドレイン電極２ｅから半導体基板２ａ及びチャンネル領域２ｄを通りソース領域２ｃに向かって縦方向に流れるのである。
【００３０】
したがって、この縦形のデプレッションＭＯＳＦＥＴは、図２に示す横形のデプレッションＭＯＳＦＥＴと比較すると、半導体チップの単位面積当りに流すことができる電流を大きくすることができるので、過電流保護装置１に用いた場合、制限電流Ｉｃを増加させることが容易なものとなる。
【００３１】
また、過電流保護装置１は、図７に示す構造のものにすることもできる。同図は、デプレッションＭＯＳＦＥＴ及びインピーダンス成分３の断面図である。
【００３２】
この過電流保護装置１は、インピーダンス成分３をデプレッションＭＯＳＦＥＴを形成した半導体チップの主表面に設けていることを特徴とするものである。具体的には、この過電流保護装置１は、上述した縦形のデプレッションＭＯＳＦＥＴ（図６参照）のソース電極２ｆ上に絶縁膜２ｊを形成し、この絶縁膜２ｊ上に、さらにインピーダンス成分３を設けてある。
【００３３】
かくして、この過電流保護装置１は、デプレッションＭＯＳＦＥＴに過電流が流れて発熱すると、その熱がインピーダンス成分３に瞬時に伝導するので、デプレッションＭＯＳＦＥＴ２のドレイン・ソース間に流れる電流を瞬時に低減させ得るものとなり、以って、応答速度の向上が図れ、より確実に熱破壊を防止することができるものとなる。また、デプレッションＭＯＳＦＥＴとインピーダンス成分３とを同一の半導体チップに形成しているので、部品点数を少なくすることができ、以って、過電流保護装置１の小型化が図られるものとなる。
【００３４】
【発明の効果】
請求項１に係る発明の過電流保護装置は、第１のデプレッションＭＯＳＦＥＴのソースと、この第１のデプレッションＭＯＳＦＥＴのゲートとの間に、正の温度係数を有するインピーダンス成分を接続したものであって、そのインピーダンス成分と第１のデプレッションＭＯＳＦＥＴとを熱的に結合したことを特徴としているので、端子間の電圧が増大すると、端子間に流れる電流が減少するため、デプレッションＭＯＳＦＥＴで消費される消費電力が抑えられて、これを形成した半導体チップの過大な温度上昇が抑制されて熱破壊を確実に防止することができるのとなる。
【００３５】
請求項２に係る発明の過電流保護装置は、第１のデプレッションＭＯＳＦＥＴのソースと第２のデプレッションＭＯＳＦＥＴのソースとの間にインピーダンス成分を接続し、第１のデプレッションＭＯＳＦＥＴのゲートと第２のデプレッションＭＯＳＦＥＴのソースを接続し、第２のデプレッションＭＯＳＦＥＴのゲートと第１のデプレッションＭＯＳＦＥＴのソースを接続し、第１のデプレッションＭＯＳＦＥＴのドレインに第１の端子を接続し、第２のデプレッションＭＯＳＦＥＴ４のドレインに第２の端子を接続したものであって、前記インピーダンス成分と前記第１のデプレッションＭＯＳＦＥＴ及び前記第２のデプレッションＭＯＳＦＥＴとを熱的に結合したことを特徴としているので、双方向に流れる電流に対する過電流保護機能を備えることとなり、交流信号等の制御に好適に使用することができるものとなる。
【００３６】
請求項３に係る発明の過電流保護装置は、請求項１又は２の構成において、前記インピーダンス成分を、サーミスタにしているので、温度係数が大きなものとなり、以って、電圧が増大したときに流れる電流を確実に低減させられるものとなる。
【００３７】
請求項４に係る発明の過電流保護装置は、請求項１乃至３の構成において、前記デプレッションＭＯＳＦＥＴを、半導体チップの一方の主表面からこの半導体チップの他方の主表面に向かって電流が流れる縦形のデプレッションＭＯＳＦＥＴにしているので、横形のデプレッションＭＯＳＦＥＴと比較すると、半導体チップの単位面積当りに流すことができる電流を大きくすることができ、制限電流を増加させることが容易なものとなる。
【００３８】
請求項５に係る発明の過電流保護装置は、請求項１乃至４の構成において、前記インピーダンス成分は、前記デプレッションＭＯＳＦＥＴを形成する半導体チップの主表面に設けているので、デプレッションＭＯＳＦＥＴに過電流が流れて発熱すると、その熱がインピーダンス成分に瞬時に伝導するから、デプレッションＭＯＳＦＥＴのドレイン・ソース間に流れる電流を瞬時に低減させ得るものとなり、以って、応答速度の向上が図れ、より確実に熱破壊を防止することができるものとなる。
【図面の簡単な説明】
【図１】本発明に係る過電流保護装置の第１の実施の形態を示す回路図である。
【図２】同上の過電流保護装置に用いるデプレッションＭＯＳＦＥＴの構造を示す断面図である。
【図３】同上の過電流保護装置の端子間電圧Ｖと端子間電流Ｉの関係を示すグラフである。
【図４】同上の第２の実施の形態を示す回路図である。
【図５】同上の過電流保護装置の端子間電圧Ｖと端子間電流Ｉの関係を示すグラフである。
【図６】同上の過電流保護装置に用いるデプレッションＭＯＳＦＥＴの別の構造を示す要部断面図である。
【図７】同上の過電流保護装置の別の構造を示す要部断面図である。
【図８】従来の過電流保護装置を示す回路図である。
【図９】同上の過電流保護装置の端子間電圧Ｖと端子間電流Ｉの関係を示すグラフである。
【符号の説明】
１ 過電流保護装置
２ 第１のデプレッションＭＯＳＦＥＴ
３ インピーダンス成分
４ 第２のデプレッションＭＯＳＦＥＴ
【発明の属する技術分野】
本発明は、過電流が流れることを防止する過電流保護機能を備えた過電流保護装置に関するものである。
【０００２】
【従来の技術】
従来、この種の過電流保護装置として、例えば図８に示すようなものがある。この過電流保護装置１００は、端子１００ａ，１００ｂ間に所定の電流値を超える過電流が流れることを防止する過電流保護機能を備えているものであって、デプレッションＭＯＳＦＥＴ１０１と、抵抗１０２と、を有している。すなわち、過電流保護装置１００は、デプレッションＭＯＳＦＥＴ１０１のソースと、このデプレッションＭＯＳＦＥＴ１０１のゲートとの間に、抵抗１０２が接続され、デプレッションＭＯＳＦＥＴ１０１のドレインに端子１００ａが接続され、デプレッションＭＯＳＦＥＴ１０１のゲートと抵抗１０２との接続点１００ｃに端子１００ｂが接続されている。
【０００３】
次に、図９に基づいて、この過電流保護装置１００の動作を説明する。同図は、過電流保護装置１００の端子１００ａ，１００ｂ間の電圧Ｖと端子１００ａ，１００ｂ間の電流Ｉの関係を示すグラフである。
【０００４】
過電流保護装置１００は、端子１００ａ，１００ｂ間の電圧を増加させると、点Ａから点Ｂに沿って、電圧ＶがＶｂとなるまでは電圧Ｖにほぼ比例して電流Ｉが増加する。そして、電圧ＶがＶｂ、電流ＩがＩｂになると、抵抗１０２の両端の電位差がデプレッションＭＯＳＦＥＴ１０１のしきい値と略等しくなるので、デプレッションＭＯＳＦＥＴ１０１に流れる電流が制限される。これにより、電流Ｉは、電圧Ｖを増加させても増加することなく、ほぼ一定値Ｉｂを示すこととなる。かくして、この過電流保護装置１００は、端子間に印加する電圧Ｖが増大しても、端子間に流れる電流Ｉを、制限電流Ｉｂに制限することができるのである。
【０００５】
【発明が解決しようとする課題】
上述したとおり、過電流保護装置１００は、端子１００ａ，１００ｂ間に流れる電流を、制限電流Ｉｂに制限することができる保護機能を備えている。
【０００６】
しかしながら、デプレッションＭＯＳＦＥＴ１０１で消費される消費電力は、電圧Ｖと電流Ｉの積に比例するので、電圧Ｖが増加すると、それに伴って消費電力も増加することとなる。これにより、過電流保護装置１００は、デプレッションＭＯＳＦＥＴ１０１を形成した半導体チップが、過度に温度上昇し、やがて熱破壊してしまうことが懸念されていた。
【０００７】
本発明は、上記事由に鑑みてなしたもので、その目的とするところは、熱破壊を確実に防止することができる保護機能を備えた過電流保護装置を提供することにある。
【０００８】
【課題を解決するための手段】
請求項１に係る発明の過電流保護装置は、第１のデプレッションＭＯＳＦＥＴのソースと、この第１のデプレッションＭＯＳＦＥＴのゲートとの間に、正の温度係数を有するインピーダンス成分を接続したものであって、そのインピーダンス成分と第１のデプレッションＭＯＳＦＥＴとを熱的に結合したことを特徴としている。
【０００９】
請求項２に係る発明の過電流保護装置は、第１のデプレッションＭＯＳＦＥＴのソースと第２のデプレッションＭＯＳＦＥＴのソースとの間にインピーダンス成分を接続し、第１のデプレッションＭＯＳＦＥＴのゲートと第２のデプレッションＭＯＳＦＥＴのソースを接続し、第２のデプレッションＭＯＳＦＥＴのゲートと第１のデプレッションＭＯＳＦＥＴのソースを接続し、第１のデプレッションＭＯＳＦＥＴのドレインに第１の端子を接続し、第２のデプレッションＭＯＳＦＥＴ４のドレインに第２の端子を接続したものであって、前記インピーダンス成分と前記第１のデプレッションＭＯＳＦＥＴ及び前記第２のデプレッションＭＯＳＦＥＴとを熱的に結合したことを特徴とするものである。
【００１０】
請求項３に係る発明の過電流保護装置は、請求項１又は２の構成において、前記インピーダンス成分を、サーミスタにしているものである。
【００１１】
請求項４に係る発明の過電流保護装置は、請求項１乃至３の構成において、前記デプレッションＭＯＳＦＥＴを、半導体チップの一方の主表面からこの半導体チップの他方の主表面に向かって電流が流れる縦形のデプレッションＭＯＳＦＥＴにしているものである。
【００１２】
請求項５に係る発明の過電流保護装置は、請求項１乃至４の構成において、前記インピーダンス成分を、前記デプレッションＭＯＳＦＥＴを形成する半導体チップの主表面に設けているものである。
【００１３】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照して詳細に説明する。
【００１４】
（第１の実施の形態）
図１は、本発明に係る過電流保護装置１の第１の実施の形態を示す回路図である。図において、２は第１のデプレッションＭＯＳＦＥＴ、３は正の温度係数を有するインピーダンス成分であり、この過電流保護装置１は、第１のデプレッションＭＯＳＦＥＴ２のソースと、この第１のデプレッションＭＯＳＦＥＴ２のゲートとの間に、インピーダンス成分３を接続し、第１のデプレッションＭＯＳＦＥＴ２のドレインに第１の端子１ａを接続し、第１のデプレッションＭＯＳＦＥＴ２のゲートとインピーダンス成分３との接続点１ｃに第２の端子１ｂを接続し、インピーダンス成分３と第１のデプレッションＭＯＳＦＥＴ２とを熱的に結合したことを特徴とするものである。
【００１５】
図２は、第１のデプレッションＭＯＳＦＥＴ２の構造を示す断面図である。第１のデプレッションＭＯＳＦＥＴ２は、第１の導電型の半導体基板２ａ主表面に、第２の導電型のドレイン領域２ｂ、第２の導電型のソース領域２ｃ、及び第２の導電型のチャンネル領域２ｄを形成し、さらにドレイン領域２ｂに接するドレイン電極２ｅと、ソース領域２ｃ及び半導体基板２ａに接するソース電極２ｆと、チャンネル領域２ｄ上に絶縁膜２ｈを介して形成するゲート電極２ｇと、を設けてある。
【００１６】
このデプレッションＭＯＳＦＥＴ２は、所謂、横形であって、ゲート電極２ｇに電圧が印加されていないときには、電流がドレイン領域２ｂからソース領域２ｃに向かってチャンネル領域２ｄを通って流れるものである。そして、デプレッションＭＯＳＦＥＴ２は、ゲート電極２ｇに、ソース電極２ｆに対して負の電圧を印加して、チャンネル領域２ｄを反転させると、ドレイン領域２ｂからソース領域２ｃに向かう電流が流れなくなるものである。
【００１７】
インピーダンス成分３（図１参照）は、正の温度係数を有するものであって、例えば、サーミスタの一種であるポリマーＰＴＣサーミスタを用いることができる。このポリマーＰＴＣサーミスタは、通常時には、カーボンを含有するポリマーが導電性となって電流が流れるものである。そして、ポリマーＰＴＣサーミスタは、ある一定以上の電流が流れると、ジュール熱によって膨張を始め、ポリマー分子が膨張することにより、導電パスを形成していたカーボンが離れ、インピーダンスが増大する。これにより、素子温度は更に上昇し膨張が加速され、インピーダンスは更に増大するのである。
【００１８】
次に、図３に基づいて、この過電流保護装置１の動作を説明する。同図は、過電流保護装置１の端子１ａ，１ｂ間の電圧Ｖと端子１ａ，１ｂ間の電流Ｉの関係を示すグラフである。
【００１９】
過電流保護装置１は、第２の端子１ｂに対して正電位となる電圧を第１の端子１ａに印加すると、電圧Ｖの増加に比例して電流Ｉが増加するので、それに応じて第１のデプレッションＭＯＳＦＥＴ２の素子温度が上昇する。すると、この熱がインピーダンス成分３に伝わってその素子温度が上昇し、インピーダンスが増大する。これにより、第１のデプレッションＭＯＳＦＥＴ２のゲート・ソース間に印加される電圧の絶対値が増大するので、第１のデプレッションＭＯＳＦＥＴ２のドレイン・ソース間に流れる電流の増加が抑制されるため、点Ａ，Ｂ，Ｃに沿う電圧電流特性を示す。
【００２０】
さらに電圧を増加させると、電流が増加して第１のデプレッションＭＯＳＦＥＴ２が一層発熱するので、インピーダンス成分３の素子温度が一層上昇して、そのインピーダンスが更に増大する。これにより、第１のデプレッションＭＯＳＦＥＴ２のゲート・ソース間に印加される電圧の絶対値が更に増大するので、第１のデプレッションＭＯＳＦＥＴ２のドレイン・ソース間に流れる電流の増加が抑えられる。その結果、この過電流保護装置１は、点Ｃ，Ｄに沿う電圧電流特性を示す。
【００２１】
したがって、この過電流保護装置１は、端子１ａ，１ｂ間の電圧Ｖが増大すると、端子１ａ，１ｂ間の電流Ｉが減少するので、デプレッションＭＯＳＦＥＴ２で消費される消費電力が抑えられて、これを形成した半導体チップの過大な温度上昇が抑制されて熱破壊を確実に防止することができるのである。
【００２２】
（第２の実施の形態）
図４は、本発明に係る過電流保護装置１の第２の実施の形態を示す回路図である。
【００２３】
この過電流保護装置１は、上述した第１の実施の形態の回路に、第２のデプレッションＭＯＳＦＥＴ４を備えたことを特徴とするものである。具体的には、過電流保護装置１は、第１のデプレッションＭＯＳＦＥＴ２のソースと第２のデプレッションＭＯＳＦＥＴ４のソースとの間にインピーダンス成分３を接続し、第１のデプレッションＭＯＳＦＥＴ２のゲートと第２のデプレッションＭＯＳＦＥＴ４のソースを接続し、第２のデプレッションＭＯＳＦＥＴ４のゲートと第１のデプレッションＭＯＳＦＥＴ２のソースを接続し、第１のデプレッションＭＯＳＦＥＴ２のドレインに第１の端子１ａを接続し、第２のデプレッションＭＯＳＦＥＴ４のドレインに第２の端子１ｂを接続してある。
【００２４】
次に、図５に基づいて、この過電流保護装置１の動作を説明する。同図は、過電流保護装置１の端子１ａ，１ｂ間の電圧Ｖと端子１ａ，１ｂ間の電流Ｉの関係を示すグラフである。
【００２５】
過電流保護装置１は、第２の端子１ｂに対して正電位となる電圧を第１の端子１ａに印加すると、前述した第１の実施の形態において説明したのと同様に、点Ａ，Ｂ，Ｃ，Ｄに沿う電圧電流特性を示し、端子１ａ，１ｂ間の電圧Ｖが増大すると、端子１ａ，１ｂ間の電流Ｉが減少する。これにより、デプレッションＭＯＳＦＥＴ２で消費される消費電力が抑えられて、これを形成した半導体チップの過大な温度上昇が抑制されるのである。また、第１の端子１ａに対して正電位となる電圧を第２の端子１ｂに印加すると、同様に、点Ａ，Ｅ，Ｆ，Ｇに沿う電圧電流特性を示すので、デプレッションＭＯＳＦＥＴ４で消費される消費電力が抑えられて、これを形成した半導体チップの過大な温度上昇が抑制されるのである。
【００２６】
したがって、この構成によれば、過電流保護装置１は、端子１ａ，１ｂ間の双方向に流れる電流に対する過電流保護機能を備えるので、例えば、交流信号の制御に好適に使用することができるものとなる。
【００２７】
なお、上述した第１及び第２の実施の形態において、第１及び第２のデプレッションＭＯＳＦＥＴは、図６に示すものにすることもできる。同図は、デプレッションＭＯＳＦＥＴの構造を示す要部断面図である。
【００２８】
このデプレッションＭＯＳＦＥＴは、所謂、縦形であって、第２の導電型の半導体基板２ａの第１の主表面に、第１の導電型のウエル領域２ｉ，２ｉ，２ｉ，…、第２の導電型のソース領域２ｃ，２ｃ，…、及び第２の導電型のチャンネル領域２ｄ，２ｄ，…を形成し、チャンネル領域２ｄ，２ｄ，…上に絶縁膜２ｈを介してゲート電極２ｇ，２ｇ，…を設け、ソース領域２ｃ，２ｃ，…及びウエル領域２ｉ，２ｉ，２ｉ，…に接するソース電極２ｆを設け、さらに、半導体基板２ａの第２の主表面に、ドレイン電極２ｅを設けてある。
【００２９】
かくして、このデプレッションＭＯＳＦＥＴは、ゲート電極２ｇに電圧が印加されていないときに、ソース電極２ｆに対して正電位となる電圧をドレイン電極２ｅに印加すると、電流がドレイン電極２ｅから半導体基板２ａ及びチャンネル領域２ｄを通りソース領域２ｃに向かって縦方向に流れるのである。
【００３０】
したがって、この縦形のデプレッションＭＯＳＦＥＴは、図２に示す横形のデプレッションＭＯＳＦＥＴと比較すると、半導体チップの単位面積当りに流すことができる電流を大きくすることができるので、過電流保護装置１に用いた場合、制限電流Ｉｃを増加させることが容易なものとなる。
【００３１】
また、過電流保護装置１は、図７に示す構造のものにすることもできる。同図は、デプレッションＭＯＳＦＥＴ及びインピーダンス成分３の断面図である。
【００３２】
この過電流保護装置１は、インピーダンス成分３をデプレッションＭＯＳＦＥＴを形成した半導体チップの主表面に設けていることを特徴とするものである。具体的には、この過電流保護装置１は、上述した縦形のデプレッションＭＯＳＦＥＴ（図６参照）のソース電極２ｆ上に絶縁膜２ｊを形成し、この絶縁膜２ｊ上に、さらにインピーダンス成分３を設けてある。
【００３３】
かくして、この過電流保護装置１は、デプレッションＭＯＳＦＥＴに過電流が流れて発熱すると、その熱がインピーダンス成分３に瞬時に伝導するので、デプレッションＭＯＳＦＥＴ２のドレイン・ソース間に流れる電流を瞬時に低減させ得るものとなり、以って、応答速度の向上が図れ、より確実に熱破壊を防止することができるものとなる。また、デプレッションＭＯＳＦＥＴとインピーダンス成分３とを同一の半導体チップに形成しているので、部品点数を少なくすることができ、以って、過電流保護装置１の小型化が図られるものとなる。
【００３４】
【発明の効果】
請求項１に係る発明の過電流保護装置は、第１のデプレッションＭＯＳＦＥＴのソースと、この第１のデプレッションＭＯＳＦＥＴのゲートとの間に、正の温度係数を有するインピーダンス成分を接続したものであって、そのインピーダンス成分と第１のデプレッションＭＯＳＦＥＴとを熱的に結合したことを特徴としているので、端子間の電圧が増大すると、端子間に流れる電流が減少するため、デプレッションＭＯＳＦＥＴで消費される消費電力が抑えられて、これを形成した半導体チップの過大な温度上昇が抑制されて熱破壊を確実に防止することができるのとなる。
【００３５】
請求項２に係る発明の過電流保護装置は、第１のデプレッションＭＯＳＦＥＴのソースと第２のデプレッションＭＯＳＦＥＴのソースとの間にインピーダンス成分を接続し、第１のデプレッションＭＯＳＦＥＴのゲートと第２のデプレッションＭＯＳＦＥＴのソースを接続し、第２のデプレッションＭＯＳＦＥＴのゲートと第１のデプレッションＭＯＳＦＥＴのソースを接続し、第１のデプレッションＭＯＳＦＥＴのドレインに第１の端子を接続し、第２のデプレッションＭＯＳＦＥＴ４のドレインに第２の端子を接続したものであって、前記インピーダンス成分と前記第１のデプレッションＭＯＳＦＥＴ及び前記第２のデプレッションＭＯＳＦＥＴとを熱的に結合したことを特徴としているので、双方向に流れる電流に対する過電流保護機能を備えることとなり、交流信号等の制御に好適に使用することができるものとなる。
【００３６】
請求項３に係る発明の過電流保護装置は、請求項１又は２の構成において、前記インピーダンス成分を、サーミスタにしているので、温度係数が大きなものとなり、以って、電圧が増大したときに流れる電流を確実に低減させられるものとなる。
【００３７】
請求項４に係る発明の過電流保護装置は、請求項１乃至３の構成において、前記デプレッションＭＯＳＦＥＴを、半導体チップの一方の主表面からこの半導体チップの他方の主表面に向かって電流が流れる縦形のデプレッションＭＯＳＦＥＴにしているので、横形のデプレッションＭＯＳＦＥＴと比較すると、半導体チップの単位面積当りに流すことができる電流を大きくすることができ、制限電流を増加させることが容易なものとなる。
【００３８】
請求項５に係る発明の過電流保護装置は、請求項１乃至４の構成において、前記インピーダンス成分は、前記デプレッションＭＯＳＦＥＴを形成する半導体チップの主表面に設けているので、デプレッションＭＯＳＦＥＴに過電流が流れて発熱すると、その熱がインピーダンス成分に瞬時に伝導するから、デプレッションＭＯＳＦＥＴのドレイン・ソース間に流れる電流を瞬時に低減させ得るものとなり、以って、応答速度の向上が図れ、より確実に熱破壊を防止することができるものとなる。
【図面の簡単な説明】
【図１】本発明に係る過電流保護装置の第１の実施の形態を示す回路図である。
【図２】同上の過電流保護装置に用いるデプレッションＭＯＳＦＥＴの構造を示す断面図である。
【図３】同上の過電流保護装置の端子間電圧Ｖと端子間電流Ｉの関係を示すグラフである。
【図４】同上の第２の実施の形態を示す回路図である。
【図５】同上の過電流保護装置の端子間電圧Ｖと端子間電流Ｉの関係を示すグラフである。
【図６】同上の過電流保護装置に用いるデプレッションＭＯＳＦＥＴの別の構造を示す要部断面図である。
【図７】同上の過電流保護装置の別の構造を示す要部断面図である。
【図８】従来の過電流保護装置を示す回路図である。
【図９】同上の過電流保護装置の端子間電圧Ｖと端子間電流Ｉの関係を示すグラフである。
【符号の説明】
１ 過電流保護装置
２ 第１のデプレッションＭＯＳＦＥＴ
３ インピーダンス成分
４ 第２のデプレッションＭＯＳＦＥＴ
Claims (5)
- 第１のデプレッションＭＯＳＦＥＴのソースと、この第１のデプレッションＭＯＳＦＥＴのゲートとの間に、正の温度係数を有するインピーダンス成分を接続したものであって、そのインピーダンス成分と第１のデプレッションＭＯＳＦＥＴとを熱的に結合したことを特徴とする過電流保護装置。
- 第１のデプレッションＭＯＳＦＥＴのソースと第２のデプレッションＭＯＳＦＥＴのソースとの間にインピーダンス成分を接続し、第１のデプレッションＭＯＳＦＥＴのゲートと第２のデプレッションＭＯＳＦＥＴのソースを接続し、第２のデプレッションＭＯＳＦＥＴのゲートと第１のデプレッションＭＯＳＦＥＴのソースを接続し、第１のデプレッションＭＯＳＦＥＴのドレインに第１の端子を接続し、第２のデプレッションＭＯＳＦＥＴ４のドレインに第２の端子を接続したものであって、前記インピーダンス成分と前記第１のデプレッションＭＯＳＦＥＴ及び前記第２のデプレッションＭＯＳＦＥＴとを熱的に結合したことを特徴とする過電流保護装置。
- 前記インピーダンス成分は、サーミスタである請求項１又は２記載の過電流保護装置。
- 前記デプレッションＭＯＳＦＥＴは、半導体チップの一方の主表面からこの半導体チップの他方の主表面に向かって電流が流れる縦形のデプレッションＭＯＳＦＥＴである請求項１乃至３のいずれかに記載の過電流保護装置。
- 前記インピーダンス成分は、前記デプレッションＭＯＳＦＥＴを形成する半導体チップの主表面に設けているものである請求項１乃至４のいずれかに記載の過電流保護装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002217486A JP2004063606A (ja) | 2002-07-26 | 2002-07-26 | 過電流保護装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002217486A JP2004063606A (ja) | 2002-07-26 | 2002-07-26 | 過電流保護装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004063606A true JP2004063606A (ja) | 2004-02-26 |
Family
ID=31938912
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002217486A Pending JP2004063606A (ja) | 2002-07-26 | 2002-07-26 | 過電流保護装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004063606A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006068082A1 (ja) * | 2004-12-22 | 2006-06-29 | Mitsubishi Denki Kabushiki Kaisha | 半導体装置 |
| JP2012010831A (ja) * | 2010-06-30 | 2012-01-19 | Hitachi Aloka Medical Ltd | 超音波診断装置の受信入力保護回路 |
| CN108761284A (zh) * | 2018-05-18 | 2018-11-06 | 北京华峰测控技术股份有限公司 | 场效应管击穿电压特性中的漏极漏电流测试电路和方法 |
| WO2022267907A1 (zh) * | 2021-06-23 | 2022-12-29 | 中兴通讯股份有限公司 | 过流保护电路、电路板组件及热插拔设备 |
| CN116435976A (zh) * | 2023-06-12 | 2023-07-14 | 上海维安半导体有限公司 | 一种耐压型浪涌保护器件 |
| CN117169675A (zh) * | 2023-09-01 | 2023-12-05 | 南京航空航天大学 | 一种逆变器级宽温区功率器件导通压降在线监测电路 |
-
2002
- 2002-07-26 JP JP2002217486A patent/JP2004063606A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006068082A1 (ja) * | 2004-12-22 | 2006-06-29 | Mitsubishi Denki Kabushiki Kaisha | 半導体装置 |
| JPWO2006068082A1 (ja) * | 2004-12-22 | 2008-06-12 | 三菱電機株式会社 | 半導体装置 |
| US7554173B2 (en) | 2004-12-22 | 2009-06-30 | Mitsubishi Electric Corporation | Semiconductor device |
| JP4745251B2 (ja) * | 2004-12-22 | 2011-08-10 | 三菱電機株式会社 | 半導体装置 |
| JP2012010831A (ja) * | 2010-06-30 | 2012-01-19 | Hitachi Aloka Medical Ltd | 超音波診断装置の受信入力保護回路 |
| CN108761284A (zh) * | 2018-05-18 | 2018-11-06 | 北京华峰测控技术股份有限公司 | 场效应管击穿电压特性中的漏极漏电流测试电路和方法 |
| WO2022267907A1 (zh) * | 2021-06-23 | 2022-12-29 | 中兴通讯股份有限公司 | 过流保护电路、电路板组件及热插拔设备 |
| CN116435976A (zh) * | 2023-06-12 | 2023-07-14 | 上海维安半导体有限公司 | 一种耐压型浪涌保护器件 |
| CN116435976B (zh) * | 2023-06-12 | 2023-11-03 | 上海维安半导体有限公司 | 一种耐压型浪涌保护器件 |
| CN117169675A (zh) * | 2023-09-01 | 2023-12-05 | 南京航空航天大学 | 一种逆变器级宽温区功率器件导通压降在线监测电路 |
| CN117169675B (zh) * | 2023-09-01 | 2024-04-26 | 南京航空航天大学 | 一种逆变器级宽温区功率器件导通压降在线监测电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7684165B2 (en) | Circuit element and method for protecting a load circuit | |
| US5341003A (en) | MOS semiconductor device having a main unit element and a sense unit element for monitoring the current in the main unit element | |
| JPH0795033A (ja) | 電力用半導体装置回路 | |
| US4963970A (en) | Vertical MOSFET device having protector | |
| US6924532B2 (en) | Field-effect power transistor | |
| JPS6218750A (ja) | 半導体装置 | |
| JPS62143450A (ja) | 複合半導体装置 | |
| JP2008235856A (ja) | 半導体装置 | |
| US6469352B2 (en) | Two-terminal semiconductor overcurrent limiter | |
| TW478027B (en) | Power semiconductor device having a protection circuit | |
| JP2522208B2 (ja) | 半導体装置 | |
| US20070063312A1 (en) | Semiconductor device having fuse element | |
| JP2004063606A (ja) | 過電流保護装置 | |
| JP2002208677A (ja) | 温度検出機能を備える半導体装置 | |
| US6556403B1 (en) | Protective element | |
| TWI792574B (zh) | 閘流體熱開關元件及其裝配方法 | |
| JP3621949B2 (ja) | 電圧保護配列を組み込んだトランジスタ装置 | |
| JP2007095848A (ja) | 半導体装置 | |
| JPS58162065A (ja) | ゲ−ト保護回路 | |
| JPH05218311A (ja) | 一体型オン・ステート電圧検出構造を有する高出力半導体デバイス | |
| JP2004355837A (ja) | 過電流保護回路を備えるパック電池 | |
| JPH06232410A (ja) | Ｍｏｓ型半導体素子 | |
| JPH1140744A (ja) | 電力半導体装置 | |
| JPH10233669A (ja) | 半導体リレー | |
| JPS59189675A (ja) | 半導体装置 |