JPS58162065A - ゲ−ト保護回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は、絶縁ゲート電界効果トランジスタのゲート
會保験するためのゲート保＠ｌｌ！ｌ路に関し、保賎用
トランジスタのゲート破Ｊｌｌｌ′に防止して保−機能
を向上させたものである。

健米、訃電気光篭寺によって絶縁ゲート電界効果トラン
ジスタのゲート絶縁膜が破壊されるのを防止するため、
第１−乃至纂３図に示すような各樵のゲート保Ｓａ路が
提案されている。

謝１図の（ロ）路において、保険されるべき絶縁ゲｌ−
ト電界効米トランジスタＴのゲートに祉、入力抵抗Ｒ１
１−介して入力端子ｘｙか接続されると共に、保Ｓｔ用
の絶縁ゲート電界効果トランジスタＴｓ　１７）ゲート
及びドレインが振絖され、トランジスタＴ及びＴ１のソ
ースＬ基準電位点に接続されている。

−４忙、トランジスタＴ１のゲート絶縁膜Ｌトランリス
タＴのゲート絶縁膜よシ厚く形成されており、トランジ
スタテ１１入力端子ＩＮへの通常の入力に応じてオンし
ないようになっている。

人力錫子工ＭｒＣ４大入力か加わると、トランジスタＴ
Ｉかオンし、トランジスタＴのゲートに扛入力端子倉入
力抵抗翼及びトランジスタＴ１のオン抵抗で分圧したも
のに和尚する低い電圧が加わることになる。この良め、
トランジスタＴのゲート絶縁膜は破壊を免れる。

しかしなから、謝１−の回路では、人力抵抗Ｒｔ大きく
するか、トランジスタＴＩのオン抵抗會小さくするか゛
しないと、十分な保−効果が鞠られない欠点がある。特
に、為速動作が蚤求される集積（ロ）路で社、入力抵抗
Ｒｉ大きくできないため、トランジスタτ１のサイズを
大きくする必４ｉ！があって、実用的でないものである
。

第２因の（ロ）路祉、ゲート絶縁膜の薄い禄保龜トラン
ジスタＴのゲートにゲート絶縁膜の薄い株−用電界効米
トランジスタτ１のドレインを巌胱すると共に、トラン
ジスタＴｓのゲート及びソースを基準電位点に接続した
もので、入力端子ＩＮから入力抵抗Ｒｆ介して過大入力
か加わると、トランジスタＴ、がドレイン−ソース関突
仇は又はドレイン接合徹譲により入力抵抗Ｒに比べて十
分に低い抵抗となることによりトランジスタＴのゲート
保険が連敗されるようになっている。

この第２図の（ロ）鮎は＾速Ｔｈ極−路勢におい又かな
シの保瞼効米會発揮しうゐものであるが、プロセスａ術
の遊歩に伴って微細化が過むにつれてゲート絶縁膜の厚
さが薄くなってくると、トランジスタＴｓ　Ｑ）ドレイ
ンにｌ１１１１時に為電圧が加わったときにトランジス
タＴ３のゲート−ドレイン間で絶縁膜が破壊され、保賎
機能が失われる欠点がある。

第３図の１路は、被保論トランジスタＴのゲートにゲー
ト絶縁膜の薄い保鰻用電界効来トランジスタテ１のドレ
インを接続すると共に、トランジスタＴ、のソースを基
準電位点に接続し、トランジスタＴ１のゲートに祉入力
端子工ＩＪＫゲート及びドレインが接続されたゲート絶
縁膜の厚い電界効果トランジスタＴ４のソースｔ−接続
したものである。この回路において祉、入力端子ｌ１に
過大人力が加わると、瞬時にトランジスタＴ４がオンし
、トランジスタＴｓのゲートにはそのスレッショルド電
圧１ｖテ鳳、入力電圧１ｖ・ＩＩＩとすると、Ｗｉｌｌ
　−Ｖテ墓なる電圧が加わる。このＶＸ厘−Ｖ！思なる
電圧がトランジスタ？、のスレッショルド電比よシ十分
＾いと、トランジスタＴ、はオンして低ａ抗になり、こ
の低抵抗と入力抵抗Ｒとの分圧作用によりトランジスタ
τのゲート電圧は低く抑えられ、ゲート保険が連成され
る。

しかしながら、第３１の１ｇｌ路においても、入力電圧
が非常に＾くなると、Ｖｘｍ　−Ｖｔｍなる電圧が上昇
してトランジスタＴ、のゲート絶縁膜Ｊｌｉｌを発生さ
せ、この結果として第３図の回路は尋価的に第２図のよ
うになる。このため、第２図について前述したと同様に
してトランジスタＴ、のゲート−ドレイン間で絶縁膜が
ａｍされ、保ｉＩ！機能が失われることがある。

この発明の１的は、保護用トランジスタのゲート破壊を
防止して保＠ＩＩＡ能【向上させたｉｌＴ緘なゲート保
験ｔｇｌ＃１１ｔ−提供することにある。

この発明によるゲート保麺１略は、保護用トランジスタ
のゲートにそのゲート破壊電圧より低い耐圧を有する半
番体素子を縁続したこと１丁％黴とするもので、以下、
厳封図面に示す東ＩＩｍ例について詳述する。

第４図は、この発明の−９１，１例によるゲート保ｍ囲
路を示すもので、ＩＮ、Ｒ，’ｒは銀１図〜謝３図と一
様にそれぞれ入力端子、入力抵抗、被保諌トランジスタ
を不す。

トランジスタＴのゲート及び基準電位点にはゲート絶縁
線の薄い保−用電界効未トランジスタＴ。

のドレイン及びソースがそれぞれ接続され、トランジス
タＴ、のゲートには入力端子ＩＮにゲート及びドレイン
か接続されたゲート絶縁層の厚い電界効果トランジスタ
Ｔ−のソースが接続されている。また、トランジスタＴ
、のゲートには、ゲート及びソースが基準電位点に級絖
されたゲート絶縁層の薄い電界効果トランジスタＴ１の
ドレインが接続されると系に、ゲート及びソースが基準
電位点に懐絖姑れたケート絶縁膜の雌い電界効果トラン
ジスタＴｍ（１）ドレインが級絖されている。トランジ
スタτｙ＃′ｉ）ランリスタＴＩ【保−するためのもの
でめって、７丁のドレイン−ソース間実機は電圧又扛ド
レイン級合破壊電圧はテ５のゲート４ｆＬ壊電圧よシ低
くなっている。なお、トランジスタテ１Ｔｓ−１丁＃′
ｉいずれもエンハンスメント型のものであり、トランジ
スタＴａｕデプリーション製のものである。

いま、入力端子工ＮＫ過大入力が加わるものとすると、
第３凶の場合と同様にトランジスタＴ。

が瞬時にオンし、トランジスタＴｓＵ入力亀圧からトラ
ンジスタＴ・のスレッショルド電圧を差引いた電圧に応
じてオンする。このため、トランジスタＴのゲートには
入力電圧を入力抵抗ＲとトランジスタＴ、のオン抵抗と
て分圧した低い電圧が加わることになり、トランジスタ
Ｔのゲート株−が達成される。

ここで、入力電圧が非常に＾いものとすると、第３図に
ついて前述したように、トランジスタＴ。

のゲート電圧が上昇してＴ１のゲート絶縁破壊が生ずる
おそれがある。しかしながら、この発明によれは、トラ
ンジスタ？、のゲートにそのゲート破線電圧よシ低い耐
圧ｔ−有するトランジスタＴ７を接続しであるので、Ｔ
易のゲート絶縁破壊か本然に防止される。この場合、ト
ランジスタＴ１＃′ｉ。

オン抵抗が小さくなるように形成する必資がないので、
サイズ【小さくすることができ、好都合である。なお、
トランジスタＴｗｏ代りに、ダイオード等の他の牛番体
本子を用いることもでＩｋ４゜トランジスタＴａは通常
入力に応じてトランジスタＴ、がオ／し碌、いようにす
るたりに高抵抗の抵抗集子として挿入されたもので＃）
９、他の方法によって形成され九抵抗素子であってもよ
い。

なお、トランジスタ！−のゲート電極はメタルでも他の
亀他材１ｐ＃（多結晶シリコン勢）でもよい。

しかし、多結晶シリコンを用いる場合には、オフセット
ゲート構造にするのが好ましい。すなわち、多結晶シリ
コン會ゲート電極とするシリコンゲートプロセスで社、
ソース・ドレイン拡散が薄いゲート絶縁膜上に配置した
多結晶シリコン層會介して実行されるので、ソース領域
及びドレイン領域のゲート近傍部分か博いゲート絶縁線
を介してゲー）ｉｌｌ極と対向することにな夛、ゲート
絶縁層の破壊が生じやすくなるか、オフセットゲート構
造七妹用すれは、このようなゲート絶縁線の破壊を防止
できる。

以上のように、この発明によれば、保繰用トランジスタ
のゲート破壊が未然に防止されるので、＾い入力電圧に
ついても十分な保１１１ｋ能が得られる効果がある。

【図面の簡単な説明】

第１図、ｆｓ２図及び第３図は、それぞれ従来のゲート
保ｓ１（ロ）路を示す卸路図、 第４図は、この発鴫の一実施例によるゲート保錬回路會
示す回路−である。 ＩＮ−・・入力端子、Ｒ・・・入力抵抗、Ｔ　、　’ｒ
、、’ｒ。 ・・・絶縁ゲート電界効果トランジスタ。 出願人　　日本東器製造株式会社 代理人　弁理士　　伊　沢　敏　紹 ｔ　１　図 第２図

Claims (1)

1. 【特許請求の範囲】 ｌ、絶縁ゲート電界効果トランジスタのゲー）１保−す
   るためのゲート保−回路でめって、卜）入力端子と、 …）　前記トランジスタのゲートとｍ配入力痛子との間
   に！＆続された入力抵抗と、 （ｃｌ　　ｍ記トランリスタのゲートと基準電位点との
   間に接続された第１の絶縁ゲート亀昇効来ト２ンジスタ
   と、 （ｄ）　　ゲート及びドレインが＃ｉ記大入力端子接続
   されると共にソースが鹸紀絽１の絶縁ゲート電界効果ト
   ランジスタのゲートに接続され、＃記入力端子への過大
   入力に応じて前記載１の絶縁ゲート電界効果トランジス
   タｔ−４遍させる第２の絶縁ゲート電界効果トランジス
   タと、 （６１１１ｆｌｋ第１の絶縁ゲート電界効果トランジス
   タのゲートと前記基準電位点との間に接続され、―記載
   １の絶縁ゲート電界効果トランジスタのゲート鹸壊電圧
   より低い耐圧を有する半導体素子と、 （ｆｌ　　ＩＪ船第１の絶縁ゲート電界効果トランジス
   タのゲートと前記基準電位点との間に接続式れ、前記入
   力端子への通常入力に応じて創配第１の絶縁ゲート電界
   効果トランジスタがオンしないようにする抵抗重子と をそなえたゲート株ｓｌｉ路・ λ　％１１！Ｆ請求の範囲第１積に記載のゲート保験回
   鮎であって、 ＃ＩＩ配半導体為子が藺配第１の杷−ゲート電界効果ト
   ランジスタのゲー）＃壊亀圧より低い突接は電圧又は接
   合破壊電圧を有する第３の絶縁ケート電界効果トランジ
   スタからなり、こ、の第３の絶縁ゲート電界５ａＪ来ト
   ランジスタのゲート及びソースか＃１１ｉｃＩｋ卑亀位
   点に且ウドレインか絢に：Ｊ謝１の絶縁ゲート電界効果
   トランジスタのゲートにそれぞれ接続されているゲート
   保−１路。 ３　％許請求の範ｌｉ！Ｉｌｌ第１項又は第２項に記載
   のゲート保―回路であって、 １配抵抗素子がデプリーション型の第４の絶縁ゲート′
   ｗＬ界効来トランジスタからなり、この第４の絶縁ゲー
   ト電界効果トランジスタのゲート及びソースが―」記基
   準電位点に且つドレインが薊配第１の絶縁ゲート電昇効
   果トランジスタのゲートにそれぞれ接続され１いるゲー
   ト珠諌回路。