JPH0795033A - 電力用半導体装置回路 - Google Patents

Abstract

(57)【要約】 （修正有） 【目的】 電力用半導体装置のスイッチオン又はスイッ
チオフを促進する。 【構成】 ゲート制御回路6a,6b, 6c, 6dがゲート電極
５とゲート電圧供給端子Ｇの間に導電性通路を与える。
スイッチング装置Q1, D1, Q2はゲート電圧供給端子Ｇ及
びゲート電極５へそれぞれ結合された第１及び第２主電
極を有し、第１及び第２主電極間の主電流通路が抵抗R2
と並列に結合され、スイッチング装置Q1, D1, Q2は第２
の導通状態において抵抗R2と並列に付加的抵抗を与える
ために第１の非導通状態と第２の導通状態とを有し、電
力用半導体装置２をターンオン又はターンオフするため
に、ゲート電圧供給端子Ｇにおける電圧が変化した場
合、又は電力用半導体装置内の欠陥条件の検出に際し
て、ゲート電極５とゲート電圧供給端子Ｇの間の導電性
通路の全体抵抗を変えるように、第１及び第２状態のう
ちの一方から他方へ切り換えるためにスイッチング装置
が配設されている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、絶縁ゲート電界効果電
力用半導体装置と、該電力用半導体装置の絶縁ゲート電
極への電圧の印加を制御するためのゲート制御回路とを
具えている電力用半導体回路に関するものである。

【０００２】

【従来の技術】米国特許明細書第４９２８０５３号は、
電力用半導体装置が誘導性負荷に対して高側スイッチと
して用いられるように企図されたｎチャネル電力用ＭＯ
ＳＦＥＴ（酸化金属半導体電界効果トランジスタ）であ
る電力用半導体装置回路を記載している。当業者には理
解されるであろうように、ｎチャネル装置の場合におけ
る「高側スイッチ」は、負荷と二つの電圧供給線のうち
のより正の線との間に結合されているスイッチである。
米国特許明細書第４９２８０５３号に記載されている回
路においては、ツェナーダイオードの形態での電圧クラ
ンプ回路が、電力用半導体装置の一方の主電極が結合さ
れている正の電圧供給端子と電力用半導体装置のゲート
電極との間へ結合されている。ｎチャネルＭＯＳトラン
ジスタの主電流通路、すなわちそのトランジスタの主電
極間の電流通路は、電力用半導体装置のゲートと他方の
主電極との間へ結合される。ｎチャネルＭＯＳトランジ
スタのゲート電極は、図示されたように大地にある他方
の供給線へｐチャネルＭＯＳトランジスタのゲート電極
と一緒に結合される。ｐチャネルＭＯＳトランジスタの
主電流通路は電力用ＭＯＳＦＥＴのゲート電極とゲート
駆動回路との間へ結合される。米国特許明細書第４９２
８０５３号に記載されている回路の動作においては、誘
導性負荷のスイッチングにより過電圧が生じた場合に、
ツェナーダイオードがブレークダウンし且つｎチャネル
ＭＯＳトランジスタが導電性通路を与え、誘導性負荷内
のエネルギーの消散のために、その電力用半導体装置を
分流する。同時に、ｐチャネルＭＯＳトランジスタがス
イッチオフされそれで電力用ＭＯＳＦＥＴをゲート駆動
回路から絶縁する。

【０００３】

【発明が解決しようとする課題】電力用半導体装置のス
イッチオン又はスイッチオフを促進するためのゲート制
御回路を有する電力用半導体装置回路を提供することが
本発明の目的である。

【０００４】

【課題を解決するための手段】本発明によれば、第１主
電極と第２主電極及びゲート電極を有する絶縁ゲート電
界効果電力用半導体装置と、前記ゲート電極とゲート電
圧供給端子との間に導電性通ーを与えるゲート制御回路
とを具えている電力用半導体装置回路が設けられ、前記
ゲート制御回路は、スイッチング装置の第１主電極と第
２主電極との間の主電流通路が抵抗と並列に結合される
ように、前記ゲート電極と前記ゲート電圧供給端子との
間に結合された前記抵抗と、前記ゲート電圧供給端子と
前記ゲート電極とへそれぞれ結合された第１主電極と第
２主電極とを有する前記スイッチング装置とを具え、該
スイッチング装置は第２導通状態において前記抵抗と並
列に付加的な抵抗を与えるために第１非導通状態と第２
導通状態とを有し、該スイッチング装置は、前記ゲート
電圧供給端子における電圧が電力用半導体装置をターン
オン又はターンオフするために変化する場合か又は前記
電力用半導体装置内での欠陥条件の検出に際して、前記
ゲート電極と前記ゲート電圧供給端子との間の導電性通
路の全体抵抗を変化するように、第１状態と第２状態と
のうちの一方から他方へ切り換えるように配設されてい
る。

【０００５】かくして、本発明による回路においては、
ゲート電圧供給端子と電力用半導体装置のゲート電極と
の間の導電性通路の全体抵抗が、ゲート電圧供給端子に
おける電圧の変化又は欠陥条件の検出に応答して、抵抗
と並列に接続されたスイッチング装置の導電性を制御す
ることにより、修正されあるいは変更され得る。これは
電力用半導体装置のスイッチング速度が、電力用半導体
装置の正常動作の間ゲート電圧供給端子へ結合されたあ
らゆる交流信号型低インピーダンスゲート駆動回路から
の恩恵を受けることを可能にするはずであるが、電力用
半導体装置の異常条件のもとで調節されるべきゲート電
極とゲート電圧供給端子との間の導電性通路の全体抵抗
があらゆるそのような低インピーダンス駆動が他方で生
じ得る問題点を低減することを許容する。

【０００６】前記スイッチング装置は前記抵抗と並列に
結合された整流ダイオードから成ってもよい。前記整流
ダイオードは電力用半導体装置をターンオフするために
ゲート電圧供給端子が変化する場合に導通するように配
設され得る。

【０００７】代案として、前記スイッチング装置はトラ
ンジスタから成ってもよく、前記トランジスタが第１状
態と第２状態との間を切り換わるようにするために、こ
のトランジスタの制御電極へ制御信号を印加するための
手段が設けられてもよい。

【０００８】ゲート電圧供給端子からゲート電圧が除去
された場合に電力用半導体装置のターンオフを促進する
ためにゲート制御回路が設けられている第１の例では、
前記トランジスタが絶縁ゲート電界効果トランジスタか
ら成ってもよく、ゲート電圧が前記ゲート電圧供給端子
から除去された場合に前記トランジスタを導通にさせる
ようにするために、前記制御信号印加手段が前記トラン
ジスタの制御電極と電力用半導体装置のゲート電極との
間の結合器を具えてもよく、それにより前記ゲート電極
と前記ゲート電圧供給端子との間の全体抵抗を低減す
る。

【０００９】電力用半導体装置のスイッチング速度が調
節されることを可能にするために、抵抗が前記トランジ
スタと直列に結合されてもよい。

【００１０】かくしてゲート制御回路は電力用半導体装
置の正常なターンオンの間ゲート電圧供給端子と電力用
半導体装置のゲート電極との間の導電性通路に所望の比
較的高抵抗を与えられることを可能にし、電力用半導体
装置をスイッチオフするためにゲート電圧が除去された
場合に導電性通路の抵抗が自動的に低減されることを可
能にして、それで電力用半導体装置をスイッチオフする
ために必要な時間を低減する。

【００１１】第２の例においては、電力用半導体装置の
欠陥条件を検出するために欠陥検出回路が設けられても
よく、該欠陥検出回路は異常条件が検出された場合に電
力用半導体装置をスイッチオフするための出力信号を与
えるために制御出力端子を有し、且つ前記トランジスタ
へ制御信号を印加するための手段が電圧源への別のトラ
ンジスタの第１主電極と第２主電極との間の主電流通路
と直列に結合された別の抵抗を具えてもよく、この別の
トランジスタの第１主電極は前記トランジスタが平常は
導通しているように前記別の抵抗と前記トランジスタの
制御電極とへ結合されていて、前記別のトランジスタ
は、前記欠陥検出回路が異常条件の存在を指示する出力
信号を与えた場合に、前記別のトランジスタを導通にな
るようにさせ、それよにり前記トランジスタを非導通に
なるようにするために前記欠陥検出回路の出力端子へ結
合された制御電極を有し、それでゲート電圧供給端子間
の導電性通路の全体抵抗を増大する。

【００１２】この場合には、前記欠陥検出回路が例えば
誘導性負荷のスイッチングによる電力用半導体装置の異
常条件を検出した場合に、ゲート制御回路がゲート電圧
供給端子への導電性通路の抵抗を増大するように働く。
これが欠陥検出回路による電力用半導体装置のターンオ
フを促進するはずである。

【００１３】第３の例においては、欠陥検出回路が電力
用半導体装置の異常条件を検出するために設けられても
よく、その欠陥検出回路は異常条件が検出された場合に
電力用半導体装置をスイッチオフするための出力信号を
与えるために制御出力端子を有し、且つ前記ゲート制御
回路は付加的に、トランジスタの第１主電極と第２主電
極との間の主電流通路が抵抗と並列に結合されるよう
に、ゲート電圧供給端子とゲート電極とへそれぞれ結合
された第１主電極と第２主電極とを有して第１主電極と
第２主電極及び制御電極を有するトランジスタと、電圧
源への別のトランジスタの第１主電極と第２主電極との
間の主電流通路と直列に結合されたもう一つの抵抗を具
えているトランジスタへ制御信号を印加するための手段
とを具えてもよく、前記別のトランジスタの第１主電極
は前記トランジスタが平常は導通しているように前記他
の抵抗と前記トランジスタの制御電極とへ結合されてい
て、前記別のトランジスタは、前記欠陥検出回路が異常
条件の存在を指示する出力信号を与えた場合に、前記別
のトランジスタを導通になるようにさせ、それにより前
記トランジスタを非導通になるよにさせるために欠陥検
出回路の出力端子へ結合された制御電極を有し、それで
ゲート電圧供給端子間の導電性通路の全体抵抗が増大す
る。そのような回路が前述の第１及び第２の例の機能を
与える。

【００１４】第２及び第３の例においては、欠陥検出回
路は欠陥検出トランジスタの制御電極へ結合された制御
出力端子を有し、その欠陥検出トランジスタは電力用半
導体装置のゲート電極へ結合された第１主電極と第２主
電極とのうちの一方の電極と電圧源へ結合された他方の
電極とを有するので、欠陥検出トランジスタが欠陥検出
回路からの出力信号により導通にされた場合に、電力用
半導体装置がスイッチオフされる。

【００１５】一方の主電極における電圧が予定された限
界を越えた場合に、電力用半導体装置を非導通状態から
導通状態へ切り換えられるようにするために、電力用半
導体装置の第１主電極と第２主電極とのうちの一方の電
極とゲート電極との間へ電圧クランプ回路が結合されて
もよい。

【００１６】米国特許第５１７３８４８号が、ゲート駆
動回路と絶縁ゲートバイポーラトランジスタ（ＩＧＢ
Ｔ）の絶縁ゲートとの間の直列抵抗が前記ＩＧＢＴの絶
縁ゲートへの誘導性通路内の抵抗と並列に結合されたス
イッチング可能な電界効果トランジスタ（ＦＥＴ）を有
する電動機制御装置を記載していることは注目されねば
ならない。このスイッチング可能な電界効果トランジス
タは正常時導通であり、しかしＩＧＢＴの負荷電圧が所
定の値の下に低下した場合にターンオンからターンオフ
への比較的遅い遷移にオーバーシュート電圧を回避する
ようにさせるように電界効果トランジスタをスイッチオ
フするために感知回路が設けられる。

【００１７】

【実施例】以下、添付の図面を参照して本発明の実施例
を説明しよう。勿論、類似の部分を参照するために全図
面を通して同じ参照符号が用いられていることは理解さ
れねばならない。

【００１８】図面を参照すると、第１主電極３と第２主
電極４及びゲート電極５を有する絶縁ゲート電界効果電
力用半導体装置２と、ゲート電極５とゲート電圧供給端
子Ｇとの間に導電性通路を与えるゲート制御回路6a, 6
b, 6c, 6dとを各々が具えている電力用半導体装置回路1
a, 1b, 1c, 1dの種々の例が図解されており、ゲート制
御回路６はゲート電極５とゲート電圧供給端子Ｇとの間
に結合された抵抗R3を具えており、スイッチング装置Q
1, D1, Q2はゲート電圧供給端子Ｇとゲート電極５とへ
それぞれ結合された第１主電極と第２主電極とを有し、
それで第１主電極と第２主電極との間の主電流通路が抵
抗R3と並列に結合されて、スイッチング装置Q1, D1, Q2
は第２の導通状態において抵抗R2と並列に付加的抵抗を
与えるために第１の非導通状態と第２の導通状態とを有
し、そのスイッチング装置は、ゲート電極５とゲート電
圧供給端子Ｇとの間の導電性通路の全体抵抗を変えるよ
うに、電力用半導体装置２をターンオン又はターンオフ
するためにゲート電圧供給端子Ｇにおける電圧が変化す
る場合に、第１状態と第２状態とのうちの一方の状態か
ら他方の状態へ切り換えるために配設されている。

【００１９】かくして、本発明による回路においては、
ゲート電圧供給端子Ｇと電力用半導体装置２のゲート電
極５との間の導電性通路の全体抵抗Ｒ_TOT が、ゲート電
圧供給端子における電圧の変化又は欠陥条件の検出に応
答して、抵抗R3と並列に接続されたトランジスタQ1, Q2
の導電性を制御することにより修正されあるいは変更さ
れ得る。これは電力用半導体装置のスイッチング速度
が、電力用半導体装置の正常動作の間ゲート電圧供給端
子へ結合されたあらゆる交流信号型低インピーダンスゲ
ート駆動回路からの恩恵を受けることを可能にするはず
であるが、電力用半導体装置の異常条件のもとで調節さ
れるべきゲート電極とゲート電圧供給端子との間の導電
性通路の全体抵抗があらゆるそのような低インピーダン
ス駆動が他方で生じ得る問題点を低減することを許容す
る。

【００２０】さて、図１に図解された例を参照して、電
力用半導体装置回路1aは第１電力供給線７と第２電力供
給線８とを有している。この例においては、電力用半導
体装置２は負荷Ｌに対する低側スイッチを形成するｎチ
ャネルエンハンスメントモード電力用ＭＯＳＦＥＴであ
る。電力用ＭＯＳＦＥＴ２記号内に示されたダイオード
ＤはＤＭＯＳ型縦型ＭＯＳＦＥＴのドレインとボディー
（チャネル規定領域）との間に形成されたダイオードを
表現している。負荷Ｌは自動車内に生じる例えば電動機
のような誘導性負荷又は点火コイルのようなコイルであ
ってもよい。第２電力供給線８はかくして一般に大地
（接地）電位である第１電力供給線７と比較して正の電
圧である。

【００２１】電力用ＭＯＳＦＥＴ２のゲート電極５は、
この例では、第１抵抗R1とゲート制御回路6a及び第２抵
抗R2により、ゲート電圧供給端子Ｇへ結合されている。

【００２２】ゲート電圧供給端子Ｇへゲート電圧を供給
するためにあらゆる適当な形状のゲート駆動回路（図示
せず）が設けられ得る。

【００２３】電力用半導体装置回路は、電力用半導体装
置２と統合され得る適当な性質の温度感知器、クランプ
回路及びdV／dt制限回路を含んでもよい。

【００２４】図１に示されたゲート制御回路6aは、第１
抵抗R1と第２抵抗R2との間で、且つそれらに直列に設け
られた第３抵抗R3と、第４抵抗R4により第２抵抗R2と第
３抵抗R3との間の接合点J1へ結合された、絶縁ゲート電
界効果トランジスタ（ＩＧＦＥＴ）Q1のソース電極ｓ
と、第１抵抗R1と第３抵抗R3との間の接合点J2へ結合さ
れたＩＧＦＥＴQ1のドレイン電極ｄとにより、抵抗R3の
両端へ結合された主電流通路（すなわちソースとドレイ
ンとの間の電流通路）を有するｎチャネルエンハンスメ
ントモード絶縁ゲート電界効果トランジスタ（ＩＧＦＥ
Ｔ）Q1とを具えている。ＩＧＦＥＴQ1のゲート電極ｇは
そのトランジスタのドレイン電極ｄへ結合されている。

【００２５】図１は結合されないものとしてＩＧＦＥＴ
Q1のバックゲート電極bgを示している。しかしながら実
際にはバックゲート電極bgは慣習的な方法でソース電極
へ結合されるか、あるいは第１電力供給線７へ結合され
るであろう。

【００２６】電力用半導体装置回路1aの動作において
は、正常動作における電力用半導体装置２は、ゲート駆
動回路（図示せず）によるゲート電圧供給端子Ｇへの適
切な正の電圧の印加によりスイッチオンされる。

【００２７】この局面の間はＩＧＦＥＴQ1は非導通すな
わちオフのままであり、ゲート電圧供給端子Ｇとゲート
電極５との間の導電性通路の全体の抵抗は抵抗R1, R2及
びR3の合計である。

【００２８】電力用半導体装置２をターンオフするため
に、ゲート駆動回路がゲート電圧を除去する。この段階
においてＩＧＦＥＴQ1のドレインｄ（及び従ってゲート
ｇ）における電圧がそのトランジスタのソースにおける
電圧よりも高くなり、ＩＧＦＥＴQ1が導通となりかくし
て抵抗R4とＩＧＦＥＴQ1の小さい抵抗とを第３抵抗R3と
並列に接続して、ゲート電圧供給端子Ｇと電力用ＭＯＳ
ＦＥＴ２のゲート電極５との間の導電性通路の全体抵抗
Ｒ_OUT を低減する。

【００２９】かくしてゲート制御回路6aが電力用半導体
装置２の正常なターンオンの間ゲート電圧供給端子Ｇと
電力用半導体装置２のゲート電極５との間の導電性通路
に所望の比較的高い抵抗を与えられることを可能にし、
電力用半導体装置をスイッチオフするためにゲート電圧
が除去された場合に導電性通路の抵抗が自動的に低減さ
れることを可能にして、電力用半導体装置２をスイッチ
オフするために要する時間を低減する。

【００３０】図２は図１に示された回路1aの修正版1a'
を図解しており、その回路ではゲート制御回路6a' のト
ランジスタQ1は整流ダイオードD1より置き換えられてお
り、そのダイオードは電力用半導体装置２がその中に形
成されている半導体のボディー上に設けられた絶縁層上
に形成された、好適には薄膜、一般に多結晶珪素形状
の、ダイオードである。

【００３１】図２に示された回路1a' の動作において
は、ゲート駆動回路がゲート電圧を除去した場合に、ダ
イオードD1（このダイオードは電力用半導体装置２を導
通させるためにゲート電圧が印加されている間は逆バイ
アスされている）が正バイアスとなり且つ従って導通す
るので、ダイオードD1の正方向抵抗が第３抵抗R3と並列
に置かれ、それでゲート電圧供給端子Ｇと電力用ＭＯＳ
ＦＥＴ２のゲート電極５との間の導電性通路の全体抵抗
Ｒ_TOT を低減する。

【００３２】トランジスタQ1の代わりにダイオードD1を
使用するのは、一般にそのダイオードが導通している場
合には、ダイオードD1の正方向電圧はトランジスタQ1を
横切る電圧降下よりも低くなるので有利であり、それで
全体抵抗Ｒ_TOT が低減されることを可能にし、更に電力
用半導体装置２をターンオフするためにゲート電圧供給
端子Ｇがソース電圧へ引きつけられた場合に、電力用半
導体装置２のゲートがソース電圧（すなわち第１電力供
給線７の電圧）により近く引きつけられることを許容す
る。例えば、この場合には種々の構成要素の正確な電気
的特性に依存して、電力用半導体装置２のゲート電極５
は、図１の例における1.0 Ｖと比較して約0.7 Ｖへ引き
下げられ得る。従ってターンオフ遅延時間及びゲート電
極５の電圧の降下時間は図１の例におけるよりも少なく
なる。

【００３３】図３は本発明によるもう一つの実施例の電
力用半導体装置回路1bを図解している。

【００３４】図３に図解された例においては、電圧クラ
ンプ回路９が、電力用半導体装置２の第２主電極（図示
の例ではドレイン）４とゲート電極５との間に結合され
ているので、例えば誘導性負荷Ｌのスイッチングによる
過電圧の場合に、電圧クランプ回路９が電力用ＭＯＳＦ
ＥＴ２をターンオンするために電力用ＭＯＳＦＥＴ２の
ゲート電圧を上げるように働き、電力用ＭＯＳＦＥＴ２
の導通により誘導性負荷内の超過したエネルギーが消散
されることを可能にする。

【００３５】電圧クランプ回路９は適切ないかなる型の
ものであってもよい。例えば、電圧クランプ回路９は簡
単に第２主電極４における電圧が予定された値を超えた
場合にブレークダウンするツェナーダイオードの連鎖で
構成されてもよく、あるいは米国特許明細書第４９２８
０５３号，欧州特許出願公開明細書第３７２８２０号又
は欧州特許公開明細書第５２３８００号に記載された回
路に類似する回路が使用され得る。

【００３６】ゲート制御回路6bは、抵抗R5が接合点J1へ
結合され且つトランジスタQ2のドレイン電極が接合点J2
へ結合されるように、抵抗R3に並列に抵抗R5と直列に接
続された主電流通路を有するｎチャネルエンハンスメン
トモードＩＧＦＥＴQ2を具えている。トランジスタQ2の
絶縁ゲート電極は抵抗R6を介して接合点J1と抵抗R2との
間の接合点J3へ結合され、ｎチャネルエンハンスメント
モードＩＧＦＥＴQ3の主電流通路を介して第１電力供給
線７へ結合されている。トランジスタQ3のゲート電極は
制御入力信号端子Ｃへ結合されている。

【００３７】欠陥検出回路10は抵抗R2を介してゲート電
圧供給端子Ｇへ結合されると共に、第１電力供給線へ結
合されている。欠陥検出回路10は異常条件が検出された
場合に電力用半導体装置２をスイッチオフするための制
御出力信号を供給するために制御出力端子10A を有して
いる。

【００３８】欠陥検出回路10は、電力用半導体装置２が
スイッチオフされることが必要な異常条件を指示するの
に適したどんな回路であってよい。かくして、例えば、
欠陥検出回路10は、電力用半導体装置２の温度が予定さ
れた望ましい最高温度を超過した場合を検出するように
設計されてもよい。そのような場合にはあらゆる適切な
過大温度検出回路が使用されてもよく、例えばそれは本
出願人の出願中の欧州特許出願公開第５２３７９９号に
記載されている。もう一つの代案すなわち付加的な欠陥
検出回路として、本出願人が出願中の欧州特許出願公開
第４７９３６２号に記載されているような回路が、電力
用半導体装置を組み込んでいる半導体ボディーを横切る
温度差が予定された限界を超えた場合を検出するために
用いられてもよい。

【００３９】欠陥検出回路10の制御出力端子10a は、抵
抗R1を介して電力用半導体装置２のゲート電極へ結合さ
れ且つ直接に接合点J2へ結合されたドレイン電極と、第
１電力供給線７へ結合されたソース電極とを有する、ｎ
チャネルエンハンスメントモードＩＧＦＥＴすなわちト
ランジスタQ4の制御ゲートへ結合されている。

【００４０】この例では、欠陥検出回路10の制御出力端
子10a は、点ＣにおいてトランジスタQ3の制御電極へも
結合されている。

【００４１】図４は本発明による回路の修正版1cを図解
しており、その回路は抵抗R6が接合点J3でなくて独自の
基準電圧Ｖ_C へ結合されていると言う事実により単純に
図３に示された回路と異なっている。このことが電圧Ｖ
_C に図３での接合点J3にける電圧よりもゲート電圧に近
くなることを許容し、それでより高い電圧がトランジス
タQ2のゲートへ印加されることを可能にする。

【００４２】回路1b又は1cの動作においては、正常時オ
フである場合の電力用半導体装置２は、ゲート電圧供給
端子Ｇへの適切なゲート電圧の印加によりスイッチオン
される。正常なターンオン過程の間は、トランジスタQ3
は導通せず且つそれでトランジスタQ2のゲートは高であ
り、トランジスタQ2は導通して抵抗R5とトランジスタQ2
の抵抗とを抵抗R3と並列に結合する。ゲート電圧の除去
による電力用半導体装置２のターンオフの間、状態は類
似するであろう。かくして、正常な動作条件のもとで
は、ゲート電圧供給端子Ｇからゲート電極５までの全体
の抵抗は R1＋R2＋Rx であり、ここで １／Rx＝１／R3＋１／R5 である。

【００４３】導通時のトランジスタQ2の抵抗は無視でき
る。

【００４４】欠陥検出回路10が電力用半導体装置２の異
常条件、例えば過大温度を検出した場合には、制御出力
信号がトランジスタQ4をターンオンするために出力端子
10a上に与えられるので、電力用半導体装置２のゲート
電極５を第１電力供給線７へ結合し、且つそれで電力用
半導体装置２をターンオフする。同時に制御出力信号が
接合点Ｃを介してトランジスタQ3の制御電極へ与えら
れ、トランジスタQ3を導通にし、それがトランジスタQ2
のゲート電圧を低めて、そのトランジスタQ2は非導通に
なる。抵抗R5とトランジスタQ2とはかくしてもはや抵抗
R3と並列な導電性通路を与えず、且つ従ってゲート電圧
供給端子Ｇからゲート電極５までの導電性通路の全体抵
抗は R1＋R2＋R3 に増大される。

【００４５】かくして、接合点J2からゲート電圧供給端
子Ｇまでの通路の抵抗が増大され、それでトランジスタ
Q4による電力用半導体装置２のゲート電極の引下げを促
進して、電力用半導体装置２を導通状態に試行し且つ維
持することをゲート駆動回路に対して一層困難にするた
めにゲート電圧供給端子Ｇへ結合されたゲート駆動回路
（図示せず）への導電性通路の抵抗を増大する。かくし
て、この回路が、ゲート駆動回路が電力用半導体装置２
をスイッチオフすることをめざす欠陥検出回路10に反対
の動作することを防止する援助をする。

【００４６】さて、電力用半導体装置２が、例えばモー
タ又はコイルのような誘導性負荷を切り換えるために用
いられている状態を考察しよう。ゲート電圧の除去によ
り電力用半導体装置２がターンオフされる場合に、誘導
性負荷Ｌは第２主電極４における電圧に急上昇を生じ、
予定された電圧に到達した場合には、それが誘導性負荷
内のエネルギーを消散させ且つ従って電力用半導体装置
２のあらゆる有害な破損を回避するように、電力用半導
体装置を導通にするように電力用半導体装置２のゲート
電圧を上げるために、電圧クランプ回路９を導電するよ
うにする。図３又は４には示されていないけれども、電
圧クランプ回路９がトランジスタQ3のゲートの電圧を上
昇させるために導通にされた場合に、接合点Ｃへ補助制
御信号を供給するために制御回路が設けられてもよく、
それでトランジスタQ2のゲート電圧を低めるためにトラ
ンジスタQ3を導通にし、トランジスタQ2は非導通にな
る。この場合にはそれで抵抗R5とトランジスタQ2とはも
はや抵抗R3と並列な導電性通路を与えず、且つ従ってゲ
ート電圧供給端子Ｇからゲート電極５までの導電性通路
の全体抵抗は R1＋R2＋R3 に増大される。特に、電圧クランプ回路９からゲート電
圧供給端子Ｇまでの通路の抵抗が増大されるので、電圧
クランプ回路９を通る電流はゲート駆動回路（図示せ
ず）により消散され得ないが、電力用半導体装置２のゲ
ート電圧を上げるために直接用いられ、それで電圧クラ
ンプ回路９が電力用半導体装置２をターンオンする速度
を増大する。

【００４７】図５は本発明による回路の別の例1dを図解
している。この例においては、ゲート制御回路6dが、図
１を参照して上述された電力用半導体装置２の正常なタ
ーンオフの速度を増大するためのトランジスタQ1及び直
列抵抗R4と図３に示された装置に類似した装置との双方
を含んでいる。

【００４８】図６は本発明による回路1dの修正版1d' を
図解している。この例においては、ゲート制御回路6d'
が図２を参照して上述された電力用半導体装置２の正常
なターンオフの速度を増大するためのダイオードD1と図
３に示された装置と類似した装置との双方を含んでい
る。

【００４９】典型的には抵抗R3は 50kΩ（キロオーム）
を有してもよく、一方抵抗R4, R5及びR6はそれぞれ 100
又は200kΩ, １〜 10kΩ及び 100又は200kΩの値を典型
的に有してもよく、且つ抵抗R1及びR2は 100Ω〜１ kΩ
の値を有してもよい。

【００５０】１個又は複数個の入力保護ツェナーダイオ
ードが、図４においてはツェナーダイオードZDにより示
されているように、ゲート電圧供給端子Ｇと第１電力供
給線７との間へ接続されてもよい。

【００５１】トランジスタQ1, Q2, Q3は、一般に横型Ｉ
ＧＦＥＴであり、抵抗R1, R2, R3,R4, R5, R6と一緒に
電力用半導体装置２と同じ半導体ボディーに集積されて
もよい。抵抗は半導体ボディー内に設けられた拡散抵抗
又は適切に半導体ボディーの表面上に且つそれから絶縁
されて設けられた薄膜（例えば多結晶）抵抗であっても
よい。

【００５２】図面ではトランジスタQ1, Q2, Q3のバック
ゲートbgが慣習的なようにそれらの各自のソースへ短絡
されて示されていないことは注目されてきたであろう。
実際にはこれは事実であってもよく、あるいはバックゲ
ートは、例えば第１電力供給線７へ接続されることによ
り、適切な基準電位へ結合されることができる。

【００５３】この回路はその他の監視用及び制御要素、
例えば電力用半導体装置の温度を検出するための感知器
を含むこともできる。

【００５４】電力用半導体装置２は必ずしも電力用ＭＯ
ＳＦＥＴである必要はなく、例えば絶縁ゲートバイポー
ラトランジスタ（ＩＧＢＴ）であってもよい。

【００５５】また、電力用半導体装置２は前述の例では
ｎチャネル装置であるけれども、本発明は電圧その他の
適切な変更によりｐチャネル装置にも適用できる。同様
に、図面は低側スイッチを示しているけれども、本発明
は高側スイッチにも適用され得る。

【００５６】この開示を読むことにより、その他の修正
又は変形が当業者にはわかるであろう。そのような修正
又は変形は半導体技術においてすでに知られており、且
つここにすでに記載された特徴の代わりに、あるいはそ
れに加えて使用され得るその他の特徴を伴ってもよい。
本出願においては、特許請求の範囲は特徴の特定の組み
合わせに対して形成されたけれども、本出願の開示の範
囲は、いずれかの特許請求の範囲に現在請求されている
のと同じ発明に関連するか否か、本出願が緩和したのと
同じ技術的問題のいずれか又は全部を緩和するか否かに
かかわらず、本出願の開示の範囲は新規な特徴又は明示
的であれ暗示的であれここに開示された特徴の新規な組
み合わせをも含むことは理解されねばならない。出願人
はここに本出願の、あるいはそれから引き出されるなん
らかの別の出願の継続中に、新しい特許請求の範囲がそ
のような特徴に対して形成され得ると言う注意を与えて
おく。

【図面の簡単な説明】

【図１】本発明による電力用半導体装置回路の第１実施
例の回路図である。

【図２】前記第１実施例の修正版の回路図である。

【図３】本発明による電力用半導体装置回路の第２実施
例回路図である。

【図４】本発明による電力用半導体装置回路の第３実施
例に対する回路図である。

【図５】本発明による電力用半導体装置回路の第４実施
例に対する回路図である。

【図６】前記第４実施例の修正版の回路図である。

【符号の説明】

1a〜1d 電力用半導体装置回路 ２ 絶縁ゲート電界効果電力用半導体装置 ３ 第１主電極 ４ 第２主電極 ５ ゲート電極 6a〜6d ゲート制御電極 ７ 第１電力供給線 ８ 第２電力供給線 ９ 電圧クランプ回路 10 欠陥検出回路 10a 制御出力端子 bg バックゲート ｄ ドレイン電極 ｇ ゲート電極 ｓ ソース電極 Ｃ 制御入力信号端子 Ｄ ダイオード D1 スイッチングデバイスである整流ダイオード Ｇ ゲート電圧供給端子 J1, J2, J3 接合点 Ｌ 負荷 Q1, Q2 スイッチングデバイスであるトランジスタ Q3, Q4 ｎチャネルエンハンスメントモード絶縁ゲート
電界効果トランジスタ R1〜R6 抵抗 Ｖ_C 別の基準電圧 ZD ツェナーダイオード

───────────────────────────────────────────────────── フロントページの続き (72)発明者 ポール ティモシイ ムーデイ イギリス国 ランクス オルダム スプリ ングヘッド カールハウス ロード 51

Claims (10)

【特許請求の範囲】
1. 【請求項１】 第１主電極と第２主電極及びゲート電極
   を有する絶縁ゲート電界効果電力用半導体装置及び前記
   ゲート電極とゲート電圧供給端子との間に導電性通路を
   与えるゲート制御回路を具えている電力用半導体装置回
   路であって、前記ゲート制御回路は、スイッチング装置
   の第１主電極と第２主電極との間の主電流通路が抵抗と
   並列に結合されるように、前記ゲート電極と前記ゲート
   電圧供給端子との間に結合された前記抵抗と、前記ゲー
   ト電圧供給端子と前記ゲート電極とへそれぞれ結合され
   た第１主電極と第２主電極とを有する前記スイッチング
   装置とを具えており、該スイッチング装置は第２導通状
   態において前記抵抗と並列に付加的な抵抗を与えるため
   に第１非導通状態と第２導通状態とを有し、該スイッチ
   ング装置は、前記ゲート電圧供給端子における電圧が電
   力用半導体装置をターンオン又はターンオフするために
   変化する場合か又は前記電力用半導体装置内での欠陥条
   件の検出に際して、前記ゲート電極と前記ゲート電圧供
   給端子との間の導電性通路の全体抵抗を変化するよう
   に、第１状態と第２状態とのうちの一方から他方へ切り
   換えるように配設されている電力用半導体装置回路。
2. 【請求項２】 請求項１記載の電力用半導体装置回路に
   おいて、前記スイッチング装置が前記抵抗と並列に結合
   された整流ダイオードから成っていることを特徴とする
   電力用半導体装置回路。
3. 【請求項３】 請求項２記載の電力用半導体装置回路に
   おいて、前記整流ダイオードが、前記電力用半導体装置
   をターンオフするために前記ゲート電圧供給端子が変化
   した場合に導通するように配設されていることを特徴と
   する電力用半導体装置回路。
4. 【請求項４】 請求項１記載の電力用半導体装置回路に
   おいて、前記スイッチング装置がトランジスタを具え且
   つ前記トランジスタを第１状態と第２状態との間を切換
   させるために前記トランジスタの制御電極へ制御信号を
   印加するための手段が設けられていることを特徴とする
   電力用半導体装置回路。
5. 【請求項５】 請求項４記載の電力用半導体装置回路に
   おいて、ゲート電圧が前記ゲート電圧供給端子から除去
   された場合に電力用半導体装置のターンオフを促進する
   ためにゲート制御回路が設けられ、且つ前記トランジス
   タが絶縁ゲート電界効果トランジスタから成り且つゲー
   ト電圧が前記ゲート電圧供給端子から除去された場合に
   前記トランジスタを導通にさせるようにするために、前
   記制御信号印加手段が前記トランジスタの制御電極と電
   力用半導体装置のゲート電極との間の結合器を具え、そ
   れにより前記ゲート電極と前記ゲート電圧供給端子との
   間の全体抵抗を低減することを特徴とする電力用半導体
   装置回路。
6. 【請求項６】 請求項４記載の電力用半導体装置回路に
   おいて、電力用半導体装置の欠陥条件を検出するために
   欠陥検出回路が設けられ、該欠陥検出回路は異常条件が
   検出された場合に電力用半導体装置をスイッチオフする
   ための出力信号を与えるために制御出力端子を有し、且
   つ前記トランジスタへ制御信号を印加するための手段が
   電圧源への別のトランジスタの第１主電極と第２主電極
   との間の主電流通路と直列に結合された別の抵抗を具え
   ており、この別のトランジスタの第１主電極は前記トラ
   ンジスタが平常は導通しているように前記別の抵抗と前
   記トランジスタの制御電極とへ結合されていて、前記別
   のトランジスタは、前記欠陥検出回路が異常条件の存在
   を指示する出力信号を与えた場合に、前記別のトランジ
   スタを導通になるようにさせ、それよにり前記トランジ
   スタを非導通になるようにするために前記欠陥検出回路
   の出力端子へ結合された制御電極を有し、それでゲート
   電圧供給端子間の導電性通路の全体抵抗を増大すること
   を特徴とする電力用半導体装置回路。
7. 【請求項７】 請求項３又は５記載の電力用半導体装置
   回路において、電力用半導体装置の異常条件を検出する
   ために欠陥検出回路が設けられ、該欠陥検出回路は異常
   条件が検出された場合に電力用半導体装置をスイッチオ
   フするための出力信号を与えるために制御出力端子を有
   し、且つ前記ゲート制御回路は付加的に、トランジスタ
   の第１主電極と第２主電極との間の主電流通路が抵抗と
   並列に結合されるように、ゲート電圧供給端子とゲート
   電極とへそれぞれ結合された第１主電極と第２主電極と
   を有して第１主電極と第２主電極及び制御電極を有する
   トランジスタと、電圧源への別のトランジスタの第１主
   電極と第２主電極との間の主電流通路と直列に結合され
   たもう一つの抵抗を具えているトランジスタへ制御信号
   を印加するための手段とを具えており、前記別のトラン
   ジスタの第１主電極は前記トランジスタが平常は導通し
   ているように前記他の抵抗と前記トランジスタの制御電
   極とへ結合されていて、前記別のトランジスタは、前記
   欠陥検出回路が異常条件の存在を指示する出力信号を与
   えた場合に、前記別のトランジスタを導通になるように
   させ、それにより前記トランジスタを非導通になるよに
   させるために欠陥検出回路の出力端子へ結合された制御
   電極を有し、それでゲート電圧供給端子間の導電性通路
   の全体抵抗を増大することを特徴とする電力用半導体装
   置回路。
8. 【請求項８】 請求項４，５又は６記載の電力用半導体
   装置回路において、抵抗が前記トランジスタと直列に結
   合されていることを特徴とする電力用半導体装置回路。
9. 【請求項９】 請求項６，７又は８記載の電力用半導体
   装置回路において、欠陥検出トランジスタが、前記欠陥
   検出回路の制御出力端子へ結合された制御電極と、電力
   用半導体装置のゲート電極へ結合された第１主電極及び
   第２主電極のうちの一方の電極と、電圧源へ結合された
   他方の電極とを有するので、前記欠陥検出トランジスタ
   が前記欠陥検出回路からの出力信号により導通にされた
   場合には電力用半導体装置がスイッチオフされることを
   特徴とする電力用半導体装置回路。
10. 【請求項１０】 請求項１〜９のいずれか一項記載の電
    力用半導体装置回路において、一方の主電極における電
    圧が予定された限界を越えた場合に電力用半導体装置を
    非導通状態から導通状態へ切り換えられるようにするた
    めに、電力用半導体装置の第１主電極と第２主電極との
    うちの一方の電極とゲート電極との間へ電圧クランプ回
    路が結合されていることを特徴とする電力用半導体装置
    回路。