KR100355685B1 - 전력반도체스위치및자동전기시스템 - Google Patents

전력반도체스위치및자동전기시스템 Download PDF

Info

Publication number
KR100355685B1
KR100355685B1 KR1019960704592A KR19960704592A KR100355685B1 KR 100355685 B1 KR100355685 B1 KR 100355685B1 KR 1019960704592 A KR1019960704592 A KR 1019960704592A KR 19960704592 A KR19960704592 A KR 19960704592A KR 100355685 B1 KR100355685 B1 KR 100355685B1
Authority
KR
South Korea
Prior art keywords
coupled
power semiconductor
transistor
current
electrode
Prior art date
Application number
KR1019960704592A
Other languages
English (en)
Other versions
KR970701452A (ko
Inventor
티모티 무디 폴
Original Assignee
코닌클리케 필립스 일렉트로닉스 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 코닌클리케 필립스 일렉트로닉스 엔.브이. filed Critical 코닌클리케 필립스 일렉트로닉스 엔.브이.
Publication of KR970701452A publication Critical patent/KR970701452A/ko
Application granted granted Critical
Publication of KR100355685B1 publication Critical patent/KR100355685B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/58—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being tunnel diodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/18—Modifications for indicating state of switch

Landscapes

  • Electronic Switches (AREA)

Abstract

본 발명의 전력 반도체 장치(2)는 제 1 전압 공급 라인(3)에 결합시키기 위한 제 1 주전극(S), 제 2 전압 공급 라인(5)에 부하를 통해 접속하기 위한 제 1 단자(4)에 결합된 제 2 주전극(D) 및 전력 반도체 장치(2)의 도전을 인에이블시키기 위해 게이트 제어 신호를 공급하기 위한 제어 단자(GT)에 결합된 절연 게이트 전극(G)를 갖다. 개로 검출 장치는 전력 반도체 장치(2)에 결합된 부하(L)가 개로 인 지시를 제공하기 위한 전력 반도체 장치(2)와 집적된다. 이 검출 장치은 기준 전류(Ir) 제공 장치(7, R3, R4, R7, Q1, Q2) 및 제 2 주전극(D)에서 전압에 의존하는 전류(Id)를 유도하기 위한 전류 유도 장치(Q3, Q4)를 갖는다.
이 검출 장치은 유도 또는 검출된 전류(Id)가 기준 전류(Ir)보다 클 때 부하(L)이 정상적으로 작동됨을 지시하도록 출력 신호(OS)를 제공한다. 이는 기준 전류(Ir)을 사용함으로써 정확히 작동하고 개로가 아닌 부하(L)이 유도 전류(Id)가 기준 전류(Ir)보다 클 때에만 주어짐을 지시하도록 부하(L) 둘레의 가능한 누설 전류 경로를 취할 수 있기 때문에 부하(L)의 상태를 정확히 평가할 수 있다.

Description

전력 반도체 스위치 및 자동 전기 시스템{A power semiconductor switch and automotive electrical system}
n-채널 강화 모드 전력 MOSFET 등의 전력 반도체 장치가 저 측면 스위치로서 작동되는 것인 경우, 즉, 제 2 전압 공급 라인에 공급되는 전압은 제 1 전압 공급 라인에 공급되는 전압보다 더 포지티브한 경우, 전력 반도체 장치의 제 1 주전극과 제 2 주전극 사이의 전압은 전력 반도체 장치의 상태 및 부하의 상태에 의존할 것이다.
따라서, 전력 반도체 장치가 게이트 제어 신호를 제거함으로써 스위치-오프되고(즉, 도전되지 않고) 부하가 접속될 때(즉, 부하가 개로가 아닐 때), 전력 반도체 장치의 제 2 주전극에서 전압은 보호 스위치가 자동 용도를 위해 사용된 것인 경우에 전압 공급의 전위에서 일반적으로 배터리 전압이기 때문에 클 것이다. 그러나, 부하가 경우에 따라 개로인 경우, 비도전성 전력 반도체 장치의 제 1 주전극과 제 2 주전극 사이의 전압은 0이 될 것이다.
이와는 대조적으로, 전력 반도체 장치가 도전성일 때, 제 1 주전극과 제 2주전극 사이의 전압은 부하가 정상적으로 작동될 때(전력 반도체 장치의 온-저항이 부하의 저항에 비해 작을 것이기 때문에) 매우 낮을 것이고, 부하가 개로일 때 0이 될 것이다. 따라서, 전력 반도체 장치가 도전성일 때 부하가 개로인 경우를 검출하는 것은 매우 난해하다.
전력 반도체 스위치가 도전되지 않을 때, 즉, 게이트 제어 신호가 전력 반도체 장치의 절연된 게이트 전극에 인가되지 않을 때 부하가 정상적으로 작동되는지(즉, 개로가 아닌지) 여부를 체크하는 것은 비교적 용이해야 한다. 그러나, 부하 자체가 고장인 경우, 부하가 개로이더라도, 응용 환경에서 습기 또는 먼지는 전력 반도체 장치의 제 2 주전극에서 전압을 높게 할 수 있는 누설 전류를 유도할 수 있다. 따라서, 누설 전류 경로 등의 존재는 전력 반도체 장치가 도전되지 않은 때조차 개로 부하를 검출하기 어렵게 만들 수 있다.
부하의 개로 조건을 검출하는 데 선행된 시도는 전력 반도체 스위치의 사용자, 예를 들면 자동차 제조 업체에 관련되며, 전력 반도체 장치를 통해 일정 비율의 전류를 드로우 오프시키기 위한 전력 반도체 장치의 제 1 주전극과 제 2 주전극 사이에 외부 레지스터를 결합시키는 것은 전력 반도체 장치가 비도전성일 때 부하가 개로인지 여부를 검출하려는 시도이다.
그러나, 이러한 외부 레지스터 수단을 사용함으로써 전원으로부터 전류가 영구적으로 누설되는 경우, 전원에 대한 드레인을 제 시간에 유발할 수 있고, 전력 반도체 스위치가 자동 용도로 사용되는 것인 경우에 플랫 배터리를 초래할 수 있다. 게다가, 부하가 개로인지 여부를 전력 반도체 스위치가 더 이상 나타낼 수 없도록 외부 레지스터가 부착될 위험이 있다. 또한, 이러한 기술은 전력 반도체 스위치의 사용자에 대한 추가 비용 및 노력을 포함한다.
본 발명은 전력 반도체 스위치에 관한 것이며, 보다 상세하게는 제 1 전압 공급 라인에 결합시키기 위한 제 1 주전극, 제 2 전압 공급 라인에 부하를 통해 접속하기 위한 제 1 단자에 결합된 제 2 주전극 및 전력 반도체 장치의 도전을 인에이블시키기 위해 게이트 제어 신호를 공급하기 위한 제어 단자에 결합되어 절연 게이트 전극을 갖는 전력 반도체 장치 및 부하가 존재하는지 여부를 결정하기 위한, 즉, 부하가 개로인지의 여부를 결정하기 위한 장치을 포함하는 전력 반도체 스위치에 관한 것이다. 이러한 개로 검출 장치은 예를 들면 전력 반도체 스위치에 의해 작동되는 램프 또는 벌브가 끊어졌는지 여부를 결정하기 위해 사용될 수 있다. 또한, 본 발명은 이러한 전력 반도체 스위치를 포함하는 자동 전기 시스템에 관한 것이다.
도 1은 본 발명에 따른 전력 반도체 스위치 및 자동 전기 시스템의 일 예를 나타내는 회로도.
도 2, 도 3, 도 4 및 도 5는 본 발명에 따른 전력 반도체 스위치에 사용하기 적절한 부품 및 전력 반도체 장치의 셀을 나타내기 위한 반도체 몸체의 여러 부분의 단면도.
[실시예]
물론, 도면은 일정한 비율이 아니고 동일한 참조 번호는 전체 명세서에서 동일한 부분을 설명하기 위해 사용되었음을 이해해야 한다.
이하, 도면을 참조하면, 특히 도 1은 제 1 전압 공급 라인(3)에 결합시키기 위한 제 1 주전극(S), 제 2 전압 공급 라인(5)에 대한 부하를 통해 접속하기 위한 제 1 단자(4)에 결합된 제 2 주전극(D) 및 전력 반도체 장치(2)의 도전을 인에이블시키기 위한 게이트 제어 신호를 공급하기 위한 제어 단자(GT)에 결합된 절연 게이트 전극(G)를 갖는 전력 반도체 장치 및 기준 전류(Ir)을 제공하기 위한 수단(7, R3, R4, R7, Q1, Q2) 및 제 2 주전극(D)에서 전압에 의존하는 전류(Id)를 유도하기 위한 수단(Q3, Q4)를 포함하고, 전력 반도체 장치(2)에 결합된 부하(L)이 개로임을 나타내기 위해서 및 유도 전류(Id)가 기준 전류(Ir)보다 클 때 부하(L)이 정상적으로 작동됨을 나타내는 출력 신호(OS)를 제공하기 위해 전력 반도체 장치(2)와 집적된 개로 검출 장치을 포함하는 전력 반도체 스위치(1)을 나타낸다.
따라서, 본 발명에 따른 전력 반도체 스위치(1)은 외부 부품을 필요로 하지않으며,(임의의 기대되는 누설 전류보다 더 크게 선택될 수 있는) 기준 전류(Ir)을 사용함으로써 부하(L)이 정확히 작동하고 유도 전류(Id)가 기준 전류(Ir)보다 더 클 때 유일하게 주어지는 개로가 아님을 지시하도록 부하(L) 주변의 가능한 누설 전류 경로를 다를 수 있기 때문에 부하(L)의 상태를 정확히 결정할 수 있다.
도 1에 나타낸 바와 같이, 전력 반도체 장치(2)는 부하(L)을 위한 저 측면 스위치로서 결합된 n-채널 강화 모드 전력 MOSFET(2)를 포함한다. 즉, MOSFET(2)의 드레인 전극(D)는 제 1 단자(4)에 결합되고, 그 동안 부하(L)은 제 1 단자(4)와 보다 포지티브한 제 2 전압 공급 라인(5) 사이에 결합된다. MOSFET(2)의 소스 전극(S)는 보다 네거티브한 제 1 전압 공급 라인(3)에 결합된다. 일반적으로 말하자면, 제 1 전압 공급 라인(5)는 그라운드(접지)에 접속될 것이며, 그 동안 제 2 전압 공급 라인(3)은 적절한 포지티브 전위, 예를 들면 전력 반도체 스위치가 자동차에 사용되는 경우의 배터리 전위에 접속될 것이다. 전력 MOSFET(2)의 제어 또는 게이트 전극(G)는 게이트 입력 전압 단자(GT)를 통해 게이트 구동 회로(도시하지 않음)에 결합된다. 게이트 구동 회로는 임의의 적절한 통상적인 형태일 수 있다.
부하(L)은 임의의 적절한 부하, 예를 들면 자동차 램프 또는 벌브 또는 자동계자 코일일 수 있다.
"강화 모드"이라는 용어는 적절한 전압이 제 1 및 제 2 주전극에 인가되지만, 제어 전극에 전압이 인가되지 않을 때(즉, 0 전압일 때) 장치가 도전성이 아니고, 제어 전극에 0이 아닌 전압이 인가됨으로써 장치가 도전성으로 되는 것을 의미한다.
기준 전류 제공 수단은 제 1 전류 미러를 포함한다. 도 1에 나타낸 바와 같이, 제 1 전류 미러는 제 1 및 제 2 n-채널 강화 모드 절연 게이트 전기장 효과 트랜지스터(IGFET)(Q1 및 Q2)에 의해 형성된다. 제 1 및 제 2 IGFET(Q1 및 Q2)는 일정 비율로 매치되며, 즉, 이들은 제 2 IGFET Q2가 제 1 Q1보다 소정의 비율만큼 더 큰 전류를 운반할 수 있도록 길이에 대한 상이한 도전 채널 폭 W/L을 갖는다. 이 실시예에서, 제 1 및 제 2 IGFET는 동일한 채널 길이(L), 전형적으로 5μm를 갖는 한편, 제 2 IGFET Q1은 제 1 IGFET Q1의 약 50배의 채널 폭을 갖는다. 따라서, 제 2 IGFET Q2는 1060μm의 채널 폭을 가질 수 있는 한편, 제 1 IGFET Q1은 20μm의 채널 폭을 갖는다. 실제 폭들은 중요하지 않으며, 부품들을 목적하는 소정의 비율로 매치시키고 목적하는 특성을 제공하는 가공 기술의 용량에 의해 결정될 수 있다. 물론, IGFET를 가로지른 전압 강하를 타당한 수준, 예를 들면 1V 미만으로 유지하면서 목적하는 전류를 도전하도록 IGFET를 인에이블시키기 위해 특정한 최소 채널 폭이 요구될 수 있다.
제 1 및 제 2 IGFET Q1 및 Q2 각각의 제 1 주전극 또는 소스 전극(s)는 제 1 전압 공급 라인(3)에 결합된다. 제 1 IGFET Q1은 다이오드-접속되고(즉, 그의 게이트 또는 제어 전극 또는 그의 드레인 전극이 상호 결합되고), 제 2 IGFET Q2의 제어 전극(g)는 제 1 IGFET Q1의 제어 전극(g)에 결합된다. 또한, 제 1 IGFET Q1의 제 2 주전극 또는 드레인 전극(d)는 적절한 저항을 통해 보조 전압 공급 라인(7)에 결합된다. 도 1에 나타낸 실시예에서, 저항은 전형적으로 200K(킬로오옴)의 저항을 제공하는 2개의 일련의 접속 레지스터(R3 및 R4)를 포함한다. 전형적으로 250K까지 저항을 증가시키기 위해 쇼팅 링크(9)를 파괴함으로써 레지스터(R3, R4)와 직렬로 결합될 수 있다. 기준 전압은 보조 전압 공급 라인(7)에 공급된다. IGFET Q1의 드레인 전극(d)를 보조 전극 공급 라인(7)에 결합시키는 저항 및 기준 전압의 수치는 기준 전류(Ir)을 제공하기 위한 기준 전류원을 결정한다.
이러한 장치은 전류원의 수치가 고객의 요구에 부합되도록 처리될 수 있게 하고, 큰 저항 값을 사용함으로써 기준 전류(Ir)을 제공하기 위한 극히 낮은 수치의 전류원을 허용한다. 따라서, 기준 전류는 임의의 적절한 제공원, 예를 들면 1개 이상의 이러한 전력 반도체 스위치를 제어하는 마이크로프로세서로부터 유도될 수 있다.
IGFET Q2의 제 2 주전극 또는 드레인 전극(d)는 그의 제 2 주전극 및 소스 전극(s)가 전력 MOSFET의 드레인 전극(D)에 결합된 p-채널 강화 모드 다이오드-접속된 제 3 IGFET Q3의 제 1 주전극 또는 드레인 전극(d)에 결합된다. 제 3 IGFET Q3은 그의 제 2 주전극(s)가 전력 MOSFET 2의 드레인 전극에 결합되고, 그의 제어전극(g)가 제 3 IGFET Q3의 제 1 주전극 또는 소스 전극(s) 및 제어 전극(g)에 결합된 p-채널 강화 모드 제 4 IGFET Q4와 함께 제 2 전류 미러를 형성한다. 제 3 IGFET Q3은 이 제 3 IGFET Q3이 IGFET Q4보다 소정의 비율만큼 더 큰 전류를 운반할 수 있도록 제 4 IGFET Q4에 일정 비율로 매치된다. 이 실시예에서, 제 3 및 제 4 IGFET Q3 및 Q4는 동일한 채널 길이(L), 전형적으로 10μm를 갖는 한편, 제 3 IGFET Q3은 제 4 IGFET Q4의 약 25배의 채널 폭을 갖는다. 따라서, 제 3 IGFET Q3은 500μm의 채널 폭을 가질 수 있는 한편, 제 4 IGFET Q4는 20μm의 채널 폭을 가질 수 있다. 그러나, 상기한 바와 같이, 실제 폭이 아닌 매치되는 비율 및 장치 특성이 중요하다.
적절한 기준 전압이 보조 전압 공급 라인(7)에 제공될 때, 적당한 전류(Ir), 전형적으로 1mA(밀리암페어)가 전력 MOSFET(2)의 드레인 전극(D)로부터 유도 또는 검출되지만 낮은 전압에서 제 2 전압 공급 라인(5)로부터 전력의 과도한 드레인 가능성을 피하거나 또는 최소한 감소시킨다. 그러나, 전압 공급 라인(7)에서 기준 전압이 낮거나 또는 게이트 입력 전압 단자(GT)에서 전압이 낮은 경우, 전력 반도체 스위치(1)은 부하(L)로부터 전류를 끌어내지 않을 것이다. 따라서, 개로 검출 수단은 비작동성이 요구될 때 예를 들면 개로 검출 수단이 신호가 예를 들면 전력 반도체 장치(2)를 도전성이 되도록 제어 마이크로프로세서로부터 전력 반도체 스위치(1)에 공급되기 직전에 부하(L)의 상태를 체크하기 위해 단순히 사용되게 한다. 따라서, 개로 검출 수단은 스위치의 정상적인 작동에 크게 영향을 미치지 않아야 하며, 특히, 전력 반도체 장치의 도전 동안 제 2 전압 공급 라인(5)로부터 임의의 전류를 유도하지 않아야 한다.
IGFET Q4의 드레인 전극(d)는 그의 소스 전극이 제 1 전압 공급 라인(3)에 결합된 n-채널 강화 모드 다이오드-접속된 제 5 IGFET Q5의 드레인 전극에 결합된다. 제 5 IGFET Q5는 그의 소스 전극이 제 1 전압 공급 라인(3)에 결합되고 그의 제어 전극이 제 5 IGFET Q5의 제어 전극에 결합된 n-채널 강화 모드 제 6 IGFET Q6과 함께 다른 전류 미러를 형성한다. 제 6 IGFET Q6의 드레인 전극은 고장나지 않은 경우의 전력 MOSFET(2)의 드레인 전극(D)로부터 나오는 전류보다 더 큰 전류를 보장하고 매치를 인에이블시키도록 IGFET Q1의 드레인 전극을 보조 전압 공급 라인(7)에 결합시키는 저항과 동일한 값의 저항을 통해 보조 전압 공급 라인(7)에 결합된다. 도 1에 나타낸 실시예에서, 저항은 전형적으로 200K(킬로오음)의 저항을 제공하는 2개의 일련-접속된 레지스터(R5, R6)을 포함한다. 추가의 레지스터(R8)은 전형적으로 250K까지 저항이 증가하도록 쇼팅 링크(9)를 파괴시킴으로써 레지스터(R5, R6)과 직렬로 결합될 수 있다. 이러한 다른 전류 미러를 사용함으로써 개로 검출 수단이 마이크로프로세서 출력으로부터 구동되도록 인에이블시키고, 레지스터(R3) 및 IGFET Q1에 의해 형성된 전류원에 정확한 매치를 인에이블시킨다. IGFET Q5는 전류 감지 레지스터로 대체할 수 있으며, 전류 감지 레지스터를 가로지른 전압이 검출되지만 검출의 정확도는 양호하지 않을 수 있다.
제 6 IGFET Q6의 드레인 전극(d)와 레지스터(R8)(또는 레지스터 R8이 단락된 경우 레지스터 R6) 사이의 접합부(J1)은 제 6 IGFET Q6의 제 2 주전극(d)에서 전압에 의존하는 출력 신호를 제공하기 위해 출력 버퍼 또는 인버터 스테이지에 결합된다. 도시한 바와 같이, 출력 인버터 스테이지는 그의 제어 전극(g)가 접합부(J1)에 결합되고, 그의 드레인 전극이(전형적으로 300K(킬로오옴)의) 레지스터(R9)를 통해 보조 전압 공급 라인(7)에 결합되고, 그의 소스 전극(s)가 제 1 전압 공급 라인(3)에 결합된 추가의 n-채널 강화 모드 IGFET Q8에 의해 형성된다.
디스에이블 수단은 전력 반도체 장치가 도전성일 때 개로 검출 장치을 디스에이블시키기 위해 제공될 수 있다. 도 1에 나타낸 실시예에서, 디스에이블 수단은 전력 반도체 장치(2)가 도전성일 때 추가의 IGFET Q8의 제어 전극(g)를 제 1 전압 공급 라인(3)에 결합시킨다. 도 1에 나타낸 디스에이블 수단은 그의 제 1 및 제 2주전극이 추가의 IGFET Q8의 제어 전극(g)과 제 1 전압 공급 라인(3) 사이에 결합되고, 그의 제어 전극(g)이 이 실시예에서 입력 버퍼에 의해 전력 반도체 장치(2)의 제어 단자(G)에 결합된 또 다른 n-채널 강화 모드 IGFET Q7에 의해 형성된다. 이는 전력 반도체 장치(2)가 도전성이 아닐 때에만 개로 검출 지시가 제공됨을 보장한다. 이는 전력 MOSFET(2)의 절연 게이트 전극(G)에서 전압을 검출하는 단순하지만 효과적인 방법을 제공한다. 전력 MOSFET(2)가 ON(도전성) 또는 OFF(비도전성)으로 결정된 경우의 임계 전압은 레지스터(R1) 및 IGFET Q9에 의해 형성된 인버터의 임계 전압이다. 슈미트 트리거(Schmitt trigger) 또는 전압 비교기 등의 다른형태의 인버터는 반도체 제조 기술이 허용하는 경우에 사용될 수 있지만 보다 많은 반도체 영역을 요할 수 있다.
도 1에 나타낸 바와 같이, 입력 버퍼는 그의 제어 전극(g)이 전력 반도체 장치(2)의 제어 단자(GT)에(바람직할 경우, 적절한 게이트 일련 저항을 통해) 결합되고, 그의 제 1 주전극(s)가 제 1 전압 공급 라인(3)에 결합되고 제 2 주전극(d)가 레지스터(R1)을 통해 보조 전압 공급 라인(7)에 결합된 n-채널 강화 모드 IGFET Q9를 포함한다. 제 2 주전극과 레지스터(R1) 사이의 접합부(J2)는 그의 제 1주전극(s)가 제 1 전압 공급 라인(3)에 결합되고 그의 제 2 주전극(d)가 레지스터(R2)를 통해 보조 전압 공급 라인(7)에 결합된 n-채널 강화 모드 IGFET Q10의 제어 전극(g)에 결합된다. 제 2 주전극과 레지스터(R2) 사이의 접합부(J3)은 IGFET Q7의 제어 전극(g)에 결합된다. IGFET Q9 및 Q10은 동일하게 매치될 수 있으며, 각각 5μm의 채널 길이 및 50μm의 폭을 가질 수 있다. 레지스터(R1, R2)는 각각 300 K의 값을 가질 수 있다. 레지스터(R1)과 IGFET Q9 및 레지스터(R2)와 IGFET Q10은 IGFET Q10으로부터 출력의 감지가 IGFET Q9로부터와 동일하기 때문에 버퍼를 형성한다. 슈미트 트리거 또는 전압 비교기 등의 다른 유형의 버퍼는 기술이 허용하는 경우에 사용될 수 있다.
인식할 수 있는 바와 같이, 강화 모드 IGFET Q1 내지 Q10 각각은 후방 게이트 전극(bg)를 갖는다. 이들 후방 게이트 전극(bg)는 바람직하지 못한 기생 바이폴러 작용을 피할 수 있도록 회로 내의 가장 적절한 지점에 결합된다. 따라서, 도 1에 나타낸 바와 같이, n-채널 IGFET Q1, Q2 및 Q5 내지 Q10의 후방 게이트(bg)는제 2 전압 공급 라인(6)에 접속된다. 도 1에서 접속을 도시하지 않았지만, 일반적으로 p-채널 IGFET Q3 및 Q4의 후방 게이트는 부하 단자(4), 즉 전력 MOSFET(2)의 드레인 전극(D)에 결합될 것이다.
도 1에 도시한 전력 반도체 스위치의 각종 부품은 전력 MOSFET(2)와 동일한 반도체 몸체에서 집적된다.
도 2, 도 3, 도 4 및 도 5는 도 1에 나타낸 회로에 사용될 수 있는 부품들이 어떻게 형성될 수 있는지를 반도체 몸체(100)의 상이한 부분의 단면도로써 나타낸다.
이 실시예에서, 반도체 몸체(100)은 MOSFET(2)의 드레인 드리프트 영역을 형성하는 비교적 적게 도프된 n 도전성 실리콘 에피택셜 층(epitaxial layer)(100b)이 제공된 것 상의 비교적 크게 도프된 단결정 실리콘 기판(100a)를 포함한다.
n-채널 강화 모드 전력 MOSFET(2)는 종래의 DMOS 가공 기술을 사용하여 형성한다. MOSFET(2)의 하나의 소스 셀(11)을 도 2에 나타낸다. 소스 셀(11)은 반도체 몸체(100)의 1개의 주 표면(100c)에 인접하여, n-도전성 소스 영역(17)을 함유하고, 전력 MOSFET(2)의 절연 게이트(도 2에서 18로 도시함) 하에 도전 채널영역 (14b)를 한정하는 p 도전성 타입 몸체 영역(14)를 포함한다. 도시한 바와 같이, p 몸체 영역(14)는 기생 바이폴러 작용을 억제하기 위해 전력 MOSFET(2)의 소스 전극(S)에 단락된(소스 영역(17)을 통해 모트(moat)에치되거나 또는 소스 이식을 차단함으로써) 비교적 크게 도프된 주변 영역(14a)를 중심에 갖는다. 소스 및 게이트(도시하지 않음) 전극(S, G)는 절연층(30)의 상부에 제공된 금속화에 의해 형성되고, 적절한 접촉 홀을 통해 소소 전극(17) 및 절연 게이트(18) 각각에 접촉된다. 드레인 전극(D)는 반도체 몸체(100)의 다른 주 표면(100d) 상에 제공된다.
도 3은 강화 모드 n-채널 또는 NMOS IGFET, 예를 들면 IGFET Q1에 대해 가능한 구조의 예를 나타낸다. 도 3에 나타낸 바와 같이, IGFET는 이하 설명하게 되는 바와 같이 단속 또는 웰 영역(21)을 형성할 수 있는 p 도전성 타입 제 2 영역 내에 확산된 n 도전성 타입 소스 및 드레인 영역(19, 20)을 갖는다. IGFET가 큰 전압을 견디기 위해 필요한 경우, IGFET Q1, Q2 및 Q5 내지 Q10에 대한 경우가 일반적인 것과 같이, 계자 릴리이프의 임의의 적절한 통상적인 형태가 제공될 수 있으며, 영역(19, 20)이 도시된 바의 적게 도프된 확장 영역(19a, 20a)과 함께 제공될 수 있다. 절연 게이트(22)는 절연층(30)을 통해 창에 형성된 도전 채널 영역(22a), 소스, 게이트 및 드레인 전극(23, 24, 25) 너머로 제공된다. 이 실시예에서, 추가의 전극(21a)는 적절한 접속부에, 즉 IGFET Q1의 경우 제 2 전압 공급 라인(6)에 결합되도록 IGFET의 후방 게이트를 인에이블시키기 위해 단속 또는 웰 영역(21)에 결합시켜 도시한다.
도 4는 강화 모드 p-채널 또는 NMOS IGFET, 예를 들면 IGFET Q3에 대해 가능한 구조의 예를 나타낸다. 도 4에 나타낸 바와 같이, IGFET는 반도체 몸체(100)으로 확산된 p 도전성 타입 소스 및 드레인 영역(40, 41)을 갖는다. IGFET가 큰 전압을 견디기 위해 필요한 경우, IGFET Q3 및 Q4에 대한 경우가 일반적인 것과 같이, 계자 릴리이프의 임의의 적절한 통상적인 형태가 제공될 수 있으며, 영역(40, 41)이 도시된 바의 적게 도프된 확장 영역(40a, 41a)와 함께 제공될 수 있다. 절연 게이트(42)는 절연층(30)을 통해 창에 형성된 도전 채널 영역(42a), 소스, 게이트 및 드레인 전극(43, 44, 45) 너머로 제공된다.
도 5는 레지스터 R1 내지 R9 중의 하나, 예를 들면 레지스터 R1의 예를 나타낸다. 물론, 임의의 적절한 형태의 레지스터, 예를 들면 임의의 적절한 형태의 확산된 또는 다결정질 레지스터가 사용될 수 있다. 도 5에 나타낸 바와 같이, 레지스터(R1)은 단속 또는 웰 영역(21)의 일부일 수 있는 p 도전성 타입 영역 내에 형성되는 비교적 적게 도프된 n 도전성 타입 영역(26)을 포함한다. 물론, IGFET Q1, Q"및 Q5 내지 Q10의 후방 게이트가 레지스터로부터 회로 내의 상이한 지점에 결합되는 경우, 별개의 단속 웰이 요구될 수 있지만, 편의상, 동일한 지점에 접속된 후방 게이트를 갖는 모든 부품들은 동일한 p 도전성 타입 단속 웰 내에 형성될 수 있다. 각각의 전극(28a, 28b)는 비교적 적게 도프된 n 도전성 타입 영역(26) 내에 일정 간격을 두고 분리된 비교적 크게 도프된 n 도전성 타입 영역(26a, 26b)와 접촉한다. 도전성 정전 스크린(50)은 레지스터(R1) 너머로 제공된 수동 절연층(40) 너머로 제공될 수 있다. 이 스크린(50)은 도프된 다결정질 실리콘으로 형성될 수 있다. 전극(27)은 적절한 기준 전위에 웰 영역(21)을 결합시키기 위해 제공될 수 있지만, 레지스터(R1)이 1개 이상이 단속 웰과 접촉하고 이를 적절한 기준 전위에 결합시키는 전극을 제공하는 다른 부품들과 동일한 p 도전성 타입 웰 영역(21)에 형성되는 경우에 이 전극은 필요치 않다.
도 1에 나타낸 전력 반도체 스위치(1)의 작동 시에, 레지스터 R3 및 R4( 및 존재할 경우 R7) 및 보조 전압 공급 라인(7)이 IGFET Q1을 통해 전류를 한정한다.제 1 및 제 2 전압 공급 라인(3, 5)은 적절한 전압, 예를 들면 접지(그라운드) 및 배터리 전압(자동 용도에 대해 전형적으로 12V)에 결합되는 것으로 추정된다.
IGFET Q2에 흐르게 될 전류는 IGFET Q1 및 Q2의 채널 폭들의 비율에 의해 결정되며, 상기 실시예에서, IGFET Q1을 통한 것의 약 50배일 것이다. 상기 수치에 대해서 및 보조 전압 공급 라인(7)에서 전형적으로 4.3V의 전압으로, IGFET Q1을 통한 전류는 20μA(마이크로암페어)일 것이고, IGFET Q2를 통한 전류는 약 1mA일 것이다. 또한, IGFET Q2를 통한 전류는 IGFET Q3과 함께 통해 흐를 것이다. IGFET Q2 및 Q3은 약 1mA의 전류가 IGFET Q2 및 Q3을 통해 흐를 때 제 2 전압 공급 라인(5)에서 가능한 전압 범위에 비해 이들을 가로지르는 전압 강하가 적은(제 2 전압 공급 라인(5)에서 전압이 12V의 배터리 전압인 경우 전형적으로 2V) 충분히 넓은 채널을 가져야 한다.
IGFET Q4 및 Q5를 통해 흐르게 될 전류는 IGFET Q3을 통해 흐르는 전류 및 IGFET Q3 및 Q4의 폭들의 비율(상기 실시예에서 25:1)에 의해 결정된다. IGFET Q6을 통해 흐르게 될 전류는 IGFET Q5를 통해 흐르는 전류 및 IGFET Q5 및 Q6의 폭들의 비율(상기 실시예에서 2:1)에 의해 결정된다. 결과적으로, IGFET Q6을 통해 흐르게 될 전류는 IGFET Q1을 통해 흐르는 것과 거의 동일할 것이다. IGFET Q6의 드레인-소스 전압은 IGFET Q1의 드레인-소스 전압과 거의 동일하다.
부하(L)가 존재하고 개로가 아닌 경우, 전력 MOSFET(2)의 드레인 전극(D)에서 전압은 클 것이고, IGFET Q3 및 Q2는 부하(L)로부터 IGFET Q1 및 Q2의 매치된 비율에 의해 결정되는 기준 전류, 이 실시예에서는 1mA와 동일한 유도 또는 검출전류(Id)를 전도할 수 있다. 상기한 바와 같이, IGFET Q4 및 Q5를 통한 전류는 IGFET Q3 및 Q4와 매치된 비율에 따라 IGFET Q3을 통한 전류에 의해 결정할 것이다. 따라서, IGFET Q5는 도전성을 개시하며, 그에 따라 낮은 드레인-소스 전압(Vds)를 가질 것이다. 따라서, IGFET Q8에서 제어 전극(g)에서 전압은 낮고, 그에 따라 큰 출력 신호(OS)는 레지스터(R9)와 IGFET Q8의 드레인 전극 사이의 접합부에 제공될 것이다. 이어서, 이러한 신호는 통상적인 수단에 의해 적절한 제어기, 일반적으로 상기한 마이크로프로세서에 공급되어 부하(L)이 정상적으로 작동하고 제어 신호가 전력 MOSFET(2)를 도전성이 되게 하는 제어 단자(GT)에 공급될 수 있게 하는 지시를 제공한다. 전력 MOSFET(2)가 도전성으로 될 때, 제어 단자(GT)에서 큰 전압은 IGFET Q9를 도전성이 되게 하고, 그에 따라 접합부(12)에서 전압을 강하시키고, 이어서 IGFET Q10을 비도전성이 되게 하므로, 도전되고 IGFET Q8의 제어 전극에서 전압을 하강시키는 IGFET Q7의 제어 게이트(g)에 큰 신호를 제공한다. 따라서, 디스에이블 수단은 전력 MOSFET(2)가 도전성일 때 전력 MOSFET(2)의 드레인 전압과 무관하게 출력(OS)를 높게 유지하기 위해 전력 MOSFET(2)가 도전성일 때 개로 검출 수단을 바이패스한다. 따라서, 개로 검출 수단은 전력 MOSFET(2)가 이를 도전성이 되게 하는 제어 신호와 함께 공급되지 않을 때만 활성이고, 즉 개로 검출 수단은 개로 부하(예를 들면, 끊어진 램프 또는 벌브)와 정상적으로 작동하는 부하 사이의 차이가 용이하게 검출될 수 있을 때만 작동한다.
부하가 개로인 경우, 전력 MOSFET(2)의 드레인 전극(D)에서 전압은 낮아질 것이고, 그에 따라 IGFET Q2 및 Q3에는 전류가 흐르지 않을 수 있다. 결과적으로,IGFET Q4, Q8 및 Q6은 IGFET Q8의 게이트가 크게 인장되도록 오프되거나 또는 비도전성으로 될 수 있기 때문에, 부하가 개로임을 지시하기 위해 낮은 출력 신호(OS)를 제공한다. 먼지 또는 습기로 인해 누설 전류(즉, IGFET Q2에 의해 기대되는 기준 전류(Ir)보다 낮은 전류)가 개로 부하(L)을 가로질러 흐르는 경우, IGFET Q2, Q3, Q4 및 Q5는 단지 누설 전류와 동일하고 기준 전류와 동일한 전류로 기대되지 않는 유도 또는 검출 전류(Id), 전형적으로 1mA를 도전시킬 것이다. 따라서, IGFET Q6의 드레인 전극(d)에서 전압은 부하가 개로임을 지시하는 낮은 출력 신호(OS)를 제공하도록 IGFET Q8의 게이트가 크게 인장되도록 크게 될 것이다. 따라서, 전력 반도체 스위치(1)은 기준 전류(Ir)에 의해 전력 MOSFET(2)의 드레인 전극(D)로부터 나온 전류가 이 실시예에서는 1mA로 고정된 누설 전류보다 적은 경우에 통상적으로 작동하는 것으로서 부하(L)이 인식되지 않도록 하는 임계 전류 값을 제공하고, 이는 개로 부하(L)을 가로질러 먼지 또는 습기에 의해 제공될 것으로 기대된다. 따라서, 전력 반도체 스위치(1)은 부하(L)이 정확히 작동되도록 부하(L) 부근의 누설 전류에 의해 풀되지 않는다. 전력 MOSFET(2) 드레인 전류(Id)가 부하 누설 전류인 것으로 고려되는 것 이하의 전류 값은 상기 실시예에서 1mA로 기준 전류에 의해 고정된다. 그러나, 임계 전류는 상기한 바의 레지스터(R3 내지 R9)의 값, IGFET Q1 및 Q8의 임계 전압 및 전류 미러 비에 의해 결정되며, 특정 요건에 부합하도록 목적하는 바와 같이 조절할 수 있다. 레지스터(R9) 및 IGFET Q8에 의해 형성된 인버터의 임계 전압은 부하(1)이 접속되었을 때(즉 정상적인 조건하에) IGFET Q1 및 Q6의 드레인 전극에서 전압보다 낮아야 한다.
개로 검출 수단은 기준 전류가 0으로 하강하고 전력 MOSFET(2)의 드레인 전극으로부터 전류가 흐르지 않도록 임의의 적절한 종래 수단을 사용하여 제 1 전압 공급 라인(3)의 전압까지 보조 공급 라인(7)에서 전압을 강하시킴으로써 턴 오프시킬 수 있다.
상기한 바와 같이, IGFET Q3 및 Q4는 비율로 매치된 p-채널 IGFET인 한편, IGFET Q1, Q2, Q5 및 Q6은 비율로 매치된 IGFET이다. P-채널은 이들이 기판의 그것 이하의 바이접지 전압에서 일정하기 때문에(전력 MOSFET(2) 드레인 전극) 기생 바이폴러 문제의 위험 없이 사용될 수 있다. 본 명세서에 사용된 바의 비율 매치 수단이라는 용어는 IGFET가 동일한 제조 방법을 사용하여 형성되고, 가능한 한, 이들의 각각의 채널 폭/길이(W/L) 비율의 차이로 인해 이들의 특성이 유일하게 상이하도록 상호 밀접하게 집적됨을 의미한다.
전력 반도체 스위치(1)을 형성하는 여러 가지 부품들의 값은 물론 사용된 부품들의 정확한 특성 및 전력 반도체 스위치에 대한 특정 요건에 의존할 것이다. 따라서, 상기 주어진 수치들은 예시적인 것으로만 생각해야 한다.
도 1에 나타낸 바와 같은 전력 반도체 스위치(1)은 IGFET Q1 내지 Q5에 의해 형성된 장치 아래로 미러 전류까지 미러 전류에 의해 온도 의존 효과가 평형인 개로 부하의 상기 비율이 매치된 정확하고 양호한 검출을 제공한다. 더욱이, 2개의 스테이지는 예리한 전환점을 제공한다.
물론, 전력 반도체 장치는 전력 MOSFET 이외의 것일 수 있으며, 예를 들면 도 2의 영역(100a)의 도전성 타입을 역전시킴으로써 단순히 IGBT로서 형성될 수 있으며, 물론, 도 1의 회로가 동일한 반도체 몸체에서 집적되는 경우의 바람직하지 못한 기생 바이폴러 작용을 억제할 수 있는 적절한 결정이 이루어져야 한다. 마찬가지로, 임의의 3단자 정상적인 오프 장치, 예를 들면 IGFET Q1 내지 Q10이 예를 들면 바이폴러 트랜지스터 등의 3단자 정상적인 오프 장치의 상이한 유형으로서 형성될 것이다. 다른 회로 이외에, 예를 들면 과전압 또는 과온도 보호 회로가 전력 반도체 장치(2)와 집적될 수 있다.
물론, 상기 도전성 타입 및 극성은 역전될 수 있으며, 반도체 몸체 및 임의의 박막 반도체 층들은 실리콘 이외의 반도체, 예를 들면 게르마늄 또는 반도체 물질들의 조합, 심지어 적절한 III-V 반도체 물질로 형성될 수 있다. 또한, 무정형 또는 미세결정질 반도체 물질이 다결정질 반도체 물질 대신에 사용될 수 있다.
본 발명의 목적은 스위치에 결합된 부하가 개로임을 나타낼 수 있고, 상기 문제점을 극복하거나 또는 최소한 완화시킨 전력 반도체 스위치를 제공하는 것이다.
본 발명의 제 1 국면에 따라, 제 1 전압 공급 라인에 결합시키기 위한 제 1주전극, 제 2 전압 공급 라인에 부하를 통해 접속하기 위한 제 1 단자에 결합된 제 2 주전극 및 전력 반도체 장치의 도전을 인에이블시키기 위해 게이트 제어 신호를 공급하기 위한 제어 단자에 결합된 절연 게이트 전극을 갖는 전력 반도체 장치 및 전력 반도체 장치에 결합되어 부하가 개로임을 지시하기 위해 전력 반도체 장치와 집적된 개로 검출 장치을 포함하는 전력 반도체 스위치로서, 상기 검출 장치는 기준 전류를 제공하기 위한 수단 및 제 2 주전극에서 전압에 의존하는 전류를 유도하고 상기 유도 전류가 상기 기준 전류보다 클 때 상기 부하가 정상적으로 작동됨을 지시하도록 출력 신호를 제공하기 위한 수단을 포함하는 전력 반도체 스위치가 제공된다.
따라서, 본 발명에 따른 전력 반도체 스위치는 외부 부품을 필요로 하지 않으며, 더욱이 기준 전류를 사용함으로써 부하가 정확히 작동하고 개로가 아니라는 지시는 유도 전류가 기준 전류보다 더 클 때에만 주어지도록 부하 둘레의 가능한 누설 전류를 취할 수 있기 때문에 부하의 상태를 정확히 결정할 수 있다.
본 발명의 다른 국면에 따라, 제 1 및 제 2 전압 공급 라인, 상기 제 2 전압 공급 라인에 결합된 부하, 및 부하를 스위칭하기 위한 전력 반도체 스위치를 포함하고, 상기 전력 반도체 스위치는, 상기 제 1 전압 공급 라인에 결합된 제 1 주전극, 부하를 통해 상기 제 2 전압 공급 라인에 접속된 제 1 단자에 결합된 제 2 주전극 및 상기 부하를 스위칭하기 위한 상기 전력 반도체 장치의 도전을 인에이블시키기 위해 게이트 제어 신호를 공급하기 위한 제어 단자에 결합된 절연 게이트 전극을 갖는 전력 반도체 장치와, 전력 반도체 장치에 결합된 부하가 개로라는 지시를 제공하기 위한 상기 전력 반도체 장치와 집적된 개로 검출 장치를 포함하는 자동 전기 시스템으로서, 상기 검출 장치는 기준 전류를 제공하기 위한 수단, 상기 제 2 주전극에서 전압에 의존하는 전류를 유도하기 위한 수단 및 상기 유도 전류가 상기 기준 전류보다 클 때 상기 부하가 정상적으로 작동하는 것을 지시하도록 출력 신호를 제공하기 위한 수단을 포함하는 자동 전기 시스템이 제공된다.
상기 기준 전류 제공 수단은 제 1 및 제 2 트랜지스터를 포함하는 전류 미러를 포함하고, 상기 제 2 트랜지스터는 제 1 트랜지스터보다 소정의 비율만큼 더 큰 전류를 운반할 수 있고, 상기 제 1 및 제 2 트랜지스터들은 각각 제 1 및 제 2 주 전극들 및 제어 전극을 갖고, 상기 제 1 및 제 2 트랜지스터들 각각의 제 1 주전극은 제 1 전압 공급 라인에 결합되고, 상기 제 1 트랜지스터의 상기 제 2 주전극은 보조 전압 공급 라인에 결합되고, 상기 제 1 트랜지스터는 다이오드-접속되고, 상기 제 1 및 제 2 트랜지스터들의 상기 제어 전극들이 상호 결합되고, 상기 제 2 트랜지스터의 상기 제 2 주전극이 상기 전력 반도체 장치의 상기 제 2 주전극에서 전압에 의존하는 전류를 수용하기 위해 결합된다.
이러한 장치는 기준 전류를 제공하기 위한 매우 낮은 전류원을 사용할 수 있게 한다. 따라서, 매우 낮은 전류원은 임의의 적절한 제공원, 예를 들면 1개 이상의 이러한 반도체 스위치를 조절하는 마이크로프로세서로부터 유도될 수 있다.
상기 전류 전달 및 출력 제공 수단은 제 3 및 제 4 트랜지스터를 포함하는 다른 전류 미러를 포함하고, 제 3 트랜지스터는 제 4 트랜지스터보다 소정의 비율 만큼 더 큰 전류를 운반할 수 있고, 상기 제 3 및 제 4 트랜지스터들은 각각 제 1 및 제 2 주전극들 및 제어 전극을 가지며, 상기 제 3 및 제 4 트랜지스터들 각각의 상기 제 2 주전극은 상기 전력 반도체 장치의 상기 제 2 주전극에 결합되고, 상기 제 3 트랜지스터의 상기 제 1 주전극이 상기 제 2 트랜지스터의 상기 제 2 주전극에 결합되고, 상기 제 3 트랜지스터는 다이오드-접속되며, 상기 제 3 및 제 4 트랜지스터들의 상기 제어 전극들은 상호 결합되며, 상기 제 4 트랜지스터의 상기 제 1주전극은 출력 신호 제공 장치에 결합된다.
이는 적당한 전류, 즉 통상적인 누설 전류보다 더 큰 전류를 인에이블 시킬 수 있고, 전형적으로 1mA(밀리암페어)가 되도록 선택되고 유도될 수 있지만 낮은 전압에서 제 2 전압 공급 라인으로부터 전력의 과도한 드레인 가능성을 피하거나 또는 적어도 감소시킬 수 있다. 또한, 보조 전압 공급 라인에서 전압이 낮게 유지되는 경우, 개로 검출 수단은 부하로부터 전류를 끌어낼 수 없다. 따라서, 개로 검출 수단은 비작동성이 요구될 때 동작을 개시할 수 있으며, 예를 들면, 간단히 사용되는 개로 검출 수단은 전력 반도체 장치가 도전성이 되도록 신호가 제어 마이크로프로세서로부터 전력 반도체 스위치로 공급되기 직전의 부하의 상태를 체크할 수 있게 한다. 따라서, 개로 검출 수단은 스위치의 정상적인 작동에 큰 영향을 미치지 않아야 하며, 특히, 보조 공급 라인에서 전력이 턴 오프되거나 또는 낮게 유지되는 경우, 전력 반도체 장치의 도전 동안 부하 공급 라인으로부터 임의의 전류를 끌어낼 수 없다.
상기 출력 제공 장치는 제 5 및 제 6 트랜지스터들을 포함하는 또 다른 전류 미러를 포함하고, 상기 제 5 트랜지스터는 상기 제 6 트랜지스터보다 소정의 비율 만큼 더 큰 전류를 운반할 수 있고, 상기 제 5 및 제 6 트랜지스터들은 각각 제 1 및 제 2 주전극들 및 제어 전극을 가지며, 상기 제 5 및 제 6 트랜지스터들 각각의 상기 제 1 주전극은 상기 제 1 전압 공급 라인에 결합되고, 상기 제 5 트랜지스터의 상기 제 2 주전극은 상기 제 4 트랜지스터의 상기 제 1 주전극에 결합되고, 상기 제 5 트랜지스터는 다이오드-접속되고, 상기 제 5 및 제 6 트랜지스터들의 상기제어 전극들은 상호 결합되고, 상기 제 6 트랜지스터의 상기 제 2 주전극은 상기 출력 신호를 결정하는 전압을 제공하도록 결합된다. 이러한 장치은 마이크로프로세서 출력으로부터 구동될 수 있고 기준 전류 제공 수단에 정확히 매치될 수 있다. 다른 가능성으로서, 상기 다른 전류 미러는 전류 감지 레지스터에 의해 대체될 수 있으며, 이어서 이 레지스터를 가로지른 전압은 검출되지만 그 정확도는 양호할 수 없다.
상기 제 6 트랜지스터의 상기 제 2 주전극은 상기 제 6 트랜지스터의 상기 제 2 주전극에서의 전압에 의존하는 상기 출력 신호를 제공하기 위한 출력 인버터 단 및 상기 보조 전압 공급 라인에 저항 수단을 통해 결합될 수 있다. 이와 같이 저항 수단을 사용함으로써 예를 들면 기생 바이폴러 문제 때문에 복잡한 매립층 기술에 의지하지 않고 이러한 상황에서 사용하기 곤란할지도 모를 상보 MOS 장치(예를 들면 스위치의 나머지가 NMOS 장치를 포함하는 경우 PMOS 장치)에 대한 필요성을 피할 수 있다.
상기 출력 인버터 단은 제 1 및 제 2 주전극들 및 제어 전극을 갖는 다른 트랜지스터를 포함할 수 있고, 상기 다른 트랜지스터의 상기 제어 전극은 제 6 트랜지스터의 제 2 주전극에 결합되고, 상기 다른 트랜지스터의 상기 제 1 및 제 2 주 전극들은 상기 제 1 및 보조 전압 공급 라인들 사이에 결합된다.
상기 전력 반도체 장치의 상기 절연 게이트 전극에 결합된 디스에이블 수단은 상기 전력 반도체 장치가 도전성일 때 상기 개로 검출 장치를 디스에이블시키기 위해 제공된다.
일 실시예에서, 디스에이블 수단이 상기 전력 반도체 장치가 도전성일 때 제 1 전압 공급 라인에 상기 다른 트랜지스터의 제어 전극을 결합시키기 위해 제공될 수 있다. 디스에이블 수단이 추가의 트랜지스터의 제어 전극과 제 1 전압 공급 라인 사이에 결합된 제 1 및 제 2 주전극 및 전력 반도체 장치의 제어 단자에 결합된 제어 전극을 갖는 또 다른 트랜지스터를 포함할 수 있다. 이는 개로 검출 지시가 전력 반도체 장치가 도전성이 아닐 때만 제공됨을 보장해야 한다. 이는 전력 반도체 장치의 절연 게이트 전극에서 전압을 검출하는 단순하지만 효과적인 방법을 제공한다.
상기 다른 트랜지스터의 상기 제어 전극은 입력 버퍼에 의해 상기 전력 반도체 장치의 상기 제어 단자에 결합될 수 있다.
이하, 본 발명의 실시예를 수반된 도면을 참조하여 기재할 것이다.
상기 전력 반도체 스위치는 상보 MOS 기술을 사용하기 곤란한 상황을 의도하지만(IGFET Q3 및 Q4 등의 장치의 경우 제외), 적절한 상보 MOS 기술이 임의의 상황에 사용하기 위한 전력 반도체 장치와 집적된 논리 장치를 형성할 수 있는 경우에, 일정 비율의 전류원이 레지스터(R3)을 p-채널 IGFET로 대체하고, 레지스터(R5, R6)을 매치된 p-채널 IGFET로 대체함으로써 기준 전류의 발생을 위해 사용될 수 있다. 또한, 인버터가 사용되는 경우, PMOS 또는 CMOS 인버터는 기술이 허용하는 경우에 사용될 수 있다.
본 명세서를 읽음으로써, 다른 변형 및 변화가 당업계의 숙련자들에게 명백할 것이다. 이러한 변형 및 변화는 당업계에 이미 공지된 다른 특징을 포함할 수있고, 본 명세서에 이미 기재된 특징 이외에 또는 그 대신에 사용될 수 있다. 특허청구의 범위는 특질들의 특정 조합으로 본 출원에서 형식화하였지만, 본 출원의 개시 범위는 임의의 특허 청구항에 현재 특허청구된 것과 동일한 발명에 관련하는지 여부에 불문하고 현재 특허청구된 발명과 동일한 기술 문제의 일부 또는 전부를 해결할 수 있는지 여부에 불문하고 본 명세서에서 충분히 설명하거나 또는 내포된 신규한 특징 또는 특징들의 조합을 포함할 수도 있음을 이해해야 한다. 이에 본 출원인들은 신규한 특허청구의 범위가 본 출원 또는 그로부터 유도되는 임의의 다른 출원을 실행하는 동안 그러한 특징 및(또는) 그러한 특징들의 조합으로 형식화될 수 있음을 통고하는 바이다.

Claims (11)

  1. 전력 반도체 스위치에 있어서,
    제 1 전압 공급 라인에 결합시키기 위한 제 1 주전극, 제 2 전압 공급 라인에 부하를 통해 접속하기 위한 제 1 단자에 결합된 제 2 주전극 및 전력 반도체 장치의 도전을 인에이블시키기 위해 게이트 제어 신호를 공급하기 위한 제어 단자에 결합된 절연 게이트 전극을 갖는 전력 반도체 장치 및 전력 반도체 장치에 결합되어 부하가 개로임을 지시하기 위해 전력 반도체 장치와 집적된 개로 검출 장치을 포함하는 전력 반도체 스위치로서, 상기 검출 장치는 기준 전류를 제공하기 위한 수단 및 제 2 주전극에서 전압에 의존하는 전류를 유도하고 상기 유도 전류가 상기 기준 전류보다 클 때 상기 부하가 정상적으로 작동됨을 지시하도록 출력 신호를 제공하기 위한 수단을 포함하는, 전력 반도체 스위치.
  2. 제 1 항에 있어서,
    상기 기준 전류 제공 수단은 제 1 및 제 2 트랜지스터를 포함하는 전류 미러를 포함하고, 상기 제 2 트랜지스터는 제 1 트랜지스터보다 소정의 비율만큼 더 큰 전류를 운반할 수 있고, 상기 제 1 및 제 2 트랜지스터들은 각각 제 1 및 제 2 주 전극들 및 제어 전극을 갖고, 상기 제 1 및 제 2 트랜지스터들 각각의 제 1 주전극은 제 1 전압 공급 라인에 결합되고, 상기 제 1 트랜지스터의 상기 제 2 주전극은 보조 전압 공급 라인에 결합되고, 상기 제 1 트랜지스터는 다이오드-접속되고, 상기 제 1 및 제 2 트랜지스터들의 상기 제어 전극들이 상호 결합되고, 상기 제 2 트랜지스터의 상기 제 2 주전극이 상기 전력 반도체 장치의 상기 제 2 주전극에서 전압에 의존하는 전류를 수용하기 위해 결합되는 전력 반도체 스위치.
  3. 제 2 항에 있어서,
    상기 전류 전달 및 출력 제공 수단은 제 3 및 제 4 트랜지스터를 포함하는 다른 전류 미러를 포함하고, 제 3 트랜지스터는 제 4 트랜지스터보다 소정의 비율 만큼 더 큰 전류를 운반할 수 있고, 상기 제 3 및 제 4 트랜지스터들은 각각 제 1 및 제 2 주전극들 및 제어 전극을 가지며, 상기 제 3 및 제 4 트랜지스터들 각각의 상기 제 2 주전극은 상기 전력 반도체 장치의 상기 제 2 주전극에 결합되고, 상기 제 3 트랜지스터의 상기 제 1 주전극이 상기 제 2 트랜지스터의 상기 제 2 주전극에 결합되고, 상기 제 3 트랜지스터는 다이오드-접속되며, 상기 제 3 및 제 4 트랜지스터들의 상기 제어 전극들은 상호 결합되며, 상기 제 4 트랜지스터의 상기 제 1주전극은 출력 신호 제공 장치에 결합되는 전력 반도체 스위치.
  4. 제 3 항에 있어서,
    상기 출력 제공 장치는 제 5 및 제 6 트랜지스터들을 포함하는 또 다른 전류 미러를 포함하고, 상기 제 5 트랜지스터는 상기 제 6 트랜지스터보다 소정의 비율만큼 더 큰 전류를 운반할 수 있고, 상기 제 5 및 제 6 트랜지스터들은 각각 제 1 및 제 2 주전극들 및 제어 전극을 가지며, 상기 제 5 및 제 6 트랜지스터들 각각의상기 제 1 주전극은 상기 제 1 전압 공급 라인에 결합되고, 상기 제 5 트랜지스터의 상기 제 2 주전극은 상기 제 4 트랜지스터의 상기 제 1 주전극에 결합되고, 상기 제 5 트랜지스터는 다이오드-접속되고, 상기 제 5 및 제 6 트랜지스터들의 상기 제어 전극들은 상호 결합되고, 상기 제 6 트랜지스터의 상기 제 2 주전극은 상기 출력 신호를 결정하는 전압을 제공하도록 결합되는 전력 반도체 스위치.
  5. 제 4 항에 있어서,
    상기 제 6 트랜지스터의 상기 제 2 주전극은 상기 제 6 트랜지스터의 상기 제 2 주전극에서의 전압에 의존하는 상기 출력 신호를 제공하기 위한 출력 인버터 단 및 상기 보조 전압 공급 라인에 저항 수단을 통해 결합된 것을 전력 반도체 스위치.
  6. 제 5항에 있어서,
    상기 출력 인버터 단은 제 1 및 제 2 주전극들 및 제어 전극을 갖는 다른 트랜지스터를 포함하고, 상기 다른 트랜지스터의 상기 제어 전극은 제 6 트랜지스터의 제 2 주전극에 결합되고, 상기 다른 트랜지스터의 상기 제 1 및 제 2 주전극들은 상기 제 1 및 보조 전압 공급 라인들 사이에 결합되는 전력 반도체 스위치.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 전력 반도체 장치의 상기 절연 게이트 전극에 결합된 디스에이블 수단은 상기 전력 반도체 장치가 도전성일 때 상기 개로 검출 장치를 디스에이블시키기 위해 제공되는 전력 반도체 스위치.
  8. 제 6 항에 있어서,
    디스에이블 수단이 상기 전력 반도체 장치가 도전성일 때 제 1 전압 공급 라인에 상기 다른 트랜지스터의 제어 전극을 결합시키기 위해 제공되는 전력 반도체 스위치.
  9. 제 8 항에 있어서,
    디스에이블 수단이 추가의 트랜지스터의 제어 전극과 제 1 전압 공급 라인 사이에 결합된 제 1 및 제 2 주전극 및 전력 반도체 장치의 제어 단자에 결합된 제어 전극을 갖는 또 다른 트랜지스터를 포함하는 전력 반도체 스위치.
  10. 제 9 항에 있어서,
    상기 다른 트랜지스터의 상기 제어 전극은 입력 버퍼에 의해 상기 전력 반도체 장치의 상기 제어 단자에 결합되는 전력 반도체 스위치.
  11. 자동 전기 시스템에 있어서,
    제 1 및 제 2 전압 공급 라인, 상기 제 2 전압 공급 라인에 결합된 부하, 및 부하를 스위칭하기 위한 전력 반도체 스위치를 포함하고, 상기 전력 반도체 스위치는, 상기 제 1 전압 공급 라인에 결합된 제 1 주전극, 부하를 통해 상기 제 2 전압 공급 라인에 접속된 제 1 단자에 결합된 제 2 주전극 및 상기 부하를 스위칭하기 위한 상기 전력 반도체 장치의 도전을 인에이블시키기 위해 게이트 제어 신호를 공급하기 위한 제어 단자에 결합된 절연 게이트 전극을 갖는 전력 반도체 장치와, 전력 반도체 장치에 결합된 부하가 개로라는 지시를 제공하기 위한 상기 전력 반도체 장치와 집적된 개로 검출 장치를 포함하며, 상기 검출 장치는 기준 전류를 제공하기 위한 수단, 상기 제 2 주전극에서 전압에 의존하는 전류를 유도하기 위한 수단 및 상기 유도 전류가 상기 기준 전류보다 클 때 상기 부하가 정상적으로 작동하는 것을 지시하도록 출력 신호를 제공하기 위한 수단을 포함하는 자동 전기 시스템.
KR1019960704592A 1994-12-22 1995-12-06 전력반도체스위치및자동전기시스템 KR100355685B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GBGB9426007.2A GB9426007D0 (en) 1994-12-22 1994-12-22 A power semiconductor switch
GB9426007.2 1994-12-22
PCT/IB1995/001097 WO1996019870A1 (en) 1994-12-22 1995-12-06 A power semiconductor switch

Publications (2)

Publication Number Publication Date
KR970701452A KR970701452A (ko) 1997-03-17
KR100355685B1 true KR100355685B1 (ko) 2002-12-18

Family

ID=10766439

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960704592A KR100355685B1 (ko) 1994-12-22 1995-12-06 전력반도체스위치및자동전기시스템

Country Status (7)

Country Link
US (1) US5886543A (ko)
EP (1) EP0746905B1 (ko)
JP (1) JPH09509813A (ko)
KR (1) KR100355685B1 (ko)
DE (1) DE69529974D1 (ko)
GB (1) GB9426007D0 (ko)
WO (1) WO1996019870A1 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19808928B4 (de) * 1998-03-03 2008-07-17 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Kraft/Drehmomentsensor
FI110898B (fi) * 1998-10-26 2003-04-15 Abb Industry Oy Vaihtosuuntaaja
US6603221B1 (en) * 1999-04-22 2003-08-05 Zhongdu Liu Solid state electrical switch
JP2001332696A (ja) * 2000-05-24 2001-11-30 Nec Corp 基板電位検知回路及び基板電位発生回路
US6509781B2 (en) * 2001-03-20 2003-01-21 Koninklijke Philips Electronics N.V. Circuit and method for controlling a dynamic, bi-directional high voltage analog switch
JP3997736B2 (ja) * 2001-08-02 2007-10-24 住友電装株式会社 断線検出装置
JP4198539B2 (ja) * 2003-06-16 2008-12-17 Ｎｅｃエレクトロニクス株式会社 出力回路
US7102359B2 (en) * 2004-10-15 2006-09-05 Freescale Semiconductor, Inc. Integrated fault detector circuit
US9020683B1 (en) 2007-07-06 2015-04-28 Yazaki North America, Inc. Method and system to detect faults of a trailer electrical system
EP2787331B1 (en) * 2013-04-01 2018-12-26 ams AG Sensor arrangement for light sensing and temperature sensing and method for light sensing and temperature sensing
US10090674B2 (en) * 2015-09-21 2018-10-02 Silicon Laboratories Inc. Maximum supply voltage selection
US20190145926A1 (en) * 2016-04-29 2019-05-16 Stc. Unm Wafer level gate modulation enhanced detectors
US10547296B2 (en) * 2017-05-31 2020-01-28 Texas Instruments Incorporated Methods and apparatus for cross-conduction detection
US11579645B2 (en) * 2019-06-21 2023-02-14 Wolfspeed, Inc. Device design for short-circuitry protection circuitry within transistors

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU440345B1 (en) * 1969-04-08 1971-01-28 Philips Industries Limited Circuit arrangements forthe indication of lamp failure
DE2728229A1 (de) * 1977-06-23 1979-01-11 Vdo Schindling Ueberwachungseinrichtung fuer die ordnungsgemaesse funktion von lampen, insbesondere in kraftfahrzeugen
JPS605090B2 (ja) * 1977-12-01 1985-02-08 株式会社デンソー 車両用点滅装置
JPS55140622A (en) * 1979-04-16 1980-11-04 Hitachi Ltd Electronically controlled direction indicator
JPH0629116Y2 (ja) * 1985-04-12 1994-08-10 株式会社東海理化電機製作所 ランプの断線検出装置
EP0201878A3 (de) * 1985-05-10 1987-04-15 Siemens Aktiengesellschaft Schaltungsanordnung mit einem p-schaltenden n-Kanal MOS-Transistor
US5266840A (en) * 1988-10-25 1993-11-30 Siemens Aktiengesellschaft Circuit for detecting the failure of a load which is connected in series with an electronic switch
US4893212A (en) * 1988-12-20 1990-01-09 North American Philips Corp. Protection of power integrated circuits against load voltage surges
IT1238305B (it) * 1989-11-30 1993-07-12 Sgs Thomson Microelectronics "circuito di rilevamento della corrente in un transistore di potenza di tipo mos"
US5164659A (en) * 1991-08-29 1992-11-17 Warren Schultz Switching circuit
JP2882163B2 (ja) * 1992-02-26 1999-04-12 日本電気株式会社 比較器

Also Published As

Publication number Publication date
JPH09509813A (ja) 1997-09-30
WO1996019870A1 (en) 1996-06-27
KR970701452A (ko) 1997-03-17
GB9426007D0 (en) 1995-02-22
EP0746905A1 (en) 1996-12-11
DE69529974D1 (de) 2003-04-24
EP0746905B1 (en) 2003-03-19
US5886543A (en) 1999-03-23

Similar Documents

Publication Publication Date Title
KR100355685B1 (ko) 전력반도체스위치및자동전기시스템
KR0128731B1 (ko) 차동 증폭기와 전류 감지 회로 및 직접 회로
US7457092B2 (en) Current limited bilateral MOSFET switch with reduced switch resistance and lower manufacturing cost
EP0168552B1 (en) Mos transistor ciruit with breakdown protection
EP0631390B1 (en) A power semiconductor circuit
US9214821B2 (en) Charge/discharge control circuit and battery device
GB2207315A (en) High voltage semiconductor with integrated low voltage circuitry
KR0153305B1 (ko) 전력 소모를 감소시키도록 설계된 정전원 회로를 구비한 반도체회로
US5086364A (en) Circuitry for detecting a short circuit of a load in series with an fet
KR100388727B1 (ko) 보호스위치및차량의전기시스템
JPH03136376A (ja) 半導体集積回路
JPH10135804A (ja) 電界効果により制御される半導体デバイス用駆動回路装置
JP3036423B2 (ja) 半導体装置
JP3539194B2 (ja) パワーｍｏｓｆｅｔ回路
US6236234B1 (en) High-speed low-power consumption interface circuit
US5467048A (en) Semiconductor device with two series-connected complementary misfets of same conduction type
JP2004228317A (ja) 半導体記憶装置
JPH0831945A (ja) 集積電力用半導体デバイス
US7205801B2 (en) Power down circuit capable of a wide rage control signal regardless of the power supply voltage fluction
JPH05244736A (ja) 給電装置
US7251112B2 (en) Battery protect circuit for switched circuit that switches between a supply and a battery
JPH08308116A (ja) 逆流阻止回路を有する回路装置
JP4110701B2 (ja) 過電圧保護回路
JP2871309B2 (ja) 電源電圧検知回路
JPH04167813A (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee