JPH10135804A - 電界効果により制御される半導体デバイス用駆動回路装置 - Google Patents

Abstract

(57)【要約】 【課題】 負荷電流Ｉ_L を導く、電界効果により制御さ
れる半導体デバイス、特に電力用半導体デバイスを駆動
するための回路装置であって、電界効果により制御され
る半導体デバイスの制御入力端に接続されている第１の
電流源回路２と、制御入力端に並列に接続されまた負荷
電流Ｉ_L に比例している負荷電流Ｉ_L の一部を検出する
手段６により制御される制御可能な抵抗５とを有する回
路装置を、短いスイッチング時間が達成され、また同時
に応答する電流制限の際に駆動回路の電流消費が増大し
ないように改良する。 【解決手段】 第１の電流源回路２にスイッチ４を介し
て第１の電流源回路２に依存していない第２の電流源回
路３が接続され、その際にスイッチ４が手段６により、
それが予め定められた電流を上回る際に開くように駆動
される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、負荷電流Ｉ_L を導
く、電界効果により制御される半導体デバイス、特に電
力用半導体デバイスを駆動するための回路装置であっ
て、電界効果により制御される半導体デバイスの制御入
力端に接続されている第１の電源回路と、電界効果によ
り制御される半導体デバイスの制御入力端に並列に接続
されまた負荷電流Ｉ_L に比例している負荷電流Ｉ_L の一
部を検出する手段により制御される抵抗とを有する回路
装置に関する。

【０００２】

【従来の技術】このような回路装置は一般に知られてお
り、またドイツ特許第４４２９７１６号明細書に記載さ
れている。

【０００３】半導体デバイスのゲート制御は一般に電流
ミラー回路を介して行われる。制御可能な抵抗はトラン
ジスタである。半導体デバイスのソース端子において測
定される負荷電流Ｉ_L が定められた値を上回ると、トラ
ンジスタがスイッチオンされ、それによって半導体デバ
イスのゲート電圧が減ぜられる。負荷電流Ｉ_L がそれに
より制限される。

【０００４】この回路装置の欠点は、スイッチングされ
るトランジスタにおいて入力端子を介しての駆動回路の
電流消費が高くなることである。

【０００５】このことを避けるために，ゲートを放電す
る電流を抵抗により制限すると、半導体デバイスのスイ
ッチング時間が増大する。

【０００６】

【発明が解決しようとする課題】本発明の課題は、上記
の種類の回路装置を、短いスイッチング時間が達成さ
れ、また同時に応答する電流制限の際に駆動回路の電流
消費が増大しないように改良することにある。

【０００７】

【課題を解決するための手段】この課題は、本発明によ
れば、上記の種類の回路装置において、第１の電源回路
にスイッチを介して第１の電源回路に依存していない第
２の電源回路が追加接続され、その際にスイッチが同じ
く前記の手段により、それが予め定められた電流を超過
する際に開くように駆動されることにより解決される。

【０００８】本発明の実施態様は従属請求項に記載され
ている。

【０００９】本発明による駆動回路は、電源回路として
電流源回路が使用され、これらの電流源回路がスイッチ
が閉じられる際に互いに並列に接続され、また両電流源
回路の電流が加算されるようにすれば、回路技術的に特
に簡単になる。

【００１０】駆動回路の機能の確実さを高めるため、ス
イッチは直接にではなく、インバータを介して駆動され
る。インバータはスイッチに対するアナログのスイッチ
ング信号をほぼ２つの状態（高および低）のみを有する
信号に変換する。有利にはＭＯＳＦＥＴとして構成され
るスイッチはこうして完全に遮断または導通する。

【００１１】インバータはＣＭＯＳ技術で構成されてお
り、従ってわずかな電流消費を有する。

【００１２】駆動回路の電流供給は専らそれらの入力端
子を介して行われるので、外部から作動電圧を供給しな
くてもよい。

【００１３】インバータに対する電流を用意するための
電流ミラー回路および電流源回路の電流ミラー回路が１
つの電流バンクにまとめられているので、トランジスタ
が節減できる。２つのバイポーラトランジスタを例外と
して、すべてのトランジスタはＭＯＳＦＥＴであり、従
って駆動回路は好ましくは集積技術で製造される。

【００１４】

【実施例】以下、図面について本発明の実施例を一層詳
細に説明する。

【００１５】図１による回路装置は電界効果により制御
される半導体デバイス８、ここでは電力用ＭＯＳＦＥＴ
を含んでいる。そのドレイン端子はＤを、そのソース端
子はＳを、またそのゲート端子はＧを付されている。電
力用ＭＯＳＦＥＴを通って負荷電流Ｉ_L が流れる。ソー
ス端子Ｓと接地点ＧＮＤとの間に測定抵抗９が設けられ
ている。ソース端子Ｓは、負荷電流Ｉ_L に比例している
負荷電流Ｉ_L の一部を検出する手段６に接続されてい
る。

【００１６】ゲート端子Ｇと回路装置の入力端子１との
間には、電流源回路２と、スイッチ４に直列に接続され
ている電流源回路３とから成る並列回路が設けられてい
る。電流源回路２は電流源回路３に依存していない、す
なわち独立している。スイッチ４の制御接点は手段６の
第１の出力端に接続されている。ゲート端子Ｇと接地点
との間に制御可能な抵抗５が設けられており、その制御
入力端は手段６の別の出力端に接続されている。

【００１７】負荷電流Ｉ_L が、測定抵抗９の大きさおよ
び手段６の大きさにより決定されるしきい値以下になる
と、スイッチ４は閉じられ、またトランジスタ５は阻止
する。これにより電力用ＭＯＳＦＥＴ８の短いスイッチ
ング時間に対する十分な電流が得られる。このしきいを
上回る際にはスイッチ４は手段６により開かれ、またト
ランジスタ５が手段６によりスイッチオンされる。それ
によって電力用ＭＯＳＦＥＴ８のゲート端子Ｇへの充電
電流が減ぜられる。入力端子１における入力電流はその
後は電流源回路２によってのみ決定される。駆動回路の
電流消費は高められない。

【００１８】図２による実施例では電力用ＭＯＳＦＥＴ
８、測定抵抗９およびトランジスタ５が同様に設けられ
ている。電流源回路２はここではトランジスタ１０およ
び１３から成る電流ミラー回路から成っており、また電
流源回路３はトランジスタ１０および１２から成る電流
ミラー回路から成っている。両電流ミラー回路は、接地
点とトランジスタ１０のドレイン端子との間に位置して
いる電流源Ｉ_Q1の参照電流を鏡像化する。

【００１９】スイッチ４はここではＭＯＳＦＥＴ１６か
ら成っている。ＭＯＳＦＥＴ１６のゲートは、ｐチャネ
ルＭＯＳＦＥＴ１７およびｎチャネルＭＯＳＦＥＴ１８
から成るインバータの出力端に接続されている。ＭＯＳ
ＦＥＴ１７および１８のドレイン端子は互いに接続され
ており、またインバータの出力端を形成している。ＭＯ
ＳＦＥＴ１７はそのソース端子で入力端子１に接続され
ている。ＭＯＳＦＥＴ１８のソース端子は接地点ＧＮＤ
に接続されている。ＭＯＳＦＥＴ１７および１８の一括
接続された両ゲート端子はインバータの入力端を形成し
ている。この入力端は一方ではトランジスタ１０と共に
電流ミラー回路を形成しているトランジスタ１１のドレ
イン端子に接続されており、他方ではトランジスタ１９
のドレイン端子に接続されている。トランジスタ１９の
ソース端子は接地点ＧＮＤに接続されている。そのゲー
ト端子はトランジスタ５のゲート端子に接続されてい
る。トランジスタ１０ないし１５のソース端子は入力端
子１に接続されている。

【００２０】入力端子１へ電圧を印加すると、負荷電流
Ｉ_L が予め定められた電流限界しきい以下にあるかぎ
り、ＭＯＳＦＥＴ１６は導通しており、またトランジス
タ５は阻止している。それによってトランジスタ１２お
よび１３を介して十分な電流が電力用ＭＯＳＦＥＴ８の
ゲート端子に与えられ、またそれが迅速にスイッチング
する。

【００２１】トランジスタ１４および１５は大きさの等
しい電流Ｉ₁₄およびＩ₁₅を供給する。ｎｐｎトランジス
タ２１はｎｐｎトランジスタ２２よりも大きいエミッタ
面積を有する。トランジスタ２１のコレクタ電流の大き
さがトランジスタ２２のコレクタ電流の大きさに等しい
ようにするには、ｎｐｎトランジスタ２１のベース‐エ
ミッタ間電圧はｎｐｎトランジスタ２２のそれよりも小
さくなければならない。いま負荷電流Ｉ_L が増大する
と、測定抵抗９における電圧降下は大きくなり、またｎ
ｐｎトランジスタ２１におけるベース‐エミッタ間電圧
は低下する。それによってそのコレクタ電流は小さくな
る。ｎｐｎトランジスタ２１を経て流れない電流Ｉ１４
の一部はトランジスタ５および２０から成る電流ミラー
回路を介して増幅され、また電力用ＭＯＳＦＥＴ８のゲ
ートが放電され、負荷電流Ｉ_L が制限される。トランジ
スタ５を経てより大きい電流Ｉ₅が接地点ＧＮＤに向か
って流出し、またこうして入力端子１における入力電流
を高めるであろう。このことは、トランジスタ５が導通
状態になると直ちに、トランジスタ１９が導通すること
により阻止される。インバータの入力端が接地電位に移
行し、またそれによって出力端がＭＯＳＦＥＴ１６を阻
止する（スイッチング状態低）電位に移行する。電流Ｉ
₁₂は入力端子１における入力電流の一部をもはや担わな
くなる。

【図面の簡単な説明】

【図１】本発明による回路装置の原理回路図。

【図２】本発明による回路装置の一実施例の回路図。

【符号の説明】

１ 入力端子 ２、３ 電流源回路 ４ スイッチ ５ 制御可能な抵抗（トランジスタ） ６ 負荷電流Ｉ_L の一部を検出する手段 ８ 半導体デバイス（電力用ＭＯＳＦＥＴ） ９ 測定抵抗 Ｄ ドレイン端子 Ｇ ゲート端子 Ｉ_L 負荷電流 Ｓ ソース端子

Claims (9)

【特許請求の範囲】
1. 【請求項１】 負荷電流Ｉ_L を導き、電界効果により制
   御される半導体デバイス、特に電力用半導体デバイスを
   駆動するための回路装置であって、電界効果により制御
   される半導体デバイスの制御入力端に接続されている第
   １の電源回路（２）と、電界効果により制御される半導
   体デバイスの制御入力端に並列に接続されまた負荷電流
   Ｉ_L に比例している負荷電流Ｉ_L の一部を検出する手段
   （６）により制御される制御可能な抵抗（５）とを有す
   る回路装置において、第１の電源回路（２）にスイッチ
   （４）を介して第１の電源回路（２）に依存していない
   第２の電源回路（３）が追加接続され、その際にスイッ
   チ（４）が上記手段（６）により予め定められた電流を
   上回る際に開くように駆動されることを特徴とする半導
   体デバイス用駆動回路装置。
2. 【請求項２】 電源回路として電流源回路（２、３）が
   設けられており、また第１の電流源回路（２）および第
   ２の電流源回路（３）がスイッチ（４）の閉状態で並列
   に接続されていることを特徴とする請求項１記載の回路
   装置。
3. 【請求項３】 スイッチ（４）と、このスイッチ（４）
   を駆動するためのスイッチング信号を供給する手段
   （６）とが、インバータの出力端における休止状態では
   閉じられているスイッチから成っていることを特徴とす
   る請求項１または２記載の回路装置。
4. 【請求項４】 駆動回路の電流供給が専らそれらの入力
   端子（１）を介して行われることを特徴とする請求項１
   ないし３の１つに記載の回路装置。
5. 【請求項５】 インバータの入力端がトランジスタ（１
   ０）および（１１）から成る電流ミラー回路を介して入
   力端子（１）に、またトランジスタ（１９）を介して接
   地点に接続されていることを特徴とする請求項１ないし
   ４の１つに記載の回路装置。
6. 【請求項６】 インバータがゲート側およびドレイン側
   で互いに接続されているｐチャネルＭＯＳＦＥＴおよび
   ｎチャネルＭＯＳＦＥＴから成っており、またゲート側
   がインバータの入力端を、またドレイン側が出力端を形
   成していることを特徴とする請求項１ないし５の１つに
   記載の回路装置。
7. 【請求項７】 スイッチ（４）がＭＯＳＦＥＴであるこ
   とを特徴とする請求項１ないし６の１つに記載の回路装
   置。
8. 【請求項８】 トランジスタ（１０）がトランジスタ
   （１２）と共に電流ミラー回路を、またトランジスタ
   （１３）と共に別の電流ミラー回路を形成し、また両電
   流ミラー回路が電流源回路（２、３）を形成しているこ
   とを特徴とする請求項１ないし７の１つに記載の回路装
   置。
9. 【請求項９】 電流源回路（２、３）がＭＯＳＦＥＴか
   ら成っていることを特徴とする請求項１ないし８の１つ
   に記載の回路装置。