JP2658386B2 - 過電流検出回路 - Google Patents
過電流検出回路Info
- Publication number
- JP2658386B2 JP2658386B2 JP1109738A JP10973889A JP2658386B2 JP 2658386 B2 JP2658386 B2 JP 2658386B2 JP 1109738 A JP1109738 A JP 1109738A JP 10973889 A JP10973889 A JP 10973889A JP 2658386 B2 JP2658386 B2 JP 2658386B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- voltage
- mosfet
- source
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
- Electronic Switches (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は半導体ハイサイドスイッチにおける過電流検
出回路にかかり、特に電源部や駆動部や保護部等を１チ
ップで構成した自己分離型の素子に適用するのに好適な
過電流検出回路に関するものである。
出回路にかかり、特に電源部や駆動部や保護部等を１チ
ップで構成した自己分離型の素子に適用するのに好適な
過電流検出回路に関するものである。
［従来の技術］ 第２図は従来の半導体ハイサイドスイッチにおける過
電流検出回路の一例を示す回路図である。ここで、半導
体ハイサイドスイッチとは、自動車等の電気回路に使用
されるもので、高電位側にスイッチが形成され、低電位
側に負荷が接続された構成の半導体スイッチをいう。
電流検出回路の一例を示す回路図である。ここで、半導
体ハイサイドスイッチとは、自動車等の電気回路に使用
されるもので、高電位側にスイッチが形成され、低電位
側に負荷が接続された構成の半導体スイッチをいう。
第２図に示すように、出力MOSFET20はゲート駆動回路
21によって駆動される、出力MOSFET20の複数のソース20
a,20b等のうち、ソース面積の大部分を占めるメインソ
ース20aは出力端子Voutに接続され、出力端子Voutには
負荷15が接続されている。また、出力MOSFET20の電流検
出用ソース20bは抵抗23を介してバイポーラ型トランジ
スタから形成されている電流検出用トランジスタ25のベ
ースに接続され、さらに電流検出用ソース20bは抵抗23,
24を介して出力端子Voutに接続されている。
21によって駆動される、出力MOSFET20の複数のソース20
a,20b等のうち、ソース面積の大部分を占めるメインソ
ース20aは出力端子Voutに接続され、出力端子Voutには
負荷15が接続されている。また、出力MOSFET20の電流検
出用ソース20bは抵抗23を介してバイポーラ型トランジ
スタから形成されている電流検出用トランジスタ25のベ
ースに接続され、さらに電流検出用ソース20bは抵抗23,
24を介して出力端子Voutに接続されている。
ゲート駆動回路21から出力MOSFET20のゲートにしきい
値以上の電圧が印加されると、出力MOSFET20がオンし、
メインソース20aを介して負荷15に電流が供給される。
また、出力MOSFET20がオンした場合、電流検出用ソース
20bにおいてもそのソース面積に応じた電流が出力さ
れ、抵抗23,24を介して負荷15に電流が供給される。
値以上の電圧が印加されると、出力MOSFET20がオンし、
メインソース20aを介して負荷15に電流が供給される。
また、出力MOSFET20がオンした場合、電流検出用ソース
20bにおいてもそのソース面積に応じた電流が出力さ
れ、抵抗23,24を介して負荷15に電流が供給される。
いま、負荷15に異常が発生した等の原因により、出力
MOSFET20に過電流が流れたとする。このとき、電流検出
用ソース20bに流れる電流は出力MOSFET20に流れる過電
流に応じて増加する。この電流検出用ソース20bに流れ
る電流によって、抵抗24の両端に発生する電圧がトラン
ジスタ25のベース・エミッタ間のえん層電圧（約0.6V）
以上になると、トランジスタ25にベース電流が流れ、ト
ランジスタ25がオンする。その結果、トランジスタ25の
コレクタ・エミッタ間にコレクタ電流が流れ、Vccより
高電位の電源ＶHに接続されたｎチャネルデプレッショ
ン型MOSFETから構成される定電流源26（抵抗でもよい）
の両端に電圧が発生し、その結果ｐチャネルMOSFET28の
ゲート電位が低下する。ここで、27は定電圧ダイオード
を示している。従って、ｐチャネルMOSFET28がオンし、
MOSFET28のソース・ドレイン間に電流が流れる。この電
流値がMOSFETで構成される定電流源30から出力される電
流値よりも増加すると、定電流源30のドレイン・ソース
間に電圧が発生し、この電圧を過電流検出信号として用
いることができる。ここで、29は定電圧ダイオードを示
している。
MOSFET20に過電流が流れたとする。このとき、電流検出
用ソース20bに流れる電流は出力MOSFET20に流れる過電
流に応じて増加する。この電流検出用ソース20bに流れ
る電流によって、抵抗24の両端に発生する電圧がトラン
ジスタ25のベース・エミッタ間のえん層電圧（約0.6V）
以上になると、トランジスタ25にベース電流が流れ、ト
ランジスタ25がオンする。その結果、トランジスタ25の
コレクタ・エミッタ間にコレクタ電流が流れ、Vccより
高電位の電源ＶHに接続されたｎチャネルデプレッショ
ン型MOSFETから構成される定電流源26（抵抗でもよい）
の両端に電圧が発生し、その結果ｐチャネルMOSFET28の
ゲート電位が低下する。ここで、27は定電圧ダイオード
を示している。従って、ｐチャネルMOSFET28がオンし、
MOSFET28のソース・ドレイン間に電流が流れる。この電
流値がMOSFETで構成される定電流源30から出力される電
流値よりも増加すると、定電流源30のドレイン・ソース
間に電圧が発生し、この電圧を過電流検出信号として用
いることができる。ここで、29は定電圧ダイオードを示
している。
［発明が解決しようとする課題］ 上記した従来の半導体ハイサイドスイッチにおける過
電流検出回路は、過電流の検出にバイポーラ型のトラン
ジスタ25を用いている。これは、通常のCMOSプロセスで
製造されるｎチャネルMOSFETを動作させるしきい値が1V
程度であるのに対し、バイポーラ型のトランジスタは0.
6V程度で動作するため、過電流の検出レベルを低く設定
することができる等の理由による。しかし、このよう
に、バイポーラ型のトランジスタとMOSFETを併設した素
子を作成するためには、プロセスコストの高い接合分離
を適用したBi CMOSプロセスを用いる必要があり、素子
のコストが高くなるという問題点がある。
電流検出回路は、過電流の検出にバイポーラ型のトラン
ジスタ25を用いている。これは、通常のCMOSプロセスで
製造されるｎチャネルMOSFETを動作させるしきい値が1V
程度であるのに対し、バイポーラ型のトランジスタは0.
6V程度で動作するため、過電流の検出レベルを低く設定
することができる等の理由による。しかし、このよう
に、バイポーラ型のトランジスタとMOSFETを併設した素
子を作成するためには、プロセスコストの高い接合分離
を適用したBi CMOSプロセスを用いる必要があり、素子
のコストが高くなるという問題点がある。
プロセスコストを下げて素子のコストを下げるために
は、CMOS及びパワーMOSFETのプロセスを組み合わせ、特
にパワー部とロジック部を分離する手段を用いないこと
を特徴とする自己分離型の素子の製造プロセスを用いる
必要がある。しかし、自己分離型の素子においては寄生
効果に起因して、バイポーラ型のトランジスタのコレク
タを電圧源Vcc以外に接続することは困難である。従っ
て、CMOS及びMOSFETのプロセスを組み合わせて、第２図
に示すような素子を製作することは不可能である。
は、CMOS及びパワーMOSFETのプロセスを組み合わせ、特
にパワー部とロジック部を分離する手段を用いないこと
を特徴とする自己分離型の素子の製造プロセスを用いる
必要がある。しかし、自己分離型の素子においては寄生
効果に起因して、バイポーラ型のトランジスタのコレク
タを電圧源Vcc以外に接続することは困難である。従っ
て、CMOS及びMOSFETのプロセスを組み合わせて、第２図
に示すような素子を製作することは不可能である。
また、自動車等に使用される半導体ハイサイドスイッ
チは、電源電圧が12Vと低いため、通常出力MOSFETのオ
ン電圧は0.2〜0.3V程度に設計され、かつ第２図におけ
る抵抗24の両端に現れる電圧は0.5〜0.6Vを越えること
がない。これに対して、第２図に示すバイポーラトラン
ジスタ25のオン電圧（過電流の設定値）は、前記したよ
うにせいぜい0.5〜0.6V程度である。従って、自動車等
に使用される半導体ハイサイドスイッチに第２図に示す
過電流検出回路を用いても、過電流の検出は不可能であ
る。これを解決するためには、0.6V以下の電位差を検出
することが可能なように、コンパレータ等を使用する必
要がある。しかし、前記したように自己分離型の素子で
はバイポーラ型のトランジスタやコンパレータ等を作成
することが困難であるため、CMOSのコンパレータ等を使
用する必要がある、しかし、CMOSのコンパレータ等を使
用することには、次のような問題点がある。
チは、電源電圧が12Vと低いため、通常出力MOSFETのオ
ン電圧は0.2〜0.3V程度に設計され、かつ第２図におけ
る抵抗24の両端に現れる電圧は0.5〜0.6Vを越えること
がない。これに対して、第２図に示すバイポーラトラン
ジスタ25のオン電圧（過電流の設定値）は、前記したよ
うにせいぜい0.5〜0.6V程度である。従って、自動車等
に使用される半導体ハイサイドスイッチに第２図に示す
過電流検出回路を用いても、過電流の検出は不可能であ
る。これを解決するためには、0.6V以下の電位差を検出
することが可能なように、コンパレータ等を使用する必
要がある。しかし、前記したように自己分離型の素子で
はバイポーラ型のトランジスタやコンパレータ等を作成
することが困難であるため、CMOSのコンパレータ等を使
用する必要がある、しかし、CMOSのコンパレータ等を使
用することには、次のような問題点がある。
出力MOSFETのソース電位は出力MOSFETがオンしている
ときにはVcc、オフしているときにはグランド電位にな
るため、CMOSコンパレータ等の入力MOSFETのソース・ゲ
ート間に最大Vccの電圧が印加される場合が生じる。し
かし、自動車等に用いる場合、バッテリ配線のはずれ等
により60V以上の過電圧が発生する場合があり、このと
きCMOSコンパレータ等の入力MOSFETのゲート酸化膜が、
この過電圧により破壊される可能性がある。従って、過
電圧発生時に素子が破壊されないようにするためには、
CMOSコンパレータ等の入力MOSFETのゲート・ソース間
に、一定値以上の電圧が印加されないような回路構成に
する必要がある。
ときにはVcc、オフしているときにはグランド電位にな
るため、CMOSコンパレータ等の入力MOSFETのソース・ゲ
ート間に最大Vccの電圧が印加される場合が生じる。し
かし、自動車等に用いる場合、バッテリ配線のはずれ等
により60V以上の過電圧が発生する場合があり、このと
きCMOSコンパレータ等の入力MOSFETのゲート酸化膜が、
この過電圧により破壊される可能性がある。従って、過
電圧発生時に素子が破壊されないようにするためには、
CMOSコンパレータ等の入力MOSFETのゲート・ソース間
に、一定値以上の電圧が印加されないような回路構成に
する必要がある。
本発明は上記した従来技術の問題点に鑑みなされたも
ので、その目的は、プロセスコストの安価な自己分離型
の素子の製造プロセスを用い、かつCMOSコンパレータ内
の入力MOSFETに一定値以上の電圧が印加されないように
して、素子の破壊を有効に防止することが可能な半導体
ハイサイドスイッチにおける過電流検出回路を提供する
ことにある。
ので、その目的は、プロセスコストの安価な自己分離型
の素子の製造プロセスを用い、かつCMOSコンパレータ内
の入力MOSFETに一定値以上の電圧が印加されないように
して、素子の破壊を有効に防止することが可能な半導体
ハイサイドスイッチにおける過電流検出回路を提供する
ことにある。
［課題を解決するための手段］ 本発明の過電流検出回路は、オープンソースまたはオ
ープンエミッタ型の半導体ハイサイドスイッチにおい
て、複数のソースの一部またはエミッタ領域の一部に流
れる電流を、ソース電位またはエミッタ電位に追従した
電圧を供給する電源により駆動される電流検出手段によ
って検出することを特徴としている。
ープンエミッタ型の半導体ハイサイドスイッチにおい
て、複数のソースの一部またはエミッタ領域の一部に流
れる電流を、ソース電位またはエミッタ電位に追従した
電圧を供給する電源により駆動される電流検出手段によ
って検出することを特徴としている。
［作用］ 本発明によれば、過電流を検出する電流検出手段がソ
ース電位またはエミッタ電位に追従した電圧を供給する
電源によって駆動されるため、自己分離型素子で容易に
作成可能なCMOS演算増幅器、CMOS比較器等を過電流の検
出に使用しても、CMOS演算増幅器やCMOS比較器内の入力
MOSFETのゲート・ソース間に過大な電圧が印加されるこ
とがなく、ゲート酸化膜の高電圧による破壊が防止され
る。
ース電位またはエミッタ電位に追従した電圧を供給する
電源によって駆動されるため、自己分離型素子で容易に
作成可能なCMOS演算増幅器、CMOS比較器等を過電流の検
出に使用しても、CMOS演算増幅器やCMOS比較器内の入力
MOSFETのゲート・ソース間に過大な電圧が印加されるこ
とがなく、ゲート酸化膜の高電圧による破壊が防止され
る。
［実施例］ 以下、添付の図面に示す実施例により、さらに詳細に
本発明について説明する。
本発明について説明する。
第１図（ａ），第１図（ｂ）は本発明の一実施例を示
す回路図であり、第２図に示す従来例と同一部分には同
一符号を付してその説明を省略する。
す回路図であり、第２図に示す従来例と同一部分には同
一符号を付してその説明を省略する。
第１図（ａ）に示すように、出力MOSFET20の電流検出
用ソース20bは、演算増幅器から構成されている電流／
電圧変換回路３の正転入力端子に接続されている。ま
た、電流／電圧変換回路３の反転入力端子は、出力端子
Voutに接続されている。電流／電圧変換回路３はその入
力インピーダンスが十分に低いため、電流検出用ソース
20bから出力される電流値は電流検出用ソース20bがメイ
ンソース20aに接続されている場合と差がなく、電流検
出抵抗８の両端に現れる電圧は出力MOSFET20に流れる全
電流に比例したものになる。電流／電圧変換回路３の出
力は比較器４の正転入力端子に接続され、比較器４の正
転入力端子の電位は出力端子Voutの電位よりも出力MOSF
ET20の全電流に比例した値だけ低い値となる。
用ソース20bは、演算増幅器から構成されている電流／
電圧変換回路３の正転入力端子に接続されている。ま
た、電流／電圧変換回路３の反転入力端子は、出力端子
Voutに接続されている。電流／電圧変換回路３はその入
力インピーダンスが十分に低いため、電流検出用ソース
20bから出力される電流値は電流検出用ソース20bがメイ
ンソース20aに接続されている場合と差がなく、電流検
出抵抗８の両端に現れる電圧は出力MOSFET20に流れる全
電流に比例したものになる。電流／電圧変換回路３の出
力は比較器４の正転入力端子に接続され、比較器４の正
転入力端子の電位は出力端子Voutの電位よりも出力MOSF
ET20の全電流に比例した値だけ低い値となる。
また、比較器４の反転入力端子には、次のような電位
が印加される。すなわち、出力端子Voutに接続され、か
つデプレッション型ｎチャネルMOSFETで形成される定電
流源７により駆動される定電圧ダイオード５の両端の電
位差が、分圧抵抗6a,6bによって分圧されて、比較器４
の反転入力端子に入力される。これによって、比較器４
の反転入力端子には、出力端子Voutの電位よりも一定電
圧だけ低い電圧が印加される。従って、通常は比較器４
の出力はV+となる。
が印加される。すなわち、出力端子Voutに接続され、か
つデプレッション型ｎチャネルMOSFETで形成される定電
流源７により駆動される定電圧ダイオード５の両端の電
位差が、分圧抵抗6a,6bによって分圧されて、比較器４
の反転入力端子に入力される。これによって、比較器４
の反転入力端子には、出力端子Voutの電位よりも一定電
圧だけ低い電圧が印加される。従って、通常は比較器４
の出力はV+となる。
いま、出力MOSFET20に過電流が流れ、比較器４の正転
入力端子に印加される電圧が反転入力端子に印加されて
いる電圧よりも低下したとする。この場合には、比較器
４の出力はV-となる。従って、比較器４の出力を監視す
ることによって、出力MOSFET20の過電流を検出すること
ができる、 比較器４の出力は、ｐチャネルMOSFET28と定電圧ダイ
オード29と電流源30とから構成されるレベルシフタによ
り、グランド電位を基準とするロジック回路に入力さ
れ、このロジック回路の出力に基づいて出力MOSFET20へ
の駆動信号を停止させたり、異常信号等を発生させたり
することができる。
入力端子に印加される電圧が反転入力端子に印加されて
いる電圧よりも低下したとする。この場合には、比較器
４の出力はV-となる。従って、比較器４の出力を監視す
ることによって、出力MOSFET20の過電流を検出すること
ができる、 比較器４の出力は、ｐチャネルMOSFET28と定電圧ダイ
オード29と電流源30とから構成されるレベルシフタによ
り、グランド電位を基準とするロジック回路に入力さ
れ、このロジック回路の出力に基づいて出力MOSFET20へ
の駆動信号を停止させたり、異常信号等を発生させたり
することができる。
ここで、過電流検出の電流しきい値の設定は、電流検
出抵抗８及び分圧抵抗6a,6b等によって、適宜設定する
ことができることはいうまでもない。
出抵抗８及び分圧抵抗6a,6b等によって、適宜設定する
ことができることはいうまでもない。
第１図（ｂ）は、電流／電圧変換回路３と比較器４を
駆動する電源の一例を示す回路図である。図示するよう
に、定電圧ダイオード12,13に対して定電流源11,14から
電流を流し、定電圧ダイオード12,13の接続点を出力端
子Voutに接続することによって、出力電圧V+,V-を出力
端子Voutの電位に追従し、かつ、この電位よりも一定の
電圧だけ高い電圧V+及び一定の電圧だけ低い電圧V-を形
成することができる。なお、出力端子Voutに追従する電
源は、第１図（ｂ）に示すものの他に各種の方式が可能
である。
駆動する電源の一例を示す回路図である。図示するよう
に、定電圧ダイオード12,13に対して定電流源11,14から
電流を流し、定電圧ダイオード12,13の接続点を出力端
子Voutに接続することによって、出力電圧V+,V-を出力
端子Voutの電位に追従し、かつ、この電位よりも一定の
電圧だけ高い電圧V+及び一定の電圧だけ低い電圧V-を形
成することができる。なお、出力端子Voutに追従する電
源は、第１図（ｂ）に示すものの他に各種の方式が可能
である。
なお、以上に説明した実施例においては、出力スイッ
チング素子としてMOSFET20を用いたが、本発明はこれに
限定されるものではなく、例えばMOSFETの代りにトラン
ジスタを用いてもよい。この場合には、トランジスタの
エミッタの一部に過電流検出用の端子を設け、この端子
と上記した演算増幅器から構成される電流／電圧変換回
路の正転入力端子とを接続するように構成すればよい。
チング素子としてMOSFET20を用いたが、本発明はこれに
限定されるものではなく、例えばMOSFETの代りにトラン
ジスタを用いてもよい。この場合には、トランジスタの
エミッタの一部に過電流検出用の端子を設け、この端子
と上記した演算増幅器から構成される電流／電圧変換回
路の正転入力端子とを接続するように構成すればよい。
また、上記の実施例においては、電流／電圧変換回路
３を演算増幅器から構成したが、本発明はこれに限定さ
れるものではなく、例えば一つのソースと他のソースの
間または一つのエミッタと他のエミッタの間に抵抗を接
続し、抵抗の両端の電圧降下によって電流を検出するよ
うに構成してもよい。
３を演算増幅器から構成したが、本発明はこれに限定さ
れるものではなく、例えば一つのソースと他のソースの
間または一つのエミッタと他のエミッタの間に抵抗を接
続し、抵抗の両端の電圧降下によって電流を検出するよ
うに構成してもよい。
［発明の効果］ 本発明によれば、過電流検出に用いられる演算増幅器
で形成された電流／電圧変換回路と比較器の電源電圧を
半導体ハイサイドスイッチの出力電圧に追従するように
構成したため、演算増幅器と比較器内の入力MOSFETのゲ
ート・ソース間に過大な電圧が印加されることが防止さ
れ、入力MOSFETのゲート酸化膜が破壊されることが防止
できる。
で形成された電流／電圧変換回路と比較器の電源電圧を
半導体ハイサイドスイッチの出力電圧に追従するように
構成したため、演算増幅器と比較器内の入力MOSFETのゲ
ート・ソース間に過大な電圧が印加されることが防止さ
れ、入力MOSFETのゲート酸化膜が破壊されることが防止
できる。
また、出力MOSFETの過電流検出用ソースや出力トラジ
ンスタの過電流検出用エミッタに流れる電流が低インピ
ーダンスの電流／電圧変換回路により検出されるため、
上記過電流検出用ソースやエミッタに流れる電流が半導
体ハイサイドスイッチの出力電流の影響を受けることが
なく、過電流を正確に検出することが可能になる。
ンスタの過電流検出用エミッタに流れる電流が低インピ
ーダンスの電流／電圧変換回路により検出されるため、
上記過電流検出用ソースやエミッタに流れる電流が半導
体ハイサイドスイッチの出力電流の影響を受けることが
なく、過電流を正確に検出することが可能になる。
第１図（ａ）は本発明の半導体ハイサイドスイッチにお
ける過電流検出回路の一実施例を示す回路図、第１図
（ｂ）はその一部に使用される電源の回路図、第２図は
従来の半導体ハイサイドスイッチにおける過電流検出回
路を示す回路図である。 ３……電流／電圧変換回路、４……比較器、 6a,6b……分圧抵抗、15……負荷、 20……出力MOSFET、20a……メインソース、 20b……電流検出用ソース、21……ゲート駆動回路、 Vout……出力端子
ける過電流検出回路の一実施例を示す回路図、第１図
（ｂ）はその一部に使用される電源の回路図、第２図は
従来の半導体ハイサイドスイッチにおける過電流検出回
路を示す回路図である。 ３……電流／電圧変換回路、４……比較器、 6a,6b……分圧抵抗、15……負荷、 20……出力MOSFET、20a……メインソース、 20b……電流検出用ソース、21……ゲート駆動回路、 Vout……出力端子
Claims (1)
- 【請求項１】オープンソースまたはオープンエミッタ型
の半導体ハイサイドスイッチにおいて、複数のソースの
一部またはエミッタ領域の一部に流れる電流を、ソース
電位またはエミッタ電位に追従した電圧を供給する電源
により駆動される電流検出手段によって検出することを
特徴とする過電流検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1109738A JP2658386B2 (ja) | 1989-04-28 | 1989-04-28 | 過電流検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1109738A JP2658386B2 (ja) | 1989-04-28 | 1989-04-28 | 過電流検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02288615A JPH02288615A (ja) | 1990-11-28 |
| JP2658386B2 true JP2658386B2 (ja) | 1997-09-30 |
Family
ID=14517996
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1109738A Expired - Lifetime JP2658386B2 (ja) | 1989-04-28 | 1989-04-28 | 過電流検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2658386B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102576041A (zh) * | 2009-10-20 | 2012-07-11 | 三菱电机株式会社 | 半导体装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2569170B2 (ja) * | 1989-03-31 | 1997-01-08 | 株式会社日立製作所 | スイッチ回路 |
-
1989
- 1989-04-28 JP JP1109738A patent/JP2658386B2/ja not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102576041A (zh) * | 2009-10-20 | 2012-07-11 | 三菱电机株式会社 | 半导体装置 |
| DE112010003655T5 (de) | 2009-10-20 | 2012-12-20 | Mitsubishi Electric Corporation | Halbleitervorrichtung |
| CN102576041B (zh) * | 2009-10-20 | 2014-08-13 | 三菱电机株式会社 | 半导体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02288615A (ja) | 1990-11-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5245523A (en) | Power delivery circuit with current detection | |
| US5091664A (en) | Insulated gate bipolar transistor circuit with overcurrent protection | |
| US5757600A (en) | Reverse battery protection circuit | |
| US6650520B2 (en) | Power supply reverse bias protection circuit for protecting both analog and digital devices coupled thereto | |
| JPH08195661A (ja) | 負荷を制御すると共に監視するプリドライバ回路 | |
| US5561391A (en) | Clamp circuit and method for detecting an activation of same | |
| EP0602708B1 (en) | Control electrode disable circuit for power transistor | |
| KR100189594B1 (ko) | 전압 클램프 회로와 클램프 해제 회로를 갖는 bicmos 푸쉬-풀 형 논리 장치 | |
| JPH0642179B2 (ja) | 短絡保護機能を改良した電力トランジスタ駆動回路 | |
| JP2000012853A (ja) | 半導体装置 | |
| JP2696774B2 (ja) | 半導体デバイスの過熱検出回路装置 | |
| JP3642113B2 (ja) | ｎチャネルＭＯＳＦＥＴの駆動回路及び電流方向切換回路 | |
| JP2589938B2 (ja) | 半導体集積回路装置の静電破壊保護回路 | |
| US20080225454A1 (en) | Reverse Voltage Protected Integrated Circuit Arrangement for Multiple Supply Lines | |
| JPH03166816A (ja) | 半導体集積回路装置 | |
| JP2658386B2 (ja) | 過電流検出回路 | |
| JPH07321621A (ja) | 半導体集積回路 | |
| JP2001177387A (ja) | 負荷駆動装置 | |
| JPH0473327B2 (ja) | ||
| JPH11113169A (ja) | 半導体回路の保護装置 | |
| JP3282378B2 (ja) | パワー素子駆動保護回路及びｍｏｓｆｅｔ駆動保護回路 | |
| JPH02260712A (ja) | スイッチ回路 | |
| JPH11195971A (ja) | パワーデバイスの駆動回路 | |
| JPH08286771A (ja) | 半導体電子回路 | |
| JPH06245366A (ja) | 過電圧保護回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080606 Year of fee payment: 11 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080606 Year of fee payment: 11 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080606 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090606 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term |