JP3642113B2 - ｎチャネルＭＯＳＦＥＴの駆動回路及び電流方向切換回路 - Google Patents
ｎチャネルＭＯＳＦＥＴの駆動回路及び電流方向切換回路 Download PDFInfo
- Publication number
- JP3642113B2 JP3642113B2 JP17375996A JP17375996A JP3642113B2 JP 3642113 B2 JP3642113 B2 JP 3642113B2 JP 17375996 A JP17375996 A JP 17375996A JP 17375996 A JP17375996 A JP 17375996A JP 3642113 B2 JP3642113 B2 JP 3642113B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- power supply
- resistor
- circuit
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、ｎチャネルＭＯＳＦＥＴを外部からの指令に従いオン・オフさせる駆動回路，及びこの駆動回路を用いて電気負荷に流れる電流方向を切り換える電流方向切換回路に関する。
【０００２】
【従来の技術】
従来より、ｎチャネルＭＯＳＦＥＴの駆動回路として、図６（ａ）に示すように、ＰＮＰトランジスタＴ11とＮＰＮトランジスタＴ12とを用いたものと、図６（ｂ）に示すように、２つのＮＰＮトランジスタＴ21，Ｔ22を用いたものとの２種の駆動回路が知られている（総合電子出版社発行，高橋久著「パワーデバイスの使い方と実用制御回路設計法」，９４頁〜９５頁参照）。
【０００３】
図６（ａ）に示した駆動回路において、ＰＮＰトランジスタＴ11は、エミッタが、直流電源の正極側の電源供給ライン（以下、電源ラインという）に接続され、コレクタが、抵抗器Ｒ11を介して、直流電源の負極側の電源供給ライン（以下、グランドラインという）に接続されており、コレクタと抵抗器Ｒ11との接続点が、ソースがグランドラインに接続されたｎチャネルＭＯＳＦＥＴ：Ｔｎ（以下、ＦＥＴ：Ｔｎと記載する）のゲートに接続される。また、ＰＮＰトランジスタＴ11のベース・エミッタ間には抵抗器Ｒ12が接続され、ＰＮＰトランジスタＴ11のベースは、抵抗器Ｒ13を介して、エミッタがグランドラインに接続されたＮＰＮトランジスタＴ12のコレクタに接続されている。
【０００４】
従って、図６（ａ）の駆動回路においては、ＮＰＮトランジスタＴ12がオフ状態であれば、ＰＮＰトランジスタＴ11のベース電流が流れず、ＰＮＰトランジスタＴ11がオフ状態となる。この状態では、抵抗器Ｒ11に電流が流れないため、ＦＥＴ：Ｔｎのゲート・ソース間は０Ｖとなり、ＦＥＴ：Ｔｎもオフ状態となる。逆に、ＮＰＮトランジスタＴ12がオン状態であれば、ＰＮＰトランジスタＴ11にベース電流が流れて、ＰＮＰトランジスタＴ11がオンする。すると、抵抗器Ｒ11に電流が流れて、ＦＥＴ：Ｔｎのゲート・ソース間が略電源電圧ＶＢとなって、ＦＥＴ：Ｔｎがオンする。この結果、図６（ａ）の駆動回路によれば、ＮＰＮトランジスタＴ12をオン・オフすることにより、ＦＥＴ：Ｔｎをオン・オフすることができる。
【０００５】
また、図６（ｂ）に示した駆動回路において、ＮＰＮトランジスタＴ21は、コレクタが、ＦＥＴ：Ｔｎのゲートに接続されると共に、抵抗器Ｒ21を介して電源ラインに接続され、エミッタが、ＦＥＴ：Ｔｎのソースと共にグランドラインに接続されている。この駆動回路には、電源ライン−グランドライン間に直列に接続された３つの抵抗器Ｒ22，Ｒ23，Ｒ24が備えられ、グランドライン側の抵抗器Ｒ22と抵抗器Ｒ23との接続点が、ＮＰＮトランジスタＴ21のベースに接続されている。そして、もう一つのＮＰＮトランジスタＴ22は、エミッタがグランドラインに接続され、コレクタが電源ライン側の抵抗器Ｒ24と抵抗器Ｒ23との接続点に接続されている。
【０００６】
従って、図６（ｂ）の駆動回路においては、ＮＰＮトランジスタＴ22のオフ時には、ＮＰＮトランジスタＴ21のベースに抵抗器Ｒ24，Ｒ23を通って電流が供給されることから、ＮＰＮトランジスタＴ21がオン状態となる。この結果、ＦＥＴ：Ｔｎのゲート・ソース間は、ＮＰＮトランジスタＴ21のコレクタ・エミッタ間飽和電圧（約０．４Ｖ）となるため、ＦＥＴ：Ｔｎはオフ状態となる。逆に、ＮＰＮトランジスタＴ22がオン状態であれば、ＮＰＮトランジスタＴ21のベース・エミッタ間電圧が、ＮＰＮトランジスタＴ22のコレクタ・エミッタ間飽和電圧（約０．４）を抵抗器Ｒ22，Ｒ23にて分圧したものとなり、ＮＰＮトランジスタＴ21がオンするのに要するＰＮ接合の順方向電圧（約０．６Ｖ）よりも低いため、ＮＰＮトランジスタＴ21がオフする。この結果、ＦＥＴ：Ｔｎのゲート・ソース間には、電源電圧ＶＢが印加され、ＦＥＴ：Ｔｎがオンする。従って、図６（ｂ）の駆動回路においても、ＮＰＮトランジスタＴ22をオン・オフすることにより、ＦＥＴ：Ｔｎをオン・オフすることができる。
【０００７】
一方、ＭＯＳ型のＦＥＴは、バイポーラトランジスタ等と比べて、数アンペア程度の負荷に対してはオン電圧が小さく、また電圧駆動という簡便さから、各種電気負荷への通電経路をオン・オフするスイッチング素子として利用されることが多く、例えば、直流モータ等の電気負荷に流れる電流方向を高速に切り換えるために、電気負荷の両端にハイサイドスイッチとローサイドスイッチとを備えたＨブリッジ回路等の電流方向切換回路では、スイッチング素子として、ＭＯＳＦＥＴを使用するのが一般的である。そして、このようにＭＯＳＦＥＴを電流方向切換用のスイッチング素子として使用した場合には、最も簡便な駆動回路構成として、図６（ａ）又は（ｂ）に示した駆動回路が利用される。
【０００８】
【発明が解決しようとする課題】
しかし、このように電流方向切換用のスイッチング素子をＭＯＳＦＥＴにて構成し、これを図６に示した従来の駆動回路を用いて駆動するようにした場合には、ハイサイドスイッチをオンした際にローサイドスイッチがオンして貫通電流が流れるようになるとか、或はスイッチング素子をｎチャネルＭＯＳＦＥＴにて構成した場合に、ＦＥＴを良好にオン・オフ制御することができなくなる、といった問題があった。
【０００９】
以下、この問題について詳しく説明する。
図７は、直流電源の正極側の電源ライン（電位：ＶＢ２）と直流モータ２の給電用２端子とを夫々接続するハイサイドスイッチＴAH，ＴBHとして、ｐチャネルのＭＯＳＦＥＴを備え、直流電源の負極側のグランドライン（電位：ＧＮＤ２）と直流モータ２の給電用２端子とを夫々接続するローサイドスイッチＴAL，ＴBLとして、ｎチャネルのＭＯＳＦＥＴを備え、ハイサイドスイッチＴAHとローサイドスイッチＴBL，及びハイサイドスイッチＴBHとローサイドスイッチＴAL，を夫々一組として、各組のＦＥＴを交互にオンすることにより、直流モータ２に流れる電流方向を切り換えて、直流モータ２を正転・反転させる、Ｈブリッジ型の電流方向切換回路（Ｈブリッジ回路）５０を表わす。
【００１０】
そして、このＨブリッジ回路５０では、各スイッチＴAH，ＴAL，ＴBH，ＴBLの駆動回路５０AH，５０AL，５０BH，５０BLを、図６（ａ）に示した駆動回路からＮＰＮトランジスタＴ12を除いた、ＰＮＰトランジスタＴ11及び抵抗器Ｒ11〜Ｒ13からなる駆動回路にて構成し、図６（ａ）の駆動回路中のＮＰＮトランジスタＴ12を、駆動回路とは別体の制御回路６０側に設け、制御回路６０側にて、各スイッチＴAH，ＴAL，ＴBH，ＴBLに対応したＮＰＮトランジスタＴ12AH，Ｔ12AL，Ｔ12BH，Ｔ12BLをオン・オフすることにより、各スイッチＴAH，ＴAL，ＴBH，ＴBLを直流モータ２の回転方向に応じてオン・オフするよう構成されている。
【００１１】
なお、図７において、ハイサイドスイッチＴAH，ＴBHを構成するｐチャネルＭＯＳＦＥＴは、電源ライン側にソースが接続され、ローサイドスイッチＴAL，ＴBLを構成するｎチャネルＭＯＳＦＥＴのドレイン（換言すれば直流モータ２の端子）にドレインが接続される。そして、これら各ｐチャネルＭＯＳＦＥＴは、上記説明したｎチャネルＭＯＳＦＥＴの場合とは逆に、ＮＰＮトランジスタＴ12AH，Ｔ12BHのオン時にオフ状態となり、ＮＰＮトランジスタＴ12AH，Ｔ12BHのオフ時にオン状態となる。
【００１２】
ところが、このようにＨブリッジ回路５０の駆動回路として、図６（ａ）に示した駆動回路を利用した場合、ハイサイドスイッチＴAH，ＴBHがオンした際に、ローサイドスイッチＴAL，ＴBHがオンし、各スイッチを構成するＦＥＴに貫通電流が流れることがある。
【００１３】
つまり、ＭＯＳＦＥＴには、構造上、ゲート・ドレイン間及びゲート・ソース間に寄生容量がある。このため、例えば、図８に示すように、ハイサイドスイッチＴAHとローサイドスイッチＴALとが共にオフしている状態から、ハイサイドスイッチＴAHがオンしたとすると、ローサイドスイッチＴALを構成するｎチャネルＭＯＳＦＥＴのドレイン・ソース間には、電源電圧が印加されるが、図６（ａ）に示した駆動回路では、ローサイドスイッチＴALを構成するｎチャネルＭＯＳＦＥＴのゲート・ソース間を接続する抵抗器Ｒ11が備えられることから、ハイサイドスイッチＴAHのオン時には、ローサイドスイッチＴALを構成するｎチャネルＭＯＳＦＥＴのゲート・ソース間電圧が、電源電圧ＶＢを、ゲート・ドレイン間寄生容量Ｃｇｄと、ゲート・ソース間寄生容量Ｃｇｓ及びゲート・ソース間抵抗ｒｇｓ（抵抗器Ｒ11の抵抗値）の合成インピーダンスと、により分圧した電圧Ｖｇとなる。
【００１４】
この電圧Ｖｇは、抵抗器Ｒ11の抵抗値ｒｇｓが大きいほど大きくなるが、抵抗器Ｒ11は、ＰＮＰトランジスタＴ11のオン時にＰＮＰトランジスタＴ11に流れる電流を制限するものであるので、通常、１０ｋΩ程度の大きい抵抗値のものが使用される。この結果、ハイサイドスイッチＴAHがオンした直後には、ローサイドスイッチＴALを構成するｎチャネルＭＯＳＦＥＴのゲート・ソース間電圧が、ＦＥＴのしきい値電圧を越えて、ローサイドスイッチＴALがオンしてしまい、ローサイドスイッチＴAL及びハイサイドスイッチＴAHを構成する各ＦＥＴに貫通電流が流れて、各ＦＥＴが破壊してしまう、といった問題が生じるのである。
【００１５】
一方、こうした問題は、ローサイドスイッチＴAL，ＴBLを構成するｎチャネルＭＯＳＦＥＴの駆動回路として、図６（ｂ）に示した２つのＮＰＮトランジスタＴ21，Ｔ22からなる駆動回路を利用すれば解決できる。
つまり、図６（ｂ）に示した駆動回路では、ＦＥＴ：Ｔｎをオフする際には、ＮＰＮトランジスタＴ21がオン状態となり、ＦＥＴ：Ｔｎのゲート・ソース間をＮＰＮトランジスタＴ21のコレクタ・エミッタ間飽和電圧（約０．４）に保持することから、ハイサイドスイッチＴAH，ＴBHがオンして、ローサイドスイッチＴAL，ＴBLを構成するｎチャネルＭＯＳＦＥＴのドレイン・ソース間に電源電圧が印加されても、そのゲート・ソース間電圧が上昇して、ローサイドスイッチＴAL，ＴBLがオンしてしまうことはないのである。
【００１６】
しかし、図７のＨブリッジ回路５０のように、制御回路６０側にてローサイドスイッチＴAL，ＴBLをオン・オフできるようにするために、ローサイドスイッチＴAL，ＴBLの駆動回路５０AL，５０BLを、図６（ｂ）に示した駆動回路からＮＰＮトランジスタＴ22を除いた、ＮＰＮトランジスタＴ21及び抵抗器Ｒ21〜Ｒ24からなる駆動回路にて構成し、制御回路６０側に図６（ｂ）の駆動回路中のＮＰＮトランジスタＴ22を設けた場合、Ｈブリッジ回路５０側でのグランド電位ＧＮＤ２と制御回路６０側でのグランド電位ＧＮＤ１とに電位差が生じている場合に、ローサイドスイッチＴAL，ＴBLをオンすることができなくなるとか、或はローサイドスイッチＴAL，ＴBLのオン時に駆動回路５０AL，５０BLから制御回路６０に流れ込む電流が多くなってしまう、といった問題が生じる。
【００１７】
即ち、図６（ｂ）の駆動回路内のＮＰＮトランジスタＴ22を、駆動回路とは別体に構成された制御回路側に組み込んだ場合、ＮＰＮトランジスタＴ22のエミッタ側のグランド電位ＧＮＤ１が駆動回路側のグランド電位ＧＮＤ２よりも高くなることがある。そして、ＮＰＮトランジスタＴ22は、オン状態であるときに、抵抗器Ｒ23と抵抗器Ｒ24との接続点をグランドライン（電位：ＧＮＤ１）に接地して、ＮＰＮトランジスタＴ21のベース・エミッタ間電圧をＰＮ接合の順方向電圧よりも低くし、ＮＰＮトランジスタＴ21をオフさせるためのものであることから、ＮＰＮトランジスタＴ22のエミッタが接地されたグランド電位ＧＮＤ１が、ＦＥＴ：Ｔｎのソース（換言すればＮＰＮトランジスタＴ21のエミッタ）が接地されたグランド電位ＧＮＤ２よりも高くなると、ＮＰＮトランジスタＴ22のオン時に、駆動回路側の入力端となる抵抗器Ｒ23と抵抗器Ｒ24との接続点の電圧Ｖｏ（グランド電位ＧＮＤ２を基準とする電圧）を充分下げることができず、ＮＰＮトランジスタＴ21をオフすることができなくなってしまうことがあり、この場合、ＦＥＴ：Ｔｎは、オフ状態に保持される。
【００１８】
従って、図７のＨブリッジ回路５０において、図６（ｂ）の駆動回路を用いてローサイドスイッチＴAL，ＴBLを駆動するように構成した場合には、制御回路６０のグランド電位ＧＮＤ１がＨブリッジ回路５０のグランド電位ＧＮＤ２よりも高くなったときに、ローサイドスイッチＴAL，ＴBLをオンすることができず、直流モータ２を通電駆動できなくなることがある。
【００１９】
なお、こうした問題は、例えば、自動車のように、バッテリ等の単一の直流電源に接続される電源供給ラインに、Ｈブリッジ回路及び制御回路を含む各種電気負荷が接続されるシステムにおいて、大きな問題となる。つまり、自動車においては、図９に示す如く、バッテリから各種電気負荷に対して複数の給電経路を介して電源供給がなされるが、制御回路及びＨブリッジ回路が異なる経路を介して電源供給を受けるような場合、バッテリから制御回路及びＨブリッジ回路に至る給電経路上では、その経路の抵抗成分（ｒ）に応じて電圧降下△Ｖが生じることから、各回路における電源ライン及びグランドラインの電位が大きく異なることがあり、上記問題が発生し易くなるのである。
【００２０】
但し、図７において、制御回路６０のグランド電位ＧＮＤ１がＨブリッジ回路５０のグランド電位ＧＮＤ２と異なる場合には、制御回路６０の電源ラインの電位ＶＢ１とＨブリッジ回路５０の電源ラインの電位ＶＢ２も異なることになるが、Ｈブリッジ回路５０の各駆動回路は制御回路６０側のＮＰＮトランジスタに接続される入力端が、制御回路６０側のグランドラインに接地されるか開放されるかによって各ＦＥＴをオン・オフさせることから、上記のように制御回路側にて駆動回路の入力端を接地するか開放するかを切り換えるようにした場合には、電源電圧の違いによって誤動作することはない。
【００２１】
一方、図６（ｂ）に示した駆動回路において、ＮＰＮトランジスタＴ22側のグランド電位ＧＮＤ１が高い場合に、ＮＰＮトランジスタＴ22をオンして、ＮＰＮトランジスタＴ21をオフさせるには、ＮＰＮトランジスタＴ21のベース・エミッタ間電圧をＰＮ接合の順方向電圧ＶF よりも低くできればよい。そして、このためには、ＮＰＮトランジスタＴ21のオフ時に接続点電圧Ｖｏを分圧する抵抗器Ｒ23，Ｒ22の抵抗比を、抵抗器Ｒ23の比率が抵抗器Ｒ22よりも充分大きくなるように設定すればよい。
【００２２】
つまり、ＮＰＮトランジスタＴ21をオンするのに要する接続点電圧ＶｏTH（以下、しきい値電圧という）は、抵抗器Ｒ23の抵抗値をｒ23，抵抗器Ｒ22の抵抗値をｒ22，ＰＮ接合の順方向電圧をＶF とすれば、次式(1) のようになる。
ＶｏTH＞｛（ｒ23／ｒ22）＋１｝・ＶF …(1)
そして、このしきい値電圧ＶｏTHを高くすればするほど、グランド電位ＧＮＤ１，ＧＮＤ２の差電圧による駆動回路の誤動作を防止でき、このためには、抵抗器Ｒ23の抵抗値ｒ23を大きくすればよい。
【００２３】
しかし、このように抵抗器Ｒ23の抵抗値ｒ23を大きくして、しきい値電圧ＶｏTHを高くした場合、ＮＰＮトランジスタＴ22のオフ時（抵抗器Ｒ24と抵抗器Ｒ23との接続点の開放時）にＮＰＮトランジスタＴ21をオンできるようにするためには、抵抗器Ｒ24の抵抗値ｒ24を、次式(2) の条件にて設定して、ＮＰＮトランジスタＴ22のオフ時に生じる抵抗器Ｒ24での電圧降下を小さくする必要がある。
【００２４】
ｒ24＜［｛（ＶＢ／ＶF）−１｝・ｒ22−ｒ23］ …(2)
つまり、ＮＰＮトランジスタＴ21のオン時には、そのベース・エミッタ間電圧がＰＮ接合の順方向電圧ＶF となり、電源電圧ＶＢ（＝電源ラインの電位ＶＢ２−グランド電位ＧＮＤ２）からこの順方向電圧ＶF を減じた電圧（ＶＢ−ＶF ）が印加される抵抗器Ｒ24，Ｒ23に流れる電流｛＝（ＶＢ−ＶF ）／（ｒ23＋ｒ24）｝は、少なくとも電圧ＶF を抵抗器Ｒ22の抵抗値ｒ22で除した電流（ＶF ／ｒ22）よりも大きくする必要があり、この条件を満足するには、抵抗器Ｒ24の抵抗値ｒ24を上記(2) 式に従い設定して、抵抗器Ｒ24の抵抗値ｒ24を充分小さくする必要がある。
【００２５】
そして、このように抵抗器Ｒ24の抵抗値ｒ24を小さくすると、今度は、ＮＰＮトランジスタＴ22のオン時に抵抗器Ｒ24を介してＮＰＮトランジスタＴ22側に流れる電流ｉｃが多くなり、抵抗器Ｒ24やＮＰＮトランジスタＴ22に大電流を流すことのできる許容電流の大きなものを使用しなければならないとか、ＦＥＴ：Ｔｎ駆動のための消費電力が大きくなってしまう、といった問題が発生する。
【００２６】
本発明は、こうした問題に鑑みなされたもので、外部の制御回路側に設けられたスイッチング素子を介して入力端が接地・開放されることにより、その入力端の状態に応じてｎチャネルＭＯＳＦＥＴをオン・オフする駆動回路において、制御回路側のグランド電位と駆動回路側のグランド電位とに電位差が生じる場合であっても、制御回路側スイッチング素子に大電流を流すことなく、ｎチャネルＭＯＳＦＥＴを確実にオン・オフすることができ、しかも電流方向切換用のスイッチング素子としてｎチャネルＭＯＳＦＥＴを使用した電流方向切換回路にあっては、ハイサイド及びローサイドのスイッチング素子が共にオンして貫通電流が流れるのを確実に防止できるようにすること、を目的とする。
【００２７】
【課題を解決するための手段】
かかる目的を達成するためになされた請求項１に記載の発明は、図１に例示する如く、電気負荷への通電経路の正極側にドレインが接続され、該経路の負極側にソースが接続されたｎチャネルＭＯＳＦＥＴ（Ｔｎ）を、外部の制御回路に設けられたスイッチング素子（Ｔｏ）にて接地又は開放される入力端の状態に応じてオン・オフさせるｎチャネルＭＯＳＦＥＴの駆動回路であり、ＦＥＴ（Ｔｎ）のゲートにコレクタが接続され、エミッタが直流電源の負極側に接地されたＮＰＮ型の第１トランジスタ（Ｔ１）と、この第１トランジスタのコレクタと直流電源の正極側との間に設けられた第１抵抗（Ｒ１）と、第１トランジスタのベース・エミッタ間に設けられた第２抵抗（Ｒ２）と、第１トランジスタのベースに接続された第３抵抗（Ｒ３）と、コレクタが直流電源の正極側に接続され、エミッタが第３抵抗を介して第１トランジスタのベースに接続され、ベースが入力端として制御回路のスイッチング素子に接続されるＮＰＮ型の第２トランジスタ（Ｔ２）と、この第２トランジスタのベース・コレクタ間に接続された第４抵抗（Ｒ４）とを備える。
【００２８】
つまり、本発明の駆動回路は、図６（ｂ）に示した従来の駆動回路に対して、抵抗器Ｒ24と抵抗器Ｒ23との接続点にＮＰＮ型の第２トランジスタを設け、この第２トランジスタのベース・コレクタ間に抵抗器Ｒ24を接続し、第２トランジスタのエミッタに抵抗器Ｒ23を接続することにより達成される。
【００２９】
そしてこのように構成された本発明の駆動回路は、図６（ｂ）の駆動回路と同様、制御回路側のスイッチング素子（Ｔｏ）がオフして入力端が開放された場合には、第１トランジスタ（Ｔ１）がオンして、ＦＥＴ（Ｔｎ）をオフさせ、逆に制御回路側のスイッチング素子（Ｔｏ）がオンして入力端が制御回路側にて接地された場合には、第１トランジスタ（Ｔ１）がオフして、ＦＥＴ（Ｔｎ）をオンさせる。
【００３０】
また本発明では、第１トランジスタ（Ｔ１）にベース電流を供給する経路に第２トランジスタ（Ｔ２）が設けられることから、第１トランジスタ（Ｔ１）をオフして、ＦＥＴ（Ｔｎ）をオンさせためには、第２トランジスタ（Ｔ２）をオフすればよい。そして、本発明の駆動回路の場合、第１トランジスタ（Ｔ１）をオンするのに要する入力端のしきい値電圧ＶｏTHは、第２抵抗（Ｒ２）の抵抗値をｒ２，第３抵抗（Ｒ３）の抵抗値をｒ３とすると、次式(3) のようになる。
【００３１】
ＶｏTH＞｛（ｒ３／ｒ２）＋２｝・ＶF …(3)
このため、この(3) 式と前述の(1) 式とを比較すれば明らかなように、第２抵抗（Ｒ２）及び第３抵抗（Ｒ３）に、図６（ｂ）に示した駆動回路の抵抗器Ｒ22，Ｒ23と同じ抵抗値のものを使用したとすれば、この従来の駆動回路に比べて、しきい値電圧ＶｏTHを大きくでき、制御回路側のグランド電位ＧＮＤ１が駆動回路側のグランド電位ＧＮＤ２よりも大きくなった場合に、第１トランジスタをオフできなくなる電圧値を高めることができる。つまり、本発明の駆動回路によれば、図６（ｂ）に示した駆動回路に比べて、制御回路と駆動回路のグランド電位の違いによって生じる誤動作をより確実に防止できる。
【００３２】
一方、図６（ｂ）に示した駆動回路では、しきい値電圧ＶｏTHを高めるために抵抗器Ｒ23（本発明の第３抵抗（Ｒ３）に対応）の抵抗値を大きくすると、抵抗器Ｒ24（本発明の第４抵抗（Ｒ４）に対応）の抵抗値を小さくしなければならず、制御回路側のスイッチング素子のオン時に駆動回路から制御回路に流れる電流が大きくなるといった問題が生じるが、本発明では、第４抵抗（Ｒ４）は、第２トランジスタ（Ｔ２）のベース電流を供給できればよく、そのための第４抵抗（Ｒ４）の抵抗値ｒ４は、次式(4) の条件を満足すればよいことから、図６（ｂ）の駆動回路に比べて、第４抵抗（Ｒ４）の抵抗値ｒ４を大きくすることができる。
【００３３】
ｒ４＜（１＋ｈFE）・［｛（ＶＢ／ＶF）−２｝・ｒ２−ｒ３］…(4)
但し、ｈFE：第２トランジスタのｈFE，ＶＢ：駆動回路の電源電圧
この結果、本発明によれば、しきい値電圧ＶｏTHを大きく設定できるにもかかわらず、駆動回路から制御回路に流れる電流ｉｃを充分小さくすることができ、第４抵抗（Ｒ４）や制御回路側のスイッチング素子（Ｔｏ）に許容電流の大きなものを使用する必要がない。
【００３４】
次に、請求項２に記載の電流方向切換回路は、直流電源の正負の電源供給ライン間に直列に接続されたＭＯＳＦＥＴからなる一対のスイッチング素子と、この一対のスイッチング素子の各々に設けられ、前記電源供給ラインから電源供給を受けて、各スイッチング素子を導通・遮断させる駆動回路と、この駆動回路とは別体で構成され、各駆動回路の入力端を各々接地又は開放することにより、駆動回路を介して一対のスイッチング素子の一方を選択的にオンさせ、各スイッチング素子の接続点に接続された電気負荷に流れる電流方向を、その接続点から電気負荷への第１方向とその逆の第２方向とのいずれかに切り換える制御回路と、を備える。
【００３５】
そして、一対のスイッチング素子の内、各スイッチング素子の接続点と電源供給ラインの負極側との間にローサイドスイッチとして配置されるスイッチング素子が、ドレインが接続点に接続され、ソースが電源供給ラインの負極側に接続されたｎチャネルＭＯＳＦＥＴにて構成され、更に、このｎチャネルＭＯＳＦＥＴの駆動回路が、ＮＰＮ型の第１及び第２トランジスタと第１〜第４抵抗とからなる請求項１に記載の駆動回路にて構成される。
【００３６】
従って、本発明によれば、ローサイドスイッチの駆動回路を構成する第３抵抗及び第４抵抗の抵抗値を共に大きく設定することにより、制御回路側のグランド電位が駆動回路側のグランド電位より高くなっても、ローサイドスイッチを確実にオン・オフさせることができ、しかも、ローサイドスイッチのオン時に、駆動回路から制御回路に流れ込む電流を小さくできる。
【００３７】
また、ローサイドスイッチのオフ時には、第１トランジスタがオンして、ローサイドスイッチのゲート・ソース間が第１トランジスタのコレクタ・エミッタ間飽和電圧（約０．４Ｖ）に保持されるため、ハイサイドスイッチがオンした直後に、ローサイドスイッチのソース・ゲート間電圧が上昇して、ローサイドスイッチがオンしてしまうようなことはなく、ハイサイドスイッチ及びローサイドスイッチに貫通電流が流れるのを防止できる。
【００３８】
ここで、請求項２に記載の電流方向切換回路のように、請求項１に記載の駆動回路を、ｎチャネルＭＯＳＦＥＴからなるローサイドスイッチの駆動回路として用いる場合、図７に示したＨブリッジ回路のように、ハイサイドスイッチをｐチャネルＭＯＳＦＥＴから構成し、これを駆動する駆動回路には、図６（ａ）に示した従来の駆動回路をそのまま使用することができる。
【００３９】
しかし、図７に示したハイサイドスイッチ用の駆動回路では、制御回路側のスイッチング素子をオフして、その駆動回路の入力端を開放した際に、ハイサイドスイッチがオン状態となることから、例えば、制御回路に電源供給を行なう第２の電源供給ラインの断線等によって駆動回路側の電源のみが投入された場合等には、初期状態として、ハイサイドスイッチが必ずオン状態となってしまう。そして、このようにハイサイドスイッチがオン状態となると、電気負荷が接続されるハイサイドスイッチとローサイドスイッチとの接続点に正の電源電圧が印加されることになることから、この接続点とグランドとの間の絶縁が不十分な場合、漏電が生じ、過大な電流をハイサイドスイッチに流すことも考えられる。
【００４０】
従って、請求項２に記載の電流方向切換回路を構成する際には、制御回路側のスイッチング素子がオフ状態（つまり駆動回路の入力端が開放状態）にあるときに、ハイサイドスイッチ及びローサイドスイッチが共にオフ状態になるようにすることが望ましく、ハイサイドスイッチにｐチャネルＭＯＳＦＥＴを用いる場合には、その駆動回路を、請求項３に記載のように構成することが好ましい。
【００４１】
つまり、請求項３に記載の電流方向切換回路は、請求項２に記載の電流方向切換回路において、ハイサイドスイッチとなるスイッチング素子をｐチャネルＭＯＳＦＥＴにて構成したものであるため、ローサイドスイッチを構成するｎチャネルＭＯＳＦＥＴについては、その駆動回路の入力端が開放状態となる初期状態では、必ずオフ状態となる。
【００４２】
一方、ハイサイドスイッチの駆動回路は、ハイサイドスイッチを構成するｐチャネルＭＯＳＦＥＴのゲートにコレクタが接続され、エミッタが電源供給ラインの正極側に接続されたＰＮＰ型の第３トランジスタと、第３トランジスタのコレクタと電源供給ラインの負極側との間に設けられ、第３トランジスタのオフ時にＦＥＴのゲート電位を低下させてＦＥＴをオンさせる第５抵抗と、第３トランジスタのベース・エミッタ間に設けられた第６抵抗と、第３トランジスタのベースに接続された第７抵抗と、コレクタが第７抵抗を介して第３トランジスタのベースに接続され、エミッタが電源供給ラインの負極側に接続され、ベースが入力端として制御回路に接続されるＮＰＮ型の第４トランジスタと、第４トランジスタのベースと電源供給ラインの正極側との間に接続された第８抵抗と、から構成される。
【００４３】
つまり、ハイサイドスイッチの駆動回路は、図６（ａ）に示した駆動回路において、ＮＰＮトランジスタＴ12（第４トランジスタに対応）のベースと電源供給ラインの正極側との間に第８抵抗を接続して、ＮＰＮトランジスタＴ12のベースを制御回路に接続することにより達成される。
【００４４】
そしてこのように構成されたハイサイドスイッチの駆動回路においては、入力端が制御回路側にて接地されているとき、第４トランジスタ，第３トランジスタが共にオフして、ハイサイドスイッチがオン状態となり、逆に、入力端が開放されているとき、第４トランジスタ，第３トランジスタが共にオンして、ハイサイドスイッチがオフ状態となる。
【００４５】
従って、請求項３に記載の電流方向切換回路によれば、ハイサイドスイッチ及びローサイドスイッチの各駆動回路の入力端が開放状態であるときに、ハイサイドスイッチ及びローサイドスイッチが共にオフ状態になり、各駆動回路と制御回路とが接続されていない場合や、接続されていても制御回路が動作していない場合等に、ハイサイドスイッチとローサイドスイッチとの接続点に電源電圧が印加されて、その接続点とグランドとの間の絶縁が不十分な場合、漏電が生じ、過大な電流をハイサイドスイッチに流すことを確実に防止でき、安全性を高めることができる。
【００４６】
また、請求項２に記載の電流方向切換回路において、ハイサイドスイッチは、ｎチャネルＭＯＳＦＥＴから構成することもできる。そして、ハイサイドスイッチをｎチャネルＭＯＳＦＥＴにて構成した場合には、その駆動回路を、請求項４に記載のように構成すればよい。
【００４７】
即ち、ハイサイドスイッチをｎチャネルＭＯＳＦＥＴにて構成する場合、その駆動回路は、基本的には、ＮＰＮ型の第１及び第２トランジスタと第１〜第４抵抗とからなる請求項１に記載の駆動回路と同様に構成できる。しかし、この場合、ハイサイドスイッチを構成するｎチャネルＭＯＳＦＥＴをオンするためには、そのゲート電位を電源供給ラインの正極側よりも更に高い電位にする必要がある。そこで、請求項４に記載の電流方向切換回路においては、ハイサイドスイッチの駆動回路として、請求項１に記載の駆動回路に、直流電源よりも高い電源電圧を生成する昇圧回路を設け、この昇圧回路の電源電圧出力ラインとハイサイドスイッチのゲートとを第１抵抗を介して接続するようにしている。
【００４８】
そして、請求項４に記載の電流方向切換回路のように、ハイサイドスイッチ及びローサイドスイッチを共にｎチャネルＭＯＳＦＥＴにて構成し、その駆動回路を請求項１に記載の駆動回路とすれば、各駆動回路の入力端が開放状態であるときに、ハイサイドスイッチ及びローサイドスイッチを共にオフ状態にすることができ、請求項３に記載の電流方向切換回路と同様、安全性を高めることができる。また、ｎチャネルＭＯＳＦＥＴは、同一サイズでは、ｐチャネルＭＯＳＦＥＴに比べてオン抵抗を低くすることができるので、ハイサイドスイッチにｐチャネルＭＯＳＦＥＴを用いた場合に比べて、電気負荷通電時に生じる電力ロスをより低減することができる。
【００４９】
なお、請求項２〜請求項４に記載の電流方向切換回路は、例えば、容量性の電気負荷に対して電荷を充放電する際の充放電電流の切換回路等にも使用できるし、請求項５に記載のように、一対のスイッチング素子を電気負荷の両端に夫々設けたＨブリッジ回路に適用することもできる。
【００５０】
【発明の実施の形態】
以下に、本発明の実施例を図面と共に説明する。
図２は、自動車において直流モータ２に流れる電流方向を切り換えることにより直流モータ２を正転・逆転させる電流方向切換回路の構成を表わす電気回路図である。
【００５１】
図２に示す如く、本実施例の電流方向切換回路は、Ｈブリッジ回路１０と、その制御回路２０とから構成されており、Ｈブリッジ回路１０は、図７に示したＨブリッジ回路５０と同様、直流モータ２の給電用２端子と図示しない直流電源（バッテリ）の正極側から引き出された電源ライン（電位：ＶＢ２）とを夫々接続するハイサイドスイッチＴAH，ＴBHとして、ソースが電源ラインに接続されドレインが直流モータ２の端子に接続されたｐチャネルのＭＯＳＦＥＴを備え、バッテリの負極側に接続されたグランドライン（電位：ＧＮＤ２）と直流モータ２の給電用２端子とを夫々接続するローサイドスイッチＴAL，ＴBLとして、ドレインが直流モータ２の端子に接続され、ソースがグランドラインに接地されたｎチャネルのＭＯＳＦＥＴを備える。
また、ハイサイドスイッチＴAH，ＴBH及びローサイドスイッチＴAL，ＴBLには、夫々、駆動回路１０AH，１０BH，１０AL，１０BLが設けられており、制御回路２０は、これら各駆動回路１０AH〜１０BLの入力端を接地又は開放することにより、各駆動回路１０AH〜１０BLを介して、ハイサイドスイッチＴAH，ＴBH及びローサイドスイッチＴAL，ＴBLを夫々オン・オフさせる。
【００５２】
即ち、制御回路２０は、各駆動回路１０AH〜１０BLに対応して、コレクタが各駆動回路１０AH〜１０BLの入力端に接続され、エミッタが制御回路２０側のグランドラインに接地されたＮＰＮトランジスタＴｏAH，ＴｏAL，ＴｏBH，ＴｏBLを備え、これらＮＰＮトランジスタＴｏAH〜ＴｏBLを介して、各駆動回路１０AH〜１０BLの入力端を接地又は開放することにより、ハイサイドスイッチＴAHとローサイドスイッチＴBLとからなる組と、ハイサイドスイッチＴBHとローサイドスイッチＴALとからなる組とのいずれか一方をオン状態として直流モータ２に電流を流し、またオン状態となる組を切り換えることにより、直流モータ２に流れる電流方向を切り換えて、直流モータ２を正転・反転させる。
【００５３】
なお、制御回路２０は、図９に示したように、Ｈブリッジ回路１０とは異なる電源ライン（電位：ＶＢ１）及びグランドライン（電位：ＧＮＤ１）を介してバッテリから電源供給を受ける。
次に、ハイサイドスイッチＴAH，ＴBHの駆動回路１０AH，１０BHは、図７に示した駆動回路５０AH，５０BHと同様に構成されている。即ち、各駆動回路１０AH，１０BHは、ハイサイドスイッチＴAH，ＴBHを構成するｐチャネルＭＯＳＦＥＴのゲートにコレクタが接続され、エミッタが電源ラインに接続されたＰＮＰトランジスタＴ３と、ＰＮＰトランジスタＴ３のコレクタとグランドラインとの間に接続された抵抗器Ｒ５と、ＰＮＰトランジスタＴ３のベース・エミッタ間に接続された抵抗器Ｒ６と、ＰＮＰトランジスタＴ３のベースに接続された抵抗器Ｒ７とを備え、この抵抗器Ｒ７の開放端側が、駆動回路１０AH，１０BHの入力端として、制御回路２０内のＮＰＮトランジスタＴｏAH，ＴｏBHのコレクタに接続される。
【００５４】
従って、ハイサイドスイッチ用の駆動回路１０AH，１０BHにおいては、制御回路２０側のＮＰＮトランジスタＴｏAH，ＴｏBHがオフ状態であれば、ＰＮＰトランジスタＴ３がオフ状態となる。この結果、ハイサイドスイッチＴAH，ＴBHを構成するｐチャネルＭＯＳＦＥＴのゲートの電位は、グランド電位ＧＮＤ１となって、ハイサイドスイッチＴAH，ＴBHはオン状態となる。一方、制御回路２０側のＮＰＮトランジスタＴｏAH，ＴｏBHがオン状態であれば、ＰＮＰトランジスタＴ３にベース電流が流れて、ＰＮＰトランジスタＴ３がオンする。すると、抵抗器Ｒ５に電流が流れることから、ハイサイドスイッチＴAH，ＴBHを構成するｐチャネルＭＯＳＦＥＴのゲートの電位は、電源ラインと略同じ高電位（ＶＢ２）となって、ハイサイドスイッチＴAH，ＴBHはオフ状態となる。
【００５５】
つまり、本実施例では、制御回路２０側にてＮＰＮトランジスタＴｏAH，ＴｏBHをオフし、駆動回路１０AH，１０BHの入力端を開放すれば、ハイサイドスイッチＴAH，ＴBHをオンすることができ、逆に、制御回路２０側にてＮＰＮトランジスタＴｏAH，ＴｏBHをオンし、駆動回路１０AH，１０BHの入力端を接地すれば、ハイサイドスイッチＴAH，ＴBHをオフすることができる。
【００５６】
一方、ローサイドスイッチＴAL，ＴBLの駆動回路１０AL，１０BLには、図１に示した本発明（請求項１）の駆動回路が使用される。つまり、駆動回路１０AL，１０BLは、図１に示した駆動回路と同様、第１トランジスタ及び第２トランジスタとしてのＮＰＮトランジスタＴ１及びＴ２と、第１抵抗〜第４抵抗としての抵抗器Ｒ１〜Ｒ４とから構成されている。
【００５７】
従って、ローサイドスイッチ用の駆動回路１０AL，１０BLにおいては、制御回路２０側のＮＰＮトランジスタＴｏAL，ＴｏBLがオフ状態であれば、ＮＰＮトランジスタＴ２にベース電流が流れて、ＮＰＮトランジスタＴ２がオンし、ＮＰＮトランジスタＴ２がオンすると、ＮＰＮトランジスタＴ２及び抵抗器Ｒ３を介してＮＰＮトランジスタＴ１にベース電流が供給されることから、ＮＰＮトランジスタＴ１もオンし、ローサイドスイッチＴAL，ＴBLを構成するｎチャネルＭＯＳＦＥＴのゲート電位が略グランド電位（ＧＮＤ２）となって、ローサイドスイッチＴAL，ＴBLがオフ状態となる。逆に、制御回路２０側のＮＰＮトランジスタＴｏAL，ＴｏBLがオン状態であれば、ＮＰＮトランジスタＴ２がオフし、ＮＰＮトランジスタＴ１もオフ状態となるため、ローサイドスイッチＴAL，ＴBLを構成するｎチャネルＭＯＳＦＥＴのゲート電位が電源ラインと同電位（ＶＢ２）となり、ローサイドスイッチＴAL，ＴBLがオン状態となる。
【００５８】
つまり、本実施例では、制御回路２０側にてＮＰＮトランジスタＴｏAL，ＴｏBLをオフし、駆動回路１０AL，１０BLの入力端を開放すれば、ローサイドスイッチＴAL，ＴBLをオフすることができ、逆に、制御回路２０側にてＮＰＮトランジスタＴｏAL，ＴｏBLをオンし、駆動回路１０AL，１０BLの入力端を接地すれば、ハイサイドスイッチＴAL，ＴBLをオンすることができる。
【００５９】
このように構成された本実施例のＨブリッジ回路１０において、ローサイドスイッチＴAL，ＴBLをオフする際には、駆動回路１０AL，１０BL内のＮＰＮトランジスタＴ１がオン状態となって、ローサイドスイッチＴAL，ＴBLを構成するｎチャネルＭＯＳＦＥＴのゲート・ソース間が、ＮＰＮトランジスタＴ１のコレクタ・エミッタ間飽和電圧に保持されることから、ローサイドスイッチＴAL，ＴBLのオフ時に、ハイサイドスイッチＴAH，ＴBHがオン状態となっても、ローサイドスイッチＴAL，ＴBLがオンするようなことはなく、ハイサイドスイッチＴAH，ＴBHのオン時に貫通電流が流れるのを確実に防止できる。
【００６０】
また、ハイサイドスイッチＴAH，ＴBHをオフする際には、駆動回路１０AH，１０BH内のＰＮＰトランジスタＴ３がオン状態となって、ハイサイドスイッチＴAH，ＴBHを構成するｐチャネルＭＯＳＦＥＴのゲート・ソース間が、ＰＮＰトランジスタＴ３のコレクタ・エミッタ間飽和電圧に保持されることから、ハイサイドスイッチＴAH，ＴBHのオフ時に、ローサイドスイッチＴAL，ＴBLがオン状態となっても、ハイサイドスイッチＴAH，ＴBHがオンするようなことはなく、ローサイドスイッチＴAL，ＴBLのオン時に貫通電流が流れるのも確実に防止できる。
【００６１】
一方、本実施例のように、Ｈブリッジ回路１０の駆動回路１０AH〜１０BLと制御回路２０とが別体に構成され、各回路が、異なる電源供給ライン（電源ライン及びグランドライン）を介して電源供給を受ける場合には、駆動回路１０AH〜１０BL側のグランド電位ＧＮＤ２と、制御回路２０側のグランド電位ＧＮＤ１とに電位差が生じることがある。そして、既述したように、ローサイドスイッチＴAL，ＴBLの駆動回路１０AL，１０BLとして、図６（ｂ）に示した従来の駆動回路を利用すると、グランド電位ＧＮＤ１がグランド電位ＧＮＤ２よりも大きくなったときに、ローサイドスイッチＴAL，ＴBLをオンすることができなくなるとか、これを防止するためには、駆動回路から制御回路に流れ込む電流を多くしなければならない、といった問題が生じる。
【００６２】
しかし、本実施例のローサイドスイッチ用の駆動回路１０AL，１０BLには、第１トランジスタとしてＮＰＮトランジスタＴ１に加えて、第２トランジスタとしてのＮＰＮトランジスタＴ２が備えられ、このＮＰＮトランジスタＴ２によって、抵抗器Ｒ４に流れる電流をｈFE倍した電流を抵抗器Ｒ３側に流し込むことができるため、抵抗器Ｒ３及び抵抗器Ｒ４の抵抗値を共に大きくすることができ、制御回路２０内のＮＰＮトランジスタＴｏAL及びＴｏBLのオン時に駆動回路１０AL，１０BLから制御回路２０に流れ込む電流量を抑えつつ、グランド電位ＧＮＤ１，ＧＮＤ２の電位差による誤動作を防止することができるようになる。
【００６３】
即ち、ＮＰＮトランジスタＴ１をオンするのに必要なＮＰＮトランジスタＴ２のベース電圧（つまり駆動回路１０AL，１０BLの入力端のしきい値電圧ＶｏTH）は、抵抗器Ｒ２の抵抗値をｒ２，抵抗器Ｒ３の抵抗値をｒ３とすると、前述の(3) のようになる。従って、抵抗器Ｒ３の抵抗値ｒ３を大きくすればするほど、しきい値電圧ＶｏTHを高くして、グランド電位ＧＮＤ１，ＧＮＤ２の電位差による誤動作を防止できる。また、制御回路２０側のＮＰＮトランジスタＴｏAL，ＴｏBLのオン時に、制御回路２０側に流れ込む電流は、抵抗器Ｒ４にて制限されるが、この抵抗器Ｒ４は、ＮＰＮトランジスタＴｏAL，ＴｏBLのオフ時に、ＮＰＮトランジスタＴ２，Ｔ１をオン状態にできればよく、このためには、抵抗器Ｒ４の抵抗値ｒ４を、前述の(4) 式を満足するように設定すればよい。
【００６４】
この結果、本実施例の駆動回路１０ｏAL，１０ｏBLによれば、しきい値電圧ＶｏTHが前述の(1) 式にて決定され、制御回路２０側に流れ込む電流を制限する抵抗器Ｒ24の抵抗値ｒ24が前述の(2) 式にて制限される、図６（ｂ）に示した駆動回路に比べ、抵抗器Ｒ３，Ｒ４の抵抗値を大きくして、制御回路２０に流れ込む電流量を抑えつつ、ローサイドスイッチＴAL，ＴBLをオンするための入力端電圧を高くすることができ、グランド電位ＧＮＤ１が高くなった場合の誤動作を良好に防止することができるようになる。
【００６５】
なお、図３（ａ）は、本実施例の駆動回路１０ALにおいて、しきい値電圧ＶｏTHを決定する抵抗器Ｒ２，Ｒ３を固定し、その入力端に定電圧発生装置を接続して、入力端電圧を０Ｖから電源電圧ＶＢ２まで変化させた場合に、駆動回路１０ALから定電圧発生回路側に流れる電流方向を正方向として、その電流ｉｃを計算した計算結果を表わす。また、図３（ｂ）は、図６（ｂ）に示した従来の駆動回路において、しきい値電圧ＶｏTHを決定する抵抗器Ｒ22，Ｒ23を抵抗器Ｒ２，Ｒ３と同じ抵抗値に固定し、図３（ａ）と同様に電流ｉｃを計算した計算結果を表わす。そして、この計算結果からも、本実施例の駆動回路１０ALにおいてしきい値電圧ＶｏTHを決定する抵抗器Ｒ２，Ｒ３と、図６（ｂ）に示した従来の駆動回路においてしきい値電圧ＶｏTHを決定する抵抗器Ｒ22，Ｒ23と、を同じ抵抗値に設定した場合には、本実施例の駆動回路１０ALの方がしきい値電圧ＶｏTHを高くすることができ、しかも、駆動回路から制御回路側に流れる電流ｉｃを低減できることがわかる。
【００６６】
以上本発明の一実施例について説明したが、本発明は、上記実施例に限定されるものではなく、種々の態様をとることができる。
例えば、上記実施例では、Ｈブリッジ回路１０を構成するハイサイドスイッチＴAH，ＴBHにｐチャネルＭＯＳＦＥＴを使用し、これをオン・オフさせる駆動回路１０AH，１０BH及び制御回路側のスイッチング素子を、図６（ａ）に示した駆動回路と略同様に構成することにより、駆動回路１０AH，１０BHの入力端が開放状態となっているときに、ハイサイドスイッチＴAH，ＴBHがオン状態となるように構成したが、この場合、例えば駆動回路１０AH，１０BHの入力端と制御回路２０とを接続する信号線が断線したり、制御回路２０に電源供給がなされず、Ｈブリッジ回路１０側にのみ電源供給がなされている場合等には、Ｈブリッジ回路１０のハイサイドスイッチＴAH，ＴBHがオン状態に保持され、直流モータ２の両端に、電源電圧が常時印加されることになる。そして、この状態では、Ｈブリッジ回路１０から直流モータ２に至るハーネスがグランドラインに接触すると、ハイサイドスイッチＴAH，ＴBHに大電流が流れて、ハイサイドスイッチＴAH，ＴBHが破壊してしまう。そこで、上記実施例のＨブリッジ回路１０において、こうした故障が発生しないようにするためには、ハイサイドスイッチ用の駆動回路１０AH，１０BHを、その入力端が開放状態にあるとき、ハイサイドスイッチＴAH，ＴBHをオフ状態にできるようにすることが好ましく、そのためには、駆動回路１０AH，１０BHを、図４に示す如く構成すればよい。
【００６７】
即ち、図４に示す如く、Ｈブリッジ回路１０′を構成するハイサイドスイッチ用の駆動回路１０AH′，１０BH′を、ハイサイドスイッチＴAH，ＴBHを構成するｐチャネルＭＯＳＦＥＴのゲートにコレクタが接続され、エミッタが電源ラインに接続されたＰＮＰトランジスタＴ３と、ＰＮＰトランジスタＴ３のコレクタとグランドラインとの間に接続された抵抗器Ｒ５と、ＰＮＰトランジスタＴ３のベース・エミッタ間に接続された抵抗器Ｒ６と、ＰＮＰトランジスタＴ３のベースに接続された抵抗器Ｒ７と、コレクタが抵抗器Ｒ７を介してＰＮＰトランジスタＴ３のベースに接続され、エミッタが制御回路２０と共通のグランドライン（電位：ＧＮＤ１）に接続され、ベースが入力端として制御回路２０側のＮＰＮトランジスタＴｏAH，ＴｏBHに接続されるＮＰＮトランジスタＴ４と、ＮＰＮトランジスタＴ４のベースと電源ラインとの間に接続された抵抗器Ｒ８とから構成する。
【００６８】
従って、この駆動回路１０AH′，１０BH′においては、制御回路２０側のＮＰＮトランジスタＴｏAH，ＴｏBHがオン状態であるとき、ＮＰＮトランジスタＴ４がオフして、ＰＮＰトランジスタＴ３がオフ状態となり、ハイサイドスイッチＴAH，ＴBHがオン状態となる。また逆に、制御回路２０側のＮＰＮトランジスタＴｏAH，ＴｏBHがオフ状態であれば、ＮＰＮトランジスタＴ４がオン状態となって、ＰＮＰトランジスタＴ３がオンし、ハイサイドスイッチＴAH，ＴBHがオフ状態となる。
【００６９】
つまり、図４に示したハイサイドスイッチ用の駆動回路１０AH′，１０BH′は、図２に示した駆動回路１０AH，１０BHに対して、ＮＰＮトランジスタＴ４と抵抗器Ｒ８を追加して、動作の論理を反転させることにより、駆動回路１０AH′，１０BH′の入力端が開放状態であるとき、ハイサイドスイッチＴAH，ＴBHをオフ状態にして、電源供給系の異常時等に、ハイサイドスイッチＴAH，ＴBHが破壊し易くなるのを防止しているのである。
【００７０】
なお、図４において、ハイサイドスイッチ用の駆動回路１０AH′，１０BH′以外の構成は図２と全く同様である。そして、この駆動回路１０AH′，１０BH′は、請求項３に記載の駆動回路に相当し、ＰＮＰトランジスタＴ３は第３トランジスタ、ＮＰＮトランジスタＴ４は第４トランジスタ、抵抗器Ｒ５は第５抵抗、抵抗器Ｒ６は第６抵抗、抵抗器Ｒ７は第７抵抗、抵抗器Ｒ８は第８抵抗に、夫々対応する。
【００７１】
また次に、上記実施例では、Ｈブリッジ回路１０を構成するハイサイドスイッチＴAH，ＴBHにｐチャネルＭＯＳＦＥＴを使用したが、ハイサイドスイッチＴAH，ＴBHにも、ローサイドスイッチ１０AL，１０BLと同様、ｎチャネルＭＯＳＦＥＴを使用することができる。そして、この場合、図５に示すように、ハイサイドスイッチＴAH′，ＴBH′用の駆動回路１０AH″，１０BH″を、ローサイドスイッチ用の駆動回路１０AL，１０BLと同様に構成すればよい。但し、この場合、ハイサイドスイッチＴAH′，ＴBH′をオンするためには、ハイサイドスイッチＴAH′，ＴBH′を構成するｎチャネルＭＯＳＦＥＴのゲート電位を電源ラインの電位ＶＢ２よりも高くする必要があるため、Ｈブリッジ回路１０″に、電源電圧を昇圧する昇圧回路３０を設け、この昇圧回路３０からの電源電圧出力ラインに、ｎチャネルＭＯＳＦＥＴのゲート電位を電源側にプルアップする抵抗器Ｒ１を接続する必要はある。
【００７２】
そして、Ｈブリッジ回路１０″をこのように構成すれば、図４に示したＨブリッジ回路１０′と同様、各駆動回路の入力端が開放状態にあるとき、ハイサイドスイッチＴAH′，ＴBH′及びローサイドスイッチＴAL，ＴBLを全てオフ状態にすることができる。また、このようにハイサイドスイッチ及びローサイドスイッチを共にｎチャネルＭＯＳＦＥＴにて構成した場合、ｎチャネルＭＯＳＦＥＴは、同一サイズでは、ｐチャネルＭＯＳＦＥＴに比べてオン抵抗を小さくできるため、直流モータの通電経路上での電力ロスをより少なくすることができる。
【００７３】
なお、ハイサイドスイッチ用の駆動回路１０AH″，１０BH″をこのように構成した場合には、ハイサイドスイッチＴAH′，ＴBH′を構成するｎチャネルＭＯＳＦＥＴのゲートに昇圧回路３０からの高電圧が印加されることから、図５に示す如く、ゲート保護のために、ｎチャネルＭＯＳＦＥＴのゲート・ソース間に、ツェナーダイオードＺＤAH，ＺＤBH及びダイオードＤAH，ＤBHからなる保護回路を設けることが好ましい。
【００７４】
また、この保護回路としては、ツェナーダイオード以外にも、抵抗器を用いてもよい。そして、こうしたツェナーダイオード或は抵抗器を用いた保護回路は、ローサイドスイッチＴAL，ＴBLを構成するｎチャネルＭＯＳＦＥＴのゲート・ソース間、或はハイサイドスイッチＴAH，ＴBHを構成するｐチャネルＭＯＳＦＥＴのゲート・ソース間にも設けてもよい。
【図面の簡単な説明】
【図１】 本発明のｎチャネルＭＯＳＦＥＴの駆動回路を例示する電気回路図である。
【図２】 実施例の電流方向切換回路（Ｈブリッジ回路）の構成を表わす電気回路図である。
【図３】 実施例の駆動回路と従来の駆動回路とで入力端の電圧と出力電流との関係を計算した計算結果を表わすグラフである。
【図４】 ハイサイドスイッチにｐチャネルＭＯＳＦＥＴを用いた際のＨブリッジ回路の他の構成例を表わす電気回路図である。
【図５】 ハイサイドスイッチにｎチャネルＭＯＳＦＥＴを用いた際のＨブリッジ回路の構成例を表わす電気回路図である。
【図６】 従来のｎチャネルＭＯＳＦＥＴの駆動回路を表わす電気回路図である。
【図７】 従来の駆動回路を用いたＨブリッジ回路の構成例を表わす電気回路図である。
【図８】 図７に示したＨブリッジ回路において生じる貫通電流の問題を説明する説明図である。
【図９】 制御回路と駆動回路とでグランド電位に差が生じるシステムの一例を説明する説明図である。
【符号の説明】
１０…Ｈブリッジ回路 １０AH，１０BH，１０AL，１０BL…駆動回路
２０…制御回路 ＴAH，ＴBH…ハイサイドスイッチ
ＴAL，ＴBL…ローサイドスイッチ
Ｔ１…ＮＰＮトランジスタ（第１トランジスタ）
Ｔ２…ＮＰＮトランジスタ（第２トランジスタ）
Ｔ３…ＰＮＰトランジスタ（第３トランジスタ）
Ｔ４…ＮＰＮトランジスタ（第４トランジスタ）
Ｒ１…抵抗器（第１抵抗） Ｒ２…抵抗器（第２抵抗）
Ｒ３…抵抗器（第３抵抗） Ｒ４…抵抗器（第４抵抗）
Ｒ５…抵抗器（第５抵抗） Ｒ６…抵抗器（第６抵抗）
Ｒ７…抵抗器（第７抵抗） Ｒ８…抵抗器（第８抵抗）
【発明の属する技術分野】
本発明は、ｎチャネルＭＯＳＦＥＴを外部からの指令に従いオン・オフさせる駆動回路，及びこの駆動回路を用いて電気負荷に流れる電流方向を切り換える電流方向切換回路に関する。
【０００２】
【従来の技術】
従来より、ｎチャネルＭＯＳＦＥＴの駆動回路として、図６（ａ）に示すように、ＰＮＰトランジスタＴ11とＮＰＮトランジスタＴ12とを用いたものと、図６（ｂ）に示すように、２つのＮＰＮトランジスタＴ21，Ｔ22を用いたものとの２種の駆動回路が知られている（総合電子出版社発行，高橋久著「パワーデバイスの使い方と実用制御回路設計法」，９４頁〜９５頁参照）。
【０００３】
図６（ａ）に示した駆動回路において、ＰＮＰトランジスタＴ11は、エミッタが、直流電源の正極側の電源供給ライン（以下、電源ラインという）に接続され、コレクタが、抵抗器Ｒ11を介して、直流電源の負極側の電源供給ライン（以下、グランドラインという）に接続されており、コレクタと抵抗器Ｒ11との接続点が、ソースがグランドラインに接続されたｎチャネルＭＯＳＦＥＴ：Ｔｎ（以下、ＦＥＴ：Ｔｎと記載する）のゲートに接続される。また、ＰＮＰトランジスタＴ11のベース・エミッタ間には抵抗器Ｒ12が接続され、ＰＮＰトランジスタＴ11のベースは、抵抗器Ｒ13を介して、エミッタがグランドラインに接続されたＮＰＮトランジスタＴ12のコレクタに接続されている。
【０００４】
従って、図６（ａ）の駆動回路においては、ＮＰＮトランジスタＴ12がオフ状態であれば、ＰＮＰトランジスタＴ11のベース電流が流れず、ＰＮＰトランジスタＴ11がオフ状態となる。この状態では、抵抗器Ｒ11に電流が流れないため、ＦＥＴ：Ｔｎのゲート・ソース間は０Ｖとなり、ＦＥＴ：Ｔｎもオフ状態となる。逆に、ＮＰＮトランジスタＴ12がオン状態であれば、ＰＮＰトランジスタＴ11にベース電流が流れて、ＰＮＰトランジスタＴ11がオンする。すると、抵抗器Ｒ11に電流が流れて、ＦＥＴ：Ｔｎのゲート・ソース間が略電源電圧ＶＢとなって、ＦＥＴ：Ｔｎがオンする。この結果、図６（ａ）の駆動回路によれば、ＮＰＮトランジスタＴ12をオン・オフすることにより、ＦＥＴ：Ｔｎをオン・オフすることができる。
【０００５】
また、図６（ｂ）に示した駆動回路において、ＮＰＮトランジスタＴ21は、コレクタが、ＦＥＴ：Ｔｎのゲートに接続されると共に、抵抗器Ｒ21を介して電源ラインに接続され、エミッタが、ＦＥＴ：Ｔｎのソースと共にグランドラインに接続されている。この駆動回路には、電源ライン−グランドライン間に直列に接続された３つの抵抗器Ｒ22，Ｒ23，Ｒ24が備えられ、グランドライン側の抵抗器Ｒ22と抵抗器Ｒ23との接続点が、ＮＰＮトランジスタＴ21のベースに接続されている。そして、もう一つのＮＰＮトランジスタＴ22は、エミッタがグランドラインに接続され、コレクタが電源ライン側の抵抗器Ｒ24と抵抗器Ｒ23との接続点に接続されている。
【０００６】
従って、図６（ｂ）の駆動回路においては、ＮＰＮトランジスタＴ22のオフ時には、ＮＰＮトランジスタＴ21のベースに抵抗器Ｒ24，Ｒ23を通って電流が供給されることから、ＮＰＮトランジスタＴ21がオン状態となる。この結果、ＦＥＴ：Ｔｎのゲート・ソース間は、ＮＰＮトランジスタＴ21のコレクタ・エミッタ間飽和電圧（約０．４Ｖ）となるため、ＦＥＴ：Ｔｎはオフ状態となる。逆に、ＮＰＮトランジスタＴ22がオン状態であれば、ＮＰＮトランジスタＴ21のベース・エミッタ間電圧が、ＮＰＮトランジスタＴ22のコレクタ・エミッタ間飽和電圧（約０．４）を抵抗器Ｒ22，Ｒ23にて分圧したものとなり、ＮＰＮトランジスタＴ21がオンするのに要するＰＮ接合の順方向電圧（約０．６Ｖ）よりも低いため、ＮＰＮトランジスタＴ21がオフする。この結果、ＦＥＴ：Ｔｎのゲート・ソース間には、電源電圧ＶＢが印加され、ＦＥＴ：Ｔｎがオンする。従って、図６（ｂ）の駆動回路においても、ＮＰＮトランジスタＴ22をオン・オフすることにより、ＦＥＴ：Ｔｎをオン・オフすることができる。
【０００７】
一方、ＭＯＳ型のＦＥＴは、バイポーラトランジスタ等と比べて、数アンペア程度の負荷に対してはオン電圧が小さく、また電圧駆動という簡便さから、各種電気負荷への通電経路をオン・オフするスイッチング素子として利用されることが多く、例えば、直流モータ等の電気負荷に流れる電流方向を高速に切り換えるために、電気負荷の両端にハイサイドスイッチとローサイドスイッチとを備えたＨブリッジ回路等の電流方向切換回路では、スイッチング素子として、ＭＯＳＦＥＴを使用するのが一般的である。そして、このようにＭＯＳＦＥＴを電流方向切換用のスイッチング素子として使用した場合には、最も簡便な駆動回路構成として、図６（ａ）又は（ｂ）に示した駆動回路が利用される。
【０００８】
【発明が解決しようとする課題】
しかし、このように電流方向切換用のスイッチング素子をＭＯＳＦＥＴにて構成し、これを図６に示した従来の駆動回路を用いて駆動するようにした場合には、ハイサイドスイッチをオンした際にローサイドスイッチがオンして貫通電流が流れるようになるとか、或はスイッチング素子をｎチャネルＭＯＳＦＥＴにて構成した場合に、ＦＥＴを良好にオン・オフ制御することができなくなる、といった問題があった。
【０００９】
以下、この問題について詳しく説明する。
図７は、直流電源の正極側の電源ライン（電位：ＶＢ２）と直流モータ２の給電用２端子とを夫々接続するハイサイドスイッチＴAH，ＴBHとして、ｐチャネルのＭＯＳＦＥＴを備え、直流電源の負極側のグランドライン（電位：ＧＮＤ２）と直流モータ２の給電用２端子とを夫々接続するローサイドスイッチＴAL，ＴBLとして、ｎチャネルのＭＯＳＦＥＴを備え、ハイサイドスイッチＴAHとローサイドスイッチＴBL，及びハイサイドスイッチＴBHとローサイドスイッチＴAL，を夫々一組として、各組のＦＥＴを交互にオンすることにより、直流モータ２に流れる電流方向を切り換えて、直流モータ２を正転・反転させる、Ｈブリッジ型の電流方向切換回路（Ｈブリッジ回路）５０を表わす。
【００１０】
そして、このＨブリッジ回路５０では、各スイッチＴAH，ＴAL，ＴBH，ＴBLの駆動回路５０AH，５０AL，５０BH，５０BLを、図６（ａ）に示した駆動回路からＮＰＮトランジスタＴ12を除いた、ＰＮＰトランジスタＴ11及び抵抗器Ｒ11〜Ｒ13からなる駆動回路にて構成し、図６（ａ）の駆動回路中のＮＰＮトランジスタＴ12を、駆動回路とは別体の制御回路６０側に設け、制御回路６０側にて、各スイッチＴAH，ＴAL，ＴBH，ＴBLに対応したＮＰＮトランジスタＴ12AH，Ｔ12AL，Ｔ12BH，Ｔ12BLをオン・オフすることにより、各スイッチＴAH，ＴAL，ＴBH，ＴBLを直流モータ２の回転方向に応じてオン・オフするよう構成されている。
【００１１】
なお、図７において、ハイサイドスイッチＴAH，ＴBHを構成するｐチャネルＭＯＳＦＥＴは、電源ライン側にソースが接続され、ローサイドスイッチＴAL，ＴBLを構成するｎチャネルＭＯＳＦＥＴのドレイン（換言すれば直流モータ２の端子）にドレインが接続される。そして、これら各ｐチャネルＭＯＳＦＥＴは、上記説明したｎチャネルＭＯＳＦＥＴの場合とは逆に、ＮＰＮトランジスタＴ12AH，Ｔ12BHのオン時にオフ状態となり、ＮＰＮトランジスタＴ12AH，Ｔ12BHのオフ時にオン状態となる。
【００１２】
ところが、このようにＨブリッジ回路５０の駆動回路として、図６（ａ）に示した駆動回路を利用した場合、ハイサイドスイッチＴAH，ＴBHがオンした際に、ローサイドスイッチＴAL，ＴBHがオンし、各スイッチを構成するＦＥＴに貫通電流が流れることがある。
【００１３】
つまり、ＭＯＳＦＥＴには、構造上、ゲート・ドレイン間及びゲート・ソース間に寄生容量がある。このため、例えば、図８に示すように、ハイサイドスイッチＴAHとローサイドスイッチＴALとが共にオフしている状態から、ハイサイドスイッチＴAHがオンしたとすると、ローサイドスイッチＴALを構成するｎチャネルＭＯＳＦＥＴのドレイン・ソース間には、電源電圧が印加されるが、図６（ａ）に示した駆動回路では、ローサイドスイッチＴALを構成するｎチャネルＭＯＳＦＥＴのゲート・ソース間を接続する抵抗器Ｒ11が備えられることから、ハイサイドスイッチＴAHのオン時には、ローサイドスイッチＴALを構成するｎチャネルＭＯＳＦＥＴのゲート・ソース間電圧が、電源電圧ＶＢを、ゲート・ドレイン間寄生容量Ｃｇｄと、ゲート・ソース間寄生容量Ｃｇｓ及びゲート・ソース間抵抗ｒｇｓ（抵抗器Ｒ11の抵抗値）の合成インピーダンスと、により分圧した電圧Ｖｇとなる。
【００１４】
この電圧Ｖｇは、抵抗器Ｒ11の抵抗値ｒｇｓが大きいほど大きくなるが、抵抗器Ｒ11は、ＰＮＰトランジスタＴ11のオン時にＰＮＰトランジスタＴ11に流れる電流を制限するものであるので、通常、１０ｋΩ程度の大きい抵抗値のものが使用される。この結果、ハイサイドスイッチＴAHがオンした直後には、ローサイドスイッチＴALを構成するｎチャネルＭＯＳＦＥＴのゲート・ソース間電圧が、ＦＥＴのしきい値電圧を越えて、ローサイドスイッチＴALがオンしてしまい、ローサイドスイッチＴAL及びハイサイドスイッチＴAHを構成する各ＦＥＴに貫通電流が流れて、各ＦＥＴが破壊してしまう、といった問題が生じるのである。
【００１５】
一方、こうした問題は、ローサイドスイッチＴAL，ＴBLを構成するｎチャネルＭＯＳＦＥＴの駆動回路として、図６（ｂ）に示した２つのＮＰＮトランジスタＴ21，Ｔ22からなる駆動回路を利用すれば解決できる。
つまり、図６（ｂ）に示した駆動回路では、ＦＥＴ：Ｔｎをオフする際には、ＮＰＮトランジスタＴ21がオン状態となり、ＦＥＴ：Ｔｎのゲート・ソース間をＮＰＮトランジスタＴ21のコレクタ・エミッタ間飽和電圧（約０．４）に保持することから、ハイサイドスイッチＴAH，ＴBHがオンして、ローサイドスイッチＴAL，ＴBLを構成するｎチャネルＭＯＳＦＥＴのドレイン・ソース間に電源電圧が印加されても、そのゲート・ソース間電圧が上昇して、ローサイドスイッチＴAL，ＴBLがオンしてしまうことはないのである。
【００１６】
しかし、図７のＨブリッジ回路５０のように、制御回路６０側にてローサイドスイッチＴAL，ＴBLをオン・オフできるようにするために、ローサイドスイッチＴAL，ＴBLの駆動回路５０AL，５０BLを、図６（ｂ）に示した駆動回路からＮＰＮトランジスタＴ22を除いた、ＮＰＮトランジスタＴ21及び抵抗器Ｒ21〜Ｒ24からなる駆動回路にて構成し、制御回路６０側に図６（ｂ）の駆動回路中のＮＰＮトランジスタＴ22を設けた場合、Ｈブリッジ回路５０側でのグランド電位ＧＮＤ２と制御回路６０側でのグランド電位ＧＮＤ１とに電位差が生じている場合に、ローサイドスイッチＴAL，ＴBLをオンすることができなくなるとか、或はローサイドスイッチＴAL，ＴBLのオン時に駆動回路５０AL，５０BLから制御回路６０に流れ込む電流が多くなってしまう、といった問題が生じる。
【００１７】
即ち、図６（ｂ）の駆動回路内のＮＰＮトランジスタＴ22を、駆動回路とは別体に構成された制御回路側に組み込んだ場合、ＮＰＮトランジスタＴ22のエミッタ側のグランド電位ＧＮＤ１が駆動回路側のグランド電位ＧＮＤ２よりも高くなることがある。そして、ＮＰＮトランジスタＴ22は、オン状態であるときに、抵抗器Ｒ23と抵抗器Ｒ24との接続点をグランドライン（電位：ＧＮＤ１）に接地して、ＮＰＮトランジスタＴ21のベース・エミッタ間電圧をＰＮ接合の順方向電圧よりも低くし、ＮＰＮトランジスタＴ21をオフさせるためのものであることから、ＮＰＮトランジスタＴ22のエミッタが接地されたグランド電位ＧＮＤ１が、ＦＥＴ：Ｔｎのソース（換言すればＮＰＮトランジスタＴ21のエミッタ）が接地されたグランド電位ＧＮＤ２よりも高くなると、ＮＰＮトランジスタＴ22のオン時に、駆動回路側の入力端となる抵抗器Ｒ23と抵抗器Ｒ24との接続点の電圧Ｖｏ（グランド電位ＧＮＤ２を基準とする電圧）を充分下げることができず、ＮＰＮトランジスタＴ21をオフすることができなくなってしまうことがあり、この場合、ＦＥＴ：Ｔｎは、オフ状態に保持される。
【００１８】
従って、図７のＨブリッジ回路５０において、図６（ｂ）の駆動回路を用いてローサイドスイッチＴAL，ＴBLを駆動するように構成した場合には、制御回路６０のグランド電位ＧＮＤ１がＨブリッジ回路５０のグランド電位ＧＮＤ２よりも高くなったときに、ローサイドスイッチＴAL，ＴBLをオンすることができず、直流モータ２を通電駆動できなくなることがある。
【００１９】
なお、こうした問題は、例えば、自動車のように、バッテリ等の単一の直流電源に接続される電源供給ラインに、Ｈブリッジ回路及び制御回路を含む各種電気負荷が接続されるシステムにおいて、大きな問題となる。つまり、自動車においては、図９に示す如く、バッテリから各種電気負荷に対して複数の給電経路を介して電源供給がなされるが、制御回路及びＨブリッジ回路が異なる経路を介して電源供給を受けるような場合、バッテリから制御回路及びＨブリッジ回路に至る給電経路上では、その経路の抵抗成分（ｒ）に応じて電圧降下△Ｖが生じることから、各回路における電源ライン及びグランドラインの電位が大きく異なることがあり、上記問題が発生し易くなるのである。
【００２０】
但し、図７において、制御回路６０のグランド電位ＧＮＤ１がＨブリッジ回路５０のグランド電位ＧＮＤ２と異なる場合には、制御回路６０の電源ラインの電位ＶＢ１とＨブリッジ回路５０の電源ラインの電位ＶＢ２も異なることになるが、Ｈブリッジ回路５０の各駆動回路は制御回路６０側のＮＰＮトランジスタに接続される入力端が、制御回路６０側のグランドラインに接地されるか開放されるかによって各ＦＥＴをオン・オフさせることから、上記のように制御回路側にて駆動回路の入力端を接地するか開放するかを切り換えるようにした場合には、電源電圧の違いによって誤動作することはない。
【００２１】
一方、図６（ｂ）に示した駆動回路において、ＮＰＮトランジスタＴ22側のグランド電位ＧＮＤ１が高い場合に、ＮＰＮトランジスタＴ22をオンして、ＮＰＮトランジスタＴ21をオフさせるには、ＮＰＮトランジスタＴ21のベース・エミッタ間電圧をＰＮ接合の順方向電圧ＶF よりも低くできればよい。そして、このためには、ＮＰＮトランジスタＴ21のオフ時に接続点電圧Ｖｏを分圧する抵抗器Ｒ23，Ｒ22の抵抗比を、抵抗器Ｒ23の比率が抵抗器Ｒ22よりも充分大きくなるように設定すればよい。
【００２２】
つまり、ＮＰＮトランジスタＴ21をオンするのに要する接続点電圧ＶｏTH（以下、しきい値電圧という）は、抵抗器Ｒ23の抵抗値をｒ23，抵抗器Ｒ22の抵抗値をｒ22，ＰＮ接合の順方向電圧をＶF とすれば、次式(1) のようになる。
ＶｏTH＞｛（ｒ23／ｒ22）＋１｝・ＶF …(1)
そして、このしきい値電圧ＶｏTHを高くすればするほど、グランド電位ＧＮＤ１，ＧＮＤ２の差電圧による駆動回路の誤動作を防止でき、このためには、抵抗器Ｒ23の抵抗値ｒ23を大きくすればよい。
【００２３】
しかし、このように抵抗器Ｒ23の抵抗値ｒ23を大きくして、しきい値電圧ＶｏTHを高くした場合、ＮＰＮトランジスタＴ22のオフ時（抵抗器Ｒ24と抵抗器Ｒ23との接続点の開放時）にＮＰＮトランジスタＴ21をオンできるようにするためには、抵抗器Ｒ24の抵抗値ｒ24を、次式(2) の条件にて設定して、ＮＰＮトランジスタＴ22のオフ時に生じる抵抗器Ｒ24での電圧降下を小さくする必要がある。
【００２４】
ｒ24＜［｛（ＶＢ／ＶF）−１｝・ｒ22−ｒ23］ …(2)
つまり、ＮＰＮトランジスタＴ21のオン時には、そのベース・エミッタ間電圧がＰＮ接合の順方向電圧ＶF となり、電源電圧ＶＢ（＝電源ラインの電位ＶＢ２−グランド電位ＧＮＤ２）からこの順方向電圧ＶF を減じた電圧（ＶＢ−ＶF ）が印加される抵抗器Ｒ24，Ｒ23に流れる電流｛＝（ＶＢ−ＶF ）／（ｒ23＋ｒ24）｝は、少なくとも電圧ＶF を抵抗器Ｒ22の抵抗値ｒ22で除した電流（ＶF ／ｒ22）よりも大きくする必要があり、この条件を満足するには、抵抗器Ｒ24の抵抗値ｒ24を上記(2) 式に従い設定して、抵抗器Ｒ24の抵抗値ｒ24を充分小さくする必要がある。
【００２５】
そして、このように抵抗器Ｒ24の抵抗値ｒ24を小さくすると、今度は、ＮＰＮトランジスタＴ22のオン時に抵抗器Ｒ24を介してＮＰＮトランジスタＴ22側に流れる電流ｉｃが多くなり、抵抗器Ｒ24やＮＰＮトランジスタＴ22に大電流を流すことのできる許容電流の大きなものを使用しなければならないとか、ＦＥＴ：Ｔｎ駆動のための消費電力が大きくなってしまう、といった問題が発生する。
【００２６】
本発明は、こうした問題に鑑みなされたもので、外部の制御回路側に設けられたスイッチング素子を介して入力端が接地・開放されることにより、その入力端の状態に応じてｎチャネルＭＯＳＦＥＴをオン・オフする駆動回路において、制御回路側のグランド電位と駆動回路側のグランド電位とに電位差が生じる場合であっても、制御回路側スイッチング素子に大電流を流すことなく、ｎチャネルＭＯＳＦＥＴを確実にオン・オフすることができ、しかも電流方向切換用のスイッチング素子としてｎチャネルＭＯＳＦＥＴを使用した電流方向切換回路にあっては、ハイサイド及びローサイドのスイッチング素子が共にオンして貫通電流が流れるのを確実に防止できるようにすること、を目的とする。
【００２７】
【課題を解決するための手段】
かかる目的を達成するためになされた請求項１に記載の発明は、図１に例示する如く、電気負荷への通電経路の正極側にドレインが接続され、該経路の負極側にソースが接続されたｎチャネルＭＯＳＦＥＴ（Ｔｎ）を、外部の制御回路に設けられたスイッチング素子（Ｔｏ）にて接地又は開放される入力端の状態に応じてオン・オフさせるｎチャネルＭＯＳＦＥＴの駆動回路であり、ＦＥＴ（Ｔｎ）のゲートにコレクタが接続され、エミッタが直流電源の負極側に接地されたＮＰＮ型の第１トランジスタ（Ｔ１）と、この第１トランジスタのコレクタと直流電源の正極側との間に設けられた第１抵抗（Ｒ１）と、第１トランジスタのベース・エミッタ間に設けられた第２抵抗（Ｒ２）と、第１トランジスタのベースに接続された第３抵抗（Ｒ３）と、コレクタが直流電源の正極側に接続され、エミッタが第３抵抗を介して第１トランジスタのベースに接続され、ベースが入力端として制御回路のスイッチング素子に接続されるＮＰＮ型の第２トランジスタ（Ｔ２）と、この第２トランジスタのベース・コレクタ間に接続された第４抵抗（Ｒ４）とを備える。
【００２８】
つまり、本発明の駆動回路は、図６（ｂ）に示した従来の駆動回路に対して、抵抗器Ｒ24と抵抗器Ｒ23との接続点にＮＰＮ型の第２トランジスタを設け、この第２トランジスタのベース・コレクタ間に抵抗器Ｒ24を接続し、第２トランジスタのエミッタに抵抗器Ｒ23を接続することにより達成される。
【００２９】
そしてこのように構成された本発明の駆動回路は、図６（ｂ）の駆動回路と同様、制御回路側のスイッチング素子（Ｔｏ）がオフして入力端が開放された場合には、第１トランジスタ（Ｔ１）がオンして、ＦＥＴ（Ｔｎ）をオフさせ、逆に制御回路側のスイッチング素子（Ｔｏ）がオンして入力端が制御回路側にて接地された場合には、第１トランジスタ（Ｔ１）がオフして、ＦＥＴ（Ｔｎ）をオンさせる。
【００３０】
また本発明では、第１トランジスタ（Ｔ１）にベース電流を供給する経路に第２トランジスタ（Ｔ２）が設けられることから、第１トランジスタ（Ｔ１）をオフして、ＦＥＴ（Ｔｎ）をオンさせためには、第２トランジスタ（Ｔ２）をオフすればよい。そして、本発明の駆動回路の場合、第１トランジスタ（Ｔ１）をオンするのに要する入力端のしきい値電圧ＶｏTHは、第２抵抗（Ｒ２）の抵抗値をｒ２，第３抵抗（Ｒ３）の抵抗値をｒ３とすると、次式(3) のようになる。
【００３１】
ＶｏTH＞｛（ｒ３／ｒ２）＋２｝・ＶF …(3)
このため、この(3) 式と前述の(1) 式とを比較すれば明らかなように、第２抵抗（Ｒ２）及び第３抵抗（Ｒ３）に、図６（ｂ）に示した駆動回路の抵抗器Ｒ22，Ｒ23と同じ抵抗値のものを使用したとすれば、この従来の駆動回路に比べて、しきい値電圧ＶｏTHを大きくでき、制御回路側のグランド電位ＧＮＤ１が駆動回路側のグランド電位ＧＮＤ２よりも大きくなった場合に、第１トランジスタをオフできなくなる電圧値を高めることができる。つまり、本発明の駆動回路によれば、図６（ｂ）に示した駆動回路に比べて、制御回路と駆動回路のグランド電位の違いによって生じる誤動作をより確実に防止できる。
【００３２】
一方、図６（ｂ）に示した駆動回路では、しきい値電圧ＶｏTHを高めるために抵抗器Ｒ23（本発明の第３抵抗（Ｒ３）に対応）の抵抗値を大きくすると、抵抗器Ｒ24（本発明の第４抵抗（Ｒ４）に対応）の抵抗値を小さくしなければならず、制御回路側のスイッチング素子のオン時に駆動回路から制御回路に流れる電流が大きくなるといった問題が生じるが、本発明では、第４抵抗（Ｒ４）は、第２トランジスタ（Ｔ２）のベース電流を供給できればよく、そのための第４抵抗（Ｒ４）の抵抗値ｒ４は、次式(4) の条件を満足すればよいことから、図６（ｂ）の駆動回路に比べて、第４抵抗（Ｒ４）の抵抗値ｒ４を大きくすることができる。
【００３３】
ｒ４＜（１＋ｈFE）・［｛（ＶＢ／ＶF）−２｝・ｒ２−ｒ３］…(4)
但し、ｈFE：第２トランジスタのｈFE，ＶＢ：駆動回路の電源電圧
この結果、本発明によれば、しきい値電圧ＶｏTHを大きく設定できるにもかかわらず、駆動回路から制御回路に流れる電流ｉｃを充分小さくすることができ、第４抵抗（Ｒ４）や制御回路側のスイッチング素子（Ｔｏ）に許容電流の大きなものを使用する必要がない。
【００３４】
次に、請求項２に記載の電流方向切換回路は、直流電源の正負の電源供給ライン間に直列に接続されたＭＯＳＦＥＴからなる一対のスイッチング素子と、この一対のスイッチング素子の各々に設けられ、前記電源供給ラインから電源供給を受けて、各スイッチング素子を導通・遮断させる駆動回路と、この駆動回路とは別体で構成され、各駆動回路の入力端を各々接地又は開放することにより、駆動回路を介して一対のスイッチング素子の一方を選択的にオンさせ、各スイッチング素子の接続点に接続された電気負荷に流れる電流方向を、その接続点から電気負荷への第１方向とその逆の第２方向とのいずれかに切り換える制御回路と、を備える。
【００３５】
そして、一対のスイッチング素子の内、各スイッチング素子の接続点と電源供給ラインの負極側との間にローサイドスイッチとして配置されるスイッチング素子が、ドレインが接続点に接続され、ソースが電源供給ラインの負極側に接続されたｎチャネルＭＯＳＦＥＴにて構成され、更に、このｎチャネルＭＯＳＦＥＴの駆動回路が、ＮＰＮ型の第１及び第２トランジスタと第１〜第４抵抗とからなる請求項１に記載の駆動回路にて構成される。
【００３６】
従って、本発明によれば、ローサイドスイッチの駆動回路を構成する第３抵抗及び第４抵抗の抵抗値を共に大きく設定することにより、制御回路側のグランド電位が駆動回路側のグランド電位より高くなっても、ローサイドスイッチを確実にオン・オフさせることができ、しかも、ローサイドスイッチのオン時に、駆動回路から制御回路に流れ込む電流を小さくできる。
【００３７】
また、ローサイドスイッチのオフ時には、第１トランジスタがオンして、ローサイドスイッチのゲート・ソース間が第１トランジスタのコレクタ・エミッタ間飽和電圧（約０．４Ｖ）に保持されるため、ハイサイドスイッチがオンした直後に、ローサイドスイッチのソース・ゲート間電圧が上昇して、ローサイドスイッチがオンしてしまうようなことはなく、ハイサイドスイッチ及びローサイドスイッチに貫通電流が流れるのを防止できる。
【００３８】
ここで、請求項２に記載の電流方向切換回路のように、請求項１に記載の駆動回路を、ｎチャネルＭＯＳＦＥＴからなるローサイドスイッチの駆動回路として用いる場合、図７に示したＨブリッジ回路のように、ハイサイドスイッチをｐチャネルＭＯＳＦＥＴから構成し、これを駆動する駆動回路には、図６（ａ）に示した従来の駆動回路をそのまま使用することができる。
【００３９】
しかし、図７に示したハイサイドスイッチ用の駆動回路では、制御回路側のスイッチング素子をオフして、その駆動回路の入力端を開放した際に、ハイサイドスイッチがオン状態となることから、例えば、制御回路に電源供給を行なう第２の電源供給ラインの断線等によって駆動回路側の電源のみが投入された場合等には、初期状態として、ハイサイドスイッチが必ずオン状態となってしまう。そして、このようにハイサイドスイッチがオン状態となると、電気負荷が接続されるハイサイドスイッチとローサイドスイッチとの接続点に正の電源電圧が印加されることになることから、この接続点とグランドとの間の絶縁が不十分な場合、漏電が生じ、過大な電流をハイサイドスイッチに流すことも考えられる。
【００４０】
従って、請求項２に記載の電流方向切換回路を構成する際には、制御回路側のスイッチング素子がオフ状態（つまり駆動回路の入力端が開放状態）にあるときに、ハイサイドスイッチ及びローサイドスイッチが共にオフ状態になるようにすることが望ましく、ハイサイドスイッチにｐチャネルＭＯＳＦＥＴを用いる場合には、その駆動回路を、請求項３に記載のように構成することが好ましい。
【００４１】
つまり、請求項３に記載の電流方向切換回路は、請求項２に記載の電流方向切換回路において、ハイサイドスイッチとなるスイッチング素子をｐチャネルＭＯＳＦＥＴにて構成したものであるため、ローサイドスイッチを構成するｎチャネルＭＯＳＦＥＴについては、その駆動回路の入力端が開放状態となる初期状態では、必ずオフ状態となる。
【００４２】
一方、ハイサイドスイッチの駆動回路は、ハイサイドスイッチを構成するｐチャネルＭＯＳＦＥＴのゲートにコレクタが接続され、エミッタが電源供給ラインの正極側に接続されたＰＮＰ型の第３トランジスタと、第３トランジスタのコレクタと電源供給ラインの負極側との間に設けられ、第３トランジスタのオフ時にＦＥＴのゲート電位を低下させてＦＥＴをオンさせる第５抵抗と、第３トランジスタのベース・エミッタ間に設けられた第６抵抗と、第３トランジスタのベースに接続された第７抵抗と、コレクタが第７抵抗を介して第３トランジスタのベースに接続され、エミッタが電源供給ラインの負極側に接続され、ベースが入力端として制御回路に接続されるＮＰＮ型の第４トランジスタと、第４トランジスタのベースと電源供給ラインの正極側との間に接続された第８抵抗と、から構成される。
【００４３】
つまり、ハイサイドスイッチの駆動回路は、図６（ａ）に示した駆動回路において、ＮＰＮトランジスタＴ12（第４トランジスタに対応）のベースと電源供給ラインの正極側との間に第８抵抗を接続して、ＮＰＮトランジスタＴ12のベースを制御回路に接続することにより達成される。
【００４４】
そしてこのように構成されたハイサイドスイッチの駆動回路においては、入力端が制御回路側にて接地されているとき、第４トランジスタ，第３トランジスタが共にオフして、ハイサイドスイッチがオン状態となり、逆に、入力端が開放されているとき、第４トランジスタ，第３トランジスタが共にオンして、ハイサイドスイッチがオフ状態となる。
【００４５】
従って、請求項３に記載の電流方向切換回路によれば、ハイサイドスイッチ及びローサイドスイッチの各駆動回路の入力端が開放状態であるときに、ハイサイドスイッチ及びローサイドスイッチが共にオフ状態になり、各駆動回路と制御回路とが接続されていない場合や、接続されていても制御回路が動作していない場合等に、ハイサイドスイッチとローサイドスイッチとの接続点に電源電圧が印加されて、その接続点とグランドとの間の絶縁が不十分な場合、漏電が生じ、過大な電流をハイサイドスイッチに流すことを確実に防止でき、安全性を高めることができる。
【００４６】
また、請求項２に記載の電流方向切換回路において、ハイサイドスイッチは、ｎチャネルＭＯＳＦＥＴから構成することもできる。そして、ハイサイドスイッチをｎチャネルＭＯＳＦＥＴにて構成した場合には、その駆動回路を、請求項４に記載のように構成すればよい。
【００４７】
即ち、ハイサイドスイッチをｎチャネルＭＯＳＦＥＴにて構成する場合、その駆動回路は、基本的には、ＮＰＮ型の第１及び第２トランジスタと第１〜第４抵抗とからなる請求項１に記載の駆動回路と同様に構成できる。しかし、この場合、ハイサイドスイッチを構成するｎチャネルＭＯＳＦＥＴをオンするためには、そのゲート電位を電源供給ラインの正極側よりも更に高い電位にする必要がある。そこで、請求項４に記載の電流方向切換回路においては、ハイサイドスイッチの駆動回路として、請求項１に記載の駆動回路に、直流電源よりも高い電源電圧を生成する昇圧回路を設け、この昇圧回路の電源電圧出力ラインとハイサイドスイッチのゲートとを第１抵抗を介して接続するようにしている。
【００４８】
そして、請求項４に記載の電流方向切換回路のように、ハイサイドスイッチ及びローサイドスイッチを共にｎチャネルＭＯＳＦＥＴにて構成し、その駆動回路を請求項１に記載の駆動回路とすれば、各駆動回路の入力端が開放状態であるときに、ハイサイドスイッチ及びローサイドスイッチを共にオフ状態にすることができ、請求項３に記載の電流方向切換回路と同様、安全性を高めることができる。また、ｎチャネルＭＯＳＦＥＴは、同一サイズでは、ｐチャネルＭＯＳＦＥＴに比べてオン抵抗を低くすることができるので、ハイサイドスイッチにｐチャネルＭＯＳＦＥＴを用いた場合に比べて、電気負荷通電時に生じる電力ロスをより低減することができる。
【００４９】
なお、請求項２〜請求項４に記載の電流方向切換回路は、例えば、容量性の電気負荷に対して電荷を充放電する際の充放電電流の切換回路等にも使用できるし、請求項５に記載のように、一対のスイッチング素子を電気負荷の両端に夫々設けたＨブリッジ回路に適用することもできる。
【００５０】
【発明の実施の形態】
以下に、本発明の実施例を図面と共に説明する。
図２は、自動車において直流モータ２に流れる電流方向を切り換えることにより直流モータ２を正転・逆転させる電流方向切換回路の構成を表わす電気回路図である。
【００５１】
図２に示す如く、本実施例の電流方向切換回路は、Ｈブリッジ回路１０と、その制御回路２０とから構成されており、Ｈブリッジ回路１０は、図７に示したＨブリッジ回路５０と同様、直流モータ２の給電用２端子と図示しない直流電源（バッテリ）の正極側から引き出された電源ライン（電位：ＶＢ２）とを夫々接続するハイサイドスイッチＴAH，ＴBHとして、ソースが電源ラインに接続されドレインが直流モータ２の端子に接続されたｐチャネルのＭＯＳＦＥＴを備え、バッテリの負極側に接続されたグランドライン（電位：ＧＮＤ２）と直流モータ２の給電用２端子とを夫々接続するローサイドスイッチＴAL，ＴBLとして、ドレインが直流モータ２の端子に接続され、ソースがグランドラインに接地されたｎチャネルのＭＯＳＦＥＴを備える。
また、ハイサイドスイッチＴAH，ＴBH及びローサイドスイッチＴAL，ＴBLには、夫々、駆動回路１０AH，１０BH，１０AL，１０BLが設けられており、制御回路２０は、これら各駆動回路１０AH〜１０BLの入力端を接地又は開放することにより、各駆動回路１０AH〜１０BLを介して、ハイサイドスイッチＴAH，ＴBH及びローサイドスイッチＴAL，ＴBLを夫々オン・オフさせる。
【００５２】
即ち、制御回路２０は、各駆動回路１０AH〜１０BLに対応して、コレクタが各駆動回路１０AH〜１０BLの入力端に接続され、エミッタが制御回路２０側のグランドラインに接地されたＮＰＮトランジスタＴｏAH，ＴｏAL，ＴｏBH，ＴｏBLを備え、これらＮＰＮトランジスタＴｏAH〜ＴｏBLを介して、各駆動回路１０AH〜１０BLの入力端を接地又は開放することにより、ハイサイドスイッチＴAHとローサイドスイッチＴBLとからなる組と、ハイサイドスイッチＴBHとローサイドスイッチＴALとからなる組とのいずれか一方をオン状態として直流モータ２に電流を流し、またオン状態となる組を切り換えることにより、直流モータ２に流れる電流方向を切り換えて、直流モータ２を正転・反転させる。
【００５３】
なお、制御回路２０は、図９に示したように、Ｈブリッジ回路１０とは異なる電源ライン（電位：ＶＢ１）及びグランドライン（電位：ＧＮＤ１）を介してバッテリから電源供給を受ける。
次に、ハイサイドスイッチＴAH，ＴBHの駆動回路１０AH，１０BHは、図７に示した駆動回路５０AH，５０BHと同様に構成されている。即ち、各駆動回路１０AH，１０BHは、ハイサイドスイッチＴAH，ＴBHを構成するｐチャネルＭＯＳＦＥＴのゲートにコレクタが接続され、エミッタが電源ラインに接続されたＰＮＰトランジスタＴ３と、ＰＮＰトランジスタＴ３のコレクタとグランドラインとの間に接続された抵抗器Ｒ５と、ＰＮＰトランジスタＴ３のベース・エミッタ間に接続された抵抗器Ｒ６と、ＰＮＰトランジスタＴ３のベースに接続された抵抗器Ｒ７とを備え、この抵抗器Ｒ７の開放端側が、駆動回路１０AH，１０BHの入力端として、制御回路２０内のＮＰＮトランジスタＴｏAH，ＴｏBHのコレクタに接続される。
【００５４】
従って、ハイサイドスイッチ用の駆動回路１０AH，１０BHにおいては、制御回路２０側のＮＰＮトランジスタＴｏAH，ＴｏBHがオフ状態であれば、ＰＮＰトランジスタＴ３がオフ状態となる。この結果、ハイサイドスイッチＴAH，ＴBHを構成するｐチャネルＭＯＳＦＥＴのゲートの電位は、グランド電位ＧＮＤ１となって、ハイサイドスイッチＴAH，ＴBHはオン状態となる。一方、制御回路２０側のＮＰＮトランジスタＴｏAH，ＴｏBHがオン状態であれば、ＰＮＰトランジスタＴ３にベース電流が流れて、ＰＮＰトランジスタＴ３がオンする。すると、抵抗器Ｒ５に電流が流れることから、ハイサイドスイッチＴAH，ＴBHを構成するｐチャネルＭＯＳＦＥＴのゲートの電位は、電源ラインと略同じ高電位（ＶＢ２）となって、ハイサイドスイッチＴAH，ＴBHはオフ状態となる。
【００５５】
つまり、本実施例では、制御回路２０側にてＮＰＮトランジスタＴｏAH，ＴｏBHをオフし、駆動回路１０AH，１０BHの入力端を開放すれば、ハイサイドスイッチＴAH，ＴBHをオンすることができ、逆に、制御回路２０側にてＮＰＮトランジスタＴｏAH，ＴｏBHをオンし、駆動回路１０AH，１０BHの入力端を接地すれば、ハイサイドスイッチＴAH，ＴBHをオフすることができる。
【００５６】
一方、ローサイドスイッチＴAL，ＴBLの駆動回路１０AL，１０BLには、図１に示した本発明（請求項１）の駆動回路が使用される。つまり、駆動回路１０AL，１０BLは、図１に示した駆動回路と同様、第１トランジスタ及び第２トランジスタとしてのＮＰＮトランジスタＴ１及びＴ２と、第１抵抗〜第４抵抗としての抵抗器Ｒ１〜Ｒ４とから構成されている。
【００５７】
従って、ローサイドスイッチ用の駆動回路１０AL，１０BLにおいては、制御回路２０側のＮＰＮトランジスタＴｏAL，ＴｏBLがオフ状態であれば、ＮＰＮトランジスタＴ２にベース電流が流れて、ＮＰＮトランジスタＴ２がオンし、ＮＰＮトランジスタＴ２がオンすると、ＮＰＮトランジスタＴ２及び抵抗器Ｒ３を介してＮＰＮトランジスタＴ１にベース電流が供給されることから、ＮＰＮトランジスタＴ１もオンし、ローサイドスイッチＴAL，ＴBLを構成するｎチャネルＭＯＳＦＥＴのゲート電位が略グランド電位（ＧＮＤ２）となって、ローサイドスイッチＴAL，ＴBLがオフ状態となる。逆に、制御回路２０側のＮＰＮトランジスタＴｏAL，ＴｏBLがオン状態であれば、ＮＰＮトランジスタＴ２がオフし、ＮＰＮトランジスタＴ１もオフ状態となるため、ローサイドスイッチＴAL，ＴBLを構成するｎチャネルＭＯＳＦＥＴのゲート電位が電源ラインと同電位（ＶＢ２）となり、ローサイドスイッチＴAL，ＴBLがオン状態となる。
【００５８】
つまり、本実施例では、制御回路２０側にてＮＰＮトランジスタＴｏAL，ＴｏBLをオフし、駆動回路１０AL，１０BLの入力端を開放すれば、ローサイドスイッチＴAL，ＴBLをオフすることができ、逆に、制御回路２０側にてＮＰＮトランジスタＴｏAL，ＴｏBLをオンし、駆動回路１０AL，１０BLの入力端を接地すれば、ハイサイドスイッチＴAL，ＴBLをオンすることができる。
【００５９】
このように構成された本実施例のＨブリッジ回路１０において、ローサイドスイッチＴAL，ＴBLをオフする際には、駆動回路１０AL，１０BL内のＮＰＮトランジスタＴ１がオン状態となって、ローサイドスイッチＴAL，ＴBLを構成するｎチャネルＭＯＳＦＥＴのゲート・ソース間が、ＮＰＮトランジスタＴ１のコレクタ・エミッタ間飽和電圧に保持されることから、ローサイドスイッチＴAL，ＴBLのオフ時に、ハイサイドスイッチＴAH，ＴBHがオン状態となっても、ローサイドスイッチＴAL，ＴBLがオンするようなことはなく、ハイサイドスイッチＴAH，ＴBHのオン時に貫通電流が流れるのを確実に防止できる。
【００６０】
また、ハイサイドスイッチＴAH，ＴBHをオフする際には、駆動回路１０AH，１０BH内のＰＮＰトランジスタＴ３がオン状態となって、ハイサイドスイッチＴAH，ＴBHを構成するｐチャネルＭＯＳＦＥＴのゲート・ソース間が、ＰＮＰトランジスタＴ３のコレクタ・エミッタ間飽和電圧に保持されることから、ハイサイドスイッチＴAH，ＴBHのオフ時に、ローサイドスイッチＴAL，ＴBLがオン状態となっても、ハイサイドスイッチＴAH，ＴBHがオンするようなことはなく、ローサイドスイッチＴAL，ＴBLのオン時に貫通電流が流れるのも確実に防止できる。
【００６１】
一方、本実施例のように、Ｈブリッジ回路１０の駆動回路１０AH〜１０BLと制御回路２０とが別体に構成され、各回路が、異なる電源供給ライン（電源ライン及びグランドライン）を介して電源供給を受ける場合には、駆動回路１０AH〜１０BL側のグランド電位ＧＮＤ２と、制御回路２０側のグランド電位ＧＮＤ１とに電位差が生じることがある。そして、既述したように、ローサイドスイッチＴAL，ＴBLの駆動回路１０AL，１０BLとして、図６（ｂ）に示した従来の駆動回路を利用すると、グランド電位ＧＮＤ１がグランド電位ＧＮＤ２よりも大きくなったときに、ローサイドスイッチＴAL，ＴBLをオンすることができなくなるとか、これを防止するためには、駆動回路から制御回路に流れ込む電流を多くしなければならない、といった問題が生じる。
【００６２】
しかし、本実施例のローサイドスイッチ用の駆動回路１０AL，１０BLには、第１トランジスタとしてＮＰＮトランジスタＴ１に加えて、第２トランジスタとしてのＮＰＮトランジスタＴ２が備えられ、このＮＰＮトランジスタＴ２によって、抵抗器Ｒ４に流れる電流をｈFE倍した電流を抵抗器Ｒ３側に流し込むことができるため、抵抗器Ｒ３及び抵抗器Ｒ４の抵抗値を共に大きくすることができ、制御回路２０内のＮＰＮトランジスタＴｏAL及びＴｏBLのオン時に駆動回路１０AL，１０BLから制御回路２０に流れ込む電流量を抑えつつ、グランド電位ＧＮＤ１，ＧＮＤ２の電位差による誤動作を防止することができるようになる。
【００６３】
即ち、ＮＰＮトランジスタＴ１をオンするのに必要なＮＰＮトランジスタＴ２のベース電圧（つまり駆動回路１０AL，１０BLの入力端のしきい値電圧ＶｏTH）は、抵抗器Ｒ２の抵抗値をｒ２，抵抗器Ｒ３の抵抗値をｒ３とすると、前述の(3) のようになる。従って、抵抗器Ｒ３の抵抗値ｒ３を大きくすればするほど、しきい値電圧ＶｏTHを高くして、グランド電位ＧＮＤ１，ＧＮＤ２の電位差による誤動作を防止できる。また、制御回路２０側のＮＰＮトランジスタＴｏAL，ＴｏBLのオン時に、制御回路２０側に流れ込む電流は、抵抗器Ｒ４にて制限されるが、この抵抗器Ｒ４は、ＮＰＮトランジスタＴｏAL，ＴｏBLのオフ時に、ＮＰＮトランジスタＴ２，Ｔ１をオン状態にできればよく、このためには、抵抗器Ｒ４の抵抗値ｒ４を、前述の(4) 式を満足するように設定すればよい。
【００６４】
この結果、本実施例の駆動回路１０ｏAL，１０ｏBLによれば、しきい値電圧ＶｏTHが前述の(1) 式にて決定され、制御回路２０側に流れ込む電流を制限する抵抗器Ｒ24の抵抗値ｒ24が前述の(2) 式にて制限される、図６（ｂ）に示した駆動回路に比べ、抵抗器Ｒ３，Ｒ４の抵抗値を大きくして、制御回路２０に流れ込む電流量を抑えつつ、ローサイドスイッチＴAL，ＴBLをオンするための入力端電圧を高くすることができ、グランド電位ＧＮＤ１が高くなった場合の誤動作を良好に防止することができるようになる。
【００６５】
なお、図３（ａ）は、本実施例の駆動回路１０ALにおいて、しきい値電圧ＶｏTHを決定する抵抗器Ｒ２，Ｒ３を固定し、その入力端に定電圧発生装置を接続して、入力端電圧を０Ｖから電源電圧ＶＢ２まで変化させた場合に、駆動回路１０ALから定電圧発生回路側に流れる電流方向を正方向として、その電流ｉｃを計算した計算結果を表わす。また、図３（ｂ）は、図６（ｂ）に示した従来の駆動回路において、しきい値電圧ＶｏTHを決定する抵抗器Ｒ22，Ｒ23を抵抗器Ｒ２，Ｒ３と同じ抵抗値に固定し、図３（ａ）と同様に電流ｉｃを計算した計算結果を表わす。そして、この計算結果からも、本実施例の駆動回路１０ALにおいてしきい値電圧ＶｏTHを決定する抵抗器Ｒ２，Ｒ３と、図６（ｂ）に示した従来の駆動回路においてしきい値電圧ＶｏTHを決定する抵抗器Ｒ22，Ｒ23と、を同じ抵抗値に設定した場合には、本実施例の駆動回路１０ALの方がしきい値電圧ＶｏTHを高くすることができ、しかも、駆動回路から制御回路側に流れる電流ｉｃを低減できることがわかる。
【００６６】
以上本発明の一実施例について説明したが、本発明は、上記実施例に限定されるものではなく、種々の態様をとることができる。
例えば、上記実施例では、Ｈブリッジ回路１０を構成するハイサイドスイッチＴAH，ＴBHにｐチャネルＭＯＳＦＥＴを使用し、これをオン・オフさせる駆動回路１０AH，１０BH及び制御回路側のスイッチング素子を、図６（ａ）に示した駆動回路と略同様に構成することにより、駆動回路１０AH，１０BHの入力端が開放状態となっているときに、ハイサイドスイッチＴAH，ＴBHがオン状態となるように構成したが、この場合、例えば駆動回路１０AH，１０BHの入力端と制御回路２０とを接続する信号線が断線したり、制御回路２０に電源供給がなされず、Ｈブリッジ回路１０側にのみ電源供給がなされている場合等には、Ｈブリッジ回路１０のハイサイドスイッチＴAH，ＴBHがオン状態に保持され、直流モータ２の両端に、電源電圧が常時印加されることになる。そして、この状態では、Ｈブリッジ回路１０から直流モータ２に至るハーネスがグランドラインに接触すると、ハイサイドスイッチＴAH，ＴBHに大電流が流れて、ハイサイドスイッチＴAH，ＴBHが破壊してしまう。そこで、上記実施例のＨブリッジ回路１０において、こうした故障が発生しないようにするためには、ハイサイドスイッチ用の駆動回路１０AH，１０BHを、その入力端が開放状態にあるとき、ハイサイドスイッチＴAH，ＴBHをオフ状態にできるようにすることが好ましく、そのためには、駆動回路１０AH，１０BHを、図４に示す如く構成すればよい。
【００６７】
即ち、図４に示す如く、Ｈブリッジ回路１０′を構成するハイサイドスイッチ用の駆動回路１０AH′，１０BH′を、ハイサイドスイッチＴAH，ＴBHを構成するｐチャネルＭＯＳＦＥＴのゲートにコレクタが接続され、エミッタが電源ラインに接続されたＰＮＰトランジスタＴ３と、ＰＮＰトランジスタＴ３のコレクタとグランドラインとの間に接続された抵抗器Ｒ５と、ＰＮＰトランジスタＴ３のベース・エミッタ間に接続された抵抗器Ｒ６と、ＰＮＰトランジスタＴ３のベースに接続された抵抗器Ｒ７と、コレクタが抵抗器Ｒ７を介してＰＮＰトランジスタＴ３のベースに接続され、エミッタが制御回路２０と共通のグランドライン（電位：ＧＮＤ１）に接続され、ベースが入力端として制御回路２０側のＮＰＮトランジスタＴｏAH，ＴｏBHに接続されるＮＰＮトランジスタＴ４と、ＮＰＮトランジスタＴ４のベースと電源ラインとの間に接続された抵抗器Ｒ８とから構成する。
【００６８】
従って、この駆動回路１０AH′，１０BH′においては、制御回路２０側のＮＰＮトランジスタＴｏAH，ＴｏBHがオン状態であるとき、ＮＰＮトランジスタＴ４がオフして、ＰＮＰトランジスタＴ３がオフ状態となり、ハイサイドスイッチＴAH，ＴBHがオン状態となる。また逆に、制御回路２０側のＮＰＮトランジスタＴｏAH，ＴｏBHがオフ状態であれば、ＮＰＮトランジスタＴ４がオン状態となって、ＰＮＰトランジスタＴ３がオンし、ハイサイドスイッチＴAH，ＴBHがオフ状態となる。
【００６９】
つまり、図４に示したハイサイドスイッチ用の駆動回路１０AH′，１０BH′は、図２に示した駆動回路１０AH，１０BHに対して、ＮＰＮトランジスタＴ４と抵抗器Ｒ８を追加して、動作の論理を反転させることにより、駆動回路１０AH′，１０BH′の入力端が開放状態であるとき、ハイサイドスイッチＴAH，ＴBHをオフ状態にして、電源供給系の異常時等に、ハイサイドスイッチＴAH，ＴBHが破壊し易くなるのを防止しているのである。
【００７０】
なお、図４において、ハイサイドスイッチ用の駆動回路１０AH′，１０BH′以外の構成は図２と全く同様である。そして、この駆動回路１０AH′，１０BH′は、請求項３に記載の駆動回路に相当し、ＰＮＰトランジスタＴ３は第３トランジスタ、ＮＰＮトランジスタＴ４は第４トランジスタ、抵抗器Ｒ５は第５抵抗、抵抗器Ｒ６は第６抵抗、抵抗器Ｒ７は第７抵抗、抵抗器Ｒ８は第８抵抗に、夫々対応する。
【００７１】
また次に、上記実施例では、Ｈブリッジ回路１０を構成するハイサイドスイッチＴAH，ＴBHにｐチャネルＭＯＳＦＥＴを使用したが、ハイサイドスイッチＴAH，ＴBHにも、ローサイドスイッチ１０AL，１０BLと同様、ｎチャネルＭＯＳＦＥＴを使用することができる。そして、この場合、図５に示すように、ハイサイドスイッチＴAH′，ＴBH′用の駆動回路１０AH″，１０BH″を、ローサイドスイッチ用の駆動回路１０AL，１０BLと同様に構成すればよい。但し、この場合、ハイサイドスイッチＴAH′，ＴBH′をオンするためには、ハイサイドスイッチＴAH′，ＴBH′を構成するｎチャネルＭＯＳＦＥＴのゲート電位を電源ラインの電位ＶＢ２よりも高くする必要があるため、Ｈブリッジ回路１０″に、電源電圧を昇圧する昇圧回路３０を設け、この昇圧回路３０からの電源電圧出力ラインに、ｎチャネルＭＯＳＦＥＴのゲート電位を電源側にプルアップする抵抗器Ｒ１を接続する必要はある。
【００７２】
そして、Ｈブリッジ回路１０″をこのように構成すれば、図４に示したＨブリッジ回路１０′と同様、各駆動回路の入力端が開放状態にあるとき、ハイサイドスイッチＴAH′，ＴBH′及びローサイドスイッチＴAL，ＴBLを全てオフ状態にすることができる。また、このようにハイサイドスイッチ及びローサイドスイッチを共にｎチャネルＭＯＳＦＥＴにて構成した場合、ｎチャネルＭＯＳＦＥＴは、同一サイズでは、ｐチャネルＭＯＳＦＥＴに比べてオン抵抗を小さくできるため、直流モータの通電経路上での電力ロスをより少なくすることができる。
【００７３】
なお、ハイサイドスイッチ用の駆動回路１０AH″，１０BH″をこのように構成した場合には、ハイサイドスイッチＴAH′，ＴBH′を構成するｎチャネルＭＯＳＦＥＴのゲートに昇圧回路３０からの高電圧が印加されることから、図５に示す如く、ゲート保護のために、ｎチャネルＭＯＳＦＥＴのゲート・ソース間に、ツェナーダイオードＺＤAH，ＺＤBH及びダイオードＤAH，ＤBHからなる保護回路を設けることが好ましい。
【００７４】
また、この保護回路としては、ツェナーダイオード以外にも、抵抗器を用いてもよい。そして、こうしたツェナーダイオード或は抵抗器を用いた保護回路は、ローサイドスイッチＴAL，ＴBLを構成するｎチャネルＭＯＳＦＥＴのゲート・ソース間、或はハイサイドスイッチＴAH，ＴBHを構成するｐチャネルＭＯＳＦＥＴのゲート・ソース間にも設けてもよい。
【図面の簡単な説明】
【図１】 本発明のｎチャネルＭＯＳＦＥＴの駆動回路を例示する電気回路図である。
【図２】 実施例の電流方向切換回路（Ｈブリッジ回路）の構成を表わす電気回路図である。
【図３】 実施例の駆動回路と従来の駆動回路とで入力端の電圧と出力電流との関係を計算した計算結果を表わすグラフである。
【図４】 ハイサイドスイッチにｐチャネルＭＯＳＦＥＴを用いた際のＨブリッジ回路の他の構成例を表わす電気回路図である。
【図５】 ハイサイドスイッチにｎチャネルＭＯＳＦＥＴを用いた際のＨブリッジ回路の構成例を表わす電気回路図である。
【図６】 従来のｎチャネルＭＯＳＦＥＴの駆動回路を表わす電気回路図である。
【図７】 従来の駆動回路を用いたＨブリッジ回路の構成例を表わす電気回路図である。
【図８】 図７に示したＨブリッジ回路において生じる貫通電流の問題を説明する説明図である。
【図９】 制御回路と駆動回路とでグランド電位に差が生じるシステムの一例を説明する説明図である。
【符号の説明】
１０…Ｈブリッジ回路 １０AH，１０BH，１０AL，１０BL…駆動回路
２０…制御回路 ＴAH，ＴBH…ハイサイドスイッチ
ＴAL，ＴBL…ローサイドスイッチ
Ｔ１…ＮＰＮトランジスタ（第１トランジスタ）
Ｔ２…ＮＰＮトランジスタ（第２トランジスタ）
Ｔ３…ＰＮＰトランジスタ（第３トランジスタ）
Ｔ４…ＮＰＮトランジスタ（第４トランジスタ）
Ｒ１…抵抗器（第１抵抗） Ｒ２…抵抗器（第２抵抗）
Ｒ３…抵抗器（第３抵抗） Ｒ４…抵抗器（第４抵抗）
Ｒ５…抵抗器（第５抵抗） Ｒ６…抵抗器（第６抵抗）
Ｒ７…抵抗器（第７抵抗） Ｒ８…抵抗器（第８抵抗）
Claims (5)
- 電気負荷への通電経路の正極側にドレインが接続され、該経路の負極側にソースが接続されたｎチャネルＭＯＳＦＥＴを、外部の制御回路に設けられたスイッチング素子にて接地又は開放される入力端の状態に応じてオン・オフさせるｎチャネルＭＯＳＦＥＴの駆動回路であって、
前記ＦＥＴのゲートにコレクタが接続され、エミッタが直流電源の負極側に接地されたＮＰＮ型の第１トランジスタと、
該第１トランジスタのコレクタと前記直流電源の正極側との間に設けられ、前記第１トランジスタのオフ時に前記ＦＥＴのゲート電位を上昇させて前記ＦＥＴをオンさせる第１抵抗と、
前記第１トランジスタのベース・エミッタ間に設けられた第２抵抗と、
前記第１トランジスタのベースに接続された第３抵抗と、
コレクタが前記直流電源の正極側に接続され、エミッタが前記第３抵抗を介して前記第１トランジスタのベースに接続され、ベースが前記入力端として前記制御回路のスイッチング素子に接続されるＮＰＮ型の第２トランジスタと、
該第２トランジスタのベース・コレクタ間に接続された第４抵抗と、
を備えたことを特徴とするｎチャネルＭＯＳＦＥＴの駆動回路。 - 直流電源の正負の電源供給ライン間に直列に接続されたＭＯＳＦＥＴからなる一対のスイッチング素子と、
該一対のスイッチング素子の各々に設けられ、前記電源供給ラインから電源供給を受けて、各スイッチング素子を導通・遮断させる駆動回路と、
該駆動回路とは別体で構成され、前記各駆動回路の入力端を各々接地又は開放することにより、前記駆動回路を介して前記一対のスイッチング素子の一方を選択的にオンさせ、前記各スイッチング素子の接続点に接続された電気負荷に流れる電流方向を、該接続点から電気負荷への第１方向とその逆の第２方向とのいずれかに切り換える制御回路と、
を備えた電流方向切換回路において、
前記一対のスイッチング素子の内、前記接続点と前記電源供給ラインの負極側との間にローサイドスイッチとして配置されるスイッチング素子を、ドレインが前記接続点に接続され、ソースが前記電源供給ラインの負極側に接続されたｎチャネルＭＯＳＦＥＴにて構成し、更に、該ｎチャネルＭＯＳＦＥＴの駆動回路を、
前記ＦＥＴのゲートにコレクタが接続され、エミッタが前記電源供給ラインの負極側に接地されたＮＰＮ型の第１トランジスタと、
該第１トランジスタのコレクタと前記電源供給ラインの正極側との間に設けられ、前記第１トランジスタのオフ時に前記ＦＥＴのゲート電位を上昇させて前記ＦＥＴをオンさせる第１抵抗と、
前記第１トランジスタのベース・エミッタ間に設けられた第２抵抗と、
前記第１トランジスタのベースに接続された第３抵抗と、
コレクタが前記電源供給ラインの正極側に接続され、エミッタが前記第３抵抗を介して前記第１トランジスタのベースに接続され、ベースが前記入力端として前記制御回路に接続されるＮＰＮ型の第２トランジスタと、
該第２トランジスタのベース・コレクタ間に接続された第４抵抗と、
から構成してなることを特徴とするｎチャネルＭＯＳＦＥＴの駆動回路。 - 前記一対のスイッチング素子の内、前記接続点と前記電源供給ラインの正極側との間にハイサイドスイッチとして配置されるスイッチング素子を、ソースが前記電源供給ラインの正極側に接続され、ドレインが前記接続点に接続されたｐチャネルＭＯＳＦＥＴにて構成し、更に、該ｐチャネルＭＯＳＦＥＴの駆動回路を、
該ＦＥＴのゲートにコレクタが接続され、エミッタが前記電源供給ラインの正極側に接続されたＰＮＰ型の第３トランジスタと、
該第３トランジスタのコレクタと前記電源供給ラインの負極側との間に設けられ、前記第３トランジスタのオフ時に前記ＦＥＴのゲート電位を低下させて前記ＦＥＴをオンさせる第５抵抗と、
前記第３トランジスタのベース・エミッタ間に設けられた第６抵抗と、
前記第３トランジスタのベースに接続された第７抵抗と、
コレクタが前記第７抵抗を介して前記第３トランジスタのベースに接続され、エミッタが前記電源供給ラインの負極側に接続され、ベースが前記入力端として前記制御回路に接続されるＮＰＮ型の第４トランジスタと、
該第４トランジスタのベースと前記電源供給ラインの正極側との間に接続された第８抵抗と、
から構成してなることを特徴とする請求項２に記載の電流方向切換回路。 - 前記一対のスイッチング素子の内、前記接続点と前記電源供給ラインの正極側との間にハイサイドスイッチとして配置されるスイッチング素子を、ドレインが前記電源供給ラインの正極側に接続され、ソースが前記接続点に接続されたｎチャネルＭＯＳＦＥＴにて構成し、更に、該ｎチャネルＭＯＳＦＥＴの駆動回路を、
前記直流電源よりも高い電源電圧を生成する昇圧回路と、
前記ＦＥＴのゲートにコレクタが接続され、エミッタが前記電源供給ラインの負極側に接地されたＮＰＮ型の第１トランジスタと、
該第１トランジスタのコレクタと前記昇圧回路の電源電圧出力ラインとの間に設けられ、前記第１トランジスタのオフ時に前記ＦＥＴのゲート電位を前記電源供給ラインの正極側よりも高い電位に上昇させて前記ＦＥＴをオンさせる第１抵抗と、
前記第１トランジスタのベース・エミッタ間に設けられた第２抵抗と、
前記第１トランジスタのベースに接続された第３抵抗と、
コレクタが前記電源供給ラインの正極側に接続され、エミッタが前記第３抵抗を介して前記第１トランジスタのベースに接続され、ベースが前記入力端として前記制御回路に接続されるＮＰＮ型の第２トランジスタと、
該第２トランジスタのベース・コレクタ間に接続された第４抵抗と、
から構成してなることを特徴とする請求項２に記載の電流方向切換回路。 - 電流方向切換回路は、前記一対のスイッチング素子を電気負荷の両端に夫々設けたＨブリッジ回路であることを特徴とする請求項２〜請求項４いずれか記載の電流方向切換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17375996A JP3642113B2 (ja) | 1996-07-03 | 1996-07-03 | ｎチャネルＭＯＳＦＥＴの駆動回路及び電流方向切換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17375996A JP3642113B2 (ja) | 1996-07-03 | 1996-07-03 | ｎチャネルＭＯＳＦＥＴの駆動回路及び電流方向切換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1022803A JPH1022803A (ja) | 1998-01-23 |
| JP3642113B2 true JP3642113B2 (ja) | 2005-04-27 |
Family
ID=15966622
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17375996A Expired - Fee Related JP3642113B2 (ja) | 1996-07-03 | 1996-07-03 | ｎチャネルＭＯＳＦＥＴの駆動回路及び電流方向切換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3642113B2 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001060834A (ja) * | 1999-06-18 | 2001-03-06 | Matsushita Electric Ind Co Ltd | 発音器音量調整装置 |
| DE19949389C1 (de) * | 1999-10-13 | 2001-02-01 | Gruendl & Hoffmann | Ansteuerschaltung |
| JP2002246886A (ja) * | 2001-02-13 | 2002-08-30 | Auto Network Gijutsu Kenkyusho:Kk | 半導体回路部品 |
| JP2004072424A (ja) * | 2002-08-06 | 2004-03-04 | Denso Corp | Ｍｏｓゲートトランジスタのゲート駆動回路 |
| JP2005159542A (ja) * | 2003-11-21 | 2005-06-16 | Matsushita Electric Ind Co Ltd | ブリッジ型駆動回路 |
| JP2008219664A (ja) | 2007-03-06 | 2008-09-18 | Toshiba Corp | スイッチング回路 |
| JP5064905B2 (ja) * | 2007-06-26 | 2012-10-31 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP6894957B2 (ja) * | 2015-10-07 | 2021-06-30 | ローム株式会社 | 誤出力防止回路 |
| CN108696110B (zh) * | 2018-07-10 | 2024-02-27 | 魏德米勒电联接（上海）有限公司 | 一种低功耗滞环驱动装置及驱动方法 |
| JP7310591B2 (ja) | 2019-12-19 | 2023-07-19 | 株式会社オートネットワーク技術研究所 | 駆動装置 |
| JP7347341B2 (ja) * | 2020-06-11 | 2023-09-20 | 株式会社デンソー | 回転機制御装置 |
| CN116260223A (zh) * | 2021-11-10 | 2023-06-13 | 深圳达人高科电子有限公司 | 具有隔离功能的能量存储电路 |
-
1996
- 1996-07-03 JP JP17375996A patent/JP3642113B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1022803A (ja) | 1998-01-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3387631B2 (ja) | 逆接続されたバッテリーに対する保護回路 | |
| JP2642913B2 (ja) | 電子的スイッチのスイッチング用のレベルシフタを有する制御回路 | |
| JP3642113B2 (ja) | ｎチャネルＭＯＳＦＥＴの駆動回路及び電流方向切換回路 | |
| JP2001160748A (ja) | 電気負荷駆動回路 | |
| EP0135504A4 (en) | SUBSTRATE POLARIZATION CONTROL METHOD AND CIRCUIT. | |
| JP2006314154A (ja) | 電力変換器 | |
| JPH0213115A (ja) | 電力用電界効果トランジスタ駆動回路 | |
| JPH07105448B2 (ja) | Ｍｏｓ型集積回路 | |
| JP2642912B2 (ja) | 電子的スイッチのスイッチング用レベルシフタを有する集積形制御回路 | |
| JP7026016B2 (ja) | 半導体装置および電子制御装置 | |
| US7288856B2 (en) | Reverse battery protection circuit for power switch | |
| JPH10233632A (ja) | 高圧側ｍｏｓｆｅｔゲート保護シャント回路 | |
| JPH07502876A (ja) | Ｍｏｓｆｅｔパワートランジスタの保護回路装置 | |
| JP3537061B2 (ja) | 半導体装置 | |
| US6633470B2 (en) | Overvoltage protection circuit for bidirectional transmission gate | |
| US6897706B2 (en) | Method for driving a high side P-CHANNEL MOSFET | |
| JP4228960B2 (ja) | 負荷駆動装置及び負荷駆動装置の高電圧印加試験方法 | |
| GB2305793A (en) | A tri-state driver and circuit | |
| JP3258050B2 (ja) | 誘導性負荷用ｍｏｓｆｅｔを備えた回路装置 | |
| WO2019001925A1 (en) | HIGH SIDE ATTACK CIRCUIT | |
| JP2001177387A (ja) | 負荷駆動装置 | |
| JP3282378B2 (ja) | パワー素子駆動保護回路及びｍｏｓｆｅｔ駆動保護回路 | |
| JP5226474B2 (ja) | 半導体出力回路 | |
| JP4149778B2 (ja) | 車両用電力制御装置 | |
| US6509764B2 (en) | Low component circuit for reducing power dissipation capacitance |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040909 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050105 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050118 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080204 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110204 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120204 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130204 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |