JPH11195971A - パワーデバイスの駆動回路 - Google Patents

Abstract

(57)【要約】 【課題】半導体電力変換器を構成する電流センス端子付
のパワーデバイスの駆動回路を提供する。 【解決手段】前記パワーデバイスとしてのＩＧＢＴ１の
駆動回路２０として、ＭＯＳＦＥＴ１１，１２，２１，
２２と、電流検出回路２３と、制御回路２４で構成し、
ＩＧＢＴ１のオン期間中に定格電流以上の過大な電流が
流れて検出抵抗２の両端電圧が所定の値（Ｖ_R ）を超え
たときに、その偏差を増幅する電流検出回路２３が動作
をしてＭＯＳＦＥＴ１２のゲートを駆動し、その結果Ｉ
ＧＢＴ１のゲート電圧を、駆動回路電源（Ｖ_DD）の電圧
値からＭＯＳＦＥＴ１１とＭＯＳＦＥＴ１２とで分圧さ
れた値に減少させることにより、ＩＧＢＴ１のコレクタ
電流を抑制する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、半導体電力変換
器の主回路を構成する電流センス端子付のパワーデバイ
スの駆動回路に関する。

【０００２】

【従来の技術】半導体電力変換器（以下、単に電力変換
器と称する）においては、近年、１組または複数組の前
記パワーデバイスとその駆動回路を１個のモジュールに
内蔵し、このモジュールに該パワーデバイスそれぞれの
過電流保護機能などを装備した、所謂、インテリジェン
ト・パワー・モジュール（以下、単にＩＰＭと称する）
が採用されている。

【０００３】図４は、１組の前記パワーデバイスとその
駆動回路からなるこの種の電力変換器の従来例を示す回
路構成図である。図４において、１は電流センス端子付
のパワーデバイスとしてのＩＧＢＴ、２はＩＧＢＴ１の
電流センス端子から流れる電流を検出する検出抵抗、３
はＩＧＢＴ１のオンに伴って、図示の主回路電源
（Ｖ_M ）から給電される負荷、１０は入力される駆動信
号に基づいてＩＧＢＴ１をオン・オフさせる駆動回路で
ある。

【０００４】この駆動回路１０は図示の駆動回路電源
（Ｖ_DD）とＩＧＢＴ１のエミッタ端子との間に直列に接
続されるＰチャネルのＭＯＳＦＥＴ１１及びＮチャネル
のＭＯＳＦＥＴ１２と、ＩＧＢＴ１のゲート端子とエミ
ッタ端子との間に接続されるＮチャネルのＭＯＳＦＥＴ
１３と、検出抵抗２の両端電圧が所定の値（Ｖ_R ）を超
えたときにその偏差を増幅し、前記駆動信号がＩＧＢＴ
１をオンさせる状態のときのみ、該増幅した出力がエネ
ーブル（動作状態）となる電流検出回路１４と、該駆動
信号に基づいてＭＯＳＦＥＴ１１，１２をオン・オフさ
せるプリドライバ１６，１７からなる制御回路１５とを
備えている。

【０００５】図４に示した電力変換器においては、ＩＧ
ＢＴ１にはコレクタ電流（数Ａ〜数１００Ａ）に比例し
た微少電流（数ミリＡ以下）を出力する電流センス端子
を備えており、通常の動作状態では、駆動回路１０に入
力される駆動信号のＨｉｇｈ／Ｌｏｗに対応してＩＧＢ
Ｔ１がオン／オフする。また、ＩＧＢＴ１がオン期間中
に、何らかの要因でＩＧＢＴ１のコレクタ電流がその定
格電流を大きく超えた状態では、検出抵抗２の両端電圧
が所定の値（Ｖ _R ）を超えることにより電流検出回路１
４が動作をしてＭＯＳＦＥＴ１３を駆動し、その結果、
ＩＧＢＴ１のゲート・エミッタ間電圧（Ｖ_GE）が前記駆
動回路電源Ｖ_DDの値から減少し、電流検出回路１４が内
蔵する増幅器のゲインと、ＭＯＳＦＥＴ１１，１３それ
ぞれのオン抵抗の分圧比値と、ＩＧＢＴ１の電流センス
部のトランスコンダクタンスと、検出抵抗２の抵抗値と
の積で表される伝達特性に基づいた値に収束し、前記要
因が除去されない限り、この減少したＶ_GEでＩＧＢＴ１
が駆動されてコレクタ電流を抑制し、定格電流を大きく
超えた過電流からＩＧＢＴ１が保護される。

【０００６】

【発明が解決しようとする課題】図４に示した従来の電
力変換器によると、前記駆動回路１０を半導体集積回路
で実現する場合、ＩＧＢＴ１がオン期間中に、検出抵抗
２の両端電圧が所定の値（Ｖ_R ）を超えたことを電流検
出回路１４が検知してその偏差増幅出力でＭＯＳＦＥＴ
１３を駆動して、ＩＧＢＴ１のゲート・エミッタ間電圧
（Ｖ_GE）を速やかに減少させ、ＩＧＢＴ１のコレクタ電
流を速やかに抑制するためには、ＩＧＢＴ１のゲート容
量に蓄積された電荷を高速に引き抜くことができる電流
定格を有するＭＯＳＦＥＴ１３が必要であり、その結
果、ＭＯＳＦＥＴ１３のチップサイズはＭＯＦＥＴ１２
と同等程度の大きさとなり、この駆動回路１０を内蔵し
た半導体集積回路全体のチップサイズが大きくなり、歩
留りの低下とチップコストの上昇を招いていた。

【０００７】この発明の目的は、上記問題点を解決する
バワーデバイスの駆動回路を提供することにある。

【０００８】

【課題を解決するための手段】この発明は、半導体電力
変換器の主回路を構成する電流センス端子付のパワーデ
バイスの駆動回路であって、該駆動回路には第１トラン
ジスタと第２トランジスタと第３トランジスタと第４ト
ランジスタと電流検出回路と制御回路とを備え、前記駆
動回路の電源の一端と前記パワーデバイスのソース端子
又はエミッタ端子との間に、第１トランジスタと第２ト
ランジスタとを直列に接続すると共に、第３トランジス
タと第４トランジスタとを直列に接続し、第１トランジ
スタと第２トランジスタの接続点と、前記パワーデバイ
スのゲート端子とを接続し、前記電流検出回路は前記パ
ワーデバイスの電流センス端子とソース端子又はエミッ
タ端子との間に接続される検出抵抗の両端電圧が所定の
値を超えたときにその偏差を増幅し、この増幅値を該パ
ワーデバイスがオン状態のときのみ出力し、第３トラン
ジスタと第４トランジスタの接続点と、前記電流検出回
路の出力と、第２トランジスタのゲート端子又はベース
端子とを接続し、前記制御回路は入力される駆動信号に
基づいて第１トランジスタと第３トランジスタとを交互
にオン・オフさせ、第１トランジスタをオンさせた時か
ら所定の期間のみ第４トランジスタをオンさせて第２ト
ランジスタをオフさせた後、前記パワーデバイスがオン
期間中は前記電流検出回路の出力により第２トランジス
タを駆動するものとする。

【０００９】この発明によれば、前記パワーデバイスの
ゲートを直接駆動する第１トランジスタと第２トランジ
スタとによって、定格電流範囲内での該パワーデバイス
の通常のオン・オフ駆動ができるだけでなく、何らかの
要因で定格電流を大きく超えた電流が流れた場合に、該
パワーデバイスのゲート電圧を減少させて、この過大電
流を抑制するために、別途第２トランジスタと同程度の
大きさのトランジスタを備えることなく、前記電流検出
回路が所定の値以上の過電流を検出して、その偏差を増
幅した出力で第２トランジスタのゲート端子又はベース
端子を直接駆動することにより、前記駆動回路の電源電
圧を第１トランジスタと第２トランジスタで分圧した値
が速やかに該パワーデバイスのゲートに印加されるよう
にして、該パワーデバイスのコレクタ電流又はドレイン
電流を制限し保護する。また、この駆動回路を半導体集
積回路に内蔵する際、該パワーデバイスのゲート電圧を
減少させるための特別なトランジスタが不要になり、通
常のゲート駆動出力段でこのゲート電圧を減少させる機
能が実現できるため、チップサイズの増大を免れ、歩留
り低下とチップコストの増大を回避できる。

【００１０】

【発明の実施の形態】図１は、１組の電流センス端子付
のパワーデバイスとその駆動回路からなるこの発明の第
１の実施例を示す電力変換器の回路構成図であり、図４
に示した従来例回路と同一機能を有するものには同一符
号を付している。すなわち図１に示す電力変換器におい
てはＩＧＢＴ１と、検出抵抗２と、負荷３と、入力され
る駆動信号に基づいてＩＧＢＴ１をオン・オフさせる駆
動回路２０とを備えている。

【００１１】この駆動回路２０は第１トランジスタとし
てのＰチャネルのＭＯＳＦＥＴ１１と、第２トランジス
タとしてのＮチャネルのＭＯＳＦＥＴ１２と、第３トラ
ンジスタとしてのＰチャネルのＭＯＳＦＥＴ２１と、第
４トランジスタとしてのＮチャネルのＭＯＳＦＥＴ２２
と、検出抵抗２の両端電圧が所定の値（Ｖ_R ）を超えた
ときにその偏差を増幅し、この増幅値を前記駆動信号が
ＩＧＢＴ１をオンさせる状態のときのみ、その増幅した
出力がエネーブル（動作状態）となる電流検出回路２３
と、プリドライバ１６，プリドライバ２５，前記駆動信
号がＬｏｗからＨｉｇｈになったときに所定の時間ＭＯ
ＳＦＥＴ２２をオンさせるワンショット回路２６からな
る制御回路２４とから構成されている。

【００１２】図１に示した駆動回路２０の動作を、図２
に示す動作波形図を参照しつつ、以下に説明する。図２
（Ａ）はＩＧＢＴ１がオン期間中に検出抵抗２の両端電
圧（図２Ａ（ヘ）参照）が電流検出回路２３の比較電圧
（Ｖ_R ）を超えない状態、すなわち定格電流範囲内でＩ
ＧＢＴ１がオンしている状態の動作波形図である。

【００１３】図２（Ａ）において、先ず、駆動信号（図
２Ａ（イ）参照）がＬｏｗからＨｉｇｈに変化すると、
プリドライバ１６の出力（図２Ａ（ロ）参照）は図示の
如く変化し、ＭＯＳＦＥＴ１１はオン状態となる。この
ＬｏｗからＨｉｇｈに変化したことにより、ワンショッ
ト回路２６も動作して、この動作期間（図２Ａ（ハ）参
照）だけＭＯＳＦＥＴ２２がオン状態となり、その結果
ＭＯＳＦＥＴ１２のゲート電圧が急速に０ボルトまで低
下し（図２Ａ（ニ）参照）、ＭＯＳＦＥＴ１２がオフす
ることで、ＩＧＢＴ１のゲート電圧（図２Ａ（ホ）参
照）が上昇して、ＩＧＢＴ１がターンオンをする。この
とき、ワンショット回路２６の動作時間はＭＯＳＦＥＴ
１２のゲート電圧が０ボルトになるまでの必要最小限の
時間に設定すればよい。さらに、ＩＧＢＴ１がオン期間
中に検出抵抗２の両端電圧（図２Ａ（ヘ）参照）が電流
検出回路２３の比較電圧（Ｖ_R ）を超えないので、図１
に示した電流検出回路２３の接点が前記駆動信号に基づ
いて閉路していても、その出力がゼロボルトのままなの
で、ＭＯＳＦＥＴ１２をオンさせることはない。

【００１４】次に、駆動信号（図２Ａ（イ）参照）がＨ
ｉｇｈからＬｏｗに変化すると、プリドライバ１６の出
力（図２Ａ（ロ）参照）は図示の如く変化し、ＭＯＳＦ
ＥＴ１１はオフ状態となり、プリドライバ２５の出力に
よりＭＯＳＦＥＴ２１がオン状態となり、その結果ＭＯ
ＳＦＥＴ１２のゲート電圧（図２Ａ（ニ）参照）が上昇
して、ＭＯＳＦＥＴ１２がオン状態となり、ＩＧＢＴ１
のゲート電圧（図２Ａ（ホ）参照）が０ボルトまで下降
して、ＩＧＢＴ１がターンオフをする。

【００１５】図２（Ｂ）はＩＧＢＴ１がオン期間中に検
出抵抗２の両端電圧（図２Ｂ（ヘ）参照）が電流検出回
路２３の比較電圧（Ｖ_R ）を超えた状態、すなわち、何
らかの要因でＩＧＢＴ１のコレクタ電流がその定格電流
を超えた状態の動作波形図である。図２（Ｂ）におい
て、駆動信号（図２Ｂ（イ）参照）がＬｏｗからＨｉｇ
ｈに変化して、上述と同様の動作でＩＧＢＴ１のゲート
電圧（図２Ｂ（ホ）参照）が上昇して、ＩＧＢＴ１がタ
ーンオンすると、検出抵抗２の両端電圧（図２Ｂ（ヘ）
参照）も増大し、この電圧が電流検出回路２３の比較電
圧（Ｖ_R ）を超えると、このときＭＯＳＦＥＴ２１，２
２は共にオフ状態で、且つ電流検出回路２３の前記接点
も閉路状態にあるので、検出抵抗２の両端電圧と比較電
圧（Ｖ_R ）との偏差を増幅した出力が電流検出回路２３
から出力され、この出力値によりＭＯＳＦＥＴ１２を駆
動することになり（図２Ｂ（ニ）参照）、その結果、前
記駆動回路電源Ｖ_DDの値から減少し、電流検出回路２３
が内蔵する増幅器のゲインと、ＭＯＳＦＥＴ１１，１２
それぞれのオン抵抗による分圧比と、ＩＧＢＴ１の電流
センス部のトランスコンダクタンスと、検出抵抗２の抵
抗値との積に基づいた値で収束し、前記要因が除去され
ない限り、ＩＧＢＴ１はこの減少したゲート電圧（図２
Ｂ（ホ）参照）で駆動されてＩＧＢＴ１のコレクタ電流
が抑制され、定格を大きく超えた過電流から保護され
る。

【００１６】上述のＩＧＢＴ１のコレクタ電流が抑制さ
れた状態で、駆動信号（図２Ｂ（イ）参照）がＨｉｇｈ
からＬｏｗに変化すると、プリドライバ１６の出力（図
２Ｂ（ロ）参照）は図示の如く変化し、ＭＯＳＦＥＴ１
１はオフ状態となり、プリドライバ２５の出力によりＭ
ＯＳＦＥＴ２１がオン状態となり、一方電流検出回路２
３は駆動信号（図２Ｂ（イ）参照）のＬｏｗが入力され
て不動作状態なので、その結果、ＭＯＳＦＥＴ１２のゲ
ート電圧（図２Ｂ（ニ）参照）が駆動回路電源の電圧
（Ｖ_DD）まで上昇して、ＭＯＳＦＥＴ１２がオン状態と
なり、ＩＧＢＴ１のゲート電圧（図２Ｂ（ホ）参照）が
０ボルトまで下降して、ＩＧＢＴ１がターンオフをす
る。

【００１７】図３は、１組の電流センス端子付のパワー
デバイスとその駆動回路からなるこの発明の第２の実施
例を示す電力変換器の回路構成図であり、図１に示した
第１の実施例回路と同一機能を有するものには同一符号
を付している。すなわち図３に示す電力変換器において
はＩＧＢＴ１と、検出抵抗２と、負荷３と、入力される
駆動信号に基づいてＩＧＢＴ１をオン・オフさせる駆動
回路３０とを備え、この駆動回路３０はＭＯＳＦＥＴ１
１と、ＭＯＳＦＥＴ１２と、ＭＯＳＦＥＴ２１と、ＭＯ
ＳＦＥＴ２２と、電流検出回路２３と、制御回路２４
と、比較器３１と、ディレー回路３２と、アラーム回路
３３と、アンド回路３４とから構成されている。

【００１８】この種の電力変換器において、ＩＧＢＴ１
のオン期間中に、何らかの要因でＩＧＢＴ１のコレクタ
電流がその定格電流を超えても、例えば１〜２マイクロ
秒程度でその要因が消滅することがあり、この場合に
は、先述の如く電流検出回路２３などによりＩＧＢＴ１
のコレクタ電流を抑制すれば、ＩＧＢＴ１の破損が防止
できる。しかしながら、負荷３が短絡状態に陥ったとき
には前記コレクタ電流がＩＧＢＴ１の短絡耐量以上流れ
ることが予想されるので、この電力変換器の動作を停止
させる、すなわちＩＧＢＴ１のコレクタ電流を抑制状態
から零にして、ＩＧＢＴ１の破損を防止する必要があ
る。図３に示した駆動回路３０における比較器３１，デ
ィレー回路３２，アラーム回路３３，アンド回路３４は
上述の目的を達成するために備えられている。

【００１９】すなわち、比較器３１は検出抵抗２の両端
電圧が前記Ｖ_R に達したときに動作をし、この動作の継
続時間をディレー回路３２が監視をし、該継続時間が所
定の値（例えば、数マイクロ秒以上）を超えるとディレ
ー回路３２が動作をし、この出力をアラーム回路３３に
入力し、アラーム回路３３では、一旦ディレー回路３２
が動作をすると、１〜数ミリ秒程度これを保持した過電
流信号として、外部へ出力すると共に、この過電流信号
と前記駆動信号の論理積をアンド回路３３で演算するこ
とにより、このアンド回路では該駆動信号がＨｉｇｈで
過電流信号が発生しているときには出力をＬｏｗにする
ことにより、ＩＧＢＴ１がターンオフ動作をして、ＩＧ
ＢＴ１のコレクタ電流を零にする。

【００２０】上述の如く、過電流時にＩＧＢＴ１のゲー
ト電圧を減少させてコレクタ電流を制限して保護する機
能を内蔵したパワーデバイスの駆動回路を半導体集積回
路に内蔵する場合、従来はゲート駆動出力用トランジス
タの他にそのゲート電圧を直接クランプするための大面
積のトランジスタを必要としていたが、この駆動回路で
は余分な大面積のトランジスタが不要になり、チップサ
イズの増大を回避できる。

【００２１】

【発明の効果】この発明によれば、前記パワーデバイス
のゲートを直接駆動する第１トランジスタと第２トラン
ジスタとによって、定格電流範囲内での該パワーデバイ
スの通常のオン・オフ駆動ができるだけでなく、何らか
の要因で定格電流を大きく超えた電流が流れた場合に、
該パワーデバイスのゲート電圧を減少させて、該パワー
デバイスのコレクタ電流又はドレイン電流を制限し損傷
を防止する。

【００２２】また、この駆動回路を半導体集積回路に内
蔵する際、該パワーデバイスのゲート電圧を減少させる
ための特別なトランジスタが不要になり、通常のゲート
駆動出力段でこのゲート電圧を減少させる機能が実現で
きるため、チップサイズの増大を免れ、歩留り低下とチ
ップコストの増大を回避でき、特に、電流センス端子付
のパワーデバイスとその駆動回路とを一体化したＩＰＭ
に対して好適である。

【図面の簡単な説明】

【図１】この発明の第１の実施例を示す電力変換器の回
路構成図

【図２】図１の動作波形図

【図３】この発明の第２の実施例を示す電力変換器の回
路構成図

【図４】従来例を示す電力変換器の回路構成図

【符号の説明】 １…ＩＧＢＴ、２…検出抵抗、３…負荷、１０…駆動回
路、１１〜１３…ＭＯＳＦＥＴ、１４…電流検出回路、
１５…制御回路、１６，１７…プリドライバ、２０…駆
動回路、２１，２２…ＭＯＳＦＥＴ、２３…電流検出回
路、２４…制御回路、２５…プリドライバ、２６…ワン
ショット回路、３０…駆動回路、３１…比較器、３２…
ディレー回路、３３…アラーム回路、３４…アンド回
路。

Claims (1)

【特許請求の範囲】
1. 【請求項１】半導体電力変換器の主回路を構成する電流
   センス端子付のパワーデバイスの駆動回路であって、 該駆動回路には第１トランジスタと第２トランジスタと
   第３トランジスタと第４トランジスタと電流検出回路と
   制御回路とを備え、 前記駆動回路の電源の一端と前記パワーデバイスのソー
   ス端子又はエミッタ端子との間に、第１トランジスタと
   第２トランジスタとを直列に接続すると共に、第３トラ
   ンジスタと第４トランジスタとを直列に接続し、 第１トランジスタと第２トランジスタの接続点と、前記
   パワーデバイスのゲート端子とを接続し、 前記電流検出回路は前記パワーデバイスの電流センス端
   子とソース端子又はエミッタ端子との間に接続される検
   出抵抗の両端電圧が所定の値を超えたときにその偏差を
   増幅し、この増幅値を該パワーデバイスがオン状態のと
   きのみ出力し、 第３トランジスタと第４トランジスタの接続点と、前記
   電流検出回路の出力と、第２トランジスタのゲート端子
   又はベース端子とを接続し、 前記制御回路は入力される駆動信号に基づいて第１トラ
   ンジスタと第３トランジスタとを交互にオン・オフさ
   せ、第１トランジスタをオンさせた時から所定の期間の
   み第４トランジスタをオンさせて第２トランジスタをオ
   フさせた後、前記パワーデバイスがオン期間中は前記電
   流検出回路の出力により第２トランジスタを駆動するこ
   とを特徴とするパワーデバイスの駆動回路。