JPH0685496B2 - 静電誘導形自己消弧素子のゲート駆動回路 - Google Patents
静電誘導形自己消弧素子のゲート駆動回路Info
- Publication number
- JPH0685496B2 JPH0685496B2 JP60092870A JP9287085A JPH0685496B2 JP H0685496 B2 JPH0685496 B2 JP H0685496B2 JP 60092870 A JP60092870 A JP 60092870A JP 9287085 A JP9287085 A JP 9287085A JP H0685496 B2 JPH0685496 B2 JP H0685496B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- gate
- electrostatic induction
- induction type
- type self
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electronic Switches (AREA)
Description
【発明の詳細な説明】 〔発明の技術分野〕 本発明は静電誘導形自己消弧素子（以下、IGBTという）
のゲート駆動回路に係り、特に過電流からの保護に関す
る。
のゲート駆動回路に係り、特に過電流からの保護に関す
る。
IGBTは絶縁ゲートを有し、かつ、バイポーラモードで動
作するFET（電界効果トランジスタ）であり、サイリス
タと比較してスイッチング時間が短く、オン電圧が小さ
いという特徴を有している。従って、このバイポーラト
ランジスタやMOSFETでは不可能とされた大電力の高周波
制御が可能となり、装置の小形化および低コスト化が図
られる。
作するFET（電界効果トランジスタ）であり、サイリス
タと比較してスイッチング時間が短く、オン電圧が小さ
いという特徴を有している。従って、このバイポーラト
ランジスタやMOSFETでは不可能とされた大電力の高周波
制御が可能となり、装置の小形化および低コスト化が図
られる。
第６図はIGBTを使用した基本的なチョッパ回路である。
同図において、IGBT1（以下、単にIGBTという）および
負荷３の直列回路が直流電源２の両端に接続されてお
り、IGBTをオン、オフ制御することによって電源２から
負荷３に電力を供給する。
同図において、IGBT1（以下、単にIGBTという）および
負荷３の直列回路が直流電源２の両端に接続されてお
り、IGBTをオン、オフ制御することによって電源２から
負荷３に電力を供給する。
ここで、IGBTをオン、オフ制御するために、ゲート電源
４および５の直列回路と、NPNトランジスタ６およびPNP
トランジスタ７の直列回路とを並列接続すると共に、ゲ
ート電源４および５の相互接合点をIGBTのエミッタに、
トランジスタ６および７の相互接合点をIGBTのゲートに
それぞれ接続し、さらに、トランジスタ6,7のベース
が、駆動電圧の入力端子８に共通接続されている。
４および５の直列回路と、NPNトランジスタ６およびPNP
トランジスタ７の直列回路とを並列接続すると共に、ゲ
ート電源４および５の相互接合点をIGBTのエミッタに、
トランジスタ６および７の相互接合点をIGBTのゲートに
それぞれ接続し、さらに、トランジスタ6,7のベース
が、駆動電圧の入力端子８に共通接続されている。
そして、この駆動電圧の入力端子８に正の信号を加える
とトランジスタ６がオンしてゲート電源４から正の電圧
がIGBTのゲートに供給され、このIGBTがターンオフす
る。また、入力端子８に負の信号を加えるとトランジス
タ７がオンしてIGBTのゲートに負の電圧が供給され、こ
のIGBTがターンオフする。
とトランジスタ６がオンしてゲート電源４から正の電圧
がIGBTのゲートに供給され、このIGBTがターンオフす
る。また、入力端子８に負の信号を加えるとトランジス
タ７がオンしてIGBTのゲートに負の電圧が供給され、こ
のIGBTがターンオフする。
この場合、IGBTのオン電圧、すなわち、オン時のコレク
タ・エミッタ電圧VCEと、オン電流、すなわち、オン時
のコレクタ電流ICとは第７図（ａ）に示す関係にあり、
また、コレクタ・エミッタ電圧VCEと、許容最大コレク
タ電流ICMAXは第７図（ｂ）に示す関係にある。
タ・エミッタ電圧VCEと、オン電流、すなわち、オン時
のコレクタ電流ICとは第７図（ａ）に示す関係にあり、
また、コレクタ・エミッタ電圧VCEと、許容最大コレク
タ電流ICMAXは第７図（ｂ）に示す関係にある。
なお、第７図（ａ）から推定されるように、コレクタ電
流ICを零にするゲート電圧（スレショルド電圧）は一般
に５〜６［Ｖ］であるので、IGBTをターンオフするには
ゲート電圧は零電圧で十分である。
流ICを零にするゲート電圧（スレショルド電圧）は一般
に５〜６［Ｖ］であるので、IGBTをターンオフするには
ゲート電圧は零電圧で十分である。
しかるに、ゲート電源５を用いてゲートに負電圧を加え
る一つの理由は、IGBTをオフ状態に保っている時のノイ
ズ耐量を増加させることにあり、もう一つの理由は、タ
ーンオフ時間を短縮させることにある。IGBTのターンオ
フに際し、ゲート・エミッタ間のコンデンサ成分によ
り、電圧VGEは傾斜を持って立下がるが、このとき負電
圧に向かって立下げることによりターンオフ時間が短縮
される。
る一つの理由は、IGBTをオフ状態に保っている時のノイ
ズ耐量を増加させることにあり、もう一つの理由は、タ
ーンオフ時間を短縮させることにある。IGBTのターンオ
フに際し、ゲート・エミッタ間のコンデンサ成分によ
り、電圧VGEは傾斜を持って立下がるが、このとき負電
圧に向かって立下げることによりターンオフ時間が短縮
される。
また、第７図（ａ）から明らかなように、IGBTのゲート
電圧VGEを高くして駆動するほどオン電圧VCEは低くな
り、これによってIGBTの電力損失を小さく抑えることが
できる。
電圧VGEを高くして駆動するほどオン電圧VCEは低くな
り、これによってIGBTの電力損失を小さく抑えることが
できる。
ところで、第６図に示したチョッパ回路で負荷３の短絡
事故が発生した場合、IGBTのコレクタ・エミッタ間に、
直流電源２の電圧がそのまま印加されるため、第７図
（ｂ）に斜線で示した範囲の過電流が流れてこのIGBTを
破壊させることが多い。
事故が発生した場合、IGBTのコレクタ・エミッタ間に、
直流電源２の電圧がそのまま印加されるため、第７図
（ｂ）に斜線で示した範囲の過電流が流れてこのIGBTを
破壊させることが多い。
かかる負荷側の事故を考慮して過電流が流れないように
ゲート電圧VGEを低くして駆動すると逆に通常運転時に
おける電圧VCEが増加してIGBTの定常の電力損失が大き
くなるという問題があった。
ゲート電圧VGEを低くして駆動すると逆に通常運転時に
おける電圧VCEが増加してIGBTの定常の電力損失が大き
くなるという問題があった。
一方、IGBTはサイリスタと比較してスイッチング時間は
短いとは言え、立上がり時間、及び立下がり時間には限
界がある。
短いとは言え、立上がり時間、及び立下がり時間には限
界がある。
第８図はIGBTのスイッチング特性で、同図（ａ）に示す
ようにゲート電圧VGEを負から正に変化させると、コレ
クタ・エミッタ間電圧VCEは同図（ｂ）に示すようにTd
時間だけ遅れて下降し始め、tf時間にて10［Ｖ］以下に
降下する。高速のIGBTのTdは約0.5［μｓ］、tfは約１
［μｓ］である。因みに、サイリスタのTdはこれより大
きい。
ようにゲート電圧VGEを負から正に変化させると、コレ
クタ・エミッタ間電圧VCEは同図（ｂ）に示すようにTd
時間だけ遅れて下降し始め、tf時間にて10［Ｖ］以下に
降下する。高速のIGBTのTdは約0.5［μｓ］、tfは約１
［μｓ］である。因みに、サイリスタのTdはこれより大
きい。
このように、IGBTにあってはゲート電圧VGEに対して遅
れてオン動作することから、過電流が流れてコレクタ・
エミッタ電圧VCEが高くなっているのか、あるいは、ス
イッチングの過渡現象としてコレクタ・エミッタ電圧V
CEが高くなっているのかの区別が難しく、過電流を見過
ごしたことにより破壊に至るという問題もあった。
れてオン動作することから、過電流が流れてコレクタ・
エミッタ電圧VCEが高くなっているのか、あるいは、ス
イッチングの過渡現象としてコレクタ・エミッタ電圧V
CEが高くなっているのかの区別が難しく、過電流を見過
ごしたことにより破壊に至るという問題もあった。
本発明は上記の問題点を解決するためになされたもの
で、IGBTを用いた装置の正常動作時の電力損失を低く抑
さえ得、かつ、負荷の短絡等により過電流が流れるとき
にその電流値を低く抑さえて破壊防止を図り得るIGBTの
ゲート駆動回路の提供を目的とする。
で、IGBTを用いた装置の正常動作時の電力損失を低く抑
さえ得、かつ、負荷の短絡等により過電流が流れるとき
にその電流値を低く抑さえて破壊防止を図り得るIGBTの
ゲート駆動回路の提供を目的とする。
この目的を達成するために、第１の発明は、静電誘導形
自己消弧素子のオン動作時のコレクタ・エミッタ電圧が
所定値を超えたことを検出する第１の回路と、この第１
の回路によってコレクタ・エミッタ電圧が所定値を超え
たことが検出され、かつ、駆動信号に応じて前記静電誘
導形自己消弧素子のゲートにオン信号を加えてから所定
時間を経過したとき、前記オン信号の大きさを通常時の
半分程度に低下させる第２の回路とを備えたことを特徴
としている。
自己消弧素子のオン動作時のコレクタ・エミッタ電圧が
所定値を超えたことを検出する第１の回路と、この第１
の回路によってコレクタ・エミッタ電圧が所定値を超え
たことが検出され、かつ、駆動信号に応じて前記静電誘
導形自己消弧素子のゲートにオン信号を加えてから所定
時間を経過したとき、前記オン信号の大きさを通常時の
半分程度に低下させる第２の回路とを備えたことを特徴
としている。
また、上記目的を達成するために、第２の発明は、静電
誘導形自己消弧素子のオン動作時のコレクタ・エミッタ
電圧が所定値を超えたことを検出する第１の回路と、こ
の第１の回路によってコレクタ・エミッタ電圧が所定値
を超えたことが検出され、かつ、駆動信号に応じて前記
静電誘導形自己消弧素子のゲートにオン信号を加えてか
ら所定時間を経過したとき、前記ゲートに加えるオン信
号の大きさを通常時の半分程度に低下させる第２の回路
と、前記オン信号の低下が一定時間以上続いたとき、前
記駆動信号をオフする第３の回路とを備えたことを特徴
としている。
誘導形自己消弧素子のオン動作時のコレクタ・エミッタ
電圧が所定値を超えたことを検出する第１の回路と、こ
の第１の回路によってコレクタ・エミッタ電圧が所定値
を超えたことが検出され、かつ、駆動信号に応じて前記
静電誘導形自己消弧素子のゲートにオン信号を加えてか
ら所定時間を経過したとき、前記ゲートに加えるオン信
号の大きさを通常時の半分程度に低下させる第２の回路
と、前記オン信号の低下が一定時間以上続いたとき、前
記駆動信号をオフする第３の回路とを備えたことを特徴
としている。
第１図は本発明の第１実施例の構成を示す回路図で、第
６図と同一の符号を付したものはそれぞれ同一の要素を
示している。
６図と同一の符号を付したものはそれぞれ同一の要素を
示している。
この第１図において、IGBTおよび負荷３は直流電源２に
直列接続される一方、このIGBTをオン、オフ制御するた
めに、ゲート電源４および５の直列回路と、NPNトラン
ジスタ６およびPNPトランジスタ７の直列回路、すなわ
ち、相補接続トランジスタとが並列接続されている。
直列接続される一方、このIGBTをオン、オフ制御するた
めに、ゲート電源４および５の直列回路と、NPNトラン
ジスタ６およびPNPトランジスタ７の直列回路、すなわ
ち、相補接続トランジスタとが並列接続されている。
このうち、トランジスタ6,7のベースは入力端子８に共
通接続され、この入力端子８とゲート電源4,5の相互接
合点との間に、抵抗10、コンデンサ18、抵抗19および抵
抗20の直列回路と、抵抗12、ホトカプラの発光側13aお
よびトランジスタ14の直列回路とが接続されている。
通接続され、この入力端子８とゲート電源4,5の相互接
合点との間に、抵抗10、コンデンサ18、抵抗19および抵
抗20の直列回路と、抵抗12、ホトカプラの発光側13aお
よびトランジスタ14の直列回路とが接続されている。
また、トランジスタ6,7の相互接合点が抵抗11を介してI
GBTのゲートに接続されており、さらに、上述したトラ
ンジスタ14のベースはダイオード15を介してゲート電源
５の正極に接続されると共に、抵抗16を介してゲート電
源５の負極に接続される他、抵抗17を介してIGBTのコレ
クタにも接続されている。
GBTのゲートに接続されており、さらに、上述したトラ
ンジスタ14のベースはダイオード15を介してゲート電源
５の正極に接続されると共に、抵抗16を介してゲート電
源５の負極に接続される他、抵抗17を介してIGBTのコレ
クタにも接続されている。
また、このトランジスタ14のベースとゲート電源５の正
極との間にトランジスタ21が設けられ、このトランジス
タ21のベースが上記抵抗19,20の相互接合点に接続され
ている。
極との間にトランジスタ21が設けられ、このトランジス
タ21のベースが上記抵抗19,20の相互接合点に接続され
ている。
次に、ホトカプラの受光側13bは抵抗24を介して図示し
ない正電源に接続され、このホトカプラの受光側13bお
よび抵抗24の相互接合点に発生する電圧を論理レベルに
変換すると共に、遅れ要素を介して出力するラッチ回路
23が設けられている。また、ラッチ回路23の出力と制御
信号Vgとの論理積をとって、上述した抵抗10、コンデン
サ18の相互接合点に駆動信号Vsを印加するAND回路22が
設けられている。
ない正電源に接続され、このホトカプラの受光側13bお
よび抵抗24の相互接合点に発生する電圧を論理レベルに
変換すると共に、遅れ要素を介して出力するラッチ回路
23が設けられている。また、ラッチ回路23の出力と制御
信号Vgとの論理積をとって、上述した抵抗10、コンデン
サ18の相互接合点に駆動信号Vsを印加するAND回路22が
設けられている。
このAND回路22の内部には、電気的な絶縁を図るための
ホトカプラ（図示省略）を含み、このホトカプラに
「Ｈ」の信号が加えられたときに正の駆動信号Vsを出力
し、「Ｌ」の信号が加えられたときに負の駆動信号Vsを
出力するようになっている。
ホトカプラ（図示省略）を含み、このホトカプラに
「Ｈ」の信号が加えられたときに正の駆動信号Vsを出力
し、「Ｌ」の信号が加えられたときに負の駆動信号Vsを
出力するようになっている。
なお、第１図においては、トランジスタ14、ダイオード
15、抵抗16,17でなる回路が本発明の第１の回路に対応
し、抵抗10,12、コンデンサ18,抵抗19,20トランジスタ2
1が本発明の第２の回路に対応し、さらに、ホトカプラ
の発光側13a,受光側13b,ラッチ回路23、AND回路22を含
めたものが本発明の第３の回路に対応している。
15、抵抗16,17でなる回路が本発明の第１の回路に対応
し、抵抗10,12、コンデンサ18,抵抗19,20トランジスタ2
1が本発明の第２の回路に対応し、さらに、ホトカプラ
の発光側13a,受光側13b,ラッチ回路23、AND回路22を含
めたものが本発明の第３の回路に対応している。
上記の如く構成された本実施例の動作を第２図のタイム
チャートをも参照して以下に説明する。第２図（ａ）〜
（ｄ）はそれぞれIGBTのゲート電圧VGE、トランジスタ2
1のオン、オフ状態、IGBTのコレクタ・エミッタ電圧、
およびIGBTのコレクタ電流をそれぞれ示し、各図中、実
線は負荷３が正常時のもの、破線は負荷３が短絡若しく
は短絡に近い状態のものを示している。
チャートをも参照して以下に説明する。第２図（ａ）〜
（ｄ）はそれぞれIGBTのゲート電圧VGE、トランジスタ2
1のオン、オフ状態、IGBTのコレクタ・エミッタ電圧、
およびIGBTのコレクタ電流をそれぞれ示し、各図中、実
線は負荷３が正常時のもの、破線は負荷３が短絡若しく
は短絡に近い状態のものを示している。
先ず、負荷３が正常の状態であるとして、時刻t0におい
てAND回路22から出力される駆動信号Vsが負から正に変
化すると、微分回路を形成するコンデンサ18および抵抗
19によって決定される時間、すなわち、時刻t3までトラ
ンジスタ21にベース電流が供給されてこのトランジスタ
21はオンになる。トランジスタ21がオンになるとトラン
ジスタ14のベース・エミッタ間が短絡されるため、この
トランジスタ14はオフせしめられホトカプラの発光側に
電流は流れない。したがって、トランジスタ6,7のベー
スに共通接続された端子８の電圧V8が正になると共に、
これがトランジスタ６によって増幅された後、IGBTにゲ
ート電圧VGEが印加される。このとき、IGBTは前述した
ようにTd時間だけ遅れてオンすることから、時刻t1にて
オン動作を開始し、時刻t2にてオン動作を終了する。
てAND回路22から出力される駆動信号Vsが負から正に変
化すると、微分回路を形成するコンデンサ18および抵抗
19によって決定される時間、すなわち、時刻t3までトラ
ンジスタ21にベース電流が供給されてこのトランジスタ
21はオンになる。トランジスタ21がオンになるとトラン
ジスタ14のベース・エミッタ間が短絡されるため、この
トランジスタ14はオフせしめられホトカプラの発光側に
電流は流れない。したがって、トランジスタ6,7のベー
スに共通接続された端子８の電圧V8が正になると共に、
これがトランジスタ６によって増幅された後、IGBTにゲ
ート電圧VGEが印加される。このとき、IGBTは前述した
ようにTd時間だけ遅れてオンすることから、時刻t1にて
オン動作を開始し、時刻t2にてオン動作を終了する。
続いて、時刻t3においてトランジスタ21はオフするが、
トランジスタ14のベース・エミッタ間には、ダイオード
15および抵抗16を流れる電流によって逆バイアスが印加
されるため、IGBTのコレクタから抵抗17を通してこれ以
上の電流が流れない限りトランジスタ14がオン動作する
ことはない。
トランジスタ14のベース・エミッタ間には、ダイオード
15および抵抗16を流れる電流によって逆バイアスが印加
されるため、IGBTのコレクタから抵抗17を通してこれ以
上の電流が流れない限りトランジスタ14がオン動作する
ことはない。
この場合、抵抗17としては、IGBTのコレクタ・エミッタ
電圧VCEが直流電源２の約10％になったときトランジス
タ14をオンさせるものが選ばれている。
電圧VCEが直流電源２の約10％になったときトランジス
タ14をオンさせるものが選ばれている。
かくして、トランジスタ21がオフになったとしても、ト
ランジスタ14はオンしないので制御信号Vgが正である期
間、IGBTのゲート電圧VGEは正電圧に保持され、負荷電
流としてのコレクタ電流ICは図示したように流れる。こ
のとき、IGBTのコレクタ・エミッタ電圧VCEは１〜３
［Ｖ］程度であり、したがって、IGBTは低損失状態で運
転される。
ランジスタ14はオンしないので制御信号Vgが正である期
間、IGBTのゲート電圧VGEは正電圧に保持され、負荷電
流としてのコレクタ電流ICは図示したように流れる。こ
のとき、IGBTのコレクタ・エミッタ電圧VCEは１〜３
［Ｖ］程度であり、したがって、IGBTは低損失状態で運
転される。
次に、負荷３が短絡に近い状態であるとして、時刻t0に
おいて駆動信号VSが負から正に変化すると、時刻t1でIG
BTがオン動作を開始すると共に、コレクタ電流IC′が急
速に増大する。そして、IGBTに定格電流の３〜６倍のコ
レクタ電流IC′が流れると、コレクタ・エミッタ電圧V
CE′は低下せず、さらに、このコレクタ・エミッタ電圧
VCE′によって、抵抗16の抵抗値とゲート電源５の電圧
によって定まるバイアス電流以上の電流が抵抗17に流れ
続けると時刻t4においてトランジスタ14がオン動作す
る。このように、トランジスタ14がオンすることによ
り、駆動信号VSは抵抗10および抵抗12によって分圧さ
れ、IGBTのゲート電圧VGE′は半分程度に降下する。
おいて駆動信号VSが負から正に変化すると、時刻t1でIG
BTがオン動作を開始すると共に、コレクタ電流IC′が急
速に増大する。そして、IGBTに定格電流の３〜６倍のコ
レクタ電流IC′が流れると、コレクタ・エミッタ電圧V
CE′は低下せず、さらに、このコレクタ・エミッタ電圧
VCE′によって、抵抗16の抵抗値とゲート電源５の電圧
によって定まるバイアス電流以上の電流が抵抗17に流れ
続けると時刻t4においてトランジスタ14がオン動作す
る。このように、トランジスタ14がオンすることによ
り、駆動信号VSは抵抗10および抵抗12によって分圧さ
れ、IGBTのゲート電圧VGE′は半分程度に降下する。
また、ゲート電圧VGE′が低下するとIGBTは、第７図
（ａ）の特性図から明らかなように、コレクタ電流ICが
小さく、コレクタ・エミッタ電圧が増加する領域に移
り、しかも、この領域では定電流特性を示すことからIG
BTのコレクタ電流IC′は急速に減少する。
（ａ）の特性図から明らかなように、コレクタ電流ICが
小さく、コレクタ・エミッタ電圧が増加する領域に移
り、しかも、この領域では定電流特性を示すことからIG
BTのコレクタ電流IC′は急速に減少する。
一方、トランジスタ14がオンしたことによりホトカプラ
の発光側13aに電流が流れると共に、受光側13bがオン動
作してラッチ回路23の入力レベルを降下させる。ここ
で、ラッチ回路23は遅れ要素を持っているので、時刻t5
にてその出力が“L"レベルに変化する。したがって、AN
D回路22に“H"レベルの制御信号Vgが加えられていたと
しても、この時点で駆動信号VSは“L"レベルに変化す
る。この結果、IGBTのゲート電圧VGE′は負になって事
故電流が遮断されると共に、時刻t6にてコレクタ電流
IC′は完全に零になる。
の発光側13aに電流が流れると共に、受光側13bがオン動
作してラッチ回路23の入力レベルを降下させる。ここ
で、ラッチ回路23は遅れ要素を持っているので、時刻t5
にてその出力が“L"レベルに変化する。したがって、AN
D回路22に“H"レベルの制御信号Vgが加えられていたと
しても、この時点で駆動信号VSは“L"レベルに変化す
る。この結果、IGBTのゲート電圧VGE′は負になって事
故電流が遮断されると共に、時刻t6にてコレクタ電流
IC′は完全に零になる。
なお、ラッチ回路23が遅れ要素を備えている理由は、誤
動作防止を図ることはもちろんのこと、第２図中の時刻
t4において先ず事故電流を減少させ、続いて時刻t5にて
コレクタ電流を零にするという２段階のしゃ断動作にて
しゃ断時のサージ電圧を減少させることにある。ここ
で、時刻t0と時刻t3との間隔を２〜３［μｓ］に、時刻
t3と時刻t5との間隔を５〜10［μｓ］に設定したとき、
極めて有効であった。
動作防止を図ることはもちろんのこと、第２図中の時刻
t4において先ず事故電流を減少させ、続いて時刻t5にて
コレクタ電流を零にするという２段階のしゃ断動作にて
しゃ断時のサージ電圧を減少させることにある。ここ
で、時刻t0と時刻t3との間隔を２〜３［μｓ］に、時刻
t3と時刻t5との間隔を５〜10［μｓ］に設定したとき、
極めて有効であった。
また、ホトカプラの発光側13a,受光側13bを用いてラッ
チ回路23の入力とすることにより、ラッチ回路23を高電
圧から絶縁することができる。
チ回路23の入力とすることにより、ラッチ回路23を高電
圧から絶縁することができる。
さら、この実施例では駆動信号VSを抵抗10および抵抗12
によって分圧して、時刻t4にてIGBTのゲート電圧VGE′
を通常時の半分程度に降下させているが、コレクタ電流
を２段階でしゃ断動作させ得るならば、抵抗10および抵
抗12の値を選択することによって、IGBTのゲート電圧V
GE′を通常時の半分以下にしてもよい。
によって分圧して、時刻t4にてIGBTのゲート電圧VGE′
を通常時の半分程度に降下させているが、コレクタ電流
を２段階でしゃ断動作させ得るならば、抵抗10および抵
抗12の値を選択することによって、IGBTのゲート電圧V
GE′を通常時の半分以下にしてもよい。
第３図は本発明の第２実施例の要部の構成を示す回路図
で、第１図と同一の符号を付したものはそれぞれ同一の
要素を示している。そして、コンデンサ18、抵抗19およ
び抵抗20に流れる電流、すなわち、時定数を持った充電
電流に比例した電流をダイオード15に流すべく、トラン
ジスタ21のエミッタを、抵抗30を介して、ゲート電源５
の負極に接続すると共に、このゲート電源５の正極に接
続された抵抗20の一端をゲート電源５の負極に接続替え
した点が第１図と異なっている。
で、第１図と同一の符号を付したものはそれぞれ同一の
要素を示している。そして、コンデンサ18、抵抗19およ
び抵抗20に流れる電流、すなわち、時定数を持った充電
電流に比例した電流をダイオード15に流すべく、トラン
ジスタ21のエミッタを、抵抗30を介して、ゲート電源５
の負極に接続すると共に、このゲート電源５の正極に接
続された抵抗20の一端をゲート電源５の負極に接続替え
した点が第１図と異なっている。
なお、第３図においては、トランジスタ14、ダイオード
15、抵抗16,17でなる回路が本発明の第１の回路に対応
し、抵抗10,12、コンデンサ18,抵抗19,20トランジスタ2
1、抵抗30が本発明の第２の回路に対応している。
15、抵抗16,17でなる回路が本発明の第１の回路に対応
し、抵抗10,12、コンデンサ18,抵抗19,20トランジスタ2
1、抵抗30が本発明の第２の回路に対応している。
この第３図において、トランジスタ21のコレクタ電流
は、駆動信号VSが正になった瞬間に増大し、その後は指
数関数的に減少する。これは、IGBTのオン特性に従って
コレクタ・エミッタ電圧VCEが減少し、抵抗17に流れる
電流の減少に近似せしめたもので、負荷側の事故をより
早く検出し得るという新たな効果がある。
は、駆動信号VSが正になった瞬間に増大し、その後は指
数関数的に減少する。これは、IGBTのオン特性に従って
コレクタ・エミッタ電圧VCEが減少し、抵抗17に流れる
電流の減少に近似せしめたもので、負荷側の事故をより
早く検出し得るという新たな効果がある。
第４図は本発明の第３実施例の主要部の構成を示す回路
図で、第１図中のコンデンサ18、抵抗19,20およびトラ
ンジスタ21でなる回路を除去し、この代わりにコンデン
サ40を抵抗10に並列接続したものである。
図で、第１図中のコンデンサ18、抵抗19,20およびトラ
ンジスタ21でなる回路を除去し、この代わりにコンデン
サ40を抵抗10に並列接続したものである。
なお、第４図においては、トランジスタ14、ダイオード
15、抵抗16,17でなる回路が本発明の第１の回路に対応
し、抵抗10,12、コンデンサ40が本発明の第２の回路に
対応している。
15、抵抗16,17でなる回路が本発明の第１の回路に対応
し、抵抗10,12、コンデンサ40が本発明の第２の回路に
対応している。
第５図はこの実施例の動作を説明するためのダイムチャ
ートで、同図（ａ），（ｂ），（ｃ）はそれぞれIGBTの
ゲート電圧、IGBTのコレクタ・エミッタ電圧、IGBTのコ
レクタ電流をそれぞれ示し、このうち、実線は負荷３の
正常時のもの、破線は負荷３の短絡時のものである。
ートで、同図（ａ），（ｂ），（ｃ）はそれぞれIGBTの
ゲート電圧、IGBTのコレクタ・エミッタ電圧、IGBTのコ
レクタ電流をそれぞれ示し、このうち、実線は負荷３の
正常時のもの、破線は負荷３の短絡時のものである。
この実施例では時刻t0においてトランジスタ14はオン状
態にあるが、駆動信号VSが正になるとコンデンサ40の充
電電流により駆動電圧V8は瞬間的に駆動信号VSと同電位
になる。負荷側が短絡の場合にはコレクタ電流IC′は急
増し、コレクタ・エミッタ電圧VCE′は低下しないので
トランジスタ14はオン状態を継続する。一方、ゲート電
圧VGE′は、コンデンサ40の充電電流が減少するに従っ
て低下し、時刻t4で通常時の半分程度に低下してコレク
タ電流IC′を減少させる。
態にあるが、駆動信号VSが正になるとコンデンサ40の充
電電流により駆動電圧V8は瞬間的に駆動信号VSと同電位
になる。負荷側が短絡の場合にはコレクタ電流IC′は急
増し、コレクタ・エミッタ電圧VCE′は低下しないので
トランジスタ14はオン状態を継続する。一方、ゲート電
圧VGE′は、コンデンサ40の充電電流が減少するに従っ
て低下し、時刻t4で通常時の半分程度に低下してコレク
タ電流IC′を減少させる。
ここで、負荷３が正常な場合には、時刻t1にてIGBTがオ
ンしてコレクタ・エミッタ電圧VCEが低下するので、ゲ
ート電圧VGEは僅かに低下した後、正常電圧に復帰し、I
GBTのコレクタ・エミッタ電圧VCEは完全に飽和した低い
値となり、これによって低損失での運転が可能になる。
ンしてコレクタ・エミッタ電圧VCEが低下するので、ゲ
ート電圧VGEは僅かに低下した後、正常電圧に復帰し、I
GBTのコレクタ・エミッタ電圧VCEは完全に飽和した低い
値となり、これによって低損失での運転が可能になる。
第４図に示した実施例では相補接続されたトランジスタ
6,7のベースに、抵抗12、ホトカプラの発光側13a、トラ
ンジスタ14でなる回路を接続したが、電力損失が余り問
題にならない程度であれば、この電圧調整回路をトラン
ジスタ6,7の相互接合点に接続してもよい。
6,7のベースに、抵抗12、ホトカプラの発光側13a、トラ
ンジスタ14でなる回路を接続したが、電力損失が余り問
題にならない程度であれば、この電圧調整回路をトラン
ジスタ6,7の相互接合点に接続してもよい。
なおまた、上記実施例のようにIGBTのオン動作時のコレ
クタ・エミッタ電圧が所定値を超えたとき、ゲート電圧
を低下させることは、本来IGBTに限らず他の一般的なFE
Tの過電流保護にも応用し得るものである。
クタ・エミッタ電圧が所定値を超えたとき、ゲート電圧
を低下させることは、本来IGBTに限らず他の一般的なFE
Tの過電流保護にも応用し得るものである。
以上の説明によって明らかな如く、本発明によれば、IG
BTのオン動作時のコレクタ・エミッタ電圧が所定値を超
えたことが検出され、かつ、IGBTのゲートにオン信号を
加えてから所定時間を経過したとき、ゲートに加えるオ
ン信号の大きさを通常時の半分程度に低下させるように
構成したので、負荷状態が正常である場合のターンオン
動作に影響を与えることなく、負荷状態が短絡に近い異
常の場合にはIGBTのターンオン直後に事故電流を速やか
に減少させることができると共に、IGBTを用いた装置の
正常動作時の電力損失を低く抑さえることができる。
BTのオン動作時のコレクタ・エミッタ電圧が所定値を超
えたことが検出され、かつ、IGBTのゲートにオン信号を
加えてから所定時間を経過したとき、ゲートに加えるオ
ン信号の大きさを通常時の半分程度に低下させるように
構成したので、負荷状態が正常である場合のターンオン
動作に影響を与えることなく、負荷状態が短絡に近い異
常の場合にはIGBTのターンオン直後に事故電流を速やか
に減少させることができると共に、IGBTを用いた装置の
正常動作時の電力損失を低く抑さえることができる。
また、オン信号の低下が一定時間以上続いたとき、ゲー
ト駆動信号をオフすることにより、事故が継続する場合
の事故電流を減流遮断させることができるので、コレク
タ電流を直接零に減少される場合と比較して、遮断時の
サージ電圧を格段に低く抑えることができる。
ト駆動信号をオフすることにより、事故が継続する場合
の事故電流を減流遮断させることができるので、コレク
タ電流を直接零に減少される場合と比較して、遮断時の
サージ電圧を格段に低く抑えることができる。
さらにまた、本発明においては、IGBTのゲートに加える
オン信号の低下からゲート信号をオフにするまでの時間
を、IGBTの過電流耐量に応じて設定することができるた
め、IGBTをその定格範囲内で有効に利用することができ
る。
オン信号の低下からゲート信号をオフにするまでの時間
を、IGBTの過電流耐量に応じて設定することができるた
め、IGBTをその定格範囲内で有効に利用することができ
る。
第１図は本発明の第１実施例の構成を示す回路図、第２
図は同実施例の動作を説明するためのタイムチャート、
第３図は本発明の第２実施例の構成を示す回路図、第４
図は本発明の第３実施例の構成を示す回路図、第５図は
同実施例の動作を説明するためのタイムチャート、第６
図は静電誘導形自己消弧素子の従来のゲート駆動回路
図、第７図は静電誘導形自己消弧素子の特性図、第８図
はこの静電誘導形自己消弧素子のスイッチング特性図で
ある。 １……静電誘導形自己消弧素子、２……直流電源、３…
…負荷、4,5……ゲート電源、6,7,14,21……トランジス
タ、10,12,19……抵抗、13a……ホトカプラの発光側、1
3b……ホトカプラの受光側、18,40……コンデンサ、22
……,AND回路、23……ラッチ回路。
図は同実施例の動作を説明するためのタイムチャート、
第３図は本発明の第２実施例の構成を示す回路図、第４
図は本発明の第３実施例の構成を示す回路図、第５図は
同実施例の動作を説明するためのタイムチャート、第６
図は静電誘導形自己消弧素子の従来のゲート駆動回路
図、第７図は静電誘導形自己消弧素子の特性図、第８図
はこの静電誘導形自己消弧素子のスイッチング特性図で
ある。 １……静電誘導形自己消弧素子、２……直流電源、３…
…負荷、4,5……ゲート電源、6,7,14,21……トランジス
タ、10,12,19……抵抗、13a……ホトカプラの発光側、1
3b……ホトカプラの受光側、18,40……コンデンサ、22
……,AND回路、23……ラッチ回路。
Claims (6)
- 【請求項１】オン状態の静電誘導形自己消弧素子を過電
流から保護する静電誘導形自己消弧素子のゲート駆動回
路において、前記静電誘導形自己消弧素子のオン動作時
のコレクタ・エミッタ電圧が所定値を超えたことを検出
する第１の回路と、この第１の回路によってコレクタ・
エミッタ電圧が所定値を超えたことが検出され、かつ、
駆動信号に応じて前記静電誘導形自己消弧素子のゲート
にオン信号を加えてから所定時間を経過したとき、前記
オン信号の大きさを通常時の半分程度に低下させる第２
の回路とを備えたことを特徴とする静電誘導形自己消弧
素子のゲート駆動回路。 - 【請求項２】前記第２の回路はコンデンサおよび抵抗で
なる微分回路を含み、この微分回路によって前記駆動信
号が与えられてから所定時間だけ、前記ゲートに加える
電圧を低下させる動作を抑止することを特徴とする特許
請求の範囲第１項記載の静電誘導形自己消弧素子のゲー
ト駆動回路。 - 【請求項３】前記第２の回路は、コンデンサおよび抵抗
の並列回路と、前記第１の回路の出力によって抵抗値が
変化する抵抗回路との直列回路によって前記オン信号を
分圧し、得られた電圧を直接または増幅して前記ゲート
に印加することを特徴とする特許請求の範囲第１項記載
の静電誘導形自己消弧素子のゲート駆動回路。 - 【請求項４】オン状態の静電誘導形自己消弧素子を過電
流から保護する静電誘導形自己消弧素子のゲート駆動回
路において、前記静電誘導形自己消弧素子のオン動作時
のコレクタ・エミッタ電圧が所定値を超えたことを検出
する第１の回路と、この第１の回路によってコレクタ・
エミッタ電圧が所定値を超えたことが検出され、かつ、
駆動信号に応じて前記静電誘導形自己消弧素子のゲート
にオン信号を加えてから所定時間を経過したとき、前記
ゲートに加えるオン信号の大きさを通常時の半分程度に
低下させる第２の回路と、前記オン信号の低下が一定時
間以上続いたとき、前記駆動信号をオフする第３の回路
とを備えたことを特徴とする静電誘導形自己消弧素子の
ゲート駆動回路。 - 【請求項５】前記第２の回路はコンデンサおよび抵抗で
なる微分回路を含み、この微分回路によって前記駆動信
号が与えられてから所定時間だけ、前記ゲートに加える
電圧を低下させる動作を抑止することを特徴とする特許
請求の範囲第４項記載の静電誘導形自己消弧素子のゲー
ト駆動回路。 - 【請求項６】前記第２の回路は、コンデンサおよび抵抗
の並列回路と、前記第１の回路の出力によって抵抗値が
変化する抵抗回路との直列回路によってゲート電圧のオ
ン信号を分圧し、得られた電圧を直接または増幅して前
記ゲートに印加することを特徴とする特許請求の範囲第
４項記載の静電誘導形自己消弧素子のゲート駆動回路。
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60092870A JPH0685496B2 (ja) | 1985-04-30 | 1985-04-30 | 静電誘導形自己消弧素子のゲート駆動回路 |
| KR1019860000782A KR900008276B1 (ko) | 1985-02-08 | 1986-02-05 | 2단계차단동작을이용한절연게이트바이폴라트랜지스터용보호회로 |
| DE3689445T DE3689445T2 (de) | 1985-02-08 | 1986-02-05 | Schutzschaltung für einen Bipolartransistor mit isoliertem Gate. |
| EP86300766A EP0190925B1 (en) | 1985-02-08 | 1986-02-05 | A protection circuit for an insulated gate bipolar transistor |
| US06/826,771 US4721869A (en) | 1985-02-08 | 1986-02-06 | Protection circuit for an insulated gate bipolar transistor utilizing a two-step turn off |
| CN86101151.1A CN1006266B (zh) | 1985-02-08 | 1986-02-06 | 绝缘栅双极晶体管的激励电路 |
| AU53260/86A AU568446B2 (en) | 1985-02-08 | 1986-02-06 | Drive circuit for insulated gate bipolar transistor |
| AU13712/88A AU593729B2 (en) | 1985-02-08 | 1988-03-24 | A driving circuit for an insulated gate bipolar transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60092870A JPH0685496B2 (ja) | 1985-04-30 | 1985-04-30 | 静電誘導形自己消弧素子のゲート駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61251323A JPS61251323A (ja) | 1986-11-08 |
| JPH0685496B2 true JPH0685496B2 (ja) | 1994-10-26 |
Family
ID=14066466
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60092870A Expired - Lifetime JPH0685496B2 (ja) | 1985-02-08 | 1985-04-30 | 静電誘導形自己消弧素子のゲート駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0685496B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63238715A (ja) * | 1987-03-26 | 1988-10-04 | Tokin Corp | 静電誘導型トランジスタの駆動回路 |
| JPH0756937B2 (ja) * | 1988-01-18 | 1995-06-14 | 富士電機株式会社 | 絶縁ゲート素子の駆動回路 |
| JPH02262822A (ja) * | 1989-03-08 | 1990-10-25 | Hitachi Ltd | 静電誘導形自己消孤素子の過電流保護回路 |
| US5485341A (en) * | 1992-09-21 | 1996-01-16 | Kabushiki Kaisha Toshiba | Power transistor overcurrent protection circuit |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3202319A1 (de) * | 1982-01-26 | 1983-07-28 | Siemens AG, 1000 Berlin und 8000 München | Schutzschaltung fuer einen leistungstransistor |
-
1985
- 1985-04-30 JP JP60092870A patent/JPH0685496B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61251323A (ja) | 1986-11-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0190925B1 (en) | A protection circuit for an insulated gate bipolar transistor | |
| EP0206505B1 (en) | An overcurrent protective circuit for modulated-conductivity type mosfet | |
| KR970003185B1 (ko) | 파워트랜지스터용 과전류 보호회로 | |
| US5432471A (en) | Insulated gate semiconductor device | |
| US20060044025A1 (en) | Power transistor control device | |
| US8503146B1 (en) | Gate driver with short-circuit protection | |
| JPH05218836A (ja) | 絶縁ゲート素子の駆動回路 | |
| JPH10337046A (ja) | 電力変換装置 | |
| JPS61261920A (ja) | 導電変調型ｍｏｓｆｅｔの過電流保護回路 | |
| US5945868A (en) | Power semiconductor device and method for increasing turn-on time of the power semiconductor device | |
| JPH0685496B2 (ja) | 静電誘導形自己消弧素子のゲート駆動回路 | |
| JPH03183209A (ja) | 電圧駆動形半導体素子の駆動回路 | |
| JP2985431B2 (ja) | トランジスタの過電流保護回路 | |
| JPH07183781A (ja) | 半導体装置とその駆動装置 | |
| JP3325303B2 (ja) | 保護機能を備えたスイッチ装置 | |
| JP3661813B2 (ja) | 電圧駆動形半導体素子の駆動回路 | |
| JPH06276073A (ja) | Ｉｇｂｔの過電流保護装置 | |
| JP2004119842A (ja) | 電力用半導体素子の駆動回路 | |
| JP2973997B2 (ja) | 電圧駆動形半導体素子の駆動回路 | |
| JP2006014402A (ja) | 電力変換装置の過電流保護装置 | |
| EP0614278B1 (en) | Drive circuit for use with voltage-driven semiconductor device | |
| JPH11195971A (ja) | パワーデバイスの駆動回路 | |
| JP3477566B2 (ja) | 過電流保護機能を有するゲート駆動回路 | |
| JPS61261919A (ja) | 導電変調型ｍｏｓｆｅｔの過電流保護回路 | |
| JP3468067B2 (ja) | 電圧駆動型半導体素子の過電流抑制回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |