JP2985431B2 - トランジスタの過電流保護回路 - Google Patents
トランジスタの過電流保護回路Info
- Publication number
- JP2985431B2 JP2985431B2 JP3265863A JP26586391A JP2985431B2 JP 2985431 B2 JP2985431 B2 JP 2985431B2 JP 3265863 A JP3265863 A JP 3265863A JP 26586391 A JP26586391 A JP 26586391A JP 2985431 B2 JP2985431 B2 JP 2985431B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- current
- igbt
- overcurrent
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electronic Switches (AREA)
- Emergency Protection Circuit Devices (AREA)
- Protection Of Static Devices (AREA)
- Control Of Ac Motors In General (AREA)
- Inverter Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、モータ駆動用にインバ
ータ等で使用される絶縁ゲートバイポーラトランジスタ
（以下、ＩＧＢＴと略記する）を短絡事故などの過電流
から保護するトランジスタの過電流保護回路に関する。
ータ等で使用される絶縁ゲートバイポーラトランジスタ
（以下、ＩＧＢＴと略記する）を短絡事故などの過電流
から保護するトランジスタの過電流保護回路に関する。
【０００２】
【従来の技術】近年、インバータ装置はパワーエレクト
ロニクス技術の発展にともない、需要がますます増加し
ている。モータ駆動用インバータは、時には瞬時に大電
流がパワースイッチング素子に流れる場合があり、その
場合に素子の耐量オーバーによる破壊を防止するためさ
まざまな保護が行われている。その中に、モータがレヤ
ーショート等の事故を起した場合、パワースイッチング
素子が短絡による大電流で破壊されるのを防止する短絡
保護機能がある。以下に、従来の短絡保護について説明
する。図２は、従来の保護回路の構成を示すもので、１
は三相または単相の電源、２はブリッジダイオード、３
はコンデンサ、４は逆変換部（以下インバータ部と呼
ぶ）、５はシャント抵抗、６はモータである。ここで、
インバータ部４を構成するパワースイッチング素子は、
トランジスタ，ＭＯＳＦＥＴ（MetalOxide Semiconduct
or Field Effect Transistor），ＩＧＢＴ（Insulated
GateBipolar Transistor）等である。
ロニクス技術の発展にともない、需要がますます増加し
ている。モータ駆動用インバータは、時には瞬時に大電
流がパワースイッチング素子に流れる場合があり、その
場合に素子の耐量オーバーによる破壊を防止するためさ
まざまな保護が行われている。その中に、モータがレヤ
ーショート等の事故を起した場合、パワースイッチング
素子が短絡による大電流で破壊されるのを防止する短絡
保護機能がある。以下に、従来の短絡保護について説明
する。図２は、従来の保護回路の構成を示すもので、１
は三相または単相の電源、２はブリッジダイオード、３
はコンデンサ、４は逆変換部（以下インバータ部と呼
ぶ）、５はシャント抵抗、６はモータである。ここで、
インバータ部４を構成するパワースイッチング素子は、
トランジスタ，ＭＯＳＦＥＴ（MetalOxide Semiconduct
or Field Effect Transistor），ＩＧＢＴ（Insulated
GateBipolar Transistor）等である。
【０００３】今、モータが短絡状態になると、コンデン
サ３に蓄えられたエネルギーがインバータ部４へ流れ込
み、シャント抵抗５にはインバータ部４へ流れる大電流
に比例した電圧が発生する。７は過電流検出回路で、シ
ャント抵抗５の発生電圧で電流値がパワースイッチング
素子の耐量を越えているかどうかを判断する回路、すな
わち過電流を検出する手段であり、検出した信号をタイ
マー回路８およびトリップ記憶回路９へ伝達する。タイ
マー回路８は過電流が検出されてからの継続時間を測る
手段であり、過電流検出回路７からの信号でタイマーが
セットされ、過電流の継続時間があらかじめ設定された
所定のタイマー時間を越えた場合にトリップ記憶回路９
へ信号を送る。トリップ記憶回路９は、常時は制御回路
１０からのゲート信号（インバータ部４のパワースイッ
チング素子をオンオフする信号）をゲートドライブ回路
１１へ伝達するが、過電流が検出された場合は過電流検
出回路７とタイマー回路８からの信号にもとづいてゲー
ト信号の伝達を阻止する回路、すなわちパワースイッチ
ング素子のゲート入力を遮断する手段である。すなわ
ち、過電流がシャント抵抗５に流れると、タイマー回路
８の所定のタイマー時間後にすべてのパワースイッチン
グ素子のゲート入力が遮断される。このタイマー時間
は、パワースイッチング素子に並列に挿入されたダイオ
ードの逆回復電流や、ノイズやサージ電圧で誤動作した
ときなどの素子の破壊に至らない程度の短い時間の短絡
電流では、それによりインバータ装置が停止しないよう
に数十μｓ程度に設定し、その間は保護動作させないよ
うにするのが普通である。
サ３に蓄えられたエネルギーがインバータ部４へ流れ込
み、シャント抵抗５にはインバータ部４へ流れる大電流
に比例した電圧が発生する。７は過電流検出回路で、シ
ャント抵抗５の発生電圧で電流値がパワースイッチング
素子の耐量を越えているかどうかを判断する回路、すな
わち過電流を検出する手段であり、検出した信号をタイ
マー回路８およびトリップ記憶回路９へ伝達する。タイ
マー回路８は過電流が検出されてからの継続時間を測る
手段であり、過電流検出回路７からの信号でタイマーが
セットされ、過電流の継続時間があらかじめ設定された
所定のタイマー時間を越えた場合にトリップ記憶回路９
へ信号を送る。トリップ記憶回路９は、常時は制御回路
１０からのゲート信号（インバータ部４のパワースイッ
チング素子をオンオフする信号）をゲートドライブ回路
１１へ伝達するが、過電流が検出された場合は過電流検
出回路７とタイマー回路８からの信号にもとづいてゲー
ト信号の伝達を阻止する回路、すなわちパワースイッチ
ング素子のゲート入力を遮断する手段である。すなわ
ち、過電流がシャント抵抗５に流れると、タイマー回路
８の所定のタイマー時間後にすべてのパワースイッチン
グ素子のゲート入力が遮断される。このタイマー時間
は、パワースイッチング素子に並列に挿入されたダイオ
ードの逆回復電流や、ノイズやサージ電圧で誤動作した
ときなどの素子の破壊に至らない程度の短い時間の短絡
電流では、それによりインバータ装置が停止しないよう
に数十μｓ程度に設定し、その間は保護動作させないよ
うにするのが普通である。
【０００４】次に、インバータ部４のパワースイッチン
グ素子にＩＧＢＴも使う場合について説明する。ＩＧＢ
Ｔは急速な発展をとげその特性として次のことがわかっ
ている。１つ目に、ＩＧＢＴは少数キャリアの注入によ
りいわゆる伝導度変調現象が起こり、導通状態で大電流
を流すことができる。トランジスタ，ＭＯＳＦＥＴ，Ｉ
ＧＢＴの各素子の定格電流に対する短絡時のピーク電流
値（コンデンサ電圧がＤＣ３００Ｖの時）の比較値とチ
ップ面積比を（表１）に示す。
グ素子にＩＧＢＴも使う場合について説明する。ＩＧＢ
Ｔは急速な発展をとげその特性として次のことがわかっ
ている。１つ目に、ＩＧＢＴは少数キャリアの注入によ
りいわゆる伝導度変調現象が起こり、導通状態で大電流
を流すことができる。トランジスタ，ＭＯＳＦＥＴ，Ｉ
ＧＢＴの各素子の定格電流に対する短絡時のピーク電流
値（コンデンサ電圧がＤＣ３００Ｖの時）の比較値とチ
ップ面積比を（表１）に示す。
【０００５】
【表１】
【０００６】２つ目に、（表１）のとおりＩＧＢＴはチ
ップ面積が小さい。また、３つ目にオフするスピードが
非常に速い。最後に、コストもＭＯＳＦＥＴよりも安
い。
ップ面積が小さい。また、３つ目にオフするスピードが
非常に速い。最後に、コストもＭＯＳＦＥＴよりも安
い。
【０００７】以上の特性を生かして、近年ＩＧＢＴのゲ
ートドライブ回路は、短絡電流保護のため、ソフト遮断
する方式をとっている。
ートドライブ回路は、短絡電流保護のため、ソフト遮断
する方式をとっている。
【０００８】これらの内容についての従来例を説明す
る。図３にＩＧＢＴの等価回路を示す。ここで、Ｑ１は
ＭＯＳＦＥＴ、Ｑ２はＰＮＰトランジスタ、Ｑ３はＮＰ
Ｎトランジスタ、Ｒ１はＱ３のベース・エミッタ間抵
抗、Ｃは、Ｑ２とＱ３のコレクタ・ベース間の空乏層の
容量である。
る。図３にＩＧＢＴの等価回路を示す。ここで、Ｑ１は
ＭＯＳＦＥＴ、Ｑ２はＰＮＰトランジスタ、Ｑ３はＮＰ
Ｎトランジスタ、Ｒ１はＱ３のベース・エミッタ間抵
抗、Ｃは、Ｑ２とＱ３のコレクタ・ベース間の空乏層の
容量である。
【０００９】動作は、ゲートＧが、スレッシュホールド
電圧を越えると、Ｉ１及びＩ２が流れ、それの和が、Ｉ
ＧＢＴのコレクタ電流Ｉｃである。
電圧を越えると、Ｉ１及びＩ２が流れ、それの和が、Ｉ
ＧＢＴのコレクタ電流Ｉｃである。
【００１０】ここで、負荷短絡が発生すると、ＩＧＢＴ
の短絡電流は、バイポーラトランジスタと比較して、非
常に大きな値となる。そして、Ｉｃが大きくなると、Ｒ
１×Ｉ２の電圧が、Ｑ３のベース・エミッタ間に発生
し、Ｑ３がオンする電圧になると、ゲート電圧をスレシ
ュホールド電圧以下にしてもＩＧＢＴがオフしない、つ
まり、ラッチアップが発生する。
の短絡電流は、バイポーラトランジスタと比較して、非
常に大きな値となる。そして、Ｉｃが大きくなると、Ｒ
１×Ｉ２の電圧が、Ｑ３のベース・エミッタ間に発生
し、Ｑ３がオンする電圧になると、ゲート電圧をスレシ
ュホールド電圧以下にしてもＩＧＢＴがオフしない、つ
まり、ラッチアップが発生する。
【００１１】ラッチアップはそれ以外に次のようにも理
解される。ここで、大電流を急激に遮断すると、それに
よるコレクタ・エミッタ間電圧の上昇率ΔＶｃｅ／Δｔ
は大きな値になり、Ｑ２及びＱ３の空乏層のＣ１とΔＶ
ｃｅ／Δｔによる電流Ｉ３＝Ｃ１×ΔＶｃｅ／ΔｔがＲ
１に流れ、Ｉ２の和の電流がＲ１に流れＱ３のベース・
エミッタ間に、Ｒ１×（Ｉ２＋Ｉ３）の電圧が発生し、
それによりＱ３がオン状態になってＩＧＢＴがラッチア
ップする。
解される。ここで、大電流を急激に遮断すると、それに
よるコレクタ・エミッタ間電圧の上昇率ΔＶｃｅ／Δｔ
は大きな値になり、Ｑ２及びＱ３の空乏層のＣ１とΔＶ
ｃｅ／Δｔによる電流Ｉ３＝Ｃ１×ΔＶｃｅ／ΔｔがＲ
１に流れ、Ｉ２の和の電流がＲ１に流れＱ３のベース・
エミッタ間に、Ｒ１×（Ｉ２＋Ｉ３）の電圧が発生し、
それによりＱ３がオン状態になってＩＧＢＴがラッチア
ップする。
【００１２】つまり、ラッチアップを防止するには、短
絡電流の大きさと同時に遮断時の遮断スピードと電流の
大きさも重要なファクターである。そこで、負荷短絡が
起こった際、従来は、ＩＧＢＴをゆっくり遮断して、電
流Ｉ３を減少させ、ラッチアップを防止する方法をとっ
ている。
絡電流の大きさと同時に遮断時の遮断スピードと電流の
大きさも重要なファクターである。そこで、負荷短絡が
起こった際、従来は、ＩＧＢＴをゆっくり遮断して、電
流Ｉ３を減少させ、ラッチアップを防止する方法をとっ
ている。
【００１３】以下に、従来例を述べる。ＩＧＢＴは、ト
ランジスタに比べて破壊までの時間が短いため、高速遮
断の必要がある。しかし、特に大電流デバイスでは、短
絡時の過大電流をＩＧＢＴにて高速遮断すると、コレク
タ・エミッタ間に加わるサージ電圧がＲＢＳＯＡ（逆バ
イアス安全動作領域）を離脱し、素子破壊する恐れがあ
り、この回避は、短絡時だけＩＧＢＴを低速オフさせる
ことが効果的である。
ランジスタに比べて破壊までの時間が短いため、高速遮
断の必要がある。しかし、特に大電流デバイスでは、短
絡時の過大電流をＩＧＢＴにて高速遮断すると、コレク
タ・エミッタ間に加わるサージ電圧がＲＢＳＯＡ（逆バ
イアス安全動作領域）を離脱し、素子破壊する恐れがあ
り、この回避は、短絡時だけＩＧＢＴを低速オフさせる
ことが効果的である。
【００１４】この動作を実行させるための駆動用回路例
について説明する。この回路は、駆動回路出力段端子の
双方を、短絡発生時に、同時にオフさせ、ＩＧＢＴのゲ
ート・コレクタ間に接続した比較的高い抵抗により、Ｉ
ＧＢＴを低速にオフさせる方式をとっている。すなわち
ＩＧＢＴの短絡時の過電流保護は、素子破壊しない短時
間内に遮断し、このときの動作軌跡をＲＢＳＯＡ内に収
めるために、ソフト遮断方式をとっている。
について説明する。この回路は、駆動回路出力段端子の
双方を、短絡発生時に、同時にオフさせ、ＩＧＢＴのゲ
ート・コレクタ間に接続した比較的高い抵抗により、Ｉ
ＧＢＴを低速にオフさせる方式をとっている。すなわち
ＩＧＢＴの短絡時の過電流保護は、素子破壊しない短時
間内に遮断し、このときの動作軌跡をＲＢＳＯＡ内に収
めるために、ソフト遮断方式をとっている。
【００１５】
【発明が解決しようとする課題】以上述べたように、負
荷短絡保護ＩＧＢＴをソフトに遮断すると、（表１）に
示したようにチップ面積に対する素子の定格電流と短絡
時のピーク電流値の比率はＩＧＢＴが最も高く、同じ定
格電流ならばＩＧＢＴはエネルギー耐量で破壊しやすい
という問題点と、ゲート・ドライブ回路が複雑でコスト
が高いという課題があった。
荷短絡保護ＩＧＢＴをソフトに遮断すると、（表１）に
示したようにチップ面積に対する素子の定格電流と短絡
時のピーク電流値の比率はＩＧＢＴが最も高く、同じ定
格電流ならばＩＧＢＴはエネルギー耐量で破壊しやすい
という問題点と、ゲート・ドライブ回路が複雑でコスト
が高いという課題があった。
【００１６】本発明は上記従来の問題点を解決し、負荷
短絡破壊，サージ電圧ｄＶ／ｄｔ破壊，ラッチアップ破
壊を防止した、安全でかつ簡単なトランジスタの過電流
保護回路を供給することを目的とする。
短絡破壊，サージ電圧ｄＶ／ｄｔ破壊，ラッチアップ破
壊を防止した、安全でかつ簡単なトランジスタの過電流
保護回路を供給することを目的とする。
【００１７】
【課題を解決するための手段】上記目的を達成するため
に本発明のトランジスタの過電流保護回路は、ＩＧＢＴ
の過電流を検出する手段と、その検出電流の変化率を検
出する手段とを備え、過電流の変化率がゼロまたはそれ
に近い値になってからＩＧＢＴのゲート入力を遮断して
いる。
に本発明のトランジスタの過電流保護回路は、ＩＧＢＴ
の過電流を検出する手段と、その検出電流の変化率を検
出する手段とを備え、過電流の変化率がゼロまたはそれ
に近い値になってからＩＧＢＴのゲート入力を遮断して
いる。
【００１８】
【作用】この構成により、ＩＧＢＴの過電流遮断時のラ
ッチアップを防止し、かつＩＧＢＴのジャンクションオ
ーバによる熱破壊も防止する。
ッチアップを防止し、かつＩＧＢＴのジャンクションオ
ーバによる熱破壊も防止する。
【００１９】
【実施例】本発明の実施例について説明する。まずＩＧ
ＢＴの短絡時の電流の流れのメカニズムについて図３を
参照して説明する。図３のＩＧＢＴの等価回路より、Ｉ
ＧＢＴのコレクタ電流ＩｃはＭＯＳＦＥＴＱ１に流れる
電流Ｉ１と、ＰＮＰトランジスタＱ２のコレクタ電流Ｉ
２に分離でき、Ｉ１とＩ２の電流値の比は素子の構造や
ＩＧＢＴの特性を左右するライフタイムキラー等の物性
に従うが、ジャンクション温度が１５０℃以下ではＩ１
とＩ２の比、すなわちＩ２／Ｉ１が０．５〜２の範囲で
ある。この比は、ＰＮＰトランジスタのｈＦＥ（電流増
幅率）を意味している。一般にｈＦＥはジャンクション
温度が１５０℃を超すと急激に減少するが、ＩＧＢＴの
場合はｈＦＥが常温でも０．５〜２とかなり低く、その
上に１５０℃と高温になるといわゆる伝導度変調現象が
期待できなくなり、ＰＮＰトランジスタＱ２のコレクタ
電流Ｉ２はほとんどゼロになる。
ＢＴの短絡時の電流の流れのメカニズムについて図３を
参照して説明する。図３のＩＧＢＴの等価回路より、Ｉ
ＧＢＴのコレクタ電流ＩｃはＭＯＳＦＥＴＱ１に流れる
電流Ｉ１と、ＰＮＰトランジスタＱ２のコレクタ電流Ｉ
２に分離でき、Ｉ１とＩ２の電流値の比は素子の構造や
ＩＧＢＴの特性を左右するライフタイムキラー等の物性
に従うが、ジャンクション温度が１５０℃以下ではＩ１
とＩ２の比、すなわちＩ２／Ｉ１が０．５〜２の範囲で
ある。この比は、ＰＮＰトランジスタのｈＦＥ（電流増
幅率）を意味している。一般にｈＦＥはジャンクション
温度が１５０℃を超すと急激に減少するが、ＩＧＢＴの
場合はｈＦＥが常温でも０．５〜２とかなり低く、その
上に１５０℃と高温になるといわゆる伝導度変調現象が
期待できなくなり、ＰＮＰトランジスタＱ２のコレクタ
電流Ｉ２はほとんどゼロになる。
【００２０】これを時間軸で図示すると図４のようにな
り、ＩＧＢＴのコレクタ電流ＩｃはＩ１とＩ２の和であ
る。この図４でｔ１は過電流の発生時点であり、時間ｔ
２までコレクタ電流Ｉｃは増加する。時間ｔ２でコレク
タ電流はピークとなり、この前後でＩＧＢＴのジャンク
ション温度は１５０℃を超え、それ以後はＭＯＳＦＥＴ
Ｑ１の電流Ｉ１はそのオン抵抗値の増加で徐々に減少す
るが、一方のＰＮＰトランジスタＱ２の電流Ｉ２は時間
ｔ２から急激に減少し、時間ｔ３ではほとんどゼロとな
る。
り、ＩＧＢＴのコレクタ電流ＩｃはＩ１とＩ２の和であ
る。この図４でｔ１は過電流の発生時点であり、時間ｔ
２までコレクタ電流Ｉｃは増加する。時間ｔ２でコレク
タ電流はピークとなり、この前後でＩＧＢＴのジャンク
ション温度は１５０℃を超え、それ以後はＭＯＳＦＥＴ
Ｑ１の電流Ｉ１はそのオン抵抗値の増加で徐々に減少す
るが、一方のＰＮＰトランジスタＱ２の電流Ｉ２は時間
ｔ２から急激に減少し、時間ｔ３ではほとんどゼロとな
る。
【００２１】この時点でＩＧＢＴに流れる電流はほとん
どが図３のＭＯＳＦＥＴＱ１に流れる電流Ｉ１となり、
Ｉ２はほとんどゼロであるからＮＰＮトランジスタＱ３
のベース・エミッタ間の抵抗には電圧が発生せず、故に
ＩＧＢＴのラッチアップは発生しなくなる。なお、時間
ｔ２の電流値がピークとなる時点で電流遮断すると、そ
れに伴うコレクタ電圧の上昇率（ｄＶ／ｄｔ）の最大で
遮断するためＩＧＢＴはラッチアップする恐れがあるこ
とは、従来の技術の項で説明したとおりである。さらに
時間ｔ３からｔ４の期間はＭＯＳＦＥＴＱ１に流れる電
流Ｉ１を中心に短絡電流が流れ時間ｔ４がすぎるとＩＧ
ＢＴのジャンクション温度はさらに上昇して熱破壊に至
る。以上のメカニズムによりＩＧＢＴを過電流から確実
に保護するには、図４のｔ３直後の時間が最適である。
そして時間ｔ３からＩＧＢＴが破壊するｔ４すぎまでの
期間の短絡電流の変化率は、期間ｔ１〜ｔ２の大きな増
加率、期間ｔ２〜ｔ３の大きな減少率に比較するとほと
んどゼロであることが解る。
どが図３のＭＯＳＦＥＴＱ１に流れる電流Ｉ１となり、
Ｉ２はほとんどゼロであるからＮＰＮトランジスタＱ３
のベース・エミッタ間の抵抗には電圧が発生せず、故に
ＩＧＢＴのラッチアップは発生しなくなる。なお、時間
ｔ２の電流値がピークとなる時点で電流遮断すると、そ
れに伴うコレクタ電圧の上昇率（ｄＶ／ｄｔ）の最大で
遮断するためＩＧＢＴはラッチアップする恐れがあるこ
とは、従来の技術の項で説明したとおりである。さらに
時間ｔ３からｔ４の期間はＭＯＳＦＥＴＱ１に流れる電
流Ｉ１を中心に短絡電流が流れ時間ｔ４がすぎるとＩＧ
ＢＴのジャンクション温度はさらに上昇して熱破壊に至
る。以上のメカニズムによりＩＧＢＴを過電流から確実
に保護するには、図４のｔ３直後の時間が最適である。
そして時間ｔ３からＩＧＢＴが破壊するｔ４すぎまでの
期間の短絡電流の変化率は、期間ｔ１〜ｔ２の大きな増
加率、期間ｔ２〜ｔ３の大きな減少率に比較するとほと
んどゼロであることが解る。
【００２２】本発明は、この過電流の変化率が小さくな
ることを利用してＩＧＢＴを最も安全に遮断保護させる
ものであり、図１の実施例で詳細を説明する。図１の回
路構成のうち、１〜１１は図２と同じである。図２と図
１の回路構成の違いは電流変化率検出回路１２が追加さ
れていることである。この電流変化率検出回路１２は、
微分回路とその出力をウインドコンパレータでレベル検
出する回路で構成され、シャント抵抗５に発生した過電
流に比例する入力電圧を微分回路とウインドコンパレー
タによるレベル検出回路により短絡電流の変化があらか
じめ定めている所定の値より小さくなるタイミング、す
なわち図４の時間ｔ３に達するとトリップ記憶回路へ信
号を伝達し、トリップ記憶回路９はこの電流変化率検出
回路１２の信号と、過電流検出回路７の信号と、過電流
の継続時間が所定のタイマー時間を超えているのを示す
タイマー回路８の信号との論理積（ＡＮＤ）で、過電流
の存在とその変化率の小さくなる時間ｔ３を認識し、Ｉ
ＧＢＴのゲート入力遮断をゲートドライブ回路１１へ指
示する。
ることを利用してＩＧＢＴを最も安全に遮断保護させる
ものであり、図１の実施例で詳細を説明する。図１の回
路構成のうち、１〜１１は図２と同じである。図２と図
１の回路構成の違いは電流変化率検出回路１２が追加さ
れていることである。この電流変化率検出回路１２は、
微分回路とその出力をウインドコンパレータでレベル検
出する回路で構成され、シャント抵抗５に発生した過電
流に比例する入力電圧を微分回路とウインドコンパレー
タによるレベル検出回路により短絡電流の変化があらか
じめ定めている所定の値より小さくなるタイミング、す
なわち図４の時間ｔ３に達するとトリップ記憶回路へ信
号を伝達し、トリップ記憶回路９はこの電流変化率検出
回路１２の信号と、過電流検出回路７の信号と、過電流
の継続時間が所定のタイマー時間を超えているのを示す
タイマー回路８の信号との論理積（ＡＮＤ）で、過電流
の存在とその変化率の小さくなる時間ｔ３を認識し、Ｉ
ＧＢＴのゲート入力遮断をゲートドライブ回路１１へ指
示する。
【００２３】なお、電流変化率検出回路１２は上記アナ
ログ回路のほか、Ａ／Ｄコンバータ回路とマイコンまた
はＤＳＰ（デジタル・シグナル・プロセッサ）等の方法
で構成してもよい。また、タイマー回路８のタイマー時
間は本発明の場合は図４の区間ｔ１〜ｔ３が約１０μｓ
であるので１０μｓに近い値が適当である。
ログ回路のほか、Ａ／Ｄコンバータ回路とマイコンまた
はＤＳＰ（デジタル・シグナル・プロセッサ）等の方法
で構成してもよい。また、タイマー回路８のタイマー時
間は本発明の場合は図４の区間ｔ１〜ｔ３が約１０μｓ
であるので１０μｓに近い値が適当である。
【００２４】
【発明の効果】以上のように本発明の過電流保護回路に
よれば、ＩＧＢＴの過電流耐量が小さいという最大の欠
点をカバーし、過電流保護性能を高めることができる。
よれば、ＩＧＢＴの過電流耐量が小さいという最大の欠
点をカバーし、過電流保護性能を高めることができる。
【図１】本発明の過電流保護回路の構成を示すブロック
図
図
【図２】従来の過電流保護回路の構成を示すブロック図
【図３】ＩＧＢＴの等価回路図
【図４】ＩＧＢＴの短絡電流のメカニズムを説明する電
流変化図
流変化図
４ インバータ部（ＩＧＢＴ） ５ シャント抵抗（過電流を検出する手段） ７ 過電流検出回路（過電流を検出する手段） ８ タイマー回路（過電流の検出されてからの継続時間
を測る手段） ９ トリップ記憶回路（ＩＧＢＴのゲート入力を遮断す
る手段） １２ 電流変化率検出回路（過電流の値の変化率を検出
する手段）
を測る手段） ９ トリップ記憶回路（ＩＧＢＴのゲート入力を遮断す
る手段） １２ 電流変化率検出回路（過電流の値の変化率を検出
する手段）
フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H02H 3/08 - 3/093 H02H 7/12 - 7/20 H02M 7/48 - 7/537 H03K 17/00 - 17/687
Claims (1)
- 【請求項１】過電流を検出する手段と、過電流の値の変
化率を検出する手段と、過電流が検出されてからの継続
時間を測る手段と、絶縁ゲートバイポーラトランジスタ
のゲート入力を遮断する手段とを備え、過電流の所定の
継続時間後でかつ過電流の値の変化率が所定の値より小
さい場合に前記トランジスタのゲート入力を遮断するト
ランジスタの過電流保護回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3265863A JP2985431B2 (ja) | 1991-10-15 | 1991-10-15 | トランジスタの過電流保護回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3265863A JP2985431B2 (ja) | 1991-10-15 | 1991-10-15 | トランジスタの過電流保護回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05111145A JPH05111145A (ja) | 1993-04-30 |
| JP2985431B2 true JP2985431B2 (ja) | 1999-11-29 |
Family
ID=17423139
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3265863A Expired - Fee Related JP2985431B2 (ja) | 1991-10-15 | 1991-10-15 | トランジスタの過電流保護回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2985431B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4118496B2 (ja) * | 2000-09-11 | 2008-07-16 | 三菱電機株式会社 | 電力用半導体装置及び過電流保護回路 |
| JP4646444B2 (ja) * | 2001-06-20 | 2011-03-09 | 株式会社アドヴィックス | 車両用電動駐車ブレーキ装置の異常判定装置 |
| FI116178B (fi) * | 2002-08-22 | 2005-09-30 | Abb Oy | Vaihtosuuntaajan lähtökuristinsovitelma |
| JP4879645B2 (ja) | 2005-07-12 | 2012-02-22 | ローム株式会社 | モータ駆動装置及びこれを用いた電気機器 |
| JP5641638B2 (ja) | 2010-02-03 | 2014-12-17 | ローム株式会社 | 異常検知回路、負荷駆動装置、電気機器 |
| JP6439460B2 (ja) * | 2015-01-23 | 2018-12-19 | 株式会社デンソー | 駆動装置 |
| JP6610758B2 (ja) * | 2018-11-19 | 2019-11-27 | 株式会社デンソー | 駆動装置 |
-
1991
- 1991-10-15 JP JP3265863A patent/JP2985431B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05111145A (ja) | 1993-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Chokhawala et al. | A discussion on IGBT short-circuit behavior and fault protection schemes | |
| JP3125622B2 (ja) | 半導体装置 | |
| JP3448340B2 (ja) | Ｉｇｂｔ障害電流制限回路及び方法 | |
| JP6582471B2 (ja) | 電圧駆動形パワー半導体素子のゲート駆動回路 | |
| JPH0531323B2 (ja) | ||
| JP2985431B2 (ja) | トランジスタの過電流保護回路 | |
| JPH0653795A (ja) | 半導体装置 | |
| JPH05218836A (ja) | 絶縁ゲート素子の駆動回路 | |
| JP3240489B2 (ja) | Ｉｇｂｔの過電流保護装置及びｉｇｂｔの保護装置 | |
| JPH05111144A (ja) | トランジスタの過電流保護回路 | |
| JP3453718B2 (ja) | 電流の遮断装置 | |
| JP3661813B2 (ja) | 電圧駆動形半導体素子の駆動回路 | |
| JP2004119842A (ja) | 電力用半導体素子の駆動回路 | |
| JP3325303B2 (ja) | 保護機能を備えたスイッチ装置 | |
| JP2973997B2 (ja) | 電圧駆動形半導体素子の駆動回路 | |
| JP2006014402A (ja) | 電力変換装置の過電流保護装置 | |
| JPS6395724A (ja) | Ｉｇｂｔのゲ−ト駆動回路 | |
| JP3918778B2 (ja) | 保護回路 | |
| JPH0685496B2 (ja) | 静電誘導形自己消弧素子のゲート駆動回路 | |
| JPS6395722A (ja) | Ｉｇｂｔ素子の過電流保護回路 | |
| JPH0336450B2 (ja) | ||
| JPH09246932A (ja) | 絶縁ゲ−ト形バイポ−ラトランジスタの駆動回路 | |
| JPH0257011A (ja) | Ｉｇｂｔの過電流保護回路 | |
| JPH0521723A (ja) | パワートランジスタ | |
| Biswas et al. | Safe operation of IGBTs in switching converters |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |