JPH05111144A - トランジスタの過電流保護回路 - Google Patents
トランジスタの過電流保護回路Info
- Publication number
- JPH05111144A JPH05111144A JP3265862A JP26586291A JPH05111144A JP H05111144 A JPH05111144 A JP H05111144A JP 3265862 A JP3265862 A JP 3265862A JP 26586291 A JP26586291 A JP 26586291A JP H05111144 A JPH05111144 A JP H05111144A
- Authority
- JP
- Japan
- Prior art keywords
- overcurrent
- igbt
- circuit
- current
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Ac Motors In General (AREA)
- Inverter Devices (AREA)
- Emergency Protection Circuit Devices (AREA)
- Protection Of Static Devices (AREA)
Abstract
(57)【要約】
【目的】 絶縁ゲートバイポーラトランジスタ（ＩＧＢ
Ｔ）をモータ駆動用インバータのパワースイッチング素
子に使用するに当たり、過電流耐量の小さいことによる
保護回路の複雑さを解決した、安全で確実な過電流保護
回路を提供する。 【構成】 シャント抵抗５と過電流検出回路７による過
電流を検出する手段と、タイマー回路８による過電流が
検出されてからの継続時間を測る手段と、トリップ記憶
回路９によるＩＧＢＴのゲート入力を遮断する手段とを
備え、過電流の継続時間が１０μｓ〜２０μｓ、実用的
には１０μｓを超えた時点でＩＧＢＴのゲート入力を遮
断するＩＧＢＴの過電流保護回路。
Ｔ）をモータ駆動用インバータのパワースイッチング素
子に使用するに当たり、過電流耐量の小さいことによる
保護回路の複雑さを解決した、安全で確実な過電流保護
回路を提供する。 【構成】 シャント抵抗５と過電流検出回路７による過
電流を検出する手段と、タイマー回路８による過電流が
検出されてからの継続時間を測る手段と、トリップ記憶
回路９によるＩＧＢＴのゲート入力を遮断する手段とを
備え、過電流の継続時間が１０μｓ〜２０μｓ、実用的
には１０μｓを超えた時点でＩＧＢＴのゲート入力を遮
断するＩＧＢＴの過電流保護回路。
Description
【０００１】
【産業上の利用分野】本発明は、モータ駆動用のインバ
ータ等で使用される絶縁ゲートバイポーラトランジスタ
（以下ＩＧＢＴと略記する）を短絡事故などの過電流か
ら保護するトランジスタの過電流保護回路に関する。
ータ等で使用される絶縁ゲートバイポーラトランジスタ
（以下ＩＧＢＴと略記する）を短絡事故などの過電流か
ら保護するトランジスタの過電流保護回路に関する。
【０００２】
【従来の技術】近年、インバータ装置はパワーエレクト
ロニクス技術の発展にともない需要がますます増加して
いる。モータ駆動用インバータは、時には瞬時に大電流
がパワースイッチング素子に流れる場合があり、その場
合に素子の耐量オーバーによる破壊を防止するためさま
ざまな保護が行なわれている。その中に、モータがレヤ
ーショート等の事故を起こした場合、パワースイッチン
グ素子が短絡による大電流で破壊されるのを防止する短
絡電流保護機能がある。以下に従来の短絡電流保護につ
いて説明する。図１は、従来および本発明の保護回路の
構成を示すもので、１は三相または単相の電源、２はブ
リッジダイオード、３はコンデンサ、４は逆変換部（以
下インバータ部と呼ぶ）、５はシャント抵抗、６はモー
タである。ここで、インバータ部４を構成するパワース
イッチング素子は、トランジスタ，ＭＯＳＦＥＴ（Meta
l Oxide Semiconductor Field Effect Transistor），
ＩＧＢＴ（Insulated Gate Bipolar Transistor）等で
ある。
ロニクス技術の発展にともない需要がますます増加して
いる。モータ駆動用インバータは、時には瞬時に大電流
がパワースイッチング素子に流れる場合があり、その場
合に素子の耐量オーバーによる破壊を防止するためさま
ざまな保護が行なわれている。その中に、モータがレヤ
ーショート等の事故を起こした場合、パワースイッチン
グ素子が短絡による大電流で破壊されるのを防止する短
絡電流保護機能がある。以下に従来の短絡電流保護につ
いて説明する。図１は、従来および本発明の保護回路の
構成を示すもので、１は三相または単相の電源、２はブ
リッジダイオード、３はコンデンサ、４は逆変換部（以
下インバータ部と呼ぶ）、５はシャント抵抗、６はモー
タである。ここで、インバータ部４を構成するパワース
イッチング素子は、トランジスタ，ＭＯＳＦＥＴ（Meta
l Oxide Semiconductor Field Effect Transistor），
ＩＧＢＴ（Insulated Gate Bipolar Transistor）等で
ある。
【０００３】今、モータ６が短絡状態になると、コンデ
ンサ３に蓄えられたエネルギーがインバータ部４へ流れ
込み、シャント抵抗５にはインバータ部４へ流れる大電
流に比例した電圧が発生する。７は過電流検出回路で、
シャント抵抗５の発生電圧で電流値がパワースイッチン
グ素子の耐量を超えているかどうかを判断する回路、す
なわち過電流を検出する手段であり、検出した信号をタ
イマー回路８およびトリップ記憶回路９へ伝達する。タ
イマー回路８は過電流が検出されてからの継続時間を測
る手段であり、過電流検出回路７からの信号でタイマー
がセットされ、過電流の継続時間があらかじめ設定され
た所定のタイマー時間を超えた場合にトリップ記憶回路
９へ信号を送る。トリップ記憶回路９は、常時は制御回
路１０からのゲート信号（インバータ部４のパワースイ
ッチング素子をオンオフする信号）をゲートドライブ回
路１１へ伝達するが、過電流が検出された場合は過電流
検出回路７とタイマー回路８からの信号にもとづいてゲ
ート信号の伝達を阻止する回路、すなわちパワースイッ
チング素子のゲート入力を遮断する手段である。すなわ
ち、過電流がシャント抵抗５に流れると、タイマー回路
８の所定のタイマー時間後にすべてのパワースイッチン
グ素子のゲート入力が遮断される。このタイマー時間
は、パワースイッチング素子に並列に挿入されたダイオ
ードの逆回復電流や、ノイズやサージ電圧で誤動作した
ときなどの素子の破壊に至らない程度の短い時間の短絡
電流では、それによりインバータ装置が停止しないよう
に数十μｓ程度に設定し、その間は保護動作させないよ
うにするのが普通である。
ンサ３に蓄えられたエネルギーがインバータ部４へ流れ
込み、シャント抵抗５にはインバータ部４へ流れる大電
流に比例した電圧が発生する。７は過電流検出回路で、
シャント抵抗５の発生電圧で電流値がパワースイッチン
グ素子の耐量を超えているかどうかを判断する回路、す
なわち過電流を検出する手段であり、検出した信号をタ
イマー回路８およびトリップ記憶回路９へ伝達する。タ
イマー回路８は過電流が検出されてからの継続時間を測
る手段であり、過電流検出回路７からの信号でタイマー
がセットされ、過電流の継続時間があらかじめ設定され
た所定のタイマー時間を超えた場合にトリップ記憶回路
９へ信号を送る。トリップ記憶回路９は、常時は制御回
路１０からのゲート信号（インバータ部４のパワースイ
ッチング素子をオンオフする信号）をゲートドライブ回
路１１へ伝達するが、過電流が検出された場合は過電流
検出回路７とタイマー回路８からの信号にもとづいてゲ
ート信号の伝達を阻止する回路、すなわちパワースイッ
チング素子のゲート入力を遮断する手段である。すなわ
ち、過電流がシャント抵抗５に流れると、タイマー回路
８の所定のタイマー時間後にすべてのパワースイッチン
グ素子のゲート入力が遮断される。このタイマー時間
は、パワースイッチング素子に並列に挿入されたダイオ
ードの逆回復電流や、ノイズやサージ電圧で誤動作した
ときなどの素子の破壊に至らない程度の短い時間の短絡
電流では、それによりインバータ装置が停止しないよう
に数十μｓ程度に設定し、その間は保護動作させないよ
うにするのが普通である。
【０００４】次に、インバータ部４のパワースイッチン
グ素子にＩＧＢＴを使う場合について説明する。ＩＧＢ
Ｔは急速な発展をとげその特性として次のことがわかっ
ている。１つ目に、ＩＧＢＴは少数キャリアの注入によ
りいわゆる伝導度変調現象が起こり、導通状態で大電流
を流すことができる。トランジスタ，ＭＯＳＦＥＴ，Ｉ
ＧＢＴの各素子の定格電流に対する短絡時のピーク電流
値（コンデンサ電圧がＤＣ３００Ｖの時）の比較値とチ
ップ面積比を（表１）に示す。
グ素子にＩＧＢＴを使う場合について説明する。ＩＧＢ
Ｔは急速な発展をとげその特性として次のことがわかっ
ている。１つ目に、ＩＧＢＴは少数キャリアの注入によ
りいわゆる伝導度変調現象が起こり、導通状態で大電流
を流すことができる。トランジスタ，ＭＯＳＦＥＴ，Ｉ
ＧＢＴの各素子の定格電流に対する短絡時のピーク電流
値（コンデンサ電圧がＤＣ３００Ｖの時）の比較値とチ
ップ面積比を（表１）に示す。
【０００５】
【表１】
【０００６】２つ目に、（表１）のとおりＩＧＢＴはチ
ップ面積が小さい。また、３つ目に、オフするスピード
が非常に速い。最後に、コストもＭＯＳＦＥＴよりも安
い。以上の特性を生かして、近年ＩＧＢＴのゲートドラ
イブ回路は、短絡電流保護のため、ソフト遮断する方式
をとっている。これらの内容についての従来例を説明す
る。図２にＩＧＢＴの等価回路を示す。ここで、Ｑ１は
ＭＯＳＦＥＴ、Ｑ２はＰＮＰトランジスタ、Ｑ３はＮＰ
Ｎトランジスタ、Ｒ１はトランジスタＱ３のベース・エ
ミッタ間抵抗、Ｃ１はトランジスタＱ２とＭＯＳＦＥＴ
Ｑ１のコレクタ・ベース間の空乏層の容量である。動作
は、ゲートＧがスレッショルド電圧を超えるとＩ１及び
Ｉ２が流れ、それの和がＩＧＢＴのコレクタ電流ＩＣで
ある。ここで負荷短絡が発生すると、ＩＧＢＴの短絡電
流はバイポーラトランジスタと比較して非常に大きな値
となる。そしてＩＣが大きくなると、Ｒ１×Ｉ２の電圧
がトランジスタＱ３のベース・エミッタ間に発生し、ト
ランジスタＱ３がオンする電圧になると、ゲート電圧を
スレッショルド電圧以下にしてもＩＧＢＴがオフしな
い。すなわちラッチアップが発生する。ラッチアップは
それ以外に次のようにも理解される。ここで、大電流を
急激に遮断すると、それによるコレクタ・エミッタ間電
圧の上昇率ΔＶｃｅ／Δｔは大きな値になり、トランジ
スタＱ２及びＱ３の空乏層のＣ１とΔＶｃｅ／Δｔによ
る電流Ｉ３＝Ｃ×ΔＶｃｅ／Δｔが抵抗Ｒ１に流れ、Ｉ
２の和の電流が抵抗Ｒ１に流れ、トランジスタＱ３のベ
ース・エミッタ間にＲ１×（Ｉ２＋Ｉ３）の電圧が発生
し、それによりトランジスタＱ３がオン状態になってＩ
ＧＢＴがラッチアップする。すなわちラッチアップを防
止するには、短絡電流の大きさと同時に遮断時の遮断ス
ピードと電流の大きさも重要なファクターである。そこ
で負荷短絡が起こった際、従来はＩＧＢＴをゆっくり遮
断して、電流Ｉ３を減少させ、ラッチアップを防止する
方法をとっている。
ップ面積が小さい。また、３つ目に、オフするスピード
が非常に速い。最後に、コストもＭＯＳＦＥＴよりも安
い。以上の特性を生かして、近年ＩＧＢＴのゲートドラ
イブ回路は、短絡電流保護のため、ソフト遮断する方式
をとっている。これらの内容についての従来例を説明す
る。図２にＩＧＢＴの等価回路を示す。ここで、Ｑ１は
ＭＯＳＦＥＴ、Ｑ２はＰＮＰトランジスタ、Ｑ３はＮＰ
Ｎトランジスタ、Ｒ１はトランジスタＱ３のベース・エ
ミッタ間抵抗、Ｃ１はトランジスタＱ２とＭＯＳＦＥＴ
Ｑ１のコレクタ・ベース間の空乏層の容量である。動作
は、ゲートＧがスレッショルド電圧を超えるとＩ１及び
Ｉ２が流れ、それの和がＩＧＢＴのコレクタ電流ＩＣで
ある。ここで負荷短絡が発生すると、ＩＧＢＴの短絡電
流はバイポーラトランジスタと比較して非常に大きな値
となる。そしてＩＣが大きくなると、Ｒ１×Ｉ２の電圧
がトランジスタＱ３のベース・エミッタ間に発生し、ト
ランジスタＱ３がオンする電圧になると、ゲート電圧を
スレッショルド電圧以下にしてもＩＧＢＴがオフしな
い。すなわちラッチアップが発生する。ラッチアップは
それ以外に次のようにも理解される。ここで、大電流を
急激に遮断すると、それによるコレクタ・エミッタ間電
圧の上昇率ΔＶｃｅ／Δｔは大きな値になり、トランジ
スタＱ２及びＱ３の空乏層のＣ１とΔＶｃｅ／Δｔによ
る電流Ｉ３＝Ｃ×ΔＶｃｅ／Δｔが抵抗Ｒ１に流れ、Ｉ
２の和の電流が抵抗Ｒ１に流れ、トランジスタＱ３のベ
ース・エミッタ間にＲ１×（Ｉ２＋Ｉ３）の電圧が発生
し、それによりトランジスタＱ３がオン状態になってＩ
ＧＢＴがラッチアップする。すなわちラッチアップを防
止するには、短絡電流の大きさと同時に遮断時の遮断ス
ピードと電流の大きさも重要なファクターである。そこ
で負荷短絡が起こった際、従来はＩＧＢＴをゆっくり遮
断して、電流Ｉ３を減少させ、ラッチアップを防止する
方法をとっている。
【０００７】以下に、従来例を述べる。ＩＧＢＴは、ト
ランジスタに比べて破壊までの時間が短いため、高速遮
断の必要がある。しかし、特に大電流デバイスでは短絡
時の過大電流をＩＧＢＴにて高速遮断すると、コレクタ
・エミッタ間に加わるサージ電圧がＲＢＳＯＡ（逆バイ
アス安全動作領域）を離脱し素子破壊する恐れがあり、
この回避は短絡時だけＩＧＢＴを低速オフさせることが
効果的である。この動作を実行させるための駆動用回路
例について説明する。この回路は、駆動回路出力段端子
の双方を短絡発生時に同時にオフさせ、ＩＧＢＴのゲー
ト・コレクタ間に接続した比較的高い抵抗により、ＩＧ
ＢＴを低速にオフさせる方式をとっている。すなわちＩ
ＧＢＴの短絡時の過電流保護は、素子破壊しない短時間
内に遮断し、このときの動作軌跡をＲＢＳＯＡ内に収め
るために、ソフト遮断方式をとっている。
ランジスタに比べて破壊までの時間が短いため、高速遮
断の必要がある。しかし、特に大電流デバイスでは短絡
時の過大電流をＩＧＢＴにて高速遮断すると、コレクタ
・エミッタ間に加わるサージ電圧がＲＢＳＯＡ（逆バイ
アス安全動作領域）を離脱し素子破壊する恐れがあり、
この回避は短絡時だけＩＧＢＴを低速オフさせることが
効果的である。この動作を実行させるための駆動用回路
例について説明する。この回路は、駆動回路出力段端子
の双方を短絡発生時に同時にオフさせ、ＩＧＢＴのゲー
ト・コレクタ間に接続した比較的高い抵抗により、ＩＧ
ＢＴを低速にオフさせる方式をとっている。すなわちＩ
ＧＢＴの短絡時の過電流保護は、素子破壊しない短時間
内に遮断し、このときの動作軌跡をＲＢＳＯＡ内に収め
るために、ソフト遮断方式をとっている。
【０００８】
【発明が解決しようとする課題】以上述べたように、負
荷短絡保護ＩＧＢＴをソフトに遮断すると、（表１）に
示したようにチップ面積に対する素子の定格電流と短絡
時のピーク電流値の比率はＩＧＢＴが最も高く、同じ定
格電流ならばＩＧＢＴはエネルギー耐量で破壊しやすい
という問題点と、ゲート・トライブ回路が複雑でコスト
が高いという課題があった。
荷短絡保護ＩＧＢＴをソフトに遮断すると、（表１）に
示したようにチップ面積に対する素子の定格電流と短絡
時のピーク電流値の比率はＩＧＢＴが最も高く、同じ定
格電流ならばＩＧＢＴはエネルギー耐量で破壊しやすい
という問題点と、ゲート・トライブ回路が複雑でコスト
が高いという課題があった。
【０００９】本発明は上記従来の問題点を解決し、負荷
短絡破壊，サージ電圧ｄＶ／ｄｔ破壊，ラッチアップ破
壊を防止した、安全でかつ簡単なトランジスタの過電流
保護回路を供給することを目的とする。
短絡破壊，サージ電圧ｄＶ／ｄｔ破壊，ラッチアップ破
壊を防止した、安全でかつ簡単なトランジスタの過電流
保護回路を供給することを目的とする。
【００１０】
【課題を解決するための手段】上記目的を達成するため
に、本発明のトランジスタの過電流保護回路は、過電流
が安定する過電流が発生してから１０μｓ〜２０μｓ経
過時点で過電流を急速遮断している。
に、本発明のトランジスタの過電流保護回路は、過電流
が安定する過電流が発生してから１０μｓ〜２０μｓ経
過時点で過電流を急速遮断している。
【００１１】
【作用】この構成により、ＩＧＢＴの過電流遮断時のＩ
ＧＢＴのラッチアップを防止し、かつＩＧＢＴのジャン
クションオーバによる熱破壊も防止する。
ＧＢＴのラッチアップを防止し、かつＩＧＢＴのジャン
クションオーバによる熱破壊も防止する。
【００１２】
【実施例】本発明の実施例について説明する。まずＩＧ
ＢＴの短絡時の電流の流れのメカニズムについて図２を
参照して説明する。図２のＩＧＢＴの等価回路より、Ｉ
ＧＢＴのコレクタ電流ＩＣはＭＯＳＦＥＴＱ１に流れる
電流Ｉ１と、ＰＮＰトランジスタＱ２のコレクタ電流Ｉ
２に分離でき、Ｉ１とＩ２の電流値の比は素子の構造や
ＩＧＢＴの特性を左右するライフタイムキラー等の物性
に従うが、ジャンクション温度が１５０℃以下ではＩ１
とＩ２の比、すなわちＩ２／Ｉ１が０．５〜２の範囲で
ある。この比は、ＰＮＰトランジスタのｈＦＥ（電流増
幅率）を意味している。一般にｈＦＥはジャンクション
温度が１５０℃を超すと急激に減少するが、ＩＧＢＴの
場合はｈＦＥが常温でも０．５〜２とかなり低く、その
上に１５０℃と高温になるといわゆる伝導度変調現象が
期待できなくなり、ＰＮＰトランジスタＱ２のコレクタ
電流Ｉ２はほとんどゼロになる。
ＢＴの短絡時の電流の流れのメカニズムについて図２を
参照して説明する。図２のＩＧＢＴの等価回路より、Ｉ
ＧＢＴのコレクタ電流ＩＣはＭＯＳＦＥＴＱ１に流れる
電流Ｉ１と、ＰＮＰトランジスタＱ２のコレクタ電流Ｉ
２に分離でき、Ｉ１とＩ２の電流値の比は素子の構造や
ＩＧＢＴの特性を左右するライフタイムキラー等の物性
に従うが、ジャンクション温度が１５０℃以下ではＩ１
とＩ２の比、すなわちＩ２／Ｉ１が０．５〜２の範囲で
ある。この比は、ＰＮＰトランジスタのｈＦＥ（電流増
幅率）を意味している。一般にｈＦＥはジャンクション
温度が１５０℃を超すと急激に減少するが、ＩＧＢＴの
場合はｈＦＥが常温でも０．５〜２とかなり低く、その
上に１５０℃と高温になるといわゆる伝導度変調現象が
期待できなくなり、ＰＮＰトランジスタＱ２のコレクタ
電流Ｉ２はほとんどゼロになる。
【００１３】これを時間軸で図示すると図３のようにな
り、ＩＧＢＴのコレクタ電流ＩＣはＩ１とＩ２の和であ
る。この図３でｔ１は過電流の発生時点であり、時間ｔ
２までコレクタ電流ＩＣは増加する。時間ｔ２でコレク
タ電流はピークとなり、この前後でＩＧＢＴのジャンク
ション温度は１５０℃を超え、それ以後はＭＯＳＦＥＴ
Ｑ１の電流Ｉ１はそのオン抵抗値の増加で徐々に減少す
るが、一方のＰＮＰトランジスタＱ２の電流Ｉ２は時間
ｔ２から急激に減少し、時間ｔ３ではほとんどゼロとな
る。
り、ＩＧＢＴのコレクタ電流ＩＣはＩ１とＩ２の和であ
る。この図３でｔ１は過電流の発生時点であり、時間ｔ
２までコレクタ電流ＩＣは増加する。時間ｔ２でコレク
タ電流はピークとなり、この前後でＩＧＢＴのジャンク
ション温度は１５０℃を超え、それ以後はＭＯＳＦＥＴ
Ｑ１の電流Ｉ１はそのオン抵抗値の増加で徐々に減少す
るが、一方のＰＮＰトランジスタＱ２の電流Ｉ２は時間
ｔ２から急激に減少し、時間ｔ３ではほとんどゼロとな
る。
【００１４】この時点でＩＧＢＴに流れる電流はほとん
どが図２のＭＯＳＦＥＴＱ１に流れる電流Ｉ１となり、
Ｉ２はほとんどゼロであるからＮＰＮトランジスタＱ３
のベース・エミッタ間の抵抗には電圧が発生せず、故に
ＩＧＢＴのラッチアップは発生しなくなる。なお、時間
ｔ２の電流値がピークとなる時点で電流遮断すると、そ
れに伴うコレクタ電圧の上昇率（ｄＶ／ｄｔ）の最大で
遮断するためＩＧＢＴはラッチアップする恐れがあるこ
とは、従来の技術の項で説明したとおりである。さらに
時間ｔ３からｔ４の期間はＭＯＳＦＥＴＱ１に流れる電
流Ｉ１による過電流が流れ、時間ｔ４をすぎるとＩＧＢ
Ｔのジャンクション温度はさらに上昇して熱破壊に至
る。
どが図２のＭＯＳＦＥＴＱ１に流れる電流Ｉ１となり、
Ｉ２はほとんどゼロであるからＮＰＮトランジスタＱ３
のベース・エミッタ間の抵抗には電圧が発生せず、故に
ＩＧＢＴのラッチアップは発生しなくなる。なお、時間
ｔ２の電流値がピークとなる時点で電流遮断すると、そ
れに伴うコレクタ電圧の上昇率（ｄＶ／ｄｔ）の最大で
遮断するためＩＧＢＴはラッチアップする恐れがあるこ
とは、従来の技術の項で説明したとおりである。さらに
時間ｔ３からｔ４の期間はＭＯＳＦＥＴＱ１に流れる電
流Ｉ１による過電流が流れ、時間ｔ４をすぎるとＩＧＢ
Ｔのジャンクション温度はさらに上昇して熱破壊に至
る。
【００１５】以上のメカニズムにより、ＩＧＢＴを過電
流から確実に保護するには、図３のｔ３〜ｔ４間で過電
流を遮断するのが最適であり、それが時間としては過電
流の発生から１０μｓ〜２０μｓとなる。したがって保
護回路としては過電流の発生が検出されてからの継続時
間が１０μｓ〜２０μｓを超えた時点、実用的には１０
μｓを超えた時点でＩＧＢＴのゲート入力を遮断するよ
うにしておけばよい。この時間は、ＩＧＢＴの特性上チ
ップサイズと過電流値が比例すること、およびチップサ
イズと熱耐量（過渡熱抵抗の逆数）が比例することによ
り、素子の耐圧が決まれば１０μｓ〜２０μｓと一定の
値になることを利用している。
流から確実に保護するには、図３のｔ３〜ｔ４間で過電
流を遮断するのが最適であり、それが時間としては過電
流の発生から１０μｓ〜２０μｓとなる。したがって保
護回路としては過電流の発生が検出されてからの継続時
間が１０μｓ〜２０μｓを超えた時点、実用的には１０
μｓを超えた時点でＩＧＢＴのゲート入力を遮断するよ
うにしておけばよい。この時間は、ＩＧＢＴの特性上チ
ップサイズと過電流値が比例すること、およびチップサ
イズと熱耐量（過渡熱抵抗の逆数）が比例することによ
り、素子の耐圧が決まれば１０μｓ〜２０μｓと一定の
値になることを利用している。
【００１６】
【発明の効果】以上のように本発明の過電流保護回路に
よれば、ＩＧＢＴの過電流耐量が小さいという最大の欠
点をカバーし、過電流保護性能を高めることができる。
よれば、ＩＧＢＴの過電流耐量が小さいという最大の欠
点をカバーし、過電流保護性能を高めることができる。
【図１】本発明および従来例における過電流保護回路の
構成を示すブロック図
構成を示すブロック図
【図２】ＩＧＢＴの等価回路図
【図３】ＩＧＢＴの短絡電流のメカニズムを説明する電
流変化図
流変化図
４ インバータ部（ＩＧＢＴ） ５ シャント抵抗（過電流を検出する手段） ７ 過電流検出回路（過電流を検出する手段） ８ タイマー回路（過電流の検出されてからの継続時間
を測る手段） ９ トリップ記憶回路（ＩＧＢＴのゲート入力を遮断す
る手段）
を測る手段） ９ トリップ記憶回路（ＩＧＢＴのゲート入力を遮断す
る手段）
【手続補正書】
【提出日】平成４年９月２２日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正内容】
【０００６】２つ目に、（表１）のとおりＩＧＢＴはチ
ップ面積が小さい。また、３つ目に、オフするスピード
が非常に速い。最後に、コストもＭＯＳＦＥＴよりも安
い。以上の特性を生かして、近年ＩＧＢＴのゲートドラ
イブ回路は、短絡電流保護のため、ソフト遮断する方式
をとっている。これらの内容についての従来例を説明す
る。図２にＩＧＢＴの等価回路を示す。ここで、Ｑ１は
ＭＯＳＦＥＴ、Ｑ２はＰＮＰトランジスタ、Ｑ３はＮＰ
Ｎトランジスタ、Ｒ１はトランジスタＱ３のベース・エ
ミッタ間抵抗、Ｃ１はトランジスタＱ２とトランジスタ
Ｑ３のコレクタ・ベース間の空乏層の容量である。動作
は、ゲートＧがスレッショルド電圧を超えるとＩ１及び
Ｉ２が流れ、それの和がＩＧＢＴのコレクタ電流Ｉｃで
ある。ここで負荷短絡が発生すると、ＩＧＢＴの短絡電
流はバイポーラトランジスタと比較して非常に大きな値
となる。そしてＩｃが大きくなると、Ｒ１×Ｉ２の電圧
がトランジスタＱ３のベース・エミッタ間に発生し、ト
ランジスタＱ３がオンする電圧になると、ゲート電圧を
スレッショルド電圧以下にしてもＩＧＢＴがオフしな
い。すなわちラッチアップが発生する。ラッチアップは
それ以外に次のようにも理解される。ここで、大電流を
急激に遮断すると、それによるコレクタ・エミッタ間電
圧の上昇率ΔＶｃｅ／Δｔは大きな値になり、トランジ
スタＱ２及びＱ３の空乏層のＣ１とΔＶｃｅ／Δｔによ
る電流Ｉ３＝Ｃ１×ΔＶｃｅ／Δｔが抵抗Ｒ１に流れ、
Ｉ２の和の電流が抵抗Ｒ１に流れ、トランジスタＱ３の
ベース・エミッタ間にＲ１×（Ｉ２＋Ｉ３）の電圧が発
生し、それによりトランジスタＱ３がオン状態になって
ＩＧＢＴがラッチアップする。すなわちラッチアップを
防止するには、短絡電流の大きさと同時に遮断時の遮断
スピードと電流の大きさも重要なファクターである。そ
こで負荷短絡が起こった際、従来はＩＧＢＴをゆっくり
遮断して、電流Ｉ３を減少させ、ラッチアップを防止す
る方法をとっている。
ップ面積が小さい。また、３つ目に、オフするスピード
が非常に速い。最後に、コストもＭＯＳＦＥＴよりも安
い。以上の特性を生かして、近年ＩＧＢＴのゲートドラ
イブ回路は、短絡電流保護のため、ソフト遮断する方式
をとっている。これらの内容についての従来例を説明す
る。図２にＩＧＢＴの等価回路を示す。ここで、Ｑ１は
ＭＯＳＦＥＴ、Ｑ２はＰＮＰトランジスタ、Ｑ３はＮＰ
Ｎトランジスタ、Ｒ１はトランジスタＱ３のベース・エ
ミッタ間抵抗、Ｃ１はトランジスタＱ２とトランジスタ
Ｑ３のコレクタ・ベース間の空乏層の容量である。動作
は、ゲートＧがスレッショルド電圧を超えるとＩ１及び
Ｉ２が流れ、それの和がＩＧＢＴのコレクタ電流Ｉｃで
ある。ここで負荷短絡が発生すると、ＩＧＢＴの短絡電
流はバイポーラトランジスタと比較して非常に大きな値
となる。そしてＩｃが大きくなると、Ｒ１×Ｉ２の電圧
がトランジスタＱ３のベース・エミッタ間に発生し、ト
ランジスタＱ３がオンする電圧になると、ゲート電圧を
スレッショルド電圧以下にしてもＩＧＢＴがオフしな
い。すなわちラッチアップが発生する。ラッチアップは
それ以外に次のようにも理解される。ここで、大電流を
急激に遮断すると、それによるコレクタ・エミッタ間電
圧の上昇率ΔＶｃｅ／Δｔは大きな値になり、トランジ
スタＱ２及びＱ３の空乏層のＣ１とΔＶｃｅ／Δｔによ
る電流Ｉ３＝Ｃ１×ΔＶｃｅ／Δｔが抵抗Ｒ１に流れ、
Ｉ２の和の電流が抵抗Ｒ１に流れ、トランジスタＱ３の
ベース・エミッタ間にＲ１×（Ｉ２＋Ｉ３）の電圧が発
生し、それによりトランジスタＱ３がオン状態になって
ＩＧＢＴがラッチアップする。すなわちラッチアップを
防止するには、短絡電流の大きさと同時に遮断時の遮断
スピードと電流の大きさも重要なファクターである。そ
こで負荷短絡が起こった際、従来はＩＧＢＴをゆっくり
遮断して、電流Ｉ３を減少させ、ラッチアップを防止す
る方法をとっている。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】変更
【補正内容】
【００１２】
【実施例】本発明の実施例について説明する。まずＩＧ
ＢＴの短絡時の電流の流れのメカニズムについて図２を
参照して説明する。図２のＩＧＢＴの等価回路より、Ｉ
ＧＢＴのコレクタ電流ＩｃはＭＯＳＦＥＴＱ１に流れる
電流Ｉ１と、ＰＮＰトランジスタＱ２のコレクタ電流Ｉ
２に分離でき、Ｉ１とＩ２の電流値の比は素子の構造や
ＩＧＢＴの特性を左右するライフタイムキラー等の物性
に従うが、ジャンクション温度が１５０℃以下ではＩ１
とＩ２の比、すなわちＩ２／Ｉ１が０．５〜２の範囲で
ある。この比は、ＰＮＰトランジスタのｈＦＥ（電流増
幅率）を意味している。一般にｈＦＥはジャンクション
温度が１５０℃を超すと急激に減少するが、ＩＧＢＴの
場合はｈＦＥが常温でも０．５〜２とかなり低く、その
上に１５０℃と高温になるといわゆる伝導度変調現象が
期待できなくなり、ＰＮＰトランジスタＱ２のコレクタ
電流Ｉ２はほとんどゼロになる。
ＢＴの短絡時の電流の流れのメカニズムについて図２を
参照して説明する。図２のＩＧＢＴの等価回路より、Ｉ
ＧＢＴのコレクタ電流ＩｃはＭＯＳＦＥＴＱ１に流れる
電流Ｉ１と、ＰＮＰトランジスタＱ２のコレクタ電流Ｉ
２に分離でき、Ｉ１とＩ２の電流値の比は素子の構造や
ＩＧＢＴの特性を左右するライフタイムキラー等の物性
に従うが、ジャンクション温度が１５０℃以下ではＩ１
とＩ２の比、すなわちＩ２／Ｉ１が０．５〜２の範囲で
ある。この比は、ＰＮＰトランジスタのｈＦＥ（電流増
幅率）を意味している。一般にｈＦＥはジャンクション
温度が１５０℃を超すと急激に減少するが、ＩＧＢＴの
場合はｈＦＥが常温でも０．５〜２とかなり低く、その
上に１５０℃と高温になるといわゆる伝導度変調現象が
期待できなくなり、ＰＮＰトランジスタＱ２のコレクタ
電流Ｉ２はほとんどゼロになる。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１３
【補正方法】変更
【補正内容】
【００１３】これを時間軸で図示すると図３のようにな
り、ＩＧＢＴのコレクタ電流ＩｃはＩ１とＩ２の和であ
る。この図３でｔ１は過電流の発生時点であり、時間ｔ
２までコレクタ電流Ｉｃは増加する。時間ｔ２でコレク
タ電流はピークとなり、この前後でＩＧＢＴのジャンク
ション温度は１５０℃を超え、それ以後はＭＯＳＦＥＴ
Ｑ１の電流Ｉ１はそのオン抵抗値の増加で徐々に減少す
るが、一方のＰＮＰトランジスタＱ２の電流Ｉ２は時間
ｔ２から急激に減少し、時間ｔ３ではほとんどゼロとな
る。
り、ＩＧＢＴのコレクタ電流ＩｃはＩ１とＩ２の和であ
る。この図３でｔ１は過電流の発生時点であり、時間ｔ
２までコレクタ電流Ｉｃは増加する。時間ｔ２でコレク
タ電流はピークとなり、この前後でＩＧＢＴのジャンク
ション温度は１５０℃を超え、それ以後はＭＯＳＦＥＴ
Ｑ１の電流Ｉ１はそのオン抵抗値の増加で徐々に減少す
るが、一方のＰＮＰトランジスタＱ２の電流Ｉ２は時間
ｔ２から急激に減少し、時間ｔ３ではほとんどゼロとな
る。
Claims (1)
- 【請求項１】過電流を検出する手段と、過電流が検出さ
れてからの継続時間を測る手段と、絶縁ゲートバイポー
ラトランジスタのゲート入力を遮断する手段とを備え、
過電流の継続時間が１０μｓを超えた時点で前記トラン
ジスタのゲート入力を遮断するトランジスタの過電流保
護回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3265862A JPH05111144A (ja) | 1991-10-15 | 1991-10-15 | トランジスタの過電流保護回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3265862A JPH05111144A (ja) | 1991-10-15 | 1991-10-15 | トランジスタの過電流保護回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05111144A true JPH05111144A (ja) | 1993-04-30 |
Family
ID=17423123
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3265862A Pending JPH05111144A (ja) | 1991-10-15 | 1991-10-15 | トランジスタの過電流保護回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05111144A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007007742A1 (ja) * | 2005-07-12 | 2007-01-18 | Rohm Co., Ltd. | モータ駆動装置及びこれを用いた電気機器 |
| JP2009282079A (ja) * | 2008-05-19 | 2009-12-03 | Canon Inc | 画像形成装置及びその駆動制御方法 |
| KR100988109B1 (ko) * | 2007-11-29 | 2010-10-18 | 산요 세미컨덕터 컴퍼니 리미티드 | 모터 구동 회로 |
| US8520346B2 (en) | 2010-02-03 | 2013-08-27 | Rohm Co., Ltd. | Abnormality detection circuit, load driving device, and electrical apparatus |
| FR3016756A1 (fr) * | 2014-01-23 | 2015-07-24 | Mitsubishi Electric Corp | Dispositif empechant la detection de faux court-circuit pour une machine electrique tournante |
-
1991
- 1991-10-15 JP JP3265862A patent/JPH05111144A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007007742A1 (ja) * | 2005-07-12 | 2007-01-18 | Rohm Co., Ltd. | モータ駆動装置及びこれを用いた電気機器 |
| JP2007049888A (ja) * | 2005-07-12 | 2007-02-22 | Rohm Co Ltd | モータ駆動装置及びこれを用いた電気機器 |
| US7848066B2 (en) | 2005-07-12 | 2010-12-07 | Rohm Co., Ltd. | Motor drive device and electronic device using the same |
| KR100988109B1 (ko) * | 2007-11-29 | 2010-10-18 | 산요 세미컨덕터 컴퍼니 리미티드 | 모터 구동 회로 |
| US7843674B2 (en) | 2007-11-29 | 2010-11-30 | Sanyo Electric Co., Ltd. | Motor drive circuit |
| JP2009282079A (ja) * | 2008-05-19 | 2009-12-03 | Canon Inc | 画像形成装置及びその駆動制御方法 |
| US8520346B2 (en) | 2010-02-03 | 2013-08-27 | Rohm Co., Ltd. | Abnormality detection circuit, load driving device, and electrical apparatus |
| FR3016756A1 (fr) * | 2014-01-23 | 2015-07-24 | Mitsubishi Electric Corp | Dispositif empechant la detection de faux court-circuit pour une machine electrique tournante |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Chokhawala et al. | A discussion on IGBT short-circuit behavior and fault protection schemes | |
| JP2837054B2 (ja) | 絶縁ゲート型半導体装置 | |
| JP3125622B2 (ja) | 半導体装置 | |
| JP3193827B2 (ja) | 半導体パワーモジュールおよび電力変換装置 | |
| JP3590612B2 (ja) | 電力半導体素子の過電流制限回路 | |
| JPH06351226A (ja) | Ｉｇｂｔ障害電流制限回路及び方法 | |
| JPH07176733A (ja) | 半導体パワー素子およびその遮断回路 | |
| US6181186B1 (en) | Power transistor with over-current protection controller | |
| JP2001211059A (ja) | 半導体スイッチ素子の過電流保護回路 | |
| JPH07298602A (ja) | パワー素子駆動回路 | |
| JPH0653795A (ja) | 半導体装置 | |
| JPH0888547A (ja) | 過熱保護装置付き自己消弧素子 | |
| JPS6395728A (ja) | Ｉｇｂｔの過電流保護回路 | |
| JP2985431B2 (ja) | トランジスタの過電流保護回路 | |
| JPH05218836A (ja) | 絶縁ゲート素子の駆動回路 | |
| JP3075007B2 (ja) | スイッチング装置及びダブルゲート型半導体装置の制御装置 | |
| WO2024055787A1 (zh) | 一种功率器件、电子设备及电路结构 | |
| JPH05111144A (ja) | トランジスタの過電流保護回路 | |
| JP2806503B2 (ja) | 半導体素子の短絡保護回路 | |
| US4071779A (en) | Semiconductor switch | |
| JP3453718B2 (ja) | 電流の遮断装置 | |
| JPH05267675A (ja) | 半導体装置 | |
| JPH06105448A (ja) | 保護機能を備えたスイッチ装置 | |
| JPS6395722A (ja) | Ｉｇｂｔ素子の過電流保護回路 | |
| JP2973997B2 (ja) | 電圧駆動形半導体素子の駆動回路 |