JPH0521723A - パワートランジスタ - Google Patents
パワートランジスタInfo
- Publication number
- JPH0521723A JPH0521723A JP17148491A JP17148491A JPH0521723A JP H0521723 A JPH0521723 A JP H0521723A JP 17148491 A JP17148491 A JP 17148491A JP 17148491 A JP17148491 A JP 17148491A JP H0521723 A JPH0521723 A JP H0521723A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- voltage
- gate
- igbt
- power transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 負荷短絡等によりパワートランジスタに過電
流が流れたときに、この状態を高速に検出して該パワー
トランジスタを保護する。 【構成】 MOS形FET等の電圧駆動形トランジスタ
(4)を備え、該トランジスタ(4)のゲート電圧に同
期してオン・オフ制御するパイロット素子(6)を該ト
ランジスタ(4)のコレクタ・エミッタ間に設け、該パ
イロット素子(6)の出力により該トランジスタ(4)
のゲート電圧を制御する手段(7,8)を設けたもの。
流が流れたときに、この状態を高速に検出して該パワー
トランジスタを保護する。 【構成】 MOS形FET等の電圧駆動形トランジスタ
(4)を備え、該トランジスタ(4)のゲート電圧に同
期してオン・オフ制御するパイロット素子(6)を該ト
ランジスタ(4)のコレクタ・エミッタ間に設け、該パ
イロット素子(6)の出力により該トランジスタ(4)
のゲート電圧を制御する手段(7,8)を設けたもの。
Description
【0001】
【産業上の利用分野】本発明は、パワートランジスタに
係り、特にIGBTやMOSFET等の電圧駆動形トラ
ンジスタにおいて、負荷短絡等による過電流を高速に限
流して保護することを可能にしたパワートランジスタに
関する。
係り、特にIGBTやMOSFET等の電圧駆動形トラ
ンジスタにおいて、負荷短絡等による過電流を高速に限
流して保護することを可能にしたパワートランジスタに
関する。
【0002】
【従来の技術】IGBT(絶縁ゲートバイポーラモード
トランジスタ)はオン電圧が低く、MOSゲート構造で
駆動電力が少なく、しかも比較的高速にスイッチングで
きることから急速に応用分野が広がっている。オン電圧
とスイッチング速度の特性は背反関係にあり、トレード
オフを改良し、より高性能な素子となるよう日夜研究が
重ねられている。
トランジスタ)はオン電圧が低く、MOSゲート構造で
駆動電力が少なく、しかも比較的高速にスイッチングで
きることから急速に応用分野が広がっている。オン電圧
とスイッチング速度の特性は背反関係にあり、トレード
オフを改良し、より高性能な素子となるよう日夜研究が
重ねられている。
【0003】図6の特性Cは、これらの研究から予測さ
れる第3世代のIGBTのオン電圧特性で、第1世代の
IGBTのオン電圧特性Aと比較して示したものであ
る。現在のIGBTは第2世代で特性Bに示す。なお、
コレクタ電流IC は、それぞれIGBTの定格電流を1
00として百分率で示している。
れる第3世代のIGBTのオン電圧特性で、第1世代の
IGBTのオン電圧特性Aと比較して示したものであ
る。現在のIGBTは第2世代で特性Bに示す。なお、
コレクタ電流IC は、それぞれIGBTの定格電流を1
00として百分率で示している。
【0004】これらの特性から明らかなように、負荷短
絡等でコレクタ・エミッタ間電圧VCEが上昇すると定格
電流の数倍のコレクタ電流IC が流れ、第1世代のIG
BTでは6〜8倍、第2世代のIGBTでは10〜12
倍の過電流が流れる。
絡等でコレクタ・エミッタ間電圧VCEが上昇すると定格
電流の数倍のコレクタ電流IC が流れ、第1世代のIG
BTでは6〜8倍、第2世代のIGBTでは10〜12
倍の過電流が流れる。
【0005】現在研究が進められている第3世代のIG
BTでは、DRAMクラスのμmオーダーのパターンと
し、その他の改良を加えることにより、特性Cのように
10数倍の過電流が流れる。このように大きな過電流に
なると高速に限流しゃ断するのが困難になり素子の過電
流保護が困難となるという問題がある。以下、従来のI
GBTにおける負荷短絡時の保護について述べる。
BTでは、DRAMクラスのμmオーダーのパターンと
し、その他の改良を加えることにより、特性Cのように
10数倍の過電流が流れる。このように大きな過電流に
なると高速に限流しゃ断するのが困難になり素子の過電
流保護が困難となるという問題がある。以下、従来のI
GBTにおける負荷短絡時の保護について述べる。
【0006】IGBTを用いた一般的な主回路構成を図
7に示す。この装置は、IGBT21〜26で成るブリ
ッジ形変換器(インバータ)により直流電圧源1の直流
電圧を交流電圧に変換して電動機3を駆動するものであ
る。このような装置において負荷(電動機)側の端子間
で短絡が発生すると正側と負側のIGBTを介して短絡
電流が流れる。また、同一アームの正側と負側のIGB
Tに同時にオン信号(ノイズや誤動作による信号)が入
力された場合も同様に短絡電流が流れる。
7に示す。この装置は、IGBT21〜26で成るブリ
ッジ形変換器(インバータ)により直流電圧源1の直流
電圧を交流電圧に変換して電動機3を駆動するものであ
る。このような装置において負荷(電動機)側の端子間
で短絡が発生すると正側と負側のIGBTを介して短絡
電流が流れる。また、同一アームの正側と負側のIGB
Tに同時にオン信号(ノイズや誤動作による信号)が入
力された場合も同様に短絡電流が流れる。
【0007】このような短絡状態に耐え得るIGBTの
短絡耐量は、現在のIGBTでは、素子定格電圧の1/
2の電圧において10〜20μsの時間であり、7.5
〜10μs以内に過電流を検出して限流しゃ断する短絡
保護が行われている。
短絡耐量は、現在のIGBTでは、素子定格電圧の1/
2の電圧において10〜20μsの時間であり、7.5
〜10μs以内に過電流を検出して限流しゃ断する短絡
保護が行われている。
【0008】図8は、コレクタ・エミッタ間電圧VCE一
定の下で短絡時に流れるコレクタ電流IC と耐量時間
(t1 )の関係を示す短絡耐量の特性図で、その試験回
路を一諸に示したものである。この特性から明らかなよ
うにIC とt1 は、ほぼパワー一定の関係を持ち、負荷
短絡等によりコレクタ電流IC が増大すると耐量時間t
1 が短かくなり高速な保護動作を必要とする。
定の下で短絡時に流れるコレクタ電流IC と耐量時間
(t1 )の関係を示す短絡耐量の特性図で、その試験回
路を一諸に示したものである。この特性から明らかなよ
うにIC とt1 は、ほぼパワー一定の関係を持ち、負荷
短絡等によりコレクタ電流IC が増大すると耐量時間t
1 が短かくなり高速な保護動作を必要とする。
【0009】本発明者は、負荷短絡を高速検出しIGB
Tを保護する方法を既に提案(特願昭60−9287
0)しているが、その要部を図9(a)に示し概要を説
明する。
Tを保護する方法を既に提案(特願昭60−9287
0)しているが、その要部を図9(a)に示し概要を説
明する。
【0010】図9(a)において、IGBT駆動指令S
0 は、通常、アンドゲート32を通り、トランジスタ3
3、フオトカプラ34を介し絶縁された駆動指令がゲー
ト駆動回路35に入力される。この入力に応じてゲート
駆動回路35はゲート信号VG を出力し抵抗36を介し
てIGBT37のゲートを駆動する。判別回路40は、
IGBT37のコレクタ・エミッタ間電圧が一定電圧以
上のとき異常と判定するが、この判定動作はゲート駆動
回路35からオン指令S1 でスタートされるオンディレ
イタイマー41の時限td1 後に有効とされる。判定回
路40は異常を検出するとゲートしぼり信号S2 を出力
し、ゲート駆動回路35のゲート電圧VG を低下させ
る。これによりIGBT37はオン電圧が上昇してコレ
クタ電流IC が減少する。
0 は、通常、アンドゲート32を通り、トランジスタ3
3、フオトカプラ34を介し絶縁された駆動指令がゲー
ト駆動回路35に入力される。この入力に応じてゲート
駆動回路35はゲート信号VG を出力し抵抗36を介し
てIGBT37のゲートを駆動する。判別回路40は、
IGBT37のコレクタ・エミッタ間電圧が一定電圧以
上のとき異常と判定するが、この判定動作はゲート駆動
回路35からオン指令S1 でスタートされるオンディレ
イタイマー41の時限td1 後に有効とされる。判定回
路40は異常を検出するとゲートしぼり信号S2 を出力
し、ゲート駆動回路35のゲート電圧VG を低下させ
る。これによりIGBT37はオン電圧が上昇してコレ
クタ電流IC が減少する。
【0011】また、ゲートしぼり信号S2 を出力してい
る期間中、フオトカプラ39を介して信号S3 を出力
し、この期間が一定時間td2 を越えると故障検出回路
38から信号S4 を出力しアンドゲート32のゲートを
閉じゲート信号VG をオフにしてコレクタ電流IC をゼ
ロにする。
る期間中、フオトカプラ39を介して信号S3 を出力
し、この期間が一定時間td2 を越えると故障検出回路
38から信号S4 を出力しアンドゲート32のゲートを
閉じゲート信号VG をオフにしてコレクタ電流IC をゼ
ロにする。
【0012】図9(b)は、負荷短絡状態でIGBT駆
動指令S0 が与えられた場合の保護動作における要部波
形を示すタイムチャートである。
動指令S0 が与えられた場合の保護動作における要部波
形を示すタイムチャートである。
【0013】
【発明が解決しようとする課題】近年におけるIGBT
の特性改善への努力により、オン電圧の低下は目ざまし
いものがある。反面、負荷短絡時の短絡電流は第1世代
の素子に対し第2世代の素子で1.5倍以上に、さらに
第3世代(次世代)の素子では2〜3倍になろうとして
いる。このことは、短絡時、素子内部に発生するパワー
ロスが大きくなるので従来より高速(5μs以内)に電
流をしゃ断する必要が生じる。しかし、検出回路を高速
化すると耐ノイズ特性が低下し誤動作の危険があり実現
が困難である。
の特性改善への努力により、オン電圧の低下は目ざまし
いものがある。反面、負荷短絡時の短絡電流は第1世代
の素子に対し第2世代の素子で1.5倍以上に、さらに
第3世代(次世代)の素子では2〜3倍になろうとして
いる。このことは、短絡時、素子内部に発生するパワー
ロスが大きくなるので従来より高速(5μs以内)に電
流をしゃ断する必要が生じる。しかし、検出回路を高速
化すると耐ノイズ特性が低下し誤動作の危険があり実現
が困難である。
【0014】本発明は、上述した技術的背景の下で、オ
ン電圧が小さく大きな短絡電流となるパワートランジス
タにおいて、過電流を高速に検出して限流しゃ断するこ
とができ、信頼性の高いパワートランジスタを提供する
ことを目的とする。
ン電圧が小さく大きな短絡電流となるパワートランジス
タにおいて、過電流を高速に検出して限流しゃ断するこ
とができ、信頼性の高いパワートランジスタを提供する
ことを目的とする。
【0015】
【課題を解決するための手段】上記目的を達成するため
に、本発明においては、 (1)MOS形FET等の電圧駆動形トランジスタを備
え、該トランジスタのゲート電圧に同期してオン・オフ
制御するパイロット素子を該トランジスタのコレクタ・
エミッタ間に設け、該パイロット素子の出力により該ト
ランジスタのゲート電圧を制御する手段を設けたパワー
トランジスタとする。
に、本発明においては、 (1)MOS形FET等の電圧駆動形トランジスタを備
え、該トランジスタのゲート電圧に同期してオン・オフ
制御するパイロット素子を該トランジスタのコレクタ・
エミッタ間に設け、該パイロット素子の出力により該ト
ランジスタのゲート電圧を制御する手段を設けたパワー
トランジスタとする。
【0016】(2)上記(1)項記載のパワートランジ
スタにおいて、ゲート駆動電圧を抵抗を介して該トラン
ジスタのゲートに加え、該パイロット素子の出力で導通
する制御素子により該トランジスタのゲート・エミッタ
間インピーダンスを低くして該トランジスタのゲート電
圧を制御する。
スタにおいて、ゲート駆動電圧を抵抗を介して該トラン
ジスタのゲートに加え、該パイロット素子の出力で導通
する制御素子により該トランジスタのゲート・エミッタ
間インピーダンスを低くして該トランジスタのゲート電
圧を制御する。
【0017】(3)上記(2)項記載のパワートランジ
スタにおいて、該制御素子が導通状態になったとき、該
トランジスタのゲート電圧によりフオトカプラの発光ダ
イオードに電流を流しフオトトランジスタにより電気的
に絶縁された検出信号を取り出す。
スタにおいて、該制御素子が導通状態になったとき、該
トランジスタのゲート電圧によりフオトカプラの発光ダ
イオードに電流を流しフオトトランジスタにより電気的
に絶縁された検出信号を取り出す。
【0018】
【作用】(1)パイロット素子は電圧駆動形トランジス
タに同期してオン・オフ制御される。該トランジスタの
負荷が正常のときは該トランジスタのコレクタ・エミッ
タ間電圧が小さくパイロット素子の出力が発生せず該ト
ランジスタのゲート電圧は制御されない。しかし、負荷
短絡等により過電流が流れると該トランジスタのコレク
タ・エミッタ間電圧が増大しパイロット素子の出力が増
大し該トランジスタのゲート電圧が減少するように制御
され、高速に過電流が抑制される。
タに同期してオン・オフ制御される。該トランジスタの
負荷が正常のときは該トランジスタのコレクタ・エミッ
タ間電圧が小さくパイロット素子の出力が発生せず該ト
ランジスタのゲート電圧は制御されない。しかし、負荷
短絡等により過電流が流れると該トランジスタのコレク
タ・エミッタ間電圧が増大しパイロット素子の出力が増
大し該トランジスタのゲート電圧が減少するように制御
され、高速に過電流が抑制される。
【0019】(2)上記(1)項記載の作用において、
パイロット素子の出力が増大したとき制御素子が導通し
て該トランジスタのゲート・エミッタ間インピーダンス
が低下する。これによりゲート駆動電圧が抵抗とゲート
・エミッタ間インピーダンスにより分圧され該トランジ
スタのゲート電圧が減少するように作用する。
パイロット素子の出力が増大したとき制御素子が導通し
て該トランジスタのゲート・エミッタ間インピーダンス
が低下する。これによりゲート駆動電圧が抵抗とゲート
・エミッタ間インピーダンスにより分圧され該トランジ
スタのゲート電圧が減少するように作用する。
【0020】(3)上記(2)項記載の作用に加えて、
制御素子が導通状態になると発光ダイオードに電流が流
れ、フオトトランジスタがオンして異常状態の検出信号
が電気的に絶縁されて取り出される。
制御素子が導通状態になると発光ダイオードに電流が流
れ、フオトトランジスタがオンして異常状態の検出信号
が電気的に絶縁されて取り出される。
【0021】
【実施例】本発明によるパワートランジスタの一実施例
を図1に示す。図1において、IGBTモジュール21
は、ゲート信号の入力端子G,Eと主回路端子C,Eを
備えパワートランジスタを構成している。
を図1に示す。図1において、IGBTモジュール21
は、ゲート信号の入力端子G,Eと主回路端子C,Eを
備えパワートランジスタを構成している。
【0022】IGBTモジュール21のゲート端子Gに
は、トランジスタ14,15のベースに駆動信号を与え
ることによりゲート電源16,17からの正負のゲート
信号が抵抗13を介して加えられる。一般にこのゲート
信号は±15Vのことが多い。IGBTモジュール21
の主回路端子C,E間には主IGBT4とダイオード5
を逆並列に接続する。
は、トランジスタ14,15のベースに駆動信号を与え
ることによりゲート電源16,17からの正負のゲート
信号が抵抗13を介して加えられる。一般にこのゲート
信号は±15Vのことが多い。IGBTモジュール21
の主回路端子C,E間には主IGBT4とダイオード5
を逆並列に接続する。
【0023】主IGBT4と並列にエミッタ抵抗9を有
するパイロットIGBT6を接続し、IGBTモジュー
ルのゲート端子Gから抵抗12,11を介してそれぞれ
のIGBTのゲートへ接続する。
するパイロットIGBT6を接続し、IGBTモジュー
ルのゲート端子Gから抵抗12,11を介してそれぞれ
のIGBTのゲートへ接続する。
【0024】IGBT6のエミッタから抵抗10を介し
てトランジスタ7のベースに接続し、トランジスタ7の
コレクタとIGBTモジュールのゲート端子Gの間に逆
阻止用ダイオード18とツェナータイオード8の直列回
路を接続し、トランジスタ7のエミッタをIGBTモジ
ュール21のゲート端子Eに接続する。なおゲート端子
Eは主回路端子Eと同電位に接続する。
てトランジスタ7のベースに接続し、トランジスタ7の
コレクタとIGBTモジュールのゲート端子Gの間に逆
阻止用ダイオード18とツェナータイオード8の直列回
路を接続し、トランジスタ7のエミッタをIGBTモジ
ュール21のゲート端子Eに接続する。なおゲート端子
Eは主回路端子Eと同電位に接続する。
【0025】上記構成において、駆動信号が与えられ抵
抗13を介して正または負のゲート信号が加えられる
と、それに応じてIGBT4とIGBT6は導通または
非導通となる。IGBT4が導通したとき負荷が正常で
あればコレクタ電流IC は定格電流以内でありコレクタ
・エミッタ間電圧VCEは充分小さくパイロットIGBT
6のエミッタ側にトランジスタ7をオンさせるレベルの
電圧は出力されない。従って、端子G,E間に加えられ
た信号はツェナーダイオード8により制限されずIGB
T4は充分なゲート電圧により駆動され図2の特性C4
によりロスの少ない運転を行うことができる。
抗13を介して正または負のゲート信号が加えられる
と、それに応じてIGBT4とIGBT6は導通または
非導通となる。IGBT4が導通したとき負荷が正常で
あればコレクタ電流IC は定格電流以内でありコレクタ
・エミッタ間電圧VCEは充分小さくパイロットIGBT
6のエミッタ側にトランジスタ7をオンさせるレベルの
電圧は出力されない。従って、端子G,E間に加えられ
た信号はツェナーダイオード8により制限されずIGB
T4は充分なゲート電圧により駆動され図2の特性C4
によりロスの少ない運転を行うことができる。
【0026】しかし、負荷短絡等が発生して、IGBT
4が導通したときコレクタ・エミッタ間電圧VCEが低下
しないとIGBT4には過大なコレクタ電流IC が流れ
る。すなわち、図2の特性C4に示すように充分なゲー
ト電圧(VGE4 )を加えた状態でVCEが低下しない状態
になると定格電流の10倍以上のコレクタ電流が流れよ
うとする。
4が導通したときコレクタ・エミッタ間電圧VCEが低下
しないとIGBT4には過大なコレクタ電流IC が流れ
る。すなわち、図2の特性C4に示すように充分なゲー
ト電圧(VGE4 )を加えた状態でVCEが低下しない状態
になると定格電流の10倍以上のコレクタ電流が流れよ
うとする。
【0027】このような状態になると、IGBT6のエ
ミッタ側にトランジスタ7がオンするベース電圧以上の
電圧が出力され、トランジスタ7がオンしてツェナーダ
イオード8のツェナー電圧により端子G,E間の電圧が
制限され各IGBTのゲート電圧が低下する。図3は、
コレクタ・エミッタ間電圧がVCExを越えたときゲート
電圧をVGE4からVGE1 に制限した場合の例を示してい
る。
ミッタ側にトランジスタ7がオンするベース電圧以上の
電圧が出力され、トランジスタ7がオンしてツェナーダ
イオード8のツェナー電圧により端子G,E間の電圧が
制限され各IGBTのゲート電圧が低下する。図3は、
コレクタ・エミッタ間電圧がVCExを越えたときゲート
電圧をVGE4からVGE1 に制限した場合の例を示してい
る。
【0028】本実施例によれば、正常運転時にはオン電
圧の低い損失の少ない状態で使用し、負荷短絡時には、
高速にゲート電圧を低下させオン電圧を上昇させ短絡電
流を限流させることができ、見かけ上短絡耐量を増加さ
せて保護検出時間に余裕を持たせることができる。ま
た、これらの制御をIGBTモジュールの内部で行うの
で耐ノイズ性が向上する。同時にゲートしゃ断時のサー
ジ電圧が低下して素子の安全動作領域内保護にマージン
が増し、確実な保護が可能となり信頼性の高いパワート
ランジスタを提供することができる。更に、この方式で
は別電源を必要としない特徴を有し、回路が極めて簡潔
で経済的である。本発明のパワートランジスタによる第
2実施例を図4に示す。
圧の低い損失の少ない状態で使用し、負荷短絡時には、
高速にゲート電圧を低下させオン電圧を上昇させ短絡電
流を限流させることができ、見かけ上短絡耐量を増加さ
せて保護検出時間に余裕を持たせることができる。ま
た、これらの制御をIGBTモジュールの内部で行うの
で耐ノイズ性が向上する。同時にゲートしゃ断時のサー
ジ電圧が低下して素子の安全動作領域内保護にマージン
が増し、確実な保護が可能となり信頼性の高いパワート
ランジスタを提供することができる。更に、この方式で
は別電源を必要としない特徴を有し、回路が極めて簡潔
で経済的である。本発明のパワートランジスタによる第
2実施例を図4に示す。
【0029】図4において、IGBT42はパイロット
素子を同一チップ上に設けワンチップで構成したもので
ある。このパイロット素子は図1のパイロットIGBT
6と同様の機能を有し、そのエミッタE2 の出力電圧が
抵抗10を介して電界効果トランジスタ(FET)71
を駆動する。FET71のドレインDとIGBTモジュ
ール21のゲート端子G間にはツェナータイオード8を
接続し、FET71のソースSはIGBTモジュール2
1のゲート端子Eに接続する。IGBT42が非導通の
とき、逆ゲート電圧が不要の場合は逆阻止用のダイオー
ド18は省略することができる。この第2実施例によれ
ば、IGBTモジュール21の全体を同一チップ上に構
成することが可能となる。本発明のパワートランジスタ
による第3実施例を図5に示す。
素子を同一チップ上に設けワンチップで構成したもので
ある。このパイロット素子は図1のパイロットIGBT
6と同様の機能を有し、そのエミッタE2 の出力電圧が
抵抗10を介して電界効果トランジスタ(FET)71
を駆動する。FET71のドレインDとIGBTモジュ
ール21のゲート端子G間にはツェナータイオード8を
接続し、FET71のソースSはIGBTモジュール2
1のゲート端子Eに接続する。IGBT42が非導通の
とき、逆ゲート電圧が不要の場合は逆阻止用のダイオー
ド18は省略することができる。この第2実施例によれ
ば、IGBTモジュール21の全体を同一チップ上に構
成することが可能となる。本発明のパワートランジスタ
による第3実施例を図5に示す。
【0030】この実施例は本発明の要部を示したもの
で、過電流によりトランジスタ7がオンしたことを外部
信号として取り出す部分の実施例である。すなわち、過
電流でトランジスタ7がオンするとIGBTのゲート電
圧はツェナーダイオード8のツェナー電圧に制限される
が同時に抵抗19を介してフオトカプラ20の発光ダイ
オードに電流を流しフオトトランジスタをオンさせ端子
A,Bに電気的に絶縁された異常検出信号を取り出せる
ようにしたものである。この信号によりIGBT駆動信
号をブロックして保護動作を行うことができる。なお、
以上の実施例では、IGBTを用いた例で説明したが、
電圧駆動形トランジスタであればいずれのトランジスタ
でも適用することができる。
で、過電流によりトランジスタ7がオンしたことを外部
信号として取り出す部分の実施例である。すなわち、過
電流でトランジスタ7がオンするとIGBTのゲート電
圧はツェナーダイオード8のツェナー電圧に制限される
が同時に抵抗19を介してフオトカプラ20の発光ダイ
オードに電流を流しフオトトランジスタをオンさせ端子
A,Bに電気的に絶縁された異常検出信号を取り出せる
ようにしたものである。この信号によりIGBT駆動信
号をブロックして保護動作を行うことができる。なお、
以上の実施例では、IGBTを用いた例で説明したが、
電圧駆動形トランジスタであればいずれのトランジスタ
でも適用することができる。
【0031】
【発明の効果】本発明によれば、主回路用トランジスタ
とその保護回路を一体的に構成することができ、高速な
保護動作が可能となり、しかも耐ノイズ特性が向上す
る。また、見かけ上の短絡耐量を大きくすることがで
き、確実な素子保護が可能となり、信頼性の高いパワー
トランジスタを提供することができる。
とその保護回路を一体的に構成することができ、高速な
保護動作が可能となり、しかも耐ノイズ特性が向上す
る。また、見かけ上の短絡耐量を大きくすることがで
き、確実な素子保護が可能となり、信頼性の高いパワー
トランジスタを提供することができる。
【図1】本発明のパワートランジスタによる第1実施例
の構成図。
の構成図。
【図2】本発明で用いられる主回路トランジスタの特性
図。
図。
【図3】本発明のパワートランジスタの作用を説明する
ための特性図。
ための特性図。
【図4】本発明のパワートランジスタによる第2実施例
の構成図。
の構成図。
【図5】本発明のパワートランジスタによる第3実施例
の要部構成図。
の要部構成図。
【図6】IGBTの技術的進化を示すオン電圧特性図。
【図7】IGBTの応用例を示す一般的な主回路構成
図。
図。
【図8】IGBTの短絡耐量特性とその試験回路図。
【図9】従来装置におけるIGBTの保護回路と保護動
作を示すタイムチャート。
作を示すタイムチャート。
4…主回路用IGBT 5…ダイオード
6…パイロットIGBT 7…トランジスタ
8…ツェナーダイオード 9〜12…抵抗
18…ダイオード 20…フオトカプラ
42…パイロット素子付IGBT 71…FET
Claims (3)
- 【請求項1】 MOS形FET等の電圧駆動形トランジ
スタを備え、該トランジスタのゲート電圧に同期してオ
ン・オフ制御するパイロット素子を該トランジスタのコ
レクタ・エミッタ間に設け、該パイロット素子の出力に
より該トランジスタのゲート電圧を制御することを特徴
とするパワートランジスタ。 - 【請求項2】 請求項1記載のパワートランジスタにお
いて、ゲート駆動電圧を抵抗を介して該トランジスタの
ゲートに加え、該パイロット素子の出力で導通する制御
素子により該トランジスタのゲート・エミッタ間インピ
ーダンスを低くして該トランジスタのゲート電圧を制御
することを特徴とするパワートランジスタ。 - 【請求項3】 請求項2記載のパワートランジスタにお
いて、該制御素子が導通状態になったとき、該トランジ
スタのゲート電圧によりフオトカプラの発光ダイオード
に電流を流しフオトトランジスタにより電気的に絶縁さ
れた検出信号を取り出すことを特徴とするパワートラン
ジスタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17148491A JPH0521723A (ja) | 1991-07-12 | 1991-07-12 | パワートランジスタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17148491A JPH0521723A (ja) | 1991-07-12 | 1991-07-12 | パワートランジスタ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0521723A true JPH0521723A (ja) | 1993-01-29 |
Family
ID=15923962
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17148491A Pending JPH0521723A (ja) | 1991-07-12 | 1991-07-12 | パワートランジスタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0521723A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005209943A (ja) * | 2004-01-23 | 2005-08-04 | Denso Corp | スイッチ回路およびそれを用いた点火装置 |
JP2015073217A (ja) * | 2013-10-03 | 2015-04-16 | 三菱重工オートモーティブサーマルシステムズ株式会社 | 負荷駆動装置及びそれを備えた車両用空調装置並びに負荷短絡保護回路 |
WO2016189830A1 (ja) * | 2015-05-27 | 2016-12-01 | 株式会社デンソー | 駆動装置 |
-
1991
- 1991-07-12 JP JP17148491A patent/JPH0521723A/ja active Pending
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005209943A (ja) * | 2004-01-23 | 2005-08-04 | Denso Corp | スイッチ回路およびそれを用いた点火装置 |
JP4631282B2 (ja) * | 2004-01-23 | 2011-02-16 | 株式会社デンソー | スイッチ回路およびそれを用いた点火装置 |
JP2015073217A (ja) * | 2013-10-03 | 2015-04-16 | 三菱重工オートモーティブサーマルシステムズ株式会社 | 負荷駆動装置及びそれを備えた車両用空調装置並びに負荷短絡保護回路 |
US9923364B2 (en) | 2013-10-03 | 2018-03-20 | Mitsubishi Heavy Industries Automotive Thermal Systems Co., Ltd. | Load driving device, vehicle air-conditioning apparatus, and load short-circuit protection circuit |
WO2016189830A1 (ja) * | 2015-05-27 | 2016-12-01 | 株式会社デンソー | 駆動装置 |
JP2016225696A (ja) * | 2015-05-27 | 2016-12-28 | 株式会社デンソー | 駆動装置 |
CN107852159A (zh) * | 2015-05-27 | 2018-03-27 | 株式会社电装 | 驱动装置 |
US10110219B2 (en) | 2015-05-27 | 2018-10-23 | Denso Corporation | Driving apparatus |
CN107852159B (zh) * | 2015-05-27 | 2021-03-16 | 株式会社电装 | 驱动装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2669117B2 (ja) | 電圧駆動形半導体素子の駆動回路 | |
US5210479A (en) | Drive circuit for an insulated gate transistor having overcurrent detecting and adjusting circuits | |
CN109599845B (zh) | 一种保护电路、上桥驱动芯片及ipm模块 | |
JP3780898B2 (ja) | パワーデバイスの駆動回路 | |
JPH0340517A (ja) | パワーデバイスの駆動・保護回路 | |
US5173848A (en) | Motor controller with bi-modal turnoff circuits | |
JP3379562B2 (ja) | インバータ装置 | |
JPH05218836A (ja) | 絶縁ゲート素子の駆動回路 | |
JPH0521723A (ja) | パワートランジスタ | |
JPH0250518A (ja) | 静電誘導形自己消弧素子の駆動回路及び静電誘導形自己消弧素子を有するインバータ装置 | |
JP2985431B2 (ja) | トランジスタの過電流保護回路 | |
JP3180961B2 (ja) | ブリッジ形変換器の保護装置 | |
JP3325303B2 (ja) | 保護機能を備えたスイッチ装置 | |
JP3764259B2 (ja) | インバータ装置 | |
JP2973997B2 (ja) | 電圧駆動形半導体素子の駆動回路 | |
JP3558324B2 (ja) | 電圧駆動型素子のゲート駆動装置 | |
JPH09182463A (ja) | 電圧形インバータのアーム短絡検出装置 | |
JP3340786B2 (ja) | パワートランジスタの過電流保護回路 | |
JP3918778B2 (ja) | 保護回路 | |
JPH02179262A (ja) | 電圧駆動形半導体素子のゲート駆動回路 | |
CN220525956U (zh) | 固态断路器故障检测装置和包含其的固态断路器 | |
JPH05227738A (ja) | 自己消弧素子の駆動方法及び回路、並びに該駆動回路を用いた電力変換装置 | |
JP2601172Y2 (ja) | Igbt駆動回路の保護回路 | |
JPH0685496B2 (ja) | 静電誘導形自己消弧素子のゲート駆動回路 | |
JPH0279621A (ja) | 絶縁ゲート形バイポーラトランジスタの異常検出方法 |