JP3764259B2 - インバータ装置 - Google Patents
インバータ装置 Download PDFInfo
- Publication number
- JP3764259B2 JP3764259B2 JP26872797A JP26872797A JP3764259B2 JP 3764259 B2 JP3764259 B2 JP 3764259B2 JP 26872797 A JP26872797 A JP 26872797A JP 26872797 A JP26872797 A JP 26872797A JP 3764259 B2 JP3764259 B2 JP 3764259B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- igbt
- current
- short
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Power Conversion In General (AREA)
- Inverter Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ＩＧＢＴ(絶縁ゲート・バイポーラ・トランジスタ)等を主回路スイッチング素子として用いたインバータ装置に関する。
【０００２】
【従来の技術】
近年、主回路スイッチング素子として、ＩＧＢＴを使用したインバータ装置が広く用いられているが、このようなＩＧＢＴを用いたインバータ装置では、その出力短絡時の保護方式として、短絡電流の速やかな検出処理と、その後でのゲート電圧の緩やかな絞りによりスイッチング素子の遮断を制御する、いわゆるソフト絞り制御方式が、従来から主として採用されている。
【０００３】
これは、ＩＧＢＴはスイッチング速度が速いため、出力短絡発生時での大電流の通過によるＩＧＢＴ破壊の虞れだけではなく、電流の遮断により発生するサージ電圧がＩＧＢＴの耐圧を越え、破壊の虞れが生じてしまうからである。
【０００４】
このサージ電圧は、電流遮断時での電流変化率ｄｉ／ｄｔと配線インダクタンスに起因するものであり、短絡電流のような大電流を、ＩＧＢＴの通常のスイッチング速度で遮断したとすると、ＩＧＢＴの耐圧を越える大きなサージ電圧が簡単に発生してしまう。
【０００５】
そこで、このサージ電圧を抑制するため、短絡電流検出時には、上記したように、ＩＧＢＴのゲート電圧の絞りを緩やかにし、これによりＩＧＢＴの電流をゆっくりと減少させてゆき、電流遮断時での電流変化率ｄｉ／ｄｔを抑え、サージ電圧が大きくならないようにしているのである。
【０００６】
ところで、従来技術によるインバータ装置では、図４に示すように、主回路のスイッチング素子であるＩＧＢＴ３〜８の全てのゲート駆動回路１５〜２０に保護回路を設け、各スイッチング素子ごとに独立して短絡電流の検出を行い、短絡電流の通流と、短絡電流の遮断によるサージ電圧から各ＩＧＢＴ３〜８を保護するようになっている。
【０００７】
この図４の従来技術によるインバータ装置において、１は整流回路、２は平滑コンデンサ、３〜８はＩＧＢＴ、９〜１４はフライホイールダイオード、１５〜２０はＩＧＢＴの駆動回路(ゲート駆動回路)、２１は短絡検出用ダイオード、２２はインバータ制御回路である。
なお、２３は出力短絡を想定して設けたスイッチで、２４は配線インダクタンスを表わし、詳しい説明については後述する。
【０００８】
整流回路１は、図示のように、３相ブリッジ接続された６個のダイオードで構成され、３相交流電源から供給される３相交流電力を直流電力に変換し、平滑コンデンサ２に充電すると共に、６個のＩＧＢＴ３〜８をスイッチング素子とする主回路に直流電力を供給する働きをする。
【０００９】
これにより、通常の動作時には、上位のインバータ制御回路２２から供給されるＰＷＭ信号に従って、各駆動回路１５〜２０が、各々のＩＧＢＴ３〜８をスイッチング制御し、Ｕ、Ｖ、Ｗの各出力端子に３相交流電力を発生させ、これらの出力端子Ｕ、Ｖ、Ｗに接続されているモータなどの負荷に３相交流電力を供給するようになっている。
【００１０】
一方、各駆動回路１５〜２０は、ダイオード２１により、各々のＩＧＢＴ３〜８の短絡電流を検出したときは、上記したように、ＩＧＢＴのゲート電圧をソフト絞り制御し、電流遮断時での電流変化率ｄｉ／ｄｔを抑え、サージ電圧が大きくならないようにすると共に、その出力Ａからアラーム信号を出力し、インバータ制御回路２２に供給する。
【００１１】
そこで、インバータ制御回路２２は、このアラーム信号に応じて各駆動回路１５〜２０に対するＰＷＭ信号の送出を停止し、これによりインバータ装置の非常停止を行ない、機器の保護が得られるようにするのである。
次に、図５は、現在、一般的に使用されているモジュール化された駆動回路１５〜２０の一例を示したものである。ここで、各駆動回路１５〜２０は全て同じ構成なので、駆動回路１５と、駆動回路２０についてだけ示し、他は省略してある。
【００１２】
駆動回路１５、２０は、それぞれゲート駆動回路１５０、２００と短絡検出回路１５１、２０１、ゲート絞り回路１５２、２０２、それにアラーム出力回路１５３、２０３で構成されている。
以下、ＩＧＢＴ３の駆動回路１５を例にして説明する。
ゲート駆動回路１５０は、インバータ制御回路２２から供給されてくるＰＷＭ信号を電気的に隔離した状態で増幅し、ＩＧＢＴ３のゲートを駆動する働きをする。
【００１３】
短絡検出回路１５１は、ＩＧＢＴ３に流れる短絡電流を検出する働きをするもので、ＩＧＢＴ３がオン(導通)しているとき、そのコレクタとエミッタの間に現れる電圧、すなわちコレクタ−エミッタ電圧をダイオード２１を介して取り込むことにより、短絡電流を検出するようになっている。
【００１４】
ＩＧＢＴがオン状態のとき、通常時は、短絡検出回路１５１から検出用のダイオード２１を介してＩＧＢＴ３に検出用の電流が流れるが、ＩＧＢＴ３のコレクタ−エミッタ電圧が規定値より高くなると、ダイオード１２がオフして電流が流れなくなるようにしてあり、この電流が流れなくなった場合、これをＩＧＢＴ３に短絡電流が流れているものと判断するようになっている。
【００１５】
なお、これは、ＩＧＢＴでは、それに出力短絡などによる大きな電流が流れた場合、その動作領域が飽和領域から能動領域に移行し、コレクタ−エミッタ電圧が急に上昇してしまうという特性があるのを利用したものである。
【００１６】
ゲート絞り回路１５２は、短絡電流検出時、短絡検出回路１５１から供給される信号に応じて動作を開始し、上記したようにゲート駆動信号を緩やかに絞り、ＩＧＢＴ３をゆっくりとオンからオフ(遮断)に移行させるソフト絞り制御を実行し、これにより、サージ電圧の発生を防ぐ働きをする。
【００１７】
アラーム出力回路２０３は、短絡電流検出時、短絡検出回路１５１から供給される信号に応じて動作し、フォトカプラ１５４ａ、１５４ｂを介してインバータ制御回路２２にアラーム信号を供給する働きをする。
なお、ここで、フォトカプラの１５４ａは発光側を表わし、１５４ｂは受光側表わす。
【００１８】
次に、インバータ制御回路２２は、制御回路２２０とＰＷＭ出力回路２２１、それに異常信号入力回路２２２とで構成されている。
制御回路２２０はマイクロコンピュータなどで構成され、インバータ全体の制御に必要な処理を実行する。
ＰＷＭ出力回路２２１は、名称通り、ＩＧＢＴをスイッチング制御するのに必要なＰＷＭ信号を発生する働きをする。
【００１９】
そして、異常信号入力回路２２は、各フォトカプラの受光側１５４ｂからアラーム信号を入力し、異常信号を発生して制御回路２２０とＰＷＭ出力回路２２１に供給し、過電流検出時、ＰＷＭ信号の発生を停止させる働きをする。
なお、ここで、アラーム信号の伝達にフォトカプラ１５４ａ、１５４ｂを用いているのは、電気的な隔離(アイソレーション)を得るためである。
【００２０】
【発明が解決しようとする課題】
上記従来技術は、各ＩＧＢＴの短絡電流の検出レベルにバラツキの存在が不可避である点について配慮がされておらず、以下に説明するように、充分なサージ電圧抑制の点で問題があった。
【００２１】
インバータ装置では、その出力が短絡された場合、短絡電流は、最低でも上下２箇所のＩＧＢＴを通過することになる。
従って、それぞれのＩＧＢＴの駆動回路に、前記のように、短絡電流の保護機構を組み込んでおき、短絡電流が通過するＩＧＢＴの駆動回路が各々保護動作を行えばよいことになる。
【００２２】
しかし、短絡電流の検出レベルを何れのＩＧＢＴについても完全に等しくすることは、実用上はほとんど不可能に近く、バラツキの存在が不可避となり、短絡発生に際して検出動作するものと動作しないものがでてくる。
この結果、検出レベルが低く、検出回路が動作したＩＧＢＴは、ゲート電圧のソフト絞りが働くので、大きなサージ電圧は発生しないが、検出レベルが高く、検出回路が動作しかったＩＧＢＴではゲート電圧のソフト絞りが働かず、大電流を通常のスイッチング速度で遮断してしまうことになる。
【００２３】
従って、従来技術では、検出回路が働かなかったＩＧＢＴには大きなサージ電圧が発生し、耐圧破壊を招いてしまう虞れを有することになり、以下、この点について、図４の従来技術のインバータ装置と、その動作を示す図６のタイミング図により説明する。
【００２４】
まず、ここで、ＩＧＢＴ３とＩＧＢＴ８がオンの状態で、その他のＩＧＢＴはオフの状態にあり、且つ、ＩＧＢＴ３の駆動回路１５による短絡電流検出レベルの方が、ＩＧＢＴ８の駆動回路２０による短絡電流検出レベルよりも低いものとする。
次に、出力端子Ｕと出力端子Ｗ間に短絡が発生した場合を想定し、スイッチ２３が閉じられたとする。
【００２５】
そして、この図６のタイミング図において、Ｉ23 はスイッチ２３を流れる電流、Ｉ3 はＩＧＢＴ３を流れる電流、Ｉ8 はＩＧＢＴ８を流れる電流、Ｉ12 はダイオード１２を流れる電流、ＶＧ3 はＩＧＢＴ３のゲート電圧、ＶＣＥ3 はＩＧＢＴ３のコレクタ−エミッタ間の電圧、ＶＧ8 はＩＧＢＴ８のゲート電圧、ＶＣＥ8 はＩＧＢＴ８のコレクタ−エミッタ間電圧を夫々示している。
【００２６】
いま、時刻ｔ0 でスイッチ２３がオンされ、短絡が発生したとすると、この時点からＩＧＢＴ３とＩＧＢＴ８を通って短絡電流Ｉ23 が流れ始めるが、この短絡電流Ｉ23 は配線インダクタンス２４により制限され、この結果、図示のように、時刻ｔ0 から立ち上がって緩やかに大きくなっていく。
なお、この時点では、短絡電流Ｉ23 は、ＩＧＢＴ３を流れる電流Ｉ3 に等しくなっている。
【００２７】
そして、時刻ｔ1 に至り、ここで、短絡電流Ｉ23 が、短絡電流検出レベルが低い方のＩＧＢＴ３の駆動回路１５の検出レベルに達したとする。
そうすると、ここで、駆動回路１５は、上位のインバータ制御回路２２から供給されているＰＷＭ信号を無視し、ＩＧＢＴ３のゲート電圧ＶＧ3 を、部分２５に示すように、緩やかに絞ってゆき、これによりＩＧＢＴ３をゆっくりとオフに制御する。
【００２８】
この結果、電流Ｉ3 は、部分２６で示すように、比較的緩やかに遮断されるので、電圧ＶＣＥ3 は、部分２７に示す程度の小さいサージ電圧を伴うだけで、大きなサージ電圧を発生することはなく、従って、ＩＧＢＴ３については、その耐圧が脅かされる虞れは生じない。
【００２９】
しかして、ここでＩＧＢＴ３が遮断されても、ＩＧＢＴ８はオン状態のままなので、短絡電流Ｉ23 は配線インダクタンス２４の働きにより残り、ダイオード１２に転流して還流電流Ｉ12 となり、これが短絡電流Ｉ23 となる。
そして、この結果、時刻ｔ1 以降も短絡電流Ｉ23 が残るが、以後は図示のように減少してゆくだけなので、ＩＧＢＴ８の駆動回路２０は検出レベルに達しない状態のままになり、短絡電流Ｉ23は徐々に減衰しながらではあるが、依然として流れ続けている。
【００３０】
ところで、時刻ｔ1 で短絡を検出した駆動回路１５は、この時点で上位のインバータ制御回路２２にアラーム信号を送出しており、このため、インバータ制御回路２２は、このアラーム信号に応じて、時刻ｔ2 で全ての駆動回路１５〜２０に対するＰＷＭ信号の出力を停止し、これにより、駆動回路２０は、このＰＷＭ信号の出力停止により、ＩＧＢＴ８のゲート電圧ＶＧ8 を、部分２８に示すように、通常の動作時と同様、速いスイッチング速度のままで急激に遮断状態にしてしまう。
【００３１】
この結果、時刻ｔ2 で、ＩＧＢＴ８がオフし、そのコレクタ−エミッタ電圧ＶＣＥ8 に、部分２９に示すように、大きなサージ電圧が発生し、ＩＧＢＴ８の耐圧を越え、破壊を招いてしまうのである。
ここで、時刻ｔ2 以降も、しばらくは電流Ｉ12 と電流Ｉ23 が流れ続けているのは、ＩＧＢＴ８からダイオード１１に転流されてしまうからである。
【００３２】
なお、この図６では、時刻ｔ1 から時刻ｔ2 までの時間がかなり長く描かれているが、これは判り易くするため誇張して示したものであり、実際には、もっと短く、信号の処理に必要な極く短時間の遅れを伴うに過ぎない。
【００３３】
本発明の目的は、例えば短絡検出回路の検出レベルにバラツキがあっても、サージ電圧の発生が低減できるようにしたインバータ装置を提供することにある。
【００３４】
【課題を解決するための手段】
上記目的は、
主回路を構成する複数のスイッチング素子と、
前記スイッチング素子のゲート駆動回路の異常電流を検出する異常電流検出回路と、
前記スイッチング素子のゲート駆動回路のゲート電圧をソフト絞りするソフト絞り制御回路とを有するインバータ装置において、
前記異常電流検出回路から異常電流検出信号を入力するオア回路を設け、
前記オア回路の出力に基づき、異常電流を検出した相以外の相のスイッチング素子の前記ゲート駆動回路に対応する前記ソフト絞り制御回路が動作するようにして達成される。
また、前記オア回路の出力に基づき、異常電流を検出した相以外の相のスイッチング素子の前記ゲート駆動回路のゲート電圧をソフト絞り動作するようにして達成される。
【００３５】
何れの相で出力短絡などによる異常大電流が検出された場合、異常電流を検出した相以外の相のスイッチング素子でもサージ電圧が発生する虞れを低減することができる。
【００３６】
【発明の実施の形態】
以下、本発明によるインバータ装置について、図示の実施形態により詳細に説明する。
図１は、本発明の一実施形態で、図において、３０はオア(論理和)回路で、その他、各駆動回路１５〜２０が、出力Ａだけではなく、さらに出力Ｂと入力Ｃを備えている点を除き、残りの構成要素は、図４に示した従来技術によるインバータ装置と同じである。
【００３７】
そして、駆動回路１５〜２０において、まず出力Ｂは、アラーム信号の出力Ａとは別に、短絡などの異常な大電流検出時に、それを表わす信号、すなわち短絡検出信号(異常電流検出信号)を出力するための端子で、次に、同じく入力Ｃは、内部に有するゲート絞り回路を強制的に動作させるための信号、すなわち絞り動作信号を入力するための端子である。
【００３８】
従って、この実施形態における駆動回路１５〜２０は、夫々が対応するＩＧＢＴ３〜８に短絡電流が検出されたとき、その内部に有するゲート絞り回路(ソフト絞り制御回路)を動作させるだけではなく、外部から入力Ｃに所定の信号、すなわち絞り動作信号が供給されたときにも、その内部にあるゲート絞り回路が動作されるように構成されていることになる。
【００３９】
次に、オア回路３０は、６入力のオア回路で構成され、その入力には、全ての相の駆動回路１５〜２０の出力Ｂから、短絡検出信号がそれぞれ供給されるようになっており、それらのオア論理結果を出力し、全ての駆動回路１５〜２０の入力Ｃに、絞り動作信号として供給する働きをする。
【００４０】
従って、この図１の実施形態では、駆動回路１５〜２０の内の何れかで、対応するＩＧＢＴに短絡電流が検出されたときは、残りの駆動回路１５〜２０の全てに絞り動作信号が供給され、この結果、ＩＧＢＴ３〜ＩＧＢＴ８の何れか１個でも短絡電流が流れたら、全てのＩＧＢＴの駆動回路内にあるゲート絞り回路が動作し、それぞれが対応するＩＧＢＴのゲート電圧を緩やかに絞り、オフにすることになる。
【００４１】
次に、この実施形態の動作について、図２のタイミング図により説明する。 このときも、図６の従来技術と場合と同じく、ＩＧＢＴ３とＩＧＢＴ８がオンの状態で、その他のＩＧＢＴはオフの状態にあり、且つ、ＩＧＢＴ３の駆動回路１５による短絡電流検出レベルの方が、ＩＧＢＴ８の駆動回路２０による短絡電流検出レベルよりも低いものとし、この状態で、時刻ｔ0 でスイッチ２３が閉じられ、出力端子Ｕと出力端子Ｗ間に短絡が発生したものとする。
【００４２】
そうすると、これも従来技術のときと同様に、時刻ｔ1 で駆動回路１５が短絡を検出し、これにより、図示の部分２５のように、ゲート電圧ＶＧ3 を緩やかに絞り、ＩＧＢＴ３をゆっくりと遮断に移行させる。
従って、これも従来技術と同じく、時刻ｔ1 以降、電流Ｉ3 は、部分２６で示すように、比較的緩やかに遮断されるので、電圧ＶＣＥ3 は、部分２７に示す程度の小さいサージ電圧を伴うだけで、大きなサージ電圧を発生することはなく、従って、ＩＧＢＴ３の耐圧が脅かされる虞れは生じない。
【００４３】
ところで、このままでは、従来技術で説明したように、やがて時刻ｔ2 で、ＩＧＢＴ８は速いスイッチング速度のままで急激に遮断状態にされてしまい、耐圧破壊の虞れを生じてしまうが、しかして、この図１の実施形態では、駆動回路１５がＩＧＢＴ３の短絡を検出し、自らのゲート絞り回路を動作させると共に、その出力Ｂから短絡検出信号を送出し、それをオア回路３０に供給するようになっており、この結果、時刻ｔ1 で駆動回路１５が短絡を検出してから僅かの遅れ時間後の時刻ｔ1’、全ての駆動回路の入力Ｃに絞り動作信号が供給される。
【００４４】
そこで、今度はＩＧＢＴ８の駆動回路２０のゲート絞り回路も動作し、部分４０で示すように、ＩＧＢＴ８のゲート電圧ＶＧ8 を緩やかに絞ってゆく。
この結果、この時刻ｔ1’以降、ＩＧＢＴ８の電流Ｉ8 も、部分４１で示すように、比較的ゆっくりと遮断され、従って、ＩＧＢＴ８のコレクタ−エミッタ間電圧ＶＣＥ8 も、部分４２に示す程度の小さいサージ電圧を伴うだけとなり、大きなサージ電圧が発生することはない。
【００４５】
また、この結果、その後、アラーム信号に応じて、時刻ｔ2 で、インバータ制御回路２２がＰＷＭ信号の発生を停止させても、もはやサージ電圧が発生する虞れは何もなく、勿論、ＩＧＢＴ８の耐圧が脅かされる虞れが生じよう筈もないものであり、従って、この実施形態によれば、主回路スイッチング素子であるＩＧＢＴの破壊を常に確実に阻止することができる。
【００４６】
次に、一般的に用いられているＩＧＢＴ駆動用モジュールを利用して、オア回路３０を含む各駆動回路１５〜２０を実現した本発明の実施形態について、図３により説明する。
なお、この実施形態でも、各駆動回路１５〜２０は全て同じ構成なので、駆動回路１５と、駆動回路２０についてだけ示し、他は省略してある。
【００４７】
この図３の実施形態は、図５の従来技術の回路において、各駆動回路１５〜２０の夫々に、更にフオトカプラ１５５〜２０５と、フオトカプラ１５６〜２０６を設け、これによりオア回路３１の機能が得られるようにしたものであり、従って、これらのフオトカプラが付加されている以外は、図５の回路と同じであるので、詳しい説明は省略する。
【００４８】
そして、この実施形態では、各駆動回路１５〜２０でゲート絞り回路１５２、２０２を外部から供給される絞り動作信号で動作させる方法として、短絡検出回路１５１、２０１の検出入力にフオトカプラ１５６〜２０６の受光側１５６ｂ、２０６ｂを直列に接続し、検出信号を遮断することにより、強制的に短絡を検出した状態にする方法を採用したものである。
【００４９】
既に説明したように、駆動回路１５〜２０の短絡検出回路１５１、２０１によるＩＧＢＴ３〜８の短絡電流の検出動作は、各ＩＧＢＴのコレクタ−エミッタ間の電圧を検出し、検出端子からＩＧＢＴのコレクタに電流が流れなくなった場合に異常と判断するようになっている。
【００５０】
そこで、この実施形態では、これを利用し、フオトカプラ１５６〜２０６の受光側１５６ｂ、２０６ｂにより、検出用ダイオード２１から各駆動回路１５〜２０の入力をオン、オフするようにしたものであり、この結果、モジュール化された駆動回路１５〜２０の内部をいじることなく、そのまま使用できるという利点が得られる。
【００５１】
このため、まず、フォトカプラ１５５〜２０５の発光側１５５ａ〜２０５ａをそれぞれアラーム出力回路１５３〜２０３の出力に接続し、アラーム信号伝送用に設けてあるフォトカプラの発光側１５４ａ〜２０４ａと直列にしてある。
この結果、これらフォトカプラの発光側１５５ａ〜２０５ａは、短絡検出回路か１５１〜２０１が短絡を検出し、アラーム出力回路１５３〜２０３がアラーム信号を発生すると、フォトカプラ１５４〜２０４の発光側１５４ａ〜２０４ａと同時に発光することになる。
【００５２】
次に、これらのフオトカプラ１５５〜２０５の受光側１５５ｂ、２０５ｂは線路５０に共通に接続され、さらに直列抵抗５１を介して電源Ｖcc に共通に接続されている。
そして、別のフォトカプラ１５６〜２０６の発光側１５６ａ〜２０６ａは、それぞれの直列抵抗１５７、２０７を介して線路５０に並列に接続されている。
【００５３】
この結果、フォトカプラ１５６〜２０６の発光側１５６ａ〜２０６ａは、常時は発光していて、それらの受光側１５６ｂ、２０６ｂをオンにしているが、フオトカプラ１５５〜２０５の受光側１５５ｂ、２０５ｂの何れか１個でもオンすると、線路５０の電位がローレベルになるので、フォトカプラ１５６〜２０６の発光側１５６ａ〜２０６ａは全て発光を停止し、それらの受光側１５６ｂ、２０６ｂは、オフにされてしまうことなる。
【００５４】
従って、各駆動回路１５〜２０の検出入力にあるフオトカプラ１５６〜２０６の受光側１５６ｂ、２０６ｂのオン、オフ動作は、アラーム出力回路１５３〜２０３のアラーム信号のオア論理条件として得られることになり、オア回路３１としての機能を得ることができる。
【００５５】
この図３の実施形態の動作を、図２のタイミング図により説明すると、まず時刻ｔ1 以前は、フォトカプラ１５６〜２０６の発光側１５６ａ〜２０６ａは全て発光動作しているので、その受光側１５６ｂ、２０６ｂはオン状態にあり、従って、各駆動回路１５〜２０による短絡電流の検出機能は全てそのまま維持されている。
従って、時刻ｔ1 でＩＧＢＴ３に短絡が発生したとき、直ちに駆動回路１５の短絡検出回路１５１による検出機能が働き、この結果、ゲート絞り回路１５２とアラーム出力回路１５３を動作させることになる。
【００５６】
そこで、フォトカプラ１５５の発光側１５５ａが発光動作し、これにより、その受光側１５５ｂがオンするので、フォトカプラ１５６〜２０６の発光側１５６ａ〜２０６ｂは全て消灯されてしまう。
この結果、フォトカプラ１５６〜２０６の受光側１５６ｂ〜２０６ｂは全てオフされるので、駆動回路２０の短絡検出回路２０１の入力がダイオード２１から電気的に切り離された状態になる。
【００５７】
これにより、短絡検出回路２０１は、強制的に短絡を検出した状態にされ、時刻ｔ1 から所定の遅れ時間経過後の時刻ｔ1’でゲート絞り回路２０２が動作し、部分４０で示すように、ＩＧＢＴ８のゲート電圧ＶＧ8 を緩やかに絞ってゆく。 この結果、この時刻ｔ1’以降、ＩＧＢＴ８の電流Ｉ8 も、部分４１で示すように、比較的ゆっくりと遮断され、従って、ＩＧＢＴ８のコレクタ−エミッタ間電圧ＶＣＥ8 も、部分４２に示す程度の小さいサージ電圧を伴うだけとなって、大きなサージ電圧を発生することなく、確実に短絡保護を得ることができるのである。
【００５８】
従って、この実施形態によれば、短絡発生時には、全ての相の駆動回路１５〜２０において、そのゲート絞り回路１５２〜２０２が動作させられるようにできるので、短絡発生時でのサージ電圧の発生を抑え、ＩＧＢＴ３〜８が耐圧を越えて高電圧に曝される虞れを無くし、出力短絡からインバータ装置を確実に保護することができる。
【００５９】
【発明の効果】
本発明によれば、インバータ装置の出力短絡等の異常電流が検出された場合は、異常電流を検出した相以外の相のスイッチング素子がソフト絞り制御のもとでオフされるようにした。従って、例えば異常電流の検出レベルにバラツキがあっても、サージ電圧の発生を低減することができる。
【図面の簡単な説明】
【図１】本発明によるインバータ装置の一実施形態を示す回路図である。
【図２】本発明の一実施形態の動作を説明するためのタイミング図である。
【図３】本発明の一実施形態における駆動回路の具体例を示すブロック図である。
【図４】従来技術によるインバータ装置の一例を示す回路図である。
【図５】従来技術によるインバータ装置における駆動回路の具体例を示すブロック図である。
【図６】従来技術によるインバータ装置の動作を説明するためのタイミング図である。
【符号の説明】
１ 整流回路
２ 平滑コンデンサ
３〜８ ＩＧＢＴ(絶縁ゲート・バイポーラ・トランジスタ)
９〜１４ フライホイールダイオード
１５〜２０ 駆動回路(ゲート駆動回路)
２１ 短絡検出用のダイオード
２２ 上位のインバータ制御回路
２３ 短絡状態を想定するためのスイッチ
２４ 配線インダクタンス
３０ オア回路(論理和回路)
【発明の属する技術分野】
本発明は、ＩＧＢＴ(絶縁ゲート・バイポーラ・トランジスタ)等を主回路スイッチング素子として用いたインバータ装置に関する。
【０００２】
【従来の技術】
近年、主回路スイッチング素子として、ＩＧＢＴを使用したインバータ装置が広く用いられているが、このようなＩＧＢＴを用いたインバータ装置では、その出力短絡時の保護方式として、短絡電流の速やかな検出処理と、その後でのゲート電圧の緩やかな絞りによりスイッチング素子の遮断を制御する、いわゆるソフト絞り制御方式が、従来から主として採用されている。
【０００３】
これは、ＩＧＢＴはスイッチング速度が速いため、出力短絡発生時での大電流の通過によるＩＧＢＴ破壊の虞れだけではなく、電流の遮断により発生するサージ電圧がＩＧＢＴの耐圧を越え、破壊の虞れが生じてしまうからである。
【０００４】
このサージ電圧は、電流遮断時での電流変化率ｄｉ／ｄｔと配線インダクタンスに起因するものであり、短絡電流のような大電流を、ＩＧＢＴの通常のスイッチング速度で遮断したとすると、ＩＧＢＴの耐圧を越える大きなサージ電圧が簡単に発生してしまう。
【０００５】
そこで、このサージ電圧を抑制するため、短絡電流検出時には、上記したように、ＩＧＢＴのゲート電圧の絞りを緩やかにし、これによりＩＧＢＴの電流をゆっくりと減少させてゆき、電流遮断時での電流変化率ｄｉ／ｄｔを抑え、サージ電圧が大きくならないようにしているのである。
【０００６】
ところで、従来技術によるインバータ装置では、図４に示すように、主回路のスイッチング素子であるＩＧＢＴ３〜８の全てのゲート駆動回路１５〜２０に保護回路を設け、各スイッチング素子ごとに独立して短絡電流の検出を行い、短絡電流の通流と、短絡電流の遮断によるサージ電圧から各ＩＧＢＴ３〜８を保護するようになっている。
【０００７】
この図４の従来技術によるインバータ装置において、１は整流回路、２は平滑コンデンサ、３〜８はＩＧＢＴ、９〜１４はフライホイールダイオード、１５〜２０はＩＧＢＴの駆動回路(ゲート駆動回路)、２１は短絡検出用ダイオード、２２はインバータ制御回路である。
なお、２３は出力短絡を想定して設けたスイッチで、２４は配線インダクタンスを表わし、詳しい説明については後述する。
【０００８】
整流回路１は、図示のように、３相ブリッジ接続された６個のダイオードで構成され、３相交流電源から供給される３相交流電力を直流電力に変換し、平滑コンデンサ２に充電すると共に、６個のＩＧＢＴ３〜８をスイッチング素子とする主回路に直流電力を供給する働きをする。
【０００９】
これにより、通常の動作時には、上位のインバータ制御回路２２から供給されるＰＷＭ信号に従って、各駆動回路１５〜２０が、各々のＩＧＢＴ３〜８をスイッチング制御し、Ｕ、Ｖ、Ｗの各出力端子に３相交流電力を発生させ、これらの出力端子Ｕ、Ｖ、Ｗに接続されているモータなどの負荷に３相交流電力を供給するようになっている。
【００１０】
一方、各駆動回路１５〜２０は、ダイオード２１により、各々のＩＧＢＴ３〜８の短絡電流を検出したときは、上記したように、ＩＧＢＴのゲート電圧をソフト絞り制御し、電流遮断時での電流変化率ｄｉ／ｄｔを抑え、サージ電圧が大きくならないようにすると共に、その出力Ａからアラーム信号を出力し、インバータ制御回路２２に供給する。
【００１１】
そこで、インバータ制御回路２２は、このアラーム信号に応じて各駆動回路１５〜２０に対するＰＷＭ信号の送出を停止し、これによりインバータ装置の非常停止を行ない、機器の保護が得られるようにするのである。
次に、図５は、現在、一般的に使用されているモジュール化された駆動回路１５〜２０の一例を示したものである。ここで、各駆動回路１５〜２０は全て同じ構成なので、駆動回路１５と、駆動回路２０についてだけ示し、他は省略してある。
【００１２】
駆動回路１５、２０は、それぞれゲート駆動回路１５０、２００と短絡検出回路１５１、２０１、ゲート絞り回路１５２、２０２、それにアラーム出力回路１５３、２０３で構成されている。
以下、ＩＧＢＴ３の駆動回路１５を例にして説明する。
ゲート駆動回路１５０は、インバータ制御回路２２から供給されてくるＰＷＭ信号を電気的に隔離した状態で増幅し、ＩＧＢＴ３のゲートを駆動する働きをする。
【００１３】
短絡検出回路１５１は、ＩＧＢＴ３に流れる短絡電流を検出する働きをするもので、ＩＧＢＴ３がオン(導通)しているとき、そのコレクタとエミッタの間に現れる電圧、すなわちコレクタ−エミッタ電圧をダイオード２１を介して取り込むことにより、短絡電流を検出するようになっている。
【００１４】
ＩＧＢＴがオン状態のとき、通常時は、短絡検出回路１５１から検出用のダイオード２１を介してＩＧＢＴ３に検出用の電流が流れるが、ＩＧＢＴ３のコレクタ−エミッタ電圧が規定値より高くなると、ダイオード１２がオフして電流が流れなくなるようにしてあり、この電流が流れなくなった場合、これをＩＧＢＴ３に短絡電流が流れているものと判断するようになっている。
【００１５】
なお、これは、ＩＧＢＴでは、それに出力短絡などによる大きな電流が流れた場合、その動作領域が飽和領域から能動領域に移行し、コレクタ−エミッタ電圧が急に上昇してしまうという特性があるのを利用したものである。
【００１６】
ゲート絞り回路１５２は、短絡電流検出時、短絡検出回路１５１から供給される信号に応じて動作を開始し、上記したようにゲート駆動信号を緩やかに絞り、ＩＧＢＴ３をゆっくりとオンからオフ(遮断)に移行させるソフト絞り制御を実行し、これにより、サージ電圧の発生を防ぐ働きをする。
【００１７】
アラーム出力回路２０３は、短絡電流検出時、短絡検出回路１５１から供給される信号に応じて動作し、フォトカプラ１５４ａ、１５４ｂを介してインバータ制御回路２２にアラーム信号を供給する働きをする。
なお、ここで、フォトカプラの１５４ａは発光側を表わし、１５４ｂは受光側表わす。
【００１８】
次に、インバータ制御回路２２は、制御回路２２０とＰＷＭ出力回路２２１、それに異常信号入力回路２２２とで構成されている。
制御回路２２０はマイクロコンピュータなどで構成され、インバータ全体の制御に必要な処理を実行する。
ＰＷＭ出力回路２２１は、名称通り、ＩＧＢＴをスイッチング制御するのに必要なＰＷＭ信号を発生する働きをする。
【００１９】
そして、異常信号入力回路２２は、各フォトカプラの受光側１５４ｂからアラーム信号を入力し、異常信号を発生して制御回路２２０とＰＷＭ出力回路２２１に供給し、過電流検出時、ＰＷＭ信号の発生を停止させる働きをする。
なお、ここで、アラーム信号の伝達にフォトカプラ１５４ａ、１５４ｂを用いているのは、電気的な隔離(アイソレーション)を得るためである。
【００２０】
【発明が解決しようとする課題】
上記従来技術は、各ＩＧＢＴの短絡電流の検出レベルにバラツキの存在が不可避である点について配慮がされておらず、以下に説明するように、充分なサージ電圧抑制の点で問題があった。
【００２１】
インバータ装置では、その出力が短絡された場合、短絡電流は、最低でも上下２箇所のＩＧＢＴを通過することになる。
従って、それぞれのＩＧＢＴの駆動回路に、前記のように、短絡電流の保護機構を組み込んでおき、短絡電流が通過するＩＧＢＴの駆動回路が各々保護動作を行えばよいことになる。
【００２２】
しかし、短絡電流の検出レベルを何れのＩＧＢＴについても完全に等しくすることは、実用上はほとんど不可能に近く、バラツキの存在が不可避となり、短絡発生に際して検出動作するものと動作しないものがでてくる。
この結果、検出レベルが低く、検出回路が動作したＩＧＢＴは、ゲート電圧のソフト絞りが働くので、大きなサージ電圧は発生しないが、検出レベルが高く、検出回路が動作しかったＩＧＢＴではゲート電圧のソフト絞りが働かず、大電流を通常のスイッチング速度で遮断してしまうことになる。
【００２３】
従って、従来技術では、検出回路が働かなかったＩＧＢＴには大きなサージ電圧が発生し、耐圧破壊を招いてしまう虞れを有することになり、以下、この点について、図４の従来技術のインバータ装置と、その動作を示す図６のタイミング図により説明する。
【００２４】
まず、ここで、ＩＧＢＴ３とＩＧＢＴ８がオンの状態で、その他のＩＧＢＴはオフの状態にあり、且つ、ＩＧＢＴ３の駆動回路１５による短絡電流検出レベルの方が、ＩＧＢＴ８の駆動回路２０による短絡電流検出レベルよりも低いものとする。
次に、出力端子Ｕと出力端子Ｗ間に短絡が発生した場合を想定し、スイッチ２３が閉じられたとする。
【００２５】
そして、この図６のタイミング図において、Ｉ23 はスイッチ２３を流れる電流、Ｉ3 はＩＧＢＴ３を流れる電流、Ｉ8 はＩＧＢＴ８を流れる電流、Ｉ12 はダイオード１２を流れる電流、ＶＧ3 はＩＧＢＴ３のゲート電圧、ＶＣＥ3 はＩＧＢＴ３のコレクタ−エミッタ間の電圧、ＶＧ8 はＩＧＢＴ８のゲート電圧、ＶＣＥ8 はＩＧＢＴ８のコレクタ−エミッタ間電圧を夫々示している。
【００２６】
いま、時刻ｔ0 でスイッチ２３がオンされ、短絡が発生したとすると、この時点からＩＧＢＴ３とＩＧＢＴ８を通って短絡電流Ｉ23 が流れ始めるが、この短絡電流Ｉ23 は配線インダクタンス２４により制限され、この結果、図示のように、時刻ｔ0 から立ち上がって緩やかに大きくなっていく。
なお、この時点では、短絡電流Ｉ23 は、ＩＧＢＴ３を流れる電流Ｉ3 に等しくなっている。
【００２７】
そして、時刻ｔ1 に至り、ここで、短絡電流Ｉ23 が、短絡電流検出レベルが低い方のＩＧＢＴ３の駆動回路１５の検出レベルに達したとする。
そうすると、ここで、駆動回路１５は、上位のインバータ制御回路２２から供給されているＰＷＭ信号を無視し、ＩＧＢＴ３のゲート電圧ＶＧ3 を、部分２５に示すように、緩やかに絞ってゆき、これによりＩＧＢＴ３をゆっくりとオフに制御する。
【００２８】
この結果、電流Ｉ3 は、部分２６で示すように、比較的緩やかに遮断されるので、電圧ＶＣＥ3 は、部分２７に示す程度の小さいサージ電圧を伴うだけで、大きなサージ電圧を発生することはなく、従って、ＩＧＢＴ３については、その耐圧が脅かされる虞れは生じない。
【００２９】
しかして、ここでＩＧＢＴ３が遮断されても、ＩＧＢＴ８はオン状態のままなので、短絡電流Ｉ23 は配線インダクタンス２４の働きにより残り、ダイオード１２に転流して還流電流Ｉ12 となり、これが短絡電流Ｉ23 となる。
そして、この結果、時刻ｔ1 以降も短絡電流Ｉ23 が残るが、以後は図示のように減少してゆくだけなので、ＩＧＢＴ８の駆動回路２０は検出レベルに達しない状態のままになり、短絡電流Ｉ23は徐々に減衰しながらではあるが、依然として流れ続けている。
【００３０】
ところで、時刻ｔ1 で短絡を検出した駆動回路１５は、この時点で上位のインバータ制御回路２２にアラーム信号を送出しており、このため、インバータ制御回路２２は、このアラーム信号に応じて、時刻ｔ2 で全ての駆動回路１５〜２０に対するＰＷＭ信号の出力を停止し、これにより、駆動回路２０は、このＰＷＭ信号の出力停止により、ＩＧＢＴ８のゲート電圧ＶＧ8 を、部分２８に示すように、通常の動作時と同様、速いスイッチング速度のままで急激に遮断状態にしてしまう。
【００３１】
この結果、時刻ｔ2 で、ＩＧＢＴ８がオフし、そのコレクタ−エミッタ電圧ＶＣＥ8 に、部分２９に示すように、大きなサージ電圧が発生し、ＩＧＢＴ８の耐圧を越え、破壊を招いてしまうのである。
ここで、時刻ｔ2 以降も、しばらくは電流Ｉ12 と電流Ｉ23 が流れ続けているのは、ＩＧＢＴ８からダイオード１１に転流されてしまうからである。
【００３２】
なお、この図６では、時刻ｔ1 から時刻ｔ2 までの時間がかなり長く描かれているが、これは判り易くするため誇張して示したものであり、実際には、もっと短く、信号の処理に必要な極く短時間の遅れを伴うに過ぎない。
【００３３】
本発明の目的は、例えば短絡検出回路の検出レベルにバラツキがあっても、サージ電圧の発生が低減できるようにしたインバータ装置を提供することにある。
【００３４】
【課題を解決するための手段】
上記目的は、
主回路を構成する複数のスイッチング素子と、
前記スイッチング素子のゲート駆動回路の異常電流を検出する異常電流検出回路と、
前記スイッチング素子のゲート駆動回路のゲート電圧をソフト絞りするソフト絞り制御回路とを有するインバータ装置において、
前記異常電流検出回路から異常電流検出信号を入力するオア回路を設け、
前記オア回路の出力に基づき、異常電流を検出した相以外の相のスイッチング素子の前記ゲート駆動回路に対応する前記ソフト絞り制御回路が動作するようにして達成される。
また、前記オア回路の出力に基づき、異常電流を検出した相以外の相のスイッチング素子の前記ゲート駆動回路のゲート電圧をソフト絞り動作するようにして達成される。
【００３５】
何れの相で出力短絡などによる異常大電流が検出された場合、異常電流を検出した相以外の相のスイッチング素子でもサージ電圧が発生する虞れを低減することができる。
【００３６】
【発明の実施の形態】
以下、本発明によるインバータ装置について、図示の実施形態により詳細に説明する。
図１は、本発明の一実施形態で、図において、３０はオア(論理和)回路で、その他、各駆動回路１５〜２０が、出力Ａだけではなく、さらに出力Ｂと入力Ｃを備えている点を除き、残りの構成要素は、図４に示した従来技術によるインバータ装置と同じである。
【００３７】
そして、駆動回路１５〜２０において、まず出力Ｂは、アラーム信号の出力Ａとは別に、短絡などの異常な大電流検出時に、それを表わす信号、すなわち短絡検出信号(異常電流検出信号)を出力するための端子で、次に、同じく入力Ｃは、内部に有するゲート絞り回路を強制的に動作させるための信号、すなわち絞り動作信号を入力するための端子である。
【００３８】
従って、この実施形態における駆動回路１５〜２０は、夫々が対応するＩＧＢＴ３〜８に短絡電流が検出されたとき、その内部に有するゲート絞り回路(ソフト絞り制御回路)を動作させるだけではなく、外部から入力Ｃに所定の信号、すなわち絞り動作信号が供給されたときにも、その内部にあるゲート絞り回路が動作されるように構成されていることになる。
【００３９】
次に、オア回路３０は、６入力のオア回路で構成され、その入力には、全ての相の駆動回路１５〜２０の出力Ｂから、短絡検出信号がそれぞれ供給されるようになっており、それらのオア論理結果を出力し、全ての駆動回路１５〜２０の入力Ｃに、絞り動作信号として供給する働きをする。
【００４０】
従って、この図１の実施形態では、駆動回路１５〜２０の内の何れかで、対応するＩＧＢＴに短絡電流が検出されたときは、残りの駆動回路１５〜２０の全てに絞り動作信号が供給され、この結果、ＩＧＢＴ３〜ＩＧＢＴ８の何れか１個でも短絡電流が流れたら、全てのＩＧＢＴの駆動回路内にあるゲート絞り回路が動作し、それぞれが対応するＩＧＢＴのゲート電圧を緩やかに絞り、オフにすることになる。
【００４１】
次に、この実施形態の動作について、図２のタイミング図により説明する。 このときも、図６の従来技術と場合と同じく、ＩＧＢＴ３とＩＧＢＴ８がオンの状態で、その他のＩＧＢＴはオフの状態にあり、且つ、ＩＧＢＴ３の駆動回路１５による短絡電流検出レベルの方が、ＩＧＢＴ８の駆動回路２０による短絡電流検出レベルよりも低いものとし、この状態で、時刻ｔ0 でスイッチ２３が閉じられ、出力端子Ｕと出力端子Ｗ間に短絡が発生したものとする。
【００４２】
そうすると、これも従来技術のときと同様に、時刻ｔ1 で駆動回路１５が短絡を検出し、これにより、図示の部分２５のように、ゲート電圧ＶＧ3 を緩やかに絞り、ＩＧＢＴ３をゆっくりと遮断に移行させる。
従って、これも従来技術と同じく、時刻ｔ1 以降、電流Ｉ3 は、部分２６で示すように、比較的緩やかに遮断されるので、電圧ＶＣＥ3 は、部分２７に示す程度の小さいサージ電圧を伴うだけで、大きなサージ電圧を発生することはなく、従って、ＩＧＢＴ３の耐圧が脅かされる虞れは生じない。
【００４３】
ところで、このままでは、従来技術で説明したように、やがて時刻ｔ2 で、ＩＧＢＴ８は速いスイッチング速度のままで急激に遮断状態にされてしまい、耐圧破壊の虞れを生じてしまうが、しかして、この図１の実施形態では、駆動回路１５がＩＧＢＴ３の短絡を検出し、自らのゲート絞り回路を動作させると共に、その出力Ｂから短絡検出信号を送出し、それをオア回路３０に供給するようになっており、この結果、時刻ｔ1 で駆動回路１５が短絡を検出してから僅かの遅れ時間後の時刻ｔ1’、全ての駆動回路の入力Ｃに絞り動作信号が供給される。
【００４４】
そこで、今度はＩＧＢＴ８の駆動回路２０のゲート絞り回路も動作し、部分４０で示すように、ＩＧＢＴ８のゲート電圧ＶＧ8 を緩やかに絞ってゆく。
この結果、この時刻ｔ1’以降、ＩＧＢＴ８の電流Ｉ8 も、部分４１で示すように、比較的ゆっくりと遮断され、従って、ＩＧＢＴ８のコレクタ−エミッタ間電圧ＶＣＥ8 も、部分４２に示す程度の小さいサージ電圧を伴うだけとなり、大きなサージ電圧が発生することはない。
【００４５】
また、この結果、その後、アラーム信号に応じて、時刻ｔ2 で、インバータ制御回路２２がＰＷＭ信号の発生を停止させても、もはやサージ電圧が発生する虞れは何もなく、勿論、ＩＧＢＴ８の耐圧が脅かされる虞れが生じよう筈もないものであり、従って、この実施形態によれば、主回路スイッチング素子であるＩＧＢＴの破壊を常に確実に阻止することができる。
【００４６】
次に、一般的に用いられているＩＧＢＴ駆動用モジュールを利用して、オア回路３０を含む各駆動回路１５〜２０を実現した本発明の実施形態について、図３により説明する。
なお、この実施形態でも、各駆動回路１５〜２０は全て同じ構成なので、駆動回路１５と、駆動回路２０についてだけ示し、他は省略してある。
【００４７】
この図３の実施形態は、図５の従来技術の回路において、各駆動回路１５〜２０の夫々に、更にフオトカプラ１５５〜２０５と、フオトカプラ１５６〜２０６を設け、これによりオア回路３１の機能が得られるようにしたものであり、従って、これらのフオトカプラが付加されている以外は、図５の回路と同じであるので、詳しい説明は省略する。
【００４８】
そして、この実施形態では、各駆動回路１５〜２０でゲート絞り回路１５２、２０２を外部から供給される絞り動作信号で動作させる方法として、短絡検出回路１５１、２０１の検出入力にフオトカプラ１５６〜２０６の受光側１５６ｂ、２０６ｂを直列に接続し、検出信号を遮断することにより、強制的に短絡を検出した状態にする方法を採用したものである。
【００４９】
既に説明したように、駆動回路１５〜２０の短絡検出回路１５１、２０１によるＩＧＢＴ３〜８の短絡電流の検出動作は、各ＩＧＢＴのコレクタ−エミッタ間の電圧を検出し、検出端子からＩＧＢＴのコレクタに電流が流れなくなった場合に異常と判断するようになっている。
【００５０】
そこで、この実施形態では、これを利用し、フオトカプラ１５６〜２０６の受光側１５６ｂ、２０６ｂにより、検出用ダイオード２１から各駆動回路１５〜２０の入力をオン、オフするようにしたものであり、この結果、モジュール化された駆動回路１５〜２０の内部をいじることなく、そのまま使用できるという利点が得られる。
【００５１】
このため、まず、フォトカプラ１５５〜２０５の発光側１５５ａ〜２０５ａをそれぞれアラーム出力回路１５３〜２０３の出力に接続し、アラーム信号伝送用に設けてあるフォトカプラの発光側１５４ａ〜２０４ａと直列にしてある。
この結果、これらフォトカプラの発光側１５５ａ〜２０５ａは、短絡検出回路か１５１〜２０１が短絡を検出し、アラーム出力回路１５３〜２０３がアラーム信号を発生すると、フォトカプラ１５４〜２０４の発光側１５４ａ〜２０４ａと同時に発光することになる。
【００５２】
次に、これらのフオトカプラ１５５〜２０５の受光側１５５ｂ、２０５ｂは線路５０に共通に接続され、さらに直列抵抗５１を介して電源Ｖcc に共通に接続されている。
そして、別のフォトカプラ１５６〜２０６の発光側１５６ａ〜２０６ａは、それぞれの直列抵抗１５７、２０７を介して線路５０に並列に接続されている。
【００５３】
この結果、フォトカプラ１５６〜２０６の発光側１５６ａ〜２０６ａは、常時は発光していて、それらの受光側１５６ｂ、２０６ｂをオンにしているが、フオトカプラ１５５〜２０５の受光側１５５ｂ、２０５ｂの何れか１個でもオンすると、線路５０の電位がローレベルになるので、フォトカプラ１５６〜２０６の発光側１５６ａ〜２０６ａは全て発光を停止し、それらの受光側１５６ｂ、２０６ｂは、オフにされてしまうことなる。
【００５４】
従って、各駆動回路１５〜２０の検出入力にあるフオトカプラ１５６〜２０６の受光側１５６ｂ、２０６ｂのオン、オフ動作は、アラーム出力回路１５３〜２０３のアラーム信号のオア論理条件として得られることになり、オア回路３１としての機能を得ることができる。
【００５５】
この図３の実施形態の動作を、図２のタイミング図により説明すると、まず時刻ｔ1 以前は、フォトカプラ１５６〜２０６の発光側１５６ａ〜２０６ａは全て発光動作しているので、その受光側１５６ｂ、２０６ｂはオン状態にあり、従って、各駆動回路１５〜２０による短絡電流の検出機能は全てそのまま維持されている。
従って、時刻ｔ1 でＩＧＢＴ３に短絡が発生したとき、直ちに駆動回路１５の短絡検出回路１５１による検出機能が働き、この結果、ゲート絞り回路１５２とアラーム出力回路１５３を動作させることになる。
【００５６】
そこで、フォトカプラ１５５の発光側１５５ａが発光動作し、これにより、その受光側１５５ｂがオンするので、フォトカプラ１５６〜２０６の発光側１５６ａ〜２０６ｂは全て消灯されてしまう。
この結果、フォトカプラ１５６〜２０６の受光側１５６ｂ〜２０６ｂは全てオフされるので、駆動回路２０の短絡検出回路２０１の入力がダイオード２１から電気的に切り離された状態になる。
【００５７】
これにより、短絡検出回路２０１は、強制的に短絡を検出した状態にされ、時刻ｔ1 から所定の遅れ時間経過後の時刻ｔ1’でゲート絞り回路２０２が動作し、部分４０で示すように、ＩＧＢＴ８のゲート電圧ＶＧ8 を緩やかに絞ってゆく。 この結果、この時刻ｔ1’以降、ＩＧＢＴ８の電流Ｉ8 も、部分４１で示すように、比較的ゆっくりと遮断され、従って、ＩＧＢＴ８のコレクタ−エミッタ間電圧ＶＣＥ8 も、部分４２に示す程度の小さいサージ電圧を伴うだけとなって、大きなサージ電圧を発生することなく、確実に短絡保護を得ることができるのである。
【００５８】
従って、この実施形態によれば、短絡発生時には、全ての相の駆動回路１５〜２０において、そのゲート絞り回路１５２〜２０２が動作させられるようにできるので、短絡発生時でのサージ電圧の発生を抑え、ＩＧＢＴ３〜８が耐圧を越えて高電圧に曝される虞れを無くし、出力短絡からインバータ装置を確実に保護することができる。
【００５９】
【発明の効果】
本発明によれば、インバータ装置の出力短絡等の異常電流が検出された場合は、異常電流を検出した相以外の相のスイッチング素子がソフト絞り制御のもとでオフされるようにした。従って、例えば異常電流の検出レベルにバラツキがあっても、サージ電圧の発生を低減することができる。
【図面の簡単な説明】
【図１】本発明によるインバータ装置の一実施形態を示す回路図である。
【図２】本発明の一実施形態の動作を説明するためのタイミング図である。
【図３】本発明の一実施形態における駆動回路の具体例を示すブロック図である。
【図４】従来技術によるインバータ装置の一例を示す回路図である。
【図５】従来技術によるインバータ装置における駆動回路の具体例を示すブロック図である。
【図６】従来技術によるインバータ装置の動作を説明するためのタイミング図である。
【符号の説明】
１ 整流回路
２ 平滑コンデンサ
３〜８ ＩＧＢＴ(絶縁ゲート・バイポーラ・トランジスタ)
９〜１４ フライホイールダイオード
１５〜２０ 駆動回路(ゲート駆動回路)
２１ 短絡検出用のダイオード
２２ 上位のインバータ制御回路
２３ 短絡状態を想定するためのスイッチ
２４ 配線インダクタンス
３０ オア回路(論理和回路)
Claims (3)
- 主回路を構成する複数のスイッチング素子と、
前記スイッチング素子のゲート駆動回路の異常電流を検出する異常電流検出回路と、
前記スイッチング素子のゲート駆動回路のゲート電圧をソフト絞りするソフト絞り制御回路とを有するインバータ装置において、
前記異常電流検出回路から異常電流検出信号を入力するオア回路を設け、
前記オア回路の出力に基づき、異常電流を検出した相以外の相のスイッチング素子の前記ゲート駆動回路に対応する前記ソフト絞り制御回路が動作するように構成したことを特徴とするインバータ装置。 - 請求項１に記載のインバータ装置において、
前記オア回路の出力に基づき、前記ゲート駆動回路の全ての前記ソフト絞り制御回路が動作するように構成したことを特徴とするインバータ装置。 - 請求項１に記載のインバータ装置において、
前記オア回路の出力に基づき、異常電流を検出した相以外の相のスイッチング素子の前記ゲート駆動回路のゲート電圧をソフト絞りするように構成したことを特徴とするインバータ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26872797A JP3764259B2 (ja) | 1997-10-01 | 1997-10-01 | インバータ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26872797A JP3764259B2 (ja) | 1997-10-01 | 1997-10-01 | インバータ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11113265A JPH11113265A (ja) | 1999-04-23 |
| JP3764259B2 true JP3764259B2 (ja) | 2006-04-05 |
Family
ID=17462517
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26872797A Expired - Lifetime JP3764259B2 (ja) | 1997-10-01 | 1997-10-01 | インバータ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3764259B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006166676A (ja) * | 2004-12-10 | 2006-06-22 | Sumitomo Electric Ind Ltd | 保護装置および当該保護装置が組み込まれた電力制御装置 |
| JP2008017595A (ja) * | 2006-07-05 | 2008-01-24 | Matsushita Electric Ind Co Ltd | 車両用インバータ装置 |
-
1997
- 1997-10-01 JP JP26872797A patent/JP3764259B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11113265A (ja) | 1999-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5200878A (en) | Drive circuit for current sense igbt | |
| US7535283B2 (en) | Gate drive circuit, semiconductor module and method for driving switching element | |
| JP3193827B2 (ja) | 半導体パワーモジュールおよび電力変換装置 | |
| US5123746A (en) | Bridge type power converter with improved efficiency | |
| US5396117A (en) | Semiconductor device with independent over-current and short-circuit protection | |
| KR100735849B1 (ko) | 전력용 반도체장치 | |
| US5210479A (en) | Drive circuit for an insulated gate transistor having overcurrent detecting and adjusting circuits | |
| EP0585926B1 (en) | Insulated gate semiconductor device | |
| US6396721B1 (en) | Power converter control device and power converter thereof | |
| US5200879A (en) | Drive circuit for voltage driven type semiconductor device | |
| JP4313658B2 (ja) | インバータ回路 | |
| JPH1032476A (ja) | 過電流保護回路 | |
| JP2018011467A (ja) | 半導体スイッチング素子のゲート駆動回路 | |
| JP2009296732A (ja) | 半導体スイッチング素子用ゲート駆動装置を備えた電力変換装置 | |
| JP2004129378A (ja) | 電力用半導体素子のゲート駆動回路 | |
| JPH05218836A (ja) | 絶縁ゲート素子の駆動回路 | |
| JP3764259B2 (ja) | インバータ装置 | |
| JP4946103B2 (ja) | 電力変換装置 | |
| JPH10337046A (ja) | 電力変換装置 | |
| JP2003079129A (ja) | ゲート駆動回路とそれを用いた電力変換器 | |
| JP3661813B2 (ja) | 電圧駆動形半導体素子の駆動回路 | |
| JP6298735B2 (ja) | 半導体駆動装置ならびにそれを用いた電力変換装置 | |
| JP2006014402A (ja) | 電力変換装置の過電流保護装置 | |
| JP6622405B2 (ja) | インバータ駆動装置 | |
| JPH03106217A (ja) | 絶縁ゲートトランジスタの駆動回路，過電流検出回路及び半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040128 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040128 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20040128 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20040128 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050913 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051004 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060110 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060119 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090127 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100127 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110127 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110127 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120127 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130127 Year of fee payment: 7 |
|
| EXPY | Cancellation because of completion of term |