JP3661813B2 - 電圧駆動形半導体素子の駆動回路 - Google Patents

電圧駆動形半導体素子の駆動回路 Download PDF

Info

Publication number
JP3661813B2
JP3661813B2 JP14726296A JP14726296A JP3661813B2 JP 3661813 B2 JP3661813 B2 JP 3661813B2 JP 14726296 A JP14726296 A JP 14726296A JP 14726296 A JP14726296 A JP 14726296A JP 3661813 B2 JP3661813 B2 JP 3661813B2
Authority
JP
Japan
Prior art keywords
voltage
semiconductor element
circuit
failure
igbt
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP14726296A
Other languages
English (en)
Other versions
JPH09331669A (ja
Inventor
清明 笹川
昌人 望月
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric FA Components and Systems Co Ltd
Original Assignee
Fuji Electric FA Components and Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric FA Components and Systems Co Ltd filed Critical Fuji Electric FA Components and Systems Co Ltd
Priority to JP14726296A priority Critical patent/JP3661813B2/ja
Publication of JPH09331669A publication Critical patent/JPH09331669A/ja
Application granted granted Critical
Publication of JP3661813B2 publication Critical patent/JP3661813B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Power Conversion In General (AREA)
  • Electronic Switches (AREA)

Description

【0001】
【発明の属する技術分野】
この発明は、絶縁ゲート形バイポーラトランジスタ(以下、IGBTとも略記する)やMOS形FETなどの電圧駆動形半導体素子の駆動回路、特にインバータ等の電力変換装置において、短絡事故時などに生じる過電流から半導体素子を保護する機能を備えた電圧駆動形半導体素子の駆動回路に関する。
【0002】
【従来の技術】
以下の説明では、電圧駆動形半導体素子としてIGBTを用いる場合につき、説明する。
電力変換装置において、運転中の過電流故障の中で素子破壊につながる故障として、短絡事故がある。すなわち、短絡事故が発生すると、IGBT素子には直流定格の10倍程度の短絡電流が流れる。そこで、この短絡電流を通常のターンオフ動作で遮断すると、その電流遮断時には、図7(イ)に破線で示すように、IGBTのコレクタ−エミッタ間電圧VCEの跳ね上がり電圧VCEP が過大となり、この電圧VCEP が素子耐圧以上となって素子破壊につながるおそれが生じるわけである。
このような過電流保護方式として、出願人は先に図8に示すような回路を提案している。これは、短絡事故時に、IGBTのゲート−エミッタ間電圧VGEを、図7(ハ)の実線波形のように一定の時定数で徐々に減少させるもので、こうすることにより、コレクタ電流Icの減少速度が図7(ロ)のように小さくなり、電流遮断時の電圧VCEの跳ね上がり電圧VCEP を低減することができる。
【0003】
図8についてもう少し具体的に説明する。同図の符号4は主スイッチング素子としてのIGBT、5は信号絶縁用フォトカプラ、6,7はそれぞれオンゲート電圧(V1)印加用電圧源,オフゲート電圧(V2)印加用電圧源を示す。
ここで、その通常動作につき説明する。フォトカプラ5がオンするとトランジスタ8はオフ,トランジスタ9はオン,トランジスタ10はオフとなって、IGBT4のゲート−エミッタ間には抵抗11を介してオンゲート電圧V1が印加される。オンゲート電圧が与えられるとIGBT4はオンし、そのコレクタ−エミッタ間電圧はオン電圧(VCE(ON)と記す)まで低下する。したがって、
ZD(13)+VBE(14)>V2+VCE(ON)+VF(15)
ZD(13):ツェナーダイオード13のしきい値電圧
BE(14):トランジスタ14のベースエミッタ間電圧(VBE
F(15) :ダイオード15の順方向電圧
の関係が成立するように部品を予め選定しておくことにより、IGBT4のオン状態ではトランジスタ14をオフにすることができる。
【0004】
次に、フォトカプラ5がオフになるとトランジスタ8がオンし、トランジスタ9がオフ,トランジスタ10がオンとなって、IGBT4のゲート−エミッタ間には抵抗11を介してオフゲート電圧V2が印加されIGBT4はオフとなる。
さて、IGBT4のオン期間中に短絡事故が発生した場合には、そのコレクタ−エミッタ間電圧の増加に伴い、
ZD(13)+VBE(14)<V2+VCE(ON)+VF(15)
となり、トランジスタ14が導通する。これにより、コンデンサ20の電荷は抵抗18(R2)を介して放電される。このとき、R1,R2≧R3と選定しておくことにより、コンデンサ20の両端電圧とV2との差の電圧がダイオード21およびトランジスタ10を介して、IGBT4のゲート−エミッタ間に印加される。この電圧は、時間の経過とともに徐々に減少する。IGBT4に流れる短絡電流は、ゲート−エミッタ間に印加される電圧に依存することから、ゲート−エミッタ間電圧の減少に対応して、短絡電流も減少する。したがって、過電流をしゃ断する際の電流の減少率(−di/dt)を小さな値に抑制できる。
【0005】
【発明が解決しようとする課題】
IGBTインバータの短絡事故では、その短絡経路にインダクタンスLsがあり、このインダクタンスLsにより短絡電流が抑制される場合がある。
図9(イ)はインダクタンスLsがある場合の短絡回路であり、同(ロ)にその動作波形を示す。
すなわち、IGBTがオンすると短絡現象が発生し、そのコレクタ電流Icは電源電圧Edと、インダクタンスLsとによって決まる電流増加率(di/dt=Ed/Ls・t)で増加し、IGBT素子の流し得る最大電流値で増加が止まる(図9(ロ)のt=t1参照)。
次に、コレクタ電流Icが一定値(Icp)になると、IGBTのコレクタ−エミッタ間電圧VCEが増加し、その値はインダクタンスLsに蓄えられたエネルギーによって、電源電圧Ed+ΔVになる(図9(ロ)のt=t1以降)。ただし、ΔVは、スナバコンデンサ703の容量をC1として、
ΔV=√(Ls/C1)・Icp
と表わされる。
【0006】
上記のような短絡事故では、下記のように従来の短絡保護方式が有効に働かず素子破壊につながる、という問題がある。
(1)従来の短絡保護方式では、VCEの電圧値によって過電流を検知するようにしているため、コレクタ電流Icが最大電流値になってから(図9(ロ)のt=t2参照)、保護機能が働く。保護作用によってコレクタ電流Icが減衰すると、減衰した電流は図9(イ)のスナバ回路700に流れ込み、スナバ電圧は増加する。スナバ電圧はVCEと等しいため、図9(ロ)に示すt=t2時点におけるVCEは電源電圧Ed以上に過充電されており、保護作用によってさらに充電され、素子耐圧を越えて素子破壊される可能性がある。
(2)上記過充電による素子破壊を防ぐには、スナバコンデンサ703の容量C1を大きくすれば良いが、そうするとスナバ回路が大型化し、コストアップになる。
(3)VCE電圧値が過電流の検知レベルに達しない期間(図9(ロ)のt=t1以前)に通常オフ信号が入り、大電流(通常過電流レベル以上)を通常遮断したような場合、素子のいわゆる安全動作領域(ASO)逸脱による素子破壊の可能性がある。
したがって、この発明の課題は、電圧駆動形半導体素子の短絡事故などで生じた過電流から、確実に素子の保護を図ることにある。
【0007】
【課題を解決するための手段】
このような課題を解決するため、この発明では、IGBTのターンオン後にゲート電圧を減少させる保護動作を行ない、その一定期間後に故障の有無を判断し、故障と判断したときは保護動作を継続させ、正常と判断したときは保護動作を止めて、正規のゲート電圧値に戻すようにしている。
すなわち、短絡状態のIGBT素子が流せる電流は、図10に示す出力特性によって決まる。出力特性は飽和領域と活性領域に区分けされ、短絡状態は活性領域となる。この活性領域は図示のように、コレクタ−エミッタ間電圧を変化させてもコレクタ電流Icの変化は小さいが、ゲート電圧値VGEの変化によってコレクタ電流Icが大きく変化する領域である。
【0008】
そこで、IGBTのターンオン後に保護動作を働かせて、ゲート電圧を減少させる。IGBTが短絡状態であれば、ゲート電圧値が正規の電圧値よりも低いため、素子に流れる短絡電流は正規のゲート電圧値で決まる最大電圧値まで増加されずに低い電流値に抑制される。短絡電流の増加が止まるとコレクタ−エミッタ間電圧が増加し、IGBTは活性領域に入る。つまり、ゲート電圧値を減少させれば、短絡電流値の低い値で強制的に活性領域に入れることができる。この状態で、故障判別させて保護動作を継続させれば、短絡電流値を抑制して過電流保護機能を有効に生かすことができる。
IGBTが短絡状態でなければ、ゲート電圧を減少させてもコレクタ−エミッタ間電圧の増加がないため、故障判別させて保護動作を中止し、ゲート電圧を正規の電圧値に戻せば、通常の動作になる。
【0009】
【発明の実施の形態】
図1はこの発明の第1の実施の形態を示す構成図である。
図8と比較すれば明らかなように、この例は可変電圧源103と素子電圧を監視して故障を検出する故障検知回路100とを分離し、その間にトランジスタ10のオフ信号によって一定の期間可変電圧源103を動作させるワンショット回路101と、素子電圧を監視して故障を検出する故障検知回路100の出力信号を一定期間遅延させるタイマー回路102を付加した点が特徴である。
【0010】
図1の動作について、図2を参照して説明する。まず、ターンオン動作から説明する。
いま、フォトカプラ5がオンするとトランジスタ8がオフする(図2のt=t0参照)。その結果、トランジスタ9がオンし、トランジスタ10がオフとなって、IGBT4のゲート−エミッタ間には抵抗11を介してオンゲート電圧V1が印加され、IGBT4はターンオンする。IGBT4はターンオン後のt=t1の時点で、トランジスタ10のオフによってワンショット回路101が動作し、可変電圧源103のトランジスタ14を動作させる。トランジスタ14がオンすると、コンデンサ20の電荷は抵抗18(R2)を介して放電され、コンデンサ20の両端の電圧とV2との差の電圧がダイオード21およびトランジスタ10を介して、IGBT4のゲート−エミッタ間に印加される。すなわち、IGBT4のゲート電圧VGEは、時間の経過とともに徐々に減少することになる。このゲート電圧VGEの低下は、時刻t=t2まで続く。
【0011】
トランジスタ10のオフ信号が入力された時点で、素子電圧を監視して故障を検出する故障検知回路100の出力側に設けられたタイマー回路102が動作し、そのタイマー時間後のワンショット終了時点t=t2時点で故障判別が行なわれる。故障判別の関係式は下記のようになる。
正常:VZD(50)+VBE(52)>V2+VCE(ON)+VF(15)第1式
異常:VZD(50)+VBE(52)<V2+VCE(ON)+VF(15)第2式
そして、t=t2時点で、故障判別結果が正常(上記第1式の関係を満たす場合)であれば、ゲート電圧VGEの低下を止め、正規のゲート電圧値V1に戻す。この場合のIGBT4のコレクタ−エミッタ間電圧VCEと、コレクタ電流Ic波形を図2(ホ)に示す。
【0012】
これに対し、故障判別結果が異常(故障:上記第2式の関係を満たす場合)の場合は、ゲート電圧VGEの低下を継続させる。この場合のIGBT4のコレクタ−エミッタ間電圧VCEと、コレクタ電流Ic波形を図2(ヘ)に示す。図2(ニ)にも示すように、時刻t=t2以降もゲート電圧VGEが低下するため、コレクタ電流Icが図2(ヘ)のように抑制されることになる。IGBT4はコレクタ電流がなくなると、コレクタ−エミッタ間電圧が増加する。すなわち、素子の最大電流(正規のゲート電圧値VGE=V1印加時)よりも低い電流値で、活性領域に入るわけである。時刻t=t2で故障判別し、さらにゲート電圧VGEの低下を継続させることで、安全にIGBT4をオフすることができる。
【0013】
図3はこの発明の第2の実施形態を示す回路図である。
同図からも明らかなように、図1との相違点はゲート電圧VGEを低下させる時定数の異なる可変電圧源70,80を設けた点にある。図3の動作について、図4を参照して説明する。
IGBT4がターンオンした後、ワンショット回路101が動作すると可変電圧源70のトランジスタ71がオンする。可変電圧源70の放電時定数は可変電圧源80よりも小さく、可変電圧源80よりも速くゲート電圧を低下させる。短絡故障時には、ゲート電圧を急峻に下げられるため、短絡電流を図1の例よりも低減できる効果がある。
【0014】
タイマー回路102のタイマー時間後の時刻t=t2で、故障判別が行なわれるとともに、もう1つの可変電圧源80のトランジスタ81がオンし、さらにゲート電圧VGEの低下を継続させる。可変電圧源80の時定数は大きく、可変電圧源70よりもゆっくりとゲート電圧VGEを低下させる。ゲート電圧VGEが時間の経過とともに徐々に減少することで、コレクタ電流Icの変化率が低くなって図9(イ)に示すようなスナバ回路に流れ込む電流が少なくなるため、スナバ電圧が増加しなくなり、図1の例よりも安全にIGBT4をオフすることができる利点が得られる。
【0015】
図5はこの発明の第3の実施の形態を示す回路図である。図1との相違点は、IGBT4のコレクタ−エミッタ間電圧を抵抗R100,R101によって分圧してIGBT4のゲート駆動回路の電圧検出部200に引き込み、その検出値によりIGBT4の状態監視を行なうようにした点にある。
この場合のIGBT4の状態監視は、コレクタ−エミッタ間電圧VCEの抵抗分圧値R100(R 100 +R 101 ・VCN(この値は、ゲート駆動回路のグランドラインを規準にしている。)と、故障設定値(VZD(201)+VBE(203))との比較により行なわれる。すなわち、
100(R 100 +R 101 ・VCN>VZD(201)+VBE(203)第3式
100(R 100 +R 101 ・VCN<VZD(201)+VBE(203)第4式
の判定を行ない、第3式が成立するときは電圧検出部200のトランジスタ203がオンし、反転アンプを介してハイ(H)レベルの信号を出力する。また、第4式が成立するときはトランジスタ203がオフし、反転アンプを介してロー(L)レベルの信号を出力する。
【0016】
その出力とトランジスタ8の出力との排他的論理和(EXOR:104)をとることにより、表1の関係から故障か否かが判別できる。
故障(1)は、オン信号が入っているのにコレクタ−エミッタ間電圧が低下しないため図1の場合と同じ判別となり、図1の場合と同様の保護動作が行なわれる。
故障(2)の判別は次の通りである。つまり、IGBT4がオフの場合、そのコレクタ−エミッタ間電圧には主回路電圧が印加される。これに対し、オフ信号を与えても、IGBT4のコレクタ−エミッタ間電圧に主回路電圧が出なければ素子故障である。そこで、この条件によりIGBTの状態監視を行ない、その情報を外部の制御装置へ出力する。
【表1】
Figure 0003661813
【0017】
図6はこの発明の第4の実施形態を示す回路図である。
これは、図5の状態監視情報を受け、故障信号が入力された場合は、その信号により短絡保護動作を行なうものである。また、IGBT素子がオフ時の場合にはオン信号を受け付けず、オフ状態のままにするインターロック部300を設置している。
このように、直列接続されたIGBT同志の状態を監視することで、短絡保護動作を安全かつ瞬時に行なうようにする。さらに、一方の素子がオフの場合、対向側の素子が故障している場合には、健全な素子にはオン信号を受け付けず、オフ状態のままにするなどすれば、短絡状態を未然に防ぐことができる。
【0018】
【発明の効果】
この発明によれば、IGBTのターンオン後にゲート電圧を減少させる保護動作を実行し、その一定期間後に故障の有無を判断させ、故障と判断したときは保護動作を継続させ、正常と判断したときは保護動作を止めて、正規のゲート電圧値に戻すことで、電圧駆動形半導体素子の短絡故障などで生じる過電流から確実に半導体素子を保護することが可能になるという利点が得られる。
【図面の簡単な説明】
【図1】この発明の第1の実施の形態を示す回路図である。
【図2】図1の動作を説明するための波形図である。
【図3】この発明の第2の実施の形態を示す回路図である。
【図4】図3の動作を説明するための波形図である。
【図5】この発明の第3の実施の形態を示す回路図である。
【図6】この発明の第4の実施の形態を示す構成図である。
【図7】従来例を説明するための波形図である。
【図8】従来例を示す回路図である。
【図9】短絡故障時の模擬回路とその電圧,電流波形の説明図である。
【図10】IGBTの出力特性例を示す特性図である。
【符号の説明】
1,3,11,12,17,18,19,22,51,53,54,55,72,82,202,204,R100 ,R101 …抵抗、2,13,50,201…ツェナーダイオード、15,21…ダイオード、4,41,42…IGBT、5…フォトカプラ、6,7…電源、8,9,10,14,23,52,71,81,203…トランジスタ、20…コンデンサ、24…加算点、70,80,103…可変電圧源、100…故障検知回路、101…ワンショット回路、102…タイマー回路、104…排他的論理和(EXOR)、200…電圧検出部、300…インターロック部。

Claims (4)

  1. 信号絶縁器を有し1対のトランジスタを出力段として用いてなる駆動部と、電圧駆動形半導体素子の状態を監視する状態監視部と、その監視電圧が所定値を越えたとき過電流として検知する検知手段と、前記半導体素子に印加される電圧を徐々に降下させる可変電圧源を持つ過電流保護部と、前記半導体素子がターンオンしたのちの一定期間だけ前記可変電圧源を動作させるワンショット回路と、前記検知手段の出力を一定期間遅延させるタイマーとを設け、タイマー時間後のワンショット終了時点で故障と判断したときは半導体素子に印加している電圧を徐々に降下させる一方、正常と判断したときは可変電圧源の動作を停止させて、半導体素子に印加されている電圧を正規の電圧に戻すことを特徴とする電圧駆動形半導体素子の駆動回路。
  2. 前記可変電圧源を、前記半導体素子がターンオンした後の一定期間だけ動作する第1の可変電圧源と、過電流故障の判別後の故障時に動作する第2の可変電圧源とに分け、両可変電圧源の時定数を互いに異ならせることを特徴とする請求項1に記載の電圧駆動形半導体素子の駆動回路。
  3. 前記状態監視部を、前記半導体素子の電圧を抵抗分圧によって検出し、その検出値と前記1対のトランジスタへの入力信号との排他的論理和をとって半導体素子の状態を監視する構成とすることを特徴とする請求項1に記載の電圧駆動形半導体素子の駆動回路。
  4. 前記状態監視部の出力を、電力変換装置を構成する1対の半導体素子の対向する駆動回路に互いに入力し、故障信号が入力されたときはその信号によって短絡保護動作をさせるとともに、一方の半導体素子が故障している場合は、オン信号を受け付けずにオフ状態のままとすることを特徴とする請求項3に記載の電圧駆動形半導体素子の駆動回路。
JP14726296A 1996-06-10 1996-06-10 電圧駆動形半導体素子の駆動回路 Expired - Fee Related JP3661813B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14726296A JP3661813B2 (ja) 1996-06-10 1996-06-10 電圧駆動形半導体素子の駆動回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14726296A JP3661813B2 (ja) 1996-06-10 1996-06-10 電圧駆動形半導体素子の駆動回路

Publications (2)

Publication Number Publication Date
JPH09331669A JPH09331669A (ja) 1997-12-22
JP3661813B2 true JP3661813B2 (ja) 2005-06-22

Family

ID=15426263

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14726296A Expired - Fee Related JP3661813B2 (ja) 1996-06-10 1996-06-10 電圧駆動形半導体素子の駆動回路

Country Status (1)

Country Link
JP (1) JP3661813B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4218221B2 (ja) * 2001-04-02 2009-02-04 富士電機デバイステクノロジー株式会社 電力変換器の駆動回路
JP4984746B2 (ja) * 2006-08-28 2012-07-25 東京電力株式会社 電力変換器の点検装置及び方法
CN102347603B (zh) * 2011-09-21 2014-09-17 深圳市英威腾电气股份有限公司 绝缘栅双极型晶体管驱动保护电路
JP5983274B2 (ja) * 2012-10-09 2016-08-31 富士電機株式会社 半導体スイッチ素子の故障検知回路を有したゲート駆動回路
DE102015222990A1 (de) * 2015-11-20 2017-05-24 Zf Friedrichshafen Ag Sichere Steuerung eines Verbrauchers
JP6806533B2 (ja) 2016-11-09 2021-01-06 ローム株式会社 半導体装置

Also Published As

Publication number Publication date
JPH09331669A (ja) 1997-12-22

Similar Documents

Publication Publication Date Title
US4949213A (en) Drive circuit for use with voltage-drive semiconductor device
US9698654B2 (en) Soft shutdown for isolated drivers
US5210479A (en) Drive circuit for an insulated gate transistor having overcurrent detecting and adjusting circuits
JP4432215B2 (ja) 半導体スイッチング素子のゲート駆動回路
JP2669117B2 (ja) 電圧駆動形半導体素子の駆動回路
EP0467681A2 (en) Drive circuit for current sense IGBT
JP5761215B2 (ja) ゲート駆動回路
EP0431492A2 (en) Bridge type power converter with improved efficiency
JPH1032476A (ja) 過電流保護回路
JP2018011467A (ja) 半導体スイッチング素子のゲート駆動回路
WO2001063764A1 (fr) Module de puissance
EP0810731B1 (en) Voltage-controlled transistor drive circuit
JP3661813B2 (ja) 電圧駆動形半導体素子の駆動回路
JPH05218836A (ja) 絶縁ゲート素子の駆動回路
JP2913699B2 (ja) 電圧駆動形半導体素子の駆動回路
KR100807547B1 (ko) 인버터용 반도체 스위치의 구동회로
JP3598870B2 (ja) ドライブ回路
JP3453718B2 (ja) 電流の遮断装置
JP3649154B2 (ja) 過電流保護装置
JP2973997B2 (ja) 電圧駆動形半導体素子の駆動回路
EP0614278B1 (en) Drive circuit for use with voltage-driven semiconductor device
JP4449190B2 (ja) 電圧駆動型半導体素子のゲート駆動装置
JP2006014402A (ja) 電力変換装置の過電流保護装置
JP2004140891A (ja) 電力変換装置
JP3558324B2 (ja) 電圧駆動型素子のゲート駆動装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041019

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041021

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050106

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050203

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050303

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050316

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080401

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090401

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090401

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090401

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100401

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110401

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120401

Year of fee payment: 7

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120401

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120401

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130401

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130401

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140401

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees