JP3558324B2

JP3558324B2 - 電圧駆動型素子のゲート駆動装置

Info

Publication number: JP3558324B2
Application number: JP31924297A
Authority: JP
Inventors: 康阿部; 清明笹川
Original assignee: Fuji Electric Systems Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 1997-11-20
Filing date: 1997-11-20
Publication date: 2004-08-25
Anticipated expiration: 2017-11-20
Also published as: JPH11150939A

Description

【０００１】
【発明の属する技術分野】
この発明は、電力変換装置に適用されている、ＦＥＴ（電界効果トランジスタ）やＩＧＢＴ（絶縁ゲートパイポーラトランジスタ）などの電圧駆動型素子のゲート駆動装置に関する。
【０００２】
【従来の技術】
図５に３レベル電圧形インバータ回路の１相分の回路構成を示す。同図において、Ｑ１〜Ｑ４はスイッチング素子としてのＩＧＢＴであり、以下、電圧駆動型素子としてＩＧＢＴの例につき説明する。
ＩＧＢＴＱ１とＱ２をオンすることで正の直流電圧を、ＩＧＢＴＱ２とＱ３をオンすることで零電圧を、また、ＩＧＢＴＱ３とＱ４をオンすることで負の直流電圧を出力するようになっており、出力電圧が正の電圧→零電圧→負の電圧を順次繰り返すことにより、直流電圧を交流電圧に変換するものである。
【０００３】
１ａ〜１ｄはゲート駆動装置であり、これはＩＧＢＴをオン・オフさせる通常の機能と、ＩＧＢＴに過電流が流れたときこれを検出し、ＩＧＢＴを破壊することなく遮断するための保護機能を有している。また、２はＩＧＢＴを制御する制御装置、３ａ〜３ｄは制御装置２からＩＧＢＴのオン・オフ信号を伝達する信号線、４ａ〜４ｄはゲート駆動装置１ａ〜１ｄで検出したＩＧＢＴの故障の有無を制御装置２に伝達する信号線である。
【０００４】
図６にゲート駆動装置の具体例を示す。
通常動作では、図示されない制御装置から信号が入力されると、インターフェイス回路７ではオン信号ならばトランジスタＴＲ１をオン，ＴＲ２をオフしてＩＧＢＴのゲート・エミッタ間電圧ＶＧＥ（図ではＶ_ＧＥ：以下同じ）をＰ１５の順バイアス電圧としてＩＧＢＴをオンさせる一方、オフ信号ならばトランジスタＴＲ１をオフ，ＴＲ２をオンしてＩＧＢＴの電圧ＶＧＥをＮ１５の逆バイアス電圧としてＩＧＢＴをオフさせる。このとき、過電流を検出する短絡判別回路６は動作しないため信号固定回路５も動作せず、制御装置からの信号はそのままインターフェイス回路７に入力される。
【０００５】
次に、制御装置からオン信号が入力されたときにＩＧＢＴに過電流が流れる故障動作時には、これを検出して短絡判別回路６が動作し、これによって信号固定回路５および短絡電流遮断回路８を動作させる。短絡電流遮断回路８が動作すると、トランジスタＴＲ３がオンとなるため順バイアス電圧となっているＶＧＥがＮ１５まで放電され、ＩＧＢＴがオフされる。また、短絡電流遮断回路８が動作している間に制御信号が入力されてＩＧＢＴをスイッチングさせることを防止するため、信号固定回路５によってＴＲ１，ＴＲ２をオフとして、この状態を一定時間固定する。
【０００６】
短絡電流遮断回路は図７に示すように、ダイオードＤ１、コンデンサＣ１、ツェナーダイオードＺＤ１、トランジスタＴＲ４等から構成される。
この回路はＴＲ４をオンすることで、動作する。通常動作時、すなわちＴＲ４がオフしている時、コンデンサＣ１の電圧Ｖｃ１はＲ２を介してＰ１５＋Ｎ１５の電圧となっており、ａ点の電位はＰ１５である。また、ＩＧＢＴのゲートＧの電位は順バイアス時にはＰ１５、逆バイアス時にはＮ１５であるため、ＴＲ３のエミッタＥからベースＢには電流が流れず、ＴＲ３はオンしない。
【０００７】
ここで、短絡判別回路６で過電流を検出すると、ＴＲ４がオンする。すると、コンデンサＣ１に蓄えられた電荷が放電できる閉回路が形成され、Ｖｃ１はＴＲ４がオンした直後はツェナーダイオードＺＤ１の電圧まで低下し、その後Ｃ１と抵抗Ｒ１の時定数で低下して行く。これによって、ゲートＧの電圧とａ点の電圧に電位差が生じ、ＴＲ３をオンさせることができる。このとき、ＴＲ３のベースＢ−エミッタＥ間電圧ＶＢＥ（図ではＶ_ＢＥ：以下同じ）と、ダイオードＤ１のオン電圧ＶＤ１（図ではＶ_Ｄ１）の電圧降下があり、ＴＲ４のオン直後ではａ点の電位はＧの電位に比べてこれら２つの電圧降下分高くなっている。そのため、Ｃ１の電荷が放電を始めてからこれらの電圧分が放電するまでＩＧＢＴは遮断できなくなり、無駄時間が増大する。これを防止するために、ＺＤ１によってこれらの電圧分を低下させている。
【０００８】
図８に、短絡が発生してから短絡電流を遮断するまでのＩＧＢＴ波形を示す。図示のように、短絡時に流れる電流ピーク値は、素子定格のほぼ１０倍程度となる。このような電流が流れると、ＩＧＢＴは図９に示す出力特性の活性領域に入っている。この領域は、ＩＧＢＴに電圧が印加されていて、しかも電流も流れているところであり、またゲート−エミッタ間電圧ＶＧＥを変化させると、それに追従して素子電流Ｉｃも変化する特性がある。
【０００９】
図８の波形について、図１０の等価回路を参照して説明する。
図５には示していないが、実際は全てのＩＧＢＴには並列に図１０のようなスナバ回路が接続されており、ターンオフ時の主回路インダクタンスＬｍによるサージ電圧を抑制し、ＩＧＢＴの破壊を防ぐようにしている。ＩＧＢＴの短絡電流遮断を開始し、ＶＧＥが上記の時定数で下降すると、図９で説明したＩＧＢＴの特性によってＩｃが同様な時定数で下降する。このとき、インダクタンスＬｍにはＩｃの電流変化率−ｄｉ／ｄｔに比例したエネルギーが発生し、これはスナバ内のコンデンサに充電され、これにより素子電圧はΔＶだけ上昇する。このとき、素子印加電圧Ｅｄ＋ΔＶが素子の耐圧を超えない−ｄｉ／ｄｔとなるよう、ゲート電圧の放電時間を設定することによって、過電圧による素子破壊を防ぐことが出来る。さらに、この放電時間だけでΔＶの増加を抑制するため、コンデンサの増加を必要としない。
【００１０】
【発明が解決しようとする課題】
（１）短絡電流遮断時の発生損失大
ＩＧＢＴの短絡電流遮断時には、上述のようにスナバコンデンサに充電するエネルギーを抑制して素子遮断することができるが、その反面ＩＧＢＴが活性領域であり素子電圧・電流ともに存在するため、ＩＧＢＴから発生する損失による発熱が増大し、素子破壊の可能性が高くなる。
（２）短絡電流遮断時の短絡該当アームの動作
上述のように、図５に示した３レベル電力変換回路の１アームの動作は、通常２つのＩＧＢＴがオンし、その他のＩＧＢＴがオフしている。このときは、オフしている素子にはＥｄの電圧が印加されている。しかし、３つのＩＧＢＴがオンして残りの１つのＩＧＢＴがオフとなる動作をすると、オフしているＩＧＢＴには２Ｅｄの電圧が印加され、責務が２倍になるという問題が生じる。つまり、このような動作は行なってはならず、それ故禁止モードとも呼ばれている。
【００１１】
しかるに、短絡電流遮断時にはこの禁止モードとなる可能性がある。そのときの動作を図１１，１２に示す。
図１１の動作で、Ｑ２，Ｑ３オンの零電圧出力モードからＱ１，Ｑ２オンの正電圧出力モードに切り替わったとき、Ｑ１が破壊したとする。Ｑ１は、この時点からは導通状態である。これにより、負荷への電流が増加する。次に、再びＱ２，Ｑ３オンのモードになると、Ｑ１，Ｑ２，Ｑ３とＤ０２からなる閉回路によって短絡電流が流れる。すると、Ｑ３の短絡判別回路によってこの電流を検出してＱ３が短絡電流遮断を開始し、信号固定回路によってこの状態を保持する。この状態でＱ２を遮断してＱ３，Ｑ４オンの負電圧出力モードになると、Ｑ３，Ｑ４と並列に逆向きに接続されているダイオード（ＦＷＤ）に負荷電流が流れることで、Ｑ３，Ｑ４がオンの状態となる。この状態は、上述の禁止モードである。
図１２の動作も同様に、Ｑ４が破壊しておりＱ２，Ｑ３オンのモードとなってＱ２，Ｑ３，Ｑ４に短絡電流が流れている状態で、Ｑ１，Ｑ２オンモードになると、Ｑ３に２Ｅｄが印加される禁止モードとなる。
したがって、この発明の課題は、短絡電流遮断時の発生損失を減らし、禁止モードを回避できるようにすることにある。
【００１２】
【課題を解決するための手段】
ＩＧＢＴの短絡電流遮断時における発生損失が大きいという課題を解決するために、短絡電流遮断回路のコンデンサＣ１と並列に、抵抗とＭＯＳＦＥＴとの直列回路を接続し、また、ツェナーダイオードＺＤ１の電圧値を変更した。この抵抗値は、図６のオフ抵抗Ｒｏｆｆのそれと同じである。また、ＭＯＳＦＥＴのゲート部にはタイマー１０を接続し、短絡を検出した後、通常遮断している素子電流になってからＭＯＳＦＥＴをオンするようにした。これにより、短絡電流遮断回路が動作すると、まずＺＤ１の電圧まで低下するが、この電圧は素子電圧ＶＧＥの跳ね上がりによって素子破壊しない値に設定され、短絡電流を短時間に減少させている。その後は、図７に示すＣ１とＲ１の時定数で短絡電流が減少するが、ＭＯＳＦＥＴがオンすると通常の遮断を行なう。こうして、遮断時間を短縮し素子責務を軽減する。
【００１３】
また、３レベル電力変換回路で短絡電流遮断を行なうと、該当アームが禁止モードになる可能性があるという問題を解決するために、短絡電流遮断が開始されたら該当アームの正極，負極に接続されていない２つの電圧駆動型素子にオン信号を与え、その信号状態で該当アームの全ての信号を固定するようにしている。つまり、正極，負極に接続されていない２つの電圧駆動型素子がオフするモードで禁止モードとなる。このため、２つの電圧駆動型素子をオン状態とすることで、禁止モードとなるのを回避することができる。
【００１４】
【発明の実施の形態】
図１はこの発明の第１の実施の形態を説明する説明図で、（ａ）は構成図、（ｂ）は各部波形図を示す。
図７に示す従来の短絡電流遮断回路と異なる点は、コンデンサＣ１と並列に抵抗Ｒ１０とＭＯＳＦＥＴ（ＴＲ１０）の直列回路を接続し、ＴＲ１０のゲートにタイマー１０を接続した点、ツェナー電圧がツェナーダイオードＺＤ１とは異なるＺＤ１０を用いた点である。
その動作について、説明する。
ＩＧＢＴに短絡電流が流れると、ＴＲ４がオンしてコンデンサＣ１の電圧Ｖｃ１がＺＤ１０の電圧まで低下し、これにともないＶＧＥも低下する。この期間の動作を図１（ｂ）の期間▲１▼として示す。その後、コンデンサＣ１と抵抗Ｒ１との時定数によって、ＶＧＥが低下する（図１（ｂ）の期間▲２▼参照）。また、ＴＲ１０のゲートにはタイマー１０が接続されており、短絡検出した時点からタイマー時間後にＴＲ１０がオンする。また、抵抗Ｒ１０は通常オフ時のオフ抵抗（図６のＲｏｆｆ参照）と同じであり、ＴＲ１０がオンすると通常遮断と同様な遮断を行なう。上記タイマー時間は、短絡電流が通常遮断時の電流以下となるまでの時間に設定してあるため、上記のような遮断方式でも破壊することはない。
【００１５】
図２にＩＧＢＴ短絡時における安全動作領域（ＳＯＡ）を示す。
これは、ＩＧＢＴをこのＳＯＡ内で動作させれば破壊することはなく、この領域外に逸脱すると動作の保証がなされないというものである。よって、ＺＤ１０の電圧値を、ＳＯＡを逸脱しない値とする。遮断時の軌跡は図２に示すように、実線で示すものがこの発明による場合であり、点線で示す軌跡が従来例による場合である。これにより、従来の短絡電流遮断回路と比べて、図１（ｂ）の期間▲１▼，▲３▼の遮断時間を速くすることができる。
【００１６】
図３はこの発明の第２の実施の形態を説明する説明図である。これは、短絡電流遮断時の禁止モードを回避するためのもので、信号固定回路９を付加して構成される。
いま、Ｑ２，Ｑ３オンのモードからＱ１，Ｑ２オンのモードに移行したときにＱ１が破壊したとする。Ｑ１は、ここから導通状態である。次に、再びＱ２，Ｑ３オンのモードになると、Ｑ１，Ｑ２，Ｑ３に短絡電流が流れる。すると、Ｑ３の短絡判別回路（図６の符号６参照）は過電流を検出するので、返送信号線４ａ〜４ｄによって制御装置２に伝達する。この信号を受け取った制御装置２からはＱ２，Ｑ３にオン信号を出力し、Ｑ１〜Ｑ４の信号を固定する。このとき、Ｑ３は短絡電流遮断しており、信号固定回路９によって入力信号を受け付けないようになっているため、遮断を続ける。この状態を示すのが図３（ｂ）であり、禁止モードにはなっていない。
【００１７】
Ｑ２，Ｑ３オンのモードからＱ３，Ｑ４オンのモードに移行したときにＱ４が破壊したとする。Ｑ４は、ここから導通状態である。次に、再びＱ２，Ｑ３オンのモードになると、Ｑ２，Ｑ３，Ｑ４に短絡電流が流れる。すると、Ｑ２の短絡判別回路（図６の符号６参照）が過電流を検出するので、返送信号線４ａ〜４ｄによって制御装置２に伝達する。この信号を受け取った制御装置２からはＱ２，Ｑ３にオン信号を出力し、Ｑ１〜Ｑ４の信号を固定する。このとき、Ｑ２は短絡電流遮断しており、信号固定回路９によって入力信号を受け付けないようになっているため、遮断を続ける。以上の状態を示すのが図４（ｂ）であり、禁止モードにはなっていない。
以上
【００１８】
【発明の効果】
この発明によれば、ＩＧＢＴの破壊や誤動作によって正常なＩＧＢＴに流れる短絡電流を遮断するに当たり、遮断の時定数を変化させることで、ＩＧＢＴの責務を低減し得る利点が得られる。また、３レベル電力変換回路に用いる場合は、或るアームで短絡が発生したとき、そのアームで短絡電流遮断を行なっていない正常素子の責務を軽減しつつ、回路を停止させることが可能となるという利点がある。
【図面の簡単な説明】
【図１】この発明の第１の実施の形態を説明するための説明図である。
【図２】ＩＧＢＴの安全動作領域を説明する説明図である。
【図３】図１における禁止モードとその回避方法説明図である。
【図４】図１における別の禁止モードとその回避方法説明図である。
【図５】従来例を示す概要図である。
【図６】図５に示すゲート駆動装置の具体例を示す構成図である。
【図７】図５に示す短絡電流遮断回路の具体例を示す回路図である。
【図８】短絡が発生してから短絡電流を遮断するまでのＩＧＢＴ波形図である。
【図９】ＩＧＢＴの出力特性図である。
【図１０】短絡時の等価回路説明図である。
【図１１】短絡電流遮断時の第１の動作説明図である。
【図１２】短絡電流遮断時の第２の動作説明図である。
【符号の説明】
１，１ａ〜１ｄ…ゲート駆動装置、２…制御装置、３ａ〜３ｄ，４ａ〜４ｄ…信号線、Ｑ１〜Ｑ４…絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）、５，９…信号固定回路、６…短絡判別回路、７…インターフェイス回路、８…短絡電流遮断回路、１０…タイマー。

Claims

電圧駆動型素子からなる電力変換回路に対し、その各電圧駆動型素子のスイッチングを制御する制御装置と、この制御装置からの信号に基づいて各電圧駆動型素子を駆動するゲート駆動回路と、各電圧駆動型素子のコレクタ−エミッタ間電圧を検出して短絡かどうかを判別する短絡判別回路と、短絡電流を遮断する短絡電流遮断回路とを備えた電圧駆動型素子のゲート駆動装置において、
前記短絡判別回路により前記電圧駆動型素子に短絡電流が流れたことを検出したら、その直後に前記短絡電流遮断回路により電圧駆動型素子のゲート電圧を、ツェナーダイオードとスイッチング素子との直列回路を用いて素子破壊しない電圧まで短時間に低下させて短絡電流を低減することで、短絡初期時の電圧駆動型素子の責務を軽減することを特徴とする電圧駆動型素子のゲート駆動装置。
前記短絡電流を一定の時定数で遮断して、電流値が通常遮断している値以下となったところで時定数を変えて通常遮断を行なうことにより、電圧駆動型素子の責務を軽減することを特徴とする請求項１に記載の電圧駆動型素子のゲート駆動装置。
前記電力変換回路が３レベル電力変換回路であるとき、或るアームの前記電圧駆動型素子に短絡電流が流れたことを検出したら、その直後に前記制御装置から該当アームの正極，負極に接続されていない２つの電圧駆動型素子にオン信号を与えることを特徴とする請求項１に記載の電圧駆動型素子のゲート駆動装置。
前記２つの電圧駆動型素子に与えるオン信号を、前記制御装置からの制御信号を一定時間固定する信号固定回路により生成することを特徴とする請求項３に記載の電圧駆動型素子のゲート駆動装置。