JPH11150939A - 電圧駆動型素子のゲート駆動装置 - Google Patents

Abstract

(57)【要約】 【課題】 短絡電流遮断時の発生損失を軽減する。 【解決手段】 ＩＧＢＴなどの電圧駆動型素子に短絡電
流が流れたことを図示されない回路で検出したら、図１
（ａ）に示すトランジスタＴＲ４をオンさせることで、
ＩＧＢＴのゲートエミッタ電圧ＶＧＥを図１（ｂ）の如
く、ツェナーダイオードＺＤ１０のツェナー電圧まで低
下させることにより、短絡電流Ｉｃを低減し短絡初期時
のＩＧＢＴの責務を軽減する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、電力変換装置に
適用されている、ＦＥＴ（電界効果トランジスタ）やＩ
ＧＢＴ（絶縁ゲートパイポーラトランジスタ）などの電
圧駆動型素子のゲート駆動装置に関する。

【０００２】

【従来の技術】図５に３レベル電圧形インバータ回路の
１相分の回路構成を示す。同図において、Ｑ１〜Ｑ４は
スイッチング素子としてのＩＧＢＴであり、以下、電圧
駆動型素子としてＩＧＢＴの例につき説明する。ＩＧＢ
ＴＱ１とＱ２をオンすることで正の直流電圧を、ＩＧＢ
ＴＱ２とＱ３をオンすることで零電圧を、また、ＩＧＢ
ＴＱ３とＱ４をオンすることで負の直流電圧を出力する
ようになっており、出力電圧が正の電圧→零電圧→負の
電圧を順次繰り返すことにより、直流電圧を交流電圧に
変換するものである。

【０００３】１ａ〜１ｄはゲート駆動装置であり、これ
はＩＧＢＴをオン・オフさせる通常の機能と、ＩＧＢＴ
に過電流が流れたときこれを検出し、ＩＧＢＴを破壊す
ることなく遮断するための保護機能を有している。ま
た、２はＩＧＢＴを制御する制御装置、３ａ〜３ｄは制
御装置２からＩＧＢＴのオン・オフ信号を伝達する信号
線、４ａ〜４ｄはゲート駆動装置１ａ〜１ｄで検出した
ＩＧＢＴの故障の有無を制御装置２に伝達する信号線で
ある。

【０００４】図６にゲート駆動装置の具体例を示す。通
常動作では、図示されない制御装置から信号が入力され
ると、インターフェイス回路７ではオン信号ならばトラ
ンジスタＴＲ１をオン，ＴＲ２をオフしてＩＧＢＴのゲ
ート・エミッタ間電圧ＶＧＥ（図ではＶ_GE：以下同じ）
をＰ１５の順バイアス電圧としてＩＧＢＴをオンさせる
一方、オフ信号ならばトランジスタＴＲ１をオフ，ＴＲ
２をオンしてＩＧＢＴの電圧ＶＧＥをＮ１５の逆バイア
ス電圧としてＩＧＢＴをオフさせる。このとき、過電流
を検出する短絡判別回路６は動作しないため信号固定回
路５も動作せず、制御装置からの信号はそのままインタ
ーフェイス回路７に入力される。

【０００５】次に、制御装置からオン信号が入力された
ときにＩＧＢＴに過電流が流れる故障動作時には、これ
を検出して短絡判別回路６が動作し、これによって信号
固定回路５および短絡電流遮断回路８を動作させる。短
絡電流遮断回路８が動作すると、トランジスタＴＲ３が
オンとなるため順バイアス電圧となっているＶＧＥがＮ
１５まで放電され、ＩＧＢＴがオフされる。また、短絡
電流遮断回路８が動作している間に制御信号が入力され
てＩＧＢＴをスイッチングさせることを防止するため、
信号固定回路５によってＴＲ１，ＴＲ２をオフとして、
この状態を一定時間固定する。

【０００６】短絡電流遮断回路は図７に示すように、ダ
イオードＤ１、コンデンサＣ１、ツェナーダイオードＺ
Ｄ１、トランジスタＴＲ４等から構成される。この回路
はＴＲ４をオンすることで、動作する。通常動作時、す
なわちＴＲ４がオフしている時、コンデンサＣ１の電圧
Ｖｃ１はＲ２を介してＰ１５＋Ｎ１５の電圧となってお
り、ａ点の電位はＰ１５である。また、ＩＧＢＴのゲー
トＧの電位は順バイアス時にはＰ１５、逆バイアス時に
はＮ１５であるため、ＴＲ３のエミッタＥからベースＢ
には電流が流れず、ＴＲ３はオンしない。

【０００７】ここで、短絡判別回路６で過電流を検出す
ると、ＴＲ４がオンする。すると、コンデンサＣ１に蓄
えられた電荷が放電できる閉回路が形成され、Ｖｃ１は
ＴＲ４がオンした直後はツェナーダイオードＺＤ１の電
圧まで低下し、その後Ｃ１と抵抗Ｒ１の時定数で低下し
て行く。これによって、ゲートＧの電圧とａ点の電圧に
電位差が生じ、ＴＲ３をオンさせることができる。この
とき、ＴＲ３のベースＢ−エミッタＥ間電圧ＶＢＥ（図
ではＶ_BE：以下同じ）と、ダイオードＤ１のオン電圧Ｖ
Ｄ１（図ではＶ_D1）の電圧降下があり、ＴＲ４のオン直
後ではａ点の電位はＧの電位に比べてこれら２つの電圧
降下分高くなっている。そのため、Ｃ１の電荷が放電を
始めてからこれらの電圧分が放電するまでＩＧＢＴは遮
断できなくなり、無駄時間が増大する。これを防止する
ために、ＺＤ１によってこれらの電圧分を低下させてい
る。

【０００８】図８に、短絡が発生してから短絡電流を遮
断するまでのＩＧＢＴ波形を示す。図示のように、短絡
時に流れる電流ピーク値は、素子定格のほぼ１０倍程度
となる。このような電流が流れると、ＩＧＢＴは図９に
示す出力特性の活性領域に入っている。この領域は、Ｉ
ＧＢＴに電圧が印加されていて、しかも電流も流れてい
るところであり、またゲート−エミッタ間電圧ＶＧＥを
変化させると、それに追従して素子電流Ｉｃも変化する
特性がある。

【０００９】図８の波形について、図１０の等価回路を
参照して説明する。図５には示していないが、実際は全
てのＩＧＢＴには並列に図１０のようなスナバ回路が接
続されており、ターンオフ時の主回路インダクタンスＬ
ｍによるサージ電圧を抑制し、ＩＧＢＴの破壊を防ぐよ
うにしている。ＩＧＢＴの短絡電流遮断を開始し、ＶＧ
Ｅが上記の時定数で下降すると、図９で説明したＩＧＢ
Ｔの特性によってＩｃが同様な時定数で下降する。この
とき、インダクタンスＬｍにはＩｃの電流変化率−ｄｉ
／ｄｔに比例したエネルギーが発生し、これはスナバ内
のコンデンサに充電され、これにより素子電圧はΔＶだ
け上昇する。このとき、素子印加電圧Ｅｄ＋ΔＶが素子
の耐圧を超えない−ｄｉ／ｄｔとなるよう、ゲート電圧
の放電時間を設定することによって、過電圧による素子
破壊を防ぐことが出来る。さらに、この放電時間だけで
ΔＶの増加を抑制するため、コンデンサの増加を必要と
しない。

【００１０】

【発明が解決しようとする課題】（１）短絡電流遮断時
の発生損失大 ＩＧＢＴの短絡電流遮断時には、上述のようにスナバコ
ンデンサに充電するエネルギーを抑制して素子遮断する
ことができるが、その反面ＩＧＢＴが活性領域であり素
子電圧・電流ともに存在するため、ＩＧＢＴから発生す
る損失による発熱が増大し、素子破壊の可能性が高くな
る。 （２）短絡電流遮断時の短絡該当アームの動作 上述のように、図５に示した３レベル電力変換回路の１
アームの動作は、通常２つのＩＧＢＴがオンし、その他
のＩＧＢＴがオフしている。このときは、オフしている
素子にはＥｄの電圧が印加されている。しかし、３つの
ＩＧＢＴがオンして残りの１つのＩＧＢＴがオフとなる
動作をすると、オフしているＩＧＢＴには２Ｅｄの電圧
が印加され、責務が２倍になるという問題が生じる。つ
まり、このような動作は行なってはならず、それ故禁止
モードとも呼ばれている。

【００１１】しかるに、短絡電流遮断時にはこの禁止モ
ードとなる可能性がある。そのときの動作を図１１，１
２に示す。図１１の動作で、Ｑ２，Ｑ３オンの零電圧出
力モードからＱ１，Ｑ２オンの正電圧出力モードに切り
替わったとき、Ｑ１が破壊したとする。Ｑ１は、この時
点からは導通状態である。これにより、負荷への電流が
増加する。次に、再びＱ２，Ｑ３オンのモードになる
と、Ｑ１，Ｑ２，Ｑ３とＤ０２からなる閉回路によって
短絡電流が流れる。すると、Ｑ３の短絡判別回路によっ
てこの電流を検出してＱ３が短絡電流遮断を開始し、信
号固定回路によってこの状態を保持する。この状態でＱ
２を遮断してＱ３，Ｑ４オンの負電圧出力モードになる
と、Ｑ３，Ｑ４と並列に逆向きに接続されているダイオ
ード（ＦＷＤ）に負荷電流が流れることで、Ｑ３，Ｑ４
がオンの状態となる。この状態は、上述の禁止モードで
ある。図１２の動作も同様に、Ｑ４が破壊しておりＱ
２，Ｑ３オンのモードとなってＱ２，Ｑ３，Ｑ４に短絡
電流が流れている状態で、Ｑ１，Ｑ２オンモードになる
と、Ｑ３に２Ｅｄが印加される禁止モードとなる。した
がって、この発明の課題は、短絡電流遮断時の発生損失
を減らし、禁止モードを回避できるようにすることにあ
る。

【００１２】

【課題を解決するための手段】ＩＧＢＴの短絡電流遮断
時における発生損失が大きいという課題を解決するため
に、短絡電流遮断回路のコンデンサＣ１と並列に、抵抗
とＭＯＳＦＥＴとの直列回路を接続し、また、ツェナー
ダイオードＺＤ１の電圧値を変更した。この抵抗値は、
図６のオフ抵抗Ｒｏｆｆのそれと同じである。また、Ｍ
ＯＳＦＥＴのゲート部にはタイマー１０を接続し、短絡
を検出した後、通常遮断している素子電流になってから
ＭＯＳＦＥＴをオンするようにした。これにより、短絡
電流遮断回路が動作すると、まずＺＤ１の電圧まで低下
するが、この電圧は素子電圧ＶＧＥの跳ね上がりによっ
て素子破壊しない値に設定され、短絡電流を短時間に減
少させている。その後は、図７に示すＣ１とＲ１の時定
数で短絡電流が減少するが、ＭＯＳＦＥＴがオンすると
通常の遮断を行なう。こうして、遮断時間を短縮し素子
責務を軽減する。

【００１３】また、３レベル電力変換回路で短絡電流遮
断を行なうと、該当アームが禁止モードになる可能性が
あるという問題を解決するために、短絡電流遮断が開始
されたら該当アームの正極，負極に接続されていない２
つの電圧駆動型素子にオン信号を与え、その信号状態で
該当アームの全ての信号を固定するようにしている。つ
まり、正極，負極に接続されていない２つの電圧駆動型
素子がオフするモードで禁止モードとなる。このため、
２つの電圧駆動型素子をオン状態とすることで、禁止モ
ードとなるのを回避することができる。

【００１４】

【発明の実施の形態】図１はこの発明の第１の実施の形
態を説明する説明図で、（ａ）は構成図、（ｂ）は各部
波形図を示す。図７に示す従来の短絡電流遮断回路と異
なる点は、コンデンサＣ１と並列に抵抗Ｒ１０とＭＯＳ
ＦＥＴ（ＴＲ１０）の直列回路を接続し、ＴＲ１０のゲ
ートにタイマー１０を接続した点、ツェナー電圧がツェ
ナーダイオードＺＤ１とは異なるＺＤ１０を用いた点で
ある。その動作について、説明する。ＩＧＢＴに短絡電
流が流れると、ＴＲ４がオンしてコンデンサＣ１の電圧
Ｖｃ１がＺＤ１０の電圧まで低下し、これにともないＶ
ＧＥも低下する。この期間の動作を図１（ｂ）の期間
として示す。その後、コンデンサＣ１と抵抗Ｒ１との時
定数によって、ＶＧＥが低下する（図１（ｂ）の期間
参照）。また、ＴＲ１０のゲートにはタイマー１０が接
続されており、短絡検出した時点からタイマー時間後に
ＴＲ１０がオンする。また、抵抗Ｒ１０は通常オフ時の
オフ抵抗（図６のＲｏｆｆ参照）と同じであり、ＴＲ１
０がオンすると通常遮断と同様な遮断を行なう。上記タ
イマー時間は、短絡電流が通常遮断時の電流以下となる
までの時間に設定してあるため、上記のような遮断方式
でも破壊することはない。

【００１５】図２にＩＧＢＴ短絡時における安全動作領
域（ＳＯＡ）を示す。これは、ＩＧＢＴをこのＳＯＡ内
で動作させれば破壊することはなく、この領域外に逸脱
すると動作の保証がなされないというものである。よっ
て、ＺＤ１０の電圧値を、ＳＯＡを逸脱しない値とす
る。遮断時の軌跡は図２に示すように、実線で示すもの
がこの発明による場合であり、点線で示す軌跡が従来例
による場合である。これにより、従来の短絡電流遮断回
路と比べて、図１（ｂ）の期間，の遮断時間を速く
することができる。

【００１６】図３はこの発明の第２の実施の形態を説明
する説明図である。これは、短絡電流遮断時の禁止モー
ドを回避するためのもので、信号固定回路９を付加して
構成される。いま、Ｑ２，Ｑ３オンのモードからＱ１，
Ｑ２オンのモードに移行したときにＱ１が破壊したとす
る。Ｑ１は、ここから導通状態である。次に、再びＱ
２，Ｑ３オンのモードになると、Ｑ１，Ｑ２，Ｑ３に短
絡電流が流れる。すると、Ｑ３の短絡判別回路（図６の
符号６参照）は過電流を検出するので、返送信号線４ａ
〜４ｄによって制御装置２に伝達する。この信号を受け
取った制御装置２からはＱ２，Ｑ３にオン信号を出力
し、Ｑ１〜Ｑ４の信号を固定する。このとき、Ｑ３は短
絡電流遮断しており、信号固定回路９によって入力信号
を受け付けないようになっているため、遮断を続ける。
この状態を示すのが図３（ａ）であり、禁止モードには
なっていない。

【００１７】Ｑ２，Ｑ３オンのモードからＱ３，Ｑ４オ
ンのモードに移行したときにＱ４が破壊したとする。Ｑ
４は、ここから導通状態である。次に、再びＱ２，Ｑ３
オンのモードになると、Ｑ２，Ｑ３，Ｑ４に短絡電流が
流れる。すると、Ｑ２の短絡判別回路（図６の符号６参
照）が過電流を検出するので、返送信号線４ａ〜４ｄに
よって制御装置２に伝達する。この信号を受け取った制
御装置２からはＱ２，Ｑ３にオン信号を出力し、Ｑ１〜
Ｑ４の信号を固定する。このとき、Ｑ２は短絡電流遮断
しており、信号固定回路９によって入力信号を受け付け
ないようになっているため、遮断を続ける。以上の状態
を示すのが図４（ａ）であり、この場合も禁止モードに
はなっていない。

【００１８】

【発明の効果】この発明によれば、ＩＧＢＴの破壊や誤
動作によって正常なＩＧＢＴに流れる短絡電流を遮断す
るに当たり、遮断の時定数を変化させることで、ＩＧＢ
Ｔの責務を低減し得る利点が得られる。また、３レベル
電力変換回路に用いる場合は、或るアームで短絡が発生
したとき、そのアームで短絡電流遮断を行なっていない
正常素子の責務を軽減しつつ、回路を停止させることが
可能となるという利点がある。

【図面の簡単な説明】

【図１】この発明の第１の実施の形態を説明するための
説明図である。

【図２】ＩＧＢＴの安全動作領域を説明する説明図であ
る。

【図３】図１における禁止モードとその回避方法説明図
である。

【図４】図１における別の禁止モードとその回避方法説
明図である。

【図５】従来例を示す概要図である。

【図６】図５に示すゲート駆動装置の具体例を示す構成
図である。

【図７】図５に示す短絡電流遮断回路の具体例を示す回
路図である。

【図８】短絡が発生してから短絡電流を遮断するまでの
ＩＧＢＴ波形図である。

【図９】ＩＧＢＴの出力特性図である。

【図１０】短絡時の等価回路説明図である。

【図１１】短絡電流遮断時の第１の動作説明図である。

【図１２】短絡電流遮断時の第２の動作説明図である。

【符号の説明】

１，１ａ〜１ｄ…ゲート駆動装置、２…制御装置、３ａ
〜３ｄ，４ａ〜４ｄ…信号線、Ｑ１〜Ｑ４…絶縁ゲート
バイポーラトランジスタ（ＩＧＢＴ）、５，９…信号固
定回路、６…短絡判別回路、７…インターフェイス回
路、８…短絡電流遮断回路、１０…タイマー。

Claims (4)

【特許請求の範囲】
1. 【請求項１】 電圧駆動型素子からなる電力変換回路に
   対し、その各電圧駆動型素子のスイッチングを制御する
   制御装置と、この制御装置からの信号に基づいて各電圧
   駆動型素子を駆動するゲート駆動回路と、各電圧駆動型
   素子のコレクタ−エミッタ間電圧を検出して短絡かどう
   かを判別する短絡判別回路と、短絡電流を遮断する短絡
   電流遮断回路とを備えた電圧駆動型素子のゲート駆動装
   置において、 前記短絡判別回路により前記電圧駆動型素子に短絡電流
   が流れたことを検出したら、その直後に前記短絡電流遮
   断回路により電圧駆動型素子のゲート電圧を所定の設定
   値まで低下させて短絡電流を低減することで、短絡初期
   時の電圧駆動型素子の責務を軽減することを特徴とする
   電圧駆動型素子のゲート駆動装置。
2. 【請求項２】 前記短絡電流を一定の時定数で遮断し
   て、電流値が通常遮断している値以下となったところで
   時定数を変えて通常遮断を行なうことにより、電圧駆動
   型素子の責務を軽減することを特徴とする請求項１に記
   載の電圧駆動型素子のゲート駆動装置。
3. 【請求項３】 前記電力変換回路が３レベル電力変換回
   路であるとき、或るアームの前記電圧駆動型素子に短絡
   電流が流れたことを検出したら、その直後に前記制御装
   置から該当アームの正極，負極に接続されていない２つ
   の電圧駆動型素子にオン信号を与えることを特徴とする
   請求項１に記載の電圧駆動型素子のゲート駆動装置。
4. 【請求項４】 前記２つの電圧駆動型素子に与えるオン
   信号を、前記制御装置からの制御信号を一定時間固定す
   る信号固定回路により生成することを特徴とする請求項
   ３に記載の電圧駆動型素子のゲート駆動装置。