WO2016189830A1 - 駆動装置 - Google Patents

駆動装置 Download PDF

Info

Publication number
WO2016189830A1
WO2016189830A1 PCT/JP2016/002422 JP2016002422W WO2016189830A1 WO 2016189830 A1 WO2016189830 A1 WO 2016189830A1 JP 2016002422 W JP2016002422 W JP 2016002422W WO 2016189830 A1 WO2016189830 A1 WO 2016189830A1
Authority
WO
WIPO (PCT)
Prior art keywords
switching element
gate voltage
control unit
drive mode
voltage
Prior art date
Application number
PCT/JP2016/002422
Other languages
English (en)
French (fr)
Inventor
規行 柿本
Original Assignee
株式会社デンソー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社デンソー filed Critical 株式会社デンソー
Priority to US15/572,640 priority Critical patent/US10110219B2/en
Priority to CN201680030096.3A priority patent/CN107852159B/zh
Publication of WO2016189830A1 publication Critical patent/WO2016189830A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/44—Testing lamps
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/12—Modifications for increasing the maximum permissible switched current
    • H03K17/127—Modifications for increasing the maximum permissible switched current in composite switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H03K17/163—Soft switching
    • H03K17/164—Soft switching using parallel switching arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/0092—Arrangements for measuring currents or voltages or for indicating presence or sign thereof measuring current only
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2608—Circuits therefor for testing bipolar transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/0812—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/08128—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit in composite switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0036—Means reducing energy consumption

Definitions

  • the present disclosure relates to a driving device that drives a plurality of switching elements in parallel.
  • the composite switch circuit described in Patent Document 1 is a circuit that drives MOSFET and IGBT in parallel. Since the IGBT generates a tail current at the time of turn-off, it causes a large switching loss. For this reason, the composite switch circuit described in Patent Document 1 employs such a drive that the MOSFET is continuously driven for a certain period after the IGBT is turned off, and finally the MOSFET is turned off.
  • SiC silicon carbide
  • the present disclosure aims to provide a driving device that can reduce the size of a semiconductor device including a switching element in a driving device that drives a plurality of switching elements in parallel.
  • the drive device drives in parallel a plurality of switching elements each including a gate electrode including a first switching element and a second switching element.
  • the driving device includes a driver that supplies a voltage to the gate electrode, and a control unit that outputs a control signal to the driver to control on / off of the switching element.
  • the control unit has, as control modes, a multi-drive mode in which both of the first switching element and the second switching element are driven together, and a single drive mode in which only the first switching element is driven.
  • the controller sets a first gate voltage to be applied to the gate electrode of the first switching element in the single drive mode to a clamp voltage smaller than the first gate voltage in the multi drive mode.
  • the gate voltage since the gate voltage is set to the clamp voltage in the single drive mode, the gate voltage can be reduced as compared with the multi-drive mode. Thereby, even if a short circuit occurs in the load and an overcurrent flows, the short circuit current flowing through the first switching element can be suppressed, and the short circuit tolerance can be extended. In other words, it is possible to secure a time lag for implementing the short circuit protection, so that it is not necessary to detect the output current first in the first switching element. Therefore, it is possible to cope with a short circuit of the switching element without providing a device for current detection in the output current path of the first switching element. Therefore, the device for current detection can be omitted from the first switching element, and the size of the first switching element, and hence the size of the switching element, can be reduced.
  • FIG. 1 is a circuit diagram showing a schematic configuration of a drive device and its peripheral devices in the first embodiment.
  • FIG. 2 is a timing chart showing the operation of the driving device when no short circuit occurs.
  • FIG. 3 is a timing chart showing the operation of the drive device when a short circuit occurs.
  • FIG. 4 is a circuit diagram showing a schematic configuration of the driving device and its peripheral devices in the second embodiment, and
  • FIG. 5 is a circuit diagram showing a schematic configuration of a driving device and its peripheral devices in another embodiment.
  • the drive device in the present embodiment is used for a semiconductor device that obtains an output current by connecting, for example, two switching elements of MOSFET and IGBT in parallel.
  • the IGBT has a characteristic of generating a tail current when it is turned off. This tail current causes a large switching loss at turn-off.
  • the power consumption caused by the tail current is suppressed by delaying the MOSFET off timing from the IGBT.
  • the driving device 10 in the present embodiment is a device that drives by supplying a gate voltage to the gate electrode of the MOSFET 21 and the IGBT 22 connected in parallel between the main power supply VCC and the ground GND.
  • the MOSFET 21 and the IGBT 22 may be collectively referred to as the switching element 20.
  • MOSFET 21 and IGBT 22 correspond to a first switching element and a second switching element, respectively.
  • the load 30 is connected in series with the switching element 20 between the main power supply VCC and the ground GND, and when the switching element 20 is turned on and an output current flows, a current is supplied to the load 30.
  • the drive device 10 in this embodiment includes a control unit 11, a driver 12, a clamp circuit 13 (CP in FIGS. 1 and 4), and a shunt resistor 14 (Y in FIGS. 1 and 4).
  • the control unit 11 outputs a control signal to the driver 12 and controls on / off of the switching element 20 via the driver 12.
  • the control unit 11 outputs a control signal based on the operating state of the load 30, the output current and temperature of the switching element 20, and an external command.
  • the control unit 11 in this embodiment monitors the voltage across the shunt resistor 14, and when the current value of the output current flowing through the shunt resistor 14 exceeds a predetermined threshold, the operation of the driver 12 is stopped and switched.
  • the element 20 is protected.
  • the control unit 11 has a multi-drive mode and a single drive mode as control modes of the switching element 20.
  • the multi-drive mode is a control mode in which the control unit 11 supplies a gate voltage to both the gate electrodes of the MOSFET 21 and the IGBT 22 via the driver 12 to generate an output current.
  • the single drive mode is a control mode in which the control unit 11 supplies a gate voltage only to the gate electrode of the MOSFET 21 via the driver 12.
  • the driver 12 receives a control signal output from the control unit 11 and supplies a gate voltage to the gate electrode of the switching element 20 based on the control signal.
  • the driver 12 includes a first driver 12a (D1 in FIGS. 1 and 4) that supplies a gate voltage to the first switching element, that is, the MOSFET 21, and a second driver 12b (D1 in FIG. 1 that supplies the gate voltage to the IGBT 22). 1 and 4 D2).
  • the first driver 12a controls on / off of the MOSFET 21 by applying or stopping a gate voltage at a predetermined timing based on a control signal output from the control unit 11.
  • the second driver 12b controls on / off of the IGBT 22 by applying or stopping the gate voltage at a predetermined timing based on a control signal output from the control unit 11.
  • the clamp circuit 13 is interposed between the first driver 12a and the MOSFET 21.
  • the clamp circuit 13 is a circuit that clamps the gate voltage supplied from the first driver 12a to the MOSFET 21 to a clamp voltage that is a predetermined upper limit value. That is, the clamp circuit 13 steps down the voltage output from the first driver 12 a and converts it to the gate voltage of the MOSFET 21.
  • the step-down by the clamp circuit 13 is effective under predetermined conditions. Specifically, when the control unit 11 drives the driver 12 in the single drive mode as the control mode, the clamp circuit 13 steps down the output gate voltage to the clamp voltage.
  • the shunt resistor 14 is inserted between the sense emitter terminal SE of the IGBT 22 and the ground GND. Then, the control unit 11 monitors the output current of the IGBT 22 as the output current of the switching element 20. Specifically, the control unit 11 detects the potential at both ends of the shunt resistor 14 and detects the value of the current flowing through the shunt resistor 14 using the known resistance value of the shunt resistor 14.
  • the shunt resistor 14 corresponds to a current detection unit.
  • the current path of the output current includes a path that passes through the MOSFET 21 and a path that passes through the IGBT 22, but the shunt resistor 14 that is a current detection unit includes two output current paths. It is provided on the IGBT 22 side.
  • the control signal output from the control unit 11 Prior to time t1, the control signal output from the control unit 11 is in a High (hereinafter referred to as H) state, and the control unit 11 controls the gates of the MOSFET 21 and the IGBT 22 with respect to the first driver 12a and the second driver 12b.
  • the electrode operates to apply a normal gate voltage. That is, before time t1, MOSFET 21 and IGBT 22 are in a full-on state, and the control mode of control unit 11 is a multi-drive mode.
  • the control unit 11 changes the control signal from H to Low (hereinafter referred to as L) in order to turn off the switching element 20.
  • L Low
  • the second driver 12b stops supplying the gate voltage to the IGBT 22.
  • the control unit 11 continues to drive the first driver 12a until time t2, and continues to apply the gate voltage to the MOSFET 21. At this time, the control unit 11 enables the clamping of the gate voltage by the clamp circuit 13. As a result, the gate voltage supplied to the MOSFET 21 is a clamp voltage that is stepped down from the gate voltage in the multi-drive mode. At time t2, the control unit 11 stops the supply of the gate voltage to the MOSFET 21 with respect to the first driver 12a. Therefore, MOSFET 21 is turned off at time t2.
  • the IGBT 22 In the multi-drive mode before time t1, the IGBT 22 is responsible for most of the output current of the switching element 20. On the other hand, when the multi-drive mode is shifted to the single drive mode, the output current of the IGBT 22 becomes zero, and a large output current flows through the MOSFET 21.
  • the period from time t1 to time t2 is a single drive mode in which the IGBT 22 is in an off state and the MOSFET 21 is in an on state. That is, the driving device 10 operates to stop the switching element 20 from the multi-drive mode through the single drive mode when the switching element 20 is turned off.
  • the duration time (t2-t1) of the single drive mode is preferably set to be equal to or less than the short-circuit tolerance of the MOSFET 21 under the condition of the potential difference Vds between the drain and source of the MOSFET 21, that is, the potential difference between the main power supply VCC and the ground GND.
  • the short-circuit tolerance is a physical quantity whose unit is time, and becomes shorter as the potential difference VCC-GND is larger, and becomes longer as the potential difference VCC-GND is smaller.
  • the longer the duration of the single drive mode the smaller the influence of the tail current of the IGBT 22 on the power consumption. For this reason, it is preferable to set the duration of the single drive mode as long as possible under the condition that the short circuit withstand capability is not exceeded.
  • Time t3 is during the single drive mode.
  • the load 30 is short-circuited and the voltage of the main power supply VCC is directly applied between the drain and source of the MOSFET 21, so that the output current of the MOSFET 21, that is, the drain current is in an overcurrent state.
  • the gate voltage is not stepped down to the clamp voltage in the single drive mode. For this reason, when the short circuit of the load 30 occurs, the ON state of the MOSFET 21 is maintained with the Vds being high. That is, it has caused a failure of the MOSFET 21 due to overcurrent.
  • the drive device 10 according to the present embodiment steps down Vds of the MOSFET 21 to a clamp voltage lower than the gate voltage in the multi-drive mode in the single drive mode, the short-circuit current can be suppressed more than in the conventional case. . For this reason, the loss by a short circuit current can be suppressed and the short circuit tolerance of MOSFET21 can be extended compared with the past.
  • the short-circuit withstand capability can be extended, it is possible to have a longer time than before in the time until the transition to the protective operation of the switching element 20 after the occurrence of the short-circuit. For this reason, it is not necessary to immediately detect the occurrence of a short circuit, and the protection operation is handled by the shunt resistor 14 provided at the sense emitter terminal of the IGBT 22 without providing a device for detecting the output current of the MOSFET 21. Can do.
  • the protection operation of the switching element 20 is performed, for example, when the current detected by the shunt resistor 14 connected to the sense emitter terminal of the IGBT 22 exceeds the threshold at the next turn-on of the switching element. Just do it.
  • the MOSFET 21 is configured with silicon carbide as a main component
  • the element size of the MOSFET 21 is larger than the configuration without the current detection device, and thus the cost is high. turn into.
  • the driving device 10 according to the present embodiment is adopted, a current detection device is not required for the MOSFET 21, so that the physique of the switching element 20 can be reduced, and the manufacturing cost can be reduced.
  • the driving device 10 in the present embodiment includes a gate voltage detection unit 15 (GD in FIG. 4) in addition to the driving device in the first embodiment. Since the configuration excluding the gate voltage detector 15 is the same as that of the first embodiment, a detailed description thereof is omitted.
  • the gate voltage detector 15 is connected to the gate electrode of the IGBT 22 corresponding to the second switching element.
  • the gate voltage detection unit 15 detects the gate voltage applied to the IGBT 22 by the second driver 12 b and feeds back the value to the control unit 11.
  • control unit 11 has been described with respect to an example in which the gate voltage of the MOSFET 21 is set as a clamp voltage triggered by the transition of the control signal from H to L.
  • control unit 11 in the present embodiment Based on the gate voltage of the IGBT 22 detected by the detection unit 15, the gate voltage in the single drive mode is determined.
  • the control unit 11 enables the clamp circuit 13 and sets the gate voltage applied to the MOSFET 21 to the clamp voltage. Just do it.
  • the control unit 11 can reduce the gate voltage of the MOSFET 21 to the clamp voltage, thereby extending the short-circuit tolerance and reducing the switching loss related to the turn-off of the switching element 20.
  • the turn-off of the switching element 20 has been mainly described.
  • the present disclosure can be applied even at the time of turn-on.
  • the control unit 11 changes the control signal from L to H.
  • the second driver 12b applies a gate voltage to the gate electrode of the IGBT 22 at time t5 after a predetermined delay time.
  • the first driver 12a applies the gate voltage of the MOSFET 21 in response to the transition of the control signal from L to H. At this time, the gate voltage is set to the clamp voltage.
  • the first driver 12a maintains the clamp voltage from time t4 to time t5. At time t5, both the IGBT 22 and the MOSFET 21 are fully turned on. That is, when the switching element 20 is turned on, the control unit 11 performs the single drive mode prior to the multi-drive mode to turn on the switching element 20.
  • the gate voltage of the MOSFET 21 that is initially turned on is suppressed to the clamp voltage, and thus flows through the MOSFET 21.
  • the output current can be suppressed more than before. Therefore, since the short circuit tolerance of the MOSFET 21 can be extended, the short circuit can be detected and the protection operation can be started before the MOSFET 21 fails.
  • the example in which voltage-current conversion by the shunt resistor 14 is used as the current detection unit has been described.
  • any current value of the output current of the IGBT 22 that is the second switching element can be detected.
  • the shunt resistor 14 is not limited.
  • the driving device 10 that drives two switching elements of the MOSFET 21 and the IGBT 22 in parallel as the switching element 20 has been described. However, as the switching element 20, three or more elements are driven in parallel.
  • the present disclosure can also be applied to the driving device. For example, when the first switching element (for example, MOSFET 21), the second switching element (for example, IGBT 22), and the third switching element (for example, IGBT 23 different from IGBT 22) are driven in parallel, the drive device 10 is turned off.
  • the IGBT 22 and the IGBT 23 may be turned off in synchronization with the control signal, the MOSFET 21 may be driven while maintaining the clamp voltage for a predetermined time, and then turned off.

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Power Conversion In General (AREA)
  • Electronic Switches (AREA)

Abstract

駆動装置は、第１スイッチング素子（２１）および第２スイッチング素子（２２）を含む、ゲート電極をそれぞれに有する複数のスイッチング素子（２０）を並列で駆動する。前記駆動装置は、前記ゲート電極に電圧を供給するドライバ（１２）と、前記ドライバに制御信号を出力して前記スイッチング素子のオンオフを制御する制御部（１１）と、を備える。前記制御部は、制御モードとして、前記第１スイッチング素子と前記第２スイッチング素子のうち、両方が共に駆動するマルチ駆動モードと、前記第１スイッチング素子のみが駆動するシングル駆動モードと、を有する。前記制御部は、前記シングル駆動モードにおいて、前記第１スイッチング素子のゲート電極に印加すべきゲート電圧を、前記マルチ駆動モードにおけるゲート電圧よりも小さいクランプ電圧に設定する。

Description

駆動装置 関連出願の相互参照
　本出願は、２０１５年５月２７日に出願された日本出願番号２０１５－１０７４４９号に基づくもので、ここにその記載内容を援用する。
　本開示は、複数のスイッチング素子を並列で駆動する駆動装置に関する。
　特許文献１記載の複合形スイッチ回路は、ＭＯＳＦＥＴとＩＧＢＴとを並列に駆動する回路である。ＩＧＢＴはターンオフ時にテール電流を生じるのでスイッチング損失が大きくなる原因となる。このため、特許文献１記載の複合形スイッチ回路では、ＩＧＢＴがオフしてから一定期間だけＭＯＳＦＥＴの駆動を継続してから、最後にＭＯＳＦＥＴをオフするような駆動を採用している。
　ところで、近年、ＳｉＣ（シリコンカーバイド）を主成分とする半導体が実用化されつつある。ＳｉＣはシリコンに較べて絶縁破壊電界強度が高いため、ＭＯＳＦＥＴなどの半導体素子を薄くでき、結果的に低オン抵抗を実現できるとともに、スイッチング速度の高速化を実現することができる。しかしながら、ＳｉＣはシリコンに比較して高価であり、コスト抑制のためにＳｉＣを採用する半導体素子の小型化の要請がある。
　さて、特許文献１記載の複合形スイッチ回路では、ＭＯＳＦＥＴを単独で駆動させる期間が存在するので、短絡電流などの大電流による素子破壊を防止しなければならない。例えば、ＭＯＳＦＥＴの出力電流が所定の閾値を超えた場合にＭＯＳＦＥＴへの電圧の供給を停止するなどの措置を講じる必要がある。このためには、出力電流の電流値を検出する装置が必要となる。しかしながら、例えば、ＭＯＳＦＥＴの構成材料としてＳｉＣを採用する場合、上記したように、電流検出のための装置をＳｉＣの素子として配置しなければならない。すなわち、素子が大型化してしまい、素子の小型化の要請に反してしまう。
特開平５－９０９３３号公報
　本開示は、複数のスイッチング素子を並列で駆動する駆動装置において、スイッチング素子を含む半導体装置の小型化を可能とする駆動装置を提供することを目的とする。
　本開示の一態様に係る駆動装置は、第１スイッチング素子および第２スイッチング素子を含む、ゲート電極をそれぞれに有する複数のスイッチング素子を並列で駆動する。前記駆動装置は、前記ゲート電極に電圧を供給するドライバと、前記ドライバに制御信号を出力して前記スイッチング素子のオンオフを制御する制御部と、を備える。前記制御部は、制御モードとして、前記第１スイッチング素子と前記第２スイッチング素子のうち、両方が共に駆動するマルチ駆動モードと、前記第１スイッチング素子のみが駆動するシングル駆動モードと、を有する。前記制御部は、前記シングル駆動モードにおいて、前記第１スイッチング素子のゲート電極に印加すべき第一ゲート電圧を、前記マルチ駆動モードにおける第一ゲート電圧よりも小さいクランプ電圧に設定する。
　これによれば、シングル駆動モードにおいてゲート電圧をクランプ電圧に設定するので、マルチ駆動モードに較べてゲート電圧を小さくできる。これにより、仮に負荷に短絡は発生して過電流が流れた場合でも、第１スイッチング素子に流れる短絡電流を抑制することができ、短絡耐量を延長することができる。換言すれば、短絡保護を実施するための時間的猶予を確保することができるので、第１スイッチング素子においていち早く出力電流を検出しなくても良い。よって、第１スイッチング素子の出力電流経路に電流検出のための装置を設けることなく、スイッチング素子の短絡に対応することができる。したがって、第１スイッチング素子に電流検出の装置を省略できるぶん、第１スイッチング素子の体格、ひいてはスイッチング素子の体格を小型化することができる。
　本開示についての上記目的およびその他の目的、特徴や利点は、添付の図面を参照しながら下記の詳細な記述により、より明確になる。その図面は、
図１は、第１実施形態における駆動装置およびその周辺装置の概略構成を示す回路図であり、 図２は、短絡が発生していない場合の駆動装置の動作を示すタイミングチャートであり、 図３は、短絡が発生している場合の駆動装置の動作を示すタイミングチャートであり、 図４は、第２実施形態における駆動装置およびその周辺装置の概略構成を示す回路図であり、及び、 図５は、その他の実施形態における駆動装置およびその周辺装置の概略構成を示す回路図である。
　以下、本開示の実施の形態を図面に基づいて説明する。なお、以下の各図相互において、互いに同一もしくは均等である部分に、同一符号を付与する。
　（第１実施形態）
　最初に、図１を参照して、本実施形態に係る駆動装置の概略構成について説明する。
　本実施形態における駆動装置は、例えば、ＭＯＳＦＥＴとＩＧＢＴの２つのスイッチング素子を並列に接続して出力電流を得る半導体装置に供される。ＩＧＢＴはそのターンオフ時にテール電流を発生する特性を有する。このテール電流は、ターンオフ時のスイッチング損失を大きくする原因となっている。これに対して、ＭＯＳＦＥＴとＩＧＢＴとが並列に接続された半導体装置にあっては、ＭＯＳＦＥＴのオフタイミングをＩＧＢＴよりも遅らせることにより、テール電流に起因する消費電力を抑制している。
　図１に示すように、本実施形態における駆動装置１０は、主電源ＶＣＣとグランドＧＮＤの間に並列に接続されたＭＯＳＦＥＴ２１とＩＧＢＴ２２のゲート電極にゲート電圧を供給して駆動する装置である。以降、ＭＯＳＦＥＴ２１およびＩＧＢＴ２２を合わせてスイッチング素子２０と称することがある。なお、ＭＯＳＦＥＴ２１およびＩＧＢＴ２２は、第１スイッチング素子および第２スイッチング素子にそれぞれ相当している。
　負荷３０は主電源ＶＣＣとグランドＧＮＤの間にスイッチング素子２０と直列に接続されており、スイッチング素子２０がオンされて出力電流が流れることによって負荷３０に電流が供給されることになる。
　本実施形態における駆動装置１０は、制御部１１と、ドライバ１２、クランプ回路１３（図１、４のＣＰ）、シャント抵抗器１４（図１、４のＹ）と、を備えている。
　制御部１１は、ドライバ１２へ制御信号を出力し、ドライバ１２を介してスイッチング素子２０のオンオフを制御している。制御部１１は、負荷３０の動作状況、スイッチング素子２０の出力電流や温度、外部からの命令等に基づいて制御信号を出力している。例えば、本実施形態における制御部１１はシャント抵抗器１４の両端電圧をモニタしており、シャント抵抗器１４を流れる出力電流の電流値が所定の閾値を超えるとドライバ１２の動作を停止させてスイッチング素子２０の保護を行うようになっている。
　また、制御部１１は、スイッチング素子２０の制御モードとして、マルチ駆動モードとシングル駆動モードとを有している。マルチ駆動モードは、制御部１１がドライバ１２を介してＭＯＳＦＥＴ２１とＩＧＢＴ２２双方のゲート電極にゲート電圧を供給して出力電流を生じさせる制御モードである。シングル駆動モードは、制御部１１がドライバ１２を介してＭＯＳＦＥＴ２１のゲート電極のみにゲート電圧を供給する制御モードである。
　ドライバ１２は、制御部１１から出力される制御信号が入力され、制御信号に基づいてスイッチング素子２０のゲート電極にゲート電圧を供給している。ドライバ１２は、第１スイッチング素子、すなわちＭＯＳＦＥＴ２１にゲート電圧を供給する第１ドライバ１２ａ（図１、４のＤ１）と、第２スイッチング素子、すなわちＩＧＢＴ２２にゲート電圧を供給する第２ドライバ１２ｂ（図１、４のＤ２）と、を有している。第１ドライバ１２ａは制御部１１から出力される制御信号に基づいて所定のタイミングでゲート電圧を印加あるいは停止してＭＯＳＦＥＴ２１のオンオフを制御している。また、第２ドライバ１２ｂは制御部１１から出力される制御信号に基づいて所定のタイミングでゲート電圧を印加あるいは停止してＩＧＢＴ２２のオンオフを制御している。
　クランプ回路１３は、第１ドライバ１２ａとＭＯＳＦＥＴ２１との間に介在されている。クランプ回路１３は第１ドライバ１２ａからＭＯＳＦＥＴ２１へ供給されるゲート電圧を、所定の上限値であるクランプ電圧にクランプする回路である。つまり、クランプ回路１３は第１ドライバ１２ａから出力される電圧を降圧してＭＯＳＦＥＴ２１のゲート電圧に変換している。
　クランプ回路１３による降圧は所定の条件下において有効となる。具体的には、制御部１１が制御モードとしてシングル駆動モードでドライバ１２を駆動しているとき、クランプ回路１３は出力するゲート電圧をクランプ電圧まで降圧するようになっている。
　シャント抵抗器１４は、図１に示すように、ＩＧＢＴ２２のセンスエミッタ端子ＳＥとグランドＧＮＤの間に挿入されている。そして、制御部１１がＩＧＢＴ２２の出力電流をスイッチング素子２０の出力電流としてモニタしている。具体的には、制御部１１はシャント抵抗器１４の両端の電位を検出し、既知であるシャント抵抗器１４の抵抗値を用いてシャント抵抗器１４に流れる電流値を検出している。シャント抵抗器１４は、電流検出部に相当する。なお、本実施形態においては、出力電流の電流経路は、ＭＯＳＦＥＴ２１を経由する経路と、ＩＧＢＴ２２を経由する経路とが存在するが、電流検出部たるシャント抵抗器１４は、２つの出力電流経路のうちＩＧＢＴ２２側に設けられている。
　次に、図２および図３を参照して、本実施形態に係る駆動装置１０の動作および作用効果について説明する。
　まず、図２を参照して、負荷３０に短絡が発生しない正常な状態における動作を説明する。時刻ｔ１以前は、制御部１１から出力される制御信号はＨｉｇｈ（以降Ｈと示す）状態であり、制御部１１は第１ドライバ１２ａおよび第２ドライバ１２ｂに対して、ＭＯＳＦＥＴ２１およびＩＧＢＴ２２のいずれのゲート電極にも通常のゲート電圧を印加するように動作している。すなわち、時刻ｔ１以前はＭＯＳＦＥＴ２１およびＩＧＢＴ２２がフルオンの状態であり、制御部１１の制御モードはマルチ駆動モードである。
　時刻ｔ１において、制御部１１は、スイッチング素子２０をターンオフすべく、制御信号をＨからＬｏｗ（以降Ｌと示す）に遷移させる。これにより、第２ドライバ１２ｂはＩＧＢＴ２２へのゲート電圧の供給を停止する。
　一方、制御部１１は、制御信号がＨからＬに遷移した後も、時刻ｔ２に至るまで第１ドライバ１２ａの駆動を継続させ、ＭＯＳＦＥＴ２１へのゲート電圧の印加を継続させる。このとき、制御部１１はクランプ回路１３によるゲート電圧のクランプを有効にする。これにより、ＭＯＳＦＥＴ２１に供給されるゲート電圧は、マルチ駆動モード時におけるゲート電圧から降圧されたクランプ電圧となる。そして、時刻ｔ２において、制御部１１は第１ドライバ１２ａに対してＭＯＳＦＥＴ２１へのゲート電圧の供給を停止させる。よって、時刻ｔ２においてＭＯＳＦＥＴ２１はオフ状態となる。
　時刻ｔ１以前のマルチ駆動モードにおいては、スイッチング素子２０の出力電流の大部分はＩＧＢＴ２２が担っている。一方、マルチ駆動モードからシングル駆動モードへ移行すると、ＩＧＢＴ２２の出力電流はゼロになり、ＭＯＳＦＥＴ２１に大きな出力電流が流れる状態となる。
　時刻ｔ１から時刻ｔ２に至る期間は、ＩＧＢＴ２２がオフ状態であり、且つ、ＭＯＳＦＥＴ２１がオン状態のシングル駆動モードである。すなわち、駆動装置１０は、スイッチング素子２０のターンオフに際して、マルチ駆動モードからシングル駆動モードを経由してスイッチング素子２０を停止させるように動作している。
　なお、シングル駆動モードの継続時間（ｔ２－ｔ１）は、ＭＯＳＦＥＴ２１のドレイン－ソース間の電位差Ｖｄｓ、すなわち主電源ＶＣＣとグランドＧＮＤの電位差の条件下におけるＭＯＳＦＥＴ２１の短絡耐量以下に設定されることが好ましい。ここで、短絡耐量とは、単位を時間とする物理量であり、電位差ＶＣＣ－ＧＮＤが大きいほど短く、電位差ＶＣＣ－ＧＮＤが小さいほど長くなる。シングル駆動モードの継続時間が長いほど、ＩＧＢＴ２２のテール電流が消費電力に与える影響を小さくできる。このため、シングル駆動モードの継続時間は、短絡耐量以下という条件のもと、できるだけ長く設定することが好ましい。
　次に、図３を参照して、スイッチング素子２０のターンオフ時に負荷３０に短絡が発生した場合について説明する。制御部１１、ドライバ１２、ＭＯＳＦＥＴ２１、ＩＧＢＴ２２の動作は図２を参照して説明したものと同一であるから詳しい説明を省略する。
　図３に示すように、時刻ｔ３において、負荷３０の短絡が発生したものと仮定する。時刻ｔ３はシングル駆動モードの期間中である。時刻ｔ３において、負荷３０が短絡して、主電源ＶＣＣの電圧が直接ＭＯＳＦＥＴ２１のドレイン－ソース間に印加されるため、ＭＯＳＦＥＴ２１の出力電流、すなわちドレイン電流が過電流の状態となる。
　従来の構成では、シングル駆動モードにおいて、ゲート電圧をクランプ電圧まで降圧しない。このため、負荷３０の短絡が発生した場合には、Ｖｄｓが高いままＭＯＳＦＥＴ２１のオン状態が維持されてしまう。つまり、過電流によるＭＯＳＦＥＴ２１の故障の原因となっていた。これに対して、本実施形態における駆動装置１０は、シングル駆動モードにおいて、ＭＯＳＦＥＴ２１のＶｄｓをマルチ駆動モードのゲート電圧よりも低いクランプ電圧に降圧するので、従来よりも短絡電流を抑制することができる。このため、短絡電流による損失を抑制でき、且つ、ＭＯＳＦＥＴ２１の短絡耐量を従来に較べて延長することができる。
　さらに、短絡耐量が延長できることから、短絡発生後にスイッチング素子２０の保護動作に移行するまでの時間に、従来よりも長い猶予を持たせることができる。このため、短絡の発生を即時検出せずともよく、ＭＯＳＦＥＴ２１の出力電流を検出するための装置を設けなくとも、ＩＧＢＴ２２のセンスエミッタ端子に設けられたシャント抵抗器１４により保護動作の対応をさせることができる。
　なお、スイッチング素子２０の保護動作は、例えば、次回のスイッチング素子のターンオン時において、ＩＧＢＴ２２のセンスエミッタ端子に接続されたシャント抵抗器１４により検出される電流が閾値を超えている場合に実施させる等すれば良い。
　ここで、ＭＯＳＦＥＴ２１がシリコンカーバイドを主成分として構成されている場合、ＭＯＳＦＥＴ２１に電流検出の手段を設ける構成では、電流検出の装置がない構成に較べてＭＯＳＦＥＴ２１の素子体格が大きくなるため、コスト高となってしまう。これに対して、本実施形態における駆動装置１０を採用すれば、ＭＯＳＦＥＴ２１に電流検出の装置が不要とできるので、スイッチング素子２０の体格を小さくでき、製造コストを低減することができる。
　（第２実施形態）
　本実施形態における駆動装置１０は、図４に示すように、第１実施形態における駆動装置に加えてゲート電圧検出部１５（図４のＧＤ）を備えている。ゲート電圧検出部１５を除く構成は第１実施形態の構成と同様であるから、その詳しい説明を省略する。
　このゲート電圧検出部１５は、第２スイッチング素子に相当するＩＧＢＴ２２のゲート電極に接続されている。ゲート電圧検出部１５は、第２ドライバ１２ｂがＩＧＢＴ２２に印加するゲート電圧を検出しており、その値を制御部１１にフィードバックするようになっている。
　第１実施形態において、制御部１１は、制御信号がＨからＬに遷移することをトリガとしてＭＯＳＦＥＴ２１のゲート電圧をクランプ電圧とする例について説明したが、本実施形態における制御部１１は、ゲート電圧検出部１５によって検出されるＩＧＢＴ２２のゲート電圧に基づいてシングル駆動モードにおけるゲート電圧を決定する。
　具体的には、例えば、ＩＧＢＴ２２のゲート電圧が所定の電圧以下になることを条件に、制御部１１はクランプ回路１３を有効にして、ＭＯＳＦＥＴ２１に印加されるゲート電圧をクランプ電圧に設定するようにすれば良い。
　例えば、ＩＧＢＴ２２のオフ保持にためにＩＧＢＴ２２のゲート電圧がグランドレベル程度に低下した場合において、ＭＯＳＦＥＴ２１の出力電流であるドレイン電流が増加する。このため、制御部１１がＭＯＳＦＥＴ２１のゲート電圧をクランプ電圧まで低下させることにより、短絡耐量を延長することができるとともに、スイッチング素子２０のターンオフに係るスイッチング損失を低減することができる。
　（その他の実施形態）
　以上、本開示の好ましい実施形態について説明したが、本開示は上記した実施形態になんら制限されることなく、本開示の主旨を逸脱しない範囲において、種々変形して実施することが可能である。
　上記した各実施形態では、主にスイッチング素子２０のターンオフについて説明したが、ターンオン時においても本開示を適用可能である。例えば、図５に示すように、時刻ｔ４においてスイッチング素子２０のターンオンの指示が制御部１１に入力されると、制御部１１は制御信号をＬからＨに遷移させる。これを受けて、第２ドライバ１２ｂは、所定の遅延時間を経た時刻ｔ５においてＩＧＢＴ２２のゲート電極にゲート電圧を印加する。一方、第１ドライバ１２ａは、制御信号のＬからＨへの遷移を受けて、ＭＯＳＦＥＴ２１のゲート電圧の印加を行う。このとき、ゲート電圧はクランプ電圧に設定される。第１ドライバ１２ａは、時刻ｔ４から時刻ｔ５に至るまでクランプ電圧を維持する。そして、時刻ｔ５において、ＩＧＢＴ２２、ＭＯＳＦＥＴ２１ともにフルオンとなる。すなわち、制御部１１は、スイッチング素子２０のターンオン時において、シングル駆動モードを、マルチ駆動モードに先行して実施してスイッチング素子２０をターンオンする。
　これによれば、スイッチング素子２０のターンオン時において、仮に負荷３０に短絡が生じていた場合であっても、最初にオンされるＭＯＳＦＥＴ２１のゲート電圧がクランプ電圧に抑えられているので、ＭＯＳＦＥＴ２１を流れる出力電流を、従来よりも抑制することができる。よって、ＭＯＳＦＥＴ２１の短絡耐量を延長することができるので、ＭＯＳＦＥＴ２１が故障する前に短絡を検出して保護動作に入ることができる。
　また、上記した各実施形態では、電流検出部として、シャント抵抗器１４による電圧－電流変換を利用する例について説明したが、第２スイッチング素子たるＩＧＢＴ２２の出力電流の電流値を検出できるものであればシャント抵抗器１４に限定されるものではない。
　また、上記した各実施形態では、スイッチング素子２０として、ＭＯＳＦＥＴ２１とＩＧＢＴ２２の２つのスイッチング素子を並列で駆動する駆動装置１０について説明したが、スイッチング素子２０として、３つ以上の素子を並列に駆動する駆動装置についても本開示を適用可能である。例えば、第１スイッチング素子（例えば、ＭＯＳＦＥＴ２１）、第２スイッチング素子（例えば、ＩＧＢＴ２２）、第３スイッチング素子（例えば、ＩＧＢＴ２２とは異なるＩＧＢＴ２３）とを並列に駆動する場合、ターンオフ時において、駆動装置１０は、ＩＧＢＴ２２とＩＧＢＴ２３を制御信号に同期してオフし、ＭＯＳＦＥＴ２１を所定時間だけクランプ電圧を維持して駆動し、その後オフするように構成すれば良い。
　本開示は、実施例に準拠して記述されたが、本開示は当該実施例や構造に限定されるものではないと理解される。本開示は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範疇や思想範囲に入るものである。

Claims (7)

  1. 　第１スイッチング素子（２１）および第２スイッチング素子（２２）を含む、ゲート電極をそれぞれに有する複数のスイッチング素子（２０）を並列で駆動する駆動装置であって、
    　前記ゲート電極に電圧を供給するドライバ（１２）と、
    　前記ドライバに制御信号を出力して前記スイッチング素子のオンオフを制御する制御部（１１）と、を備え、
    　前記制御部は、制御モードとして、前記第１スイッチング素子と前記第２スイッチング素子のうち、両方が共に駆動するマルチ駆動モードと、前記第１スイッチング素子のみが駆動するシングル駆動モードと、を有し、
    　前記制御部は、前記シングル駆動モードにおいて、前記第１スイッチング素子のゲート電極に印加すべきゲート電圧を、前記マルチ駆動モードにおけるゲート電圧よりも小さいクランプ電圧に設定する駆動装置。
  2. 　前記制御部は、前記複数のスイッチング素子のターンオフ時において、前記マルチ駆動モードから、所定時間の前記シングル駆動モードを経て前記複数のスイッチング素子をターンオフする請求項１に記載の駆動装置。
  3. 　前記所定時間は、前記第１スイッチング素子の出力端子間の電位差に基づいて、前記第１スイッチング素子の短絡耐量以下に設定される請求項２に記載の駆動装置。
  4. 　前記制御部は、前記複数のスイッチング素子のターンオン時において、前記シングル駆動モードを、前記マルチ駆動モードに先行して実施して前記第１スイッチング素子をターンオンする請求項１～３のいずれか１項に記載の駆動装置。
  5. 　前記第２スイッチング素子に流れる出力電流を検出する電流検出部（１４）をさらに備え、
    　前記電流検出部は、前記複数のスイッチング素子に対応する複数の出力電流経路のうち、前記第２スイッチング素子の出力電流経路に設けられる請求項１～４のいずれか１項に記載の駆動装置。
  6. 　前記第１スイッチング素子のゲート電極に印加すべき前記ゲート電圧を、第１ゲート電圧とし、
    　前記第２スイッチング素子のゲート電極に印加される第２ゲート電圧を検出するゲート電圧検出部（１５）をさらに備え、
    　前記制御部は、前記ゲート電圧検出部により検出される前記第２ゲート電圧が、所定の閾値以下であることを条件に、前記第１スイッチング素子の前記第１ゲート電圧を前記クランプ電圧に設定する請求項１～５のいずれか１項に記載の駆動装置。
  7. 　前記第１スイッチング素子はシリコンカーバイドを主成分とするＭＯＳＦＥＴであり、前記第２スイッチング素子はシリコンを主成分とするＩＧＢＴである請求項１～６のいずれか１項に記載の駆動装置。
PCT/JP2016/002422 2015-05-27 2016-05-18 駆動装置 WO2016189830A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US15/572,640 US10110219B2 (en) 2015-05-27 2016-05-18 Driving apparatus
CN201680030096.3A CN107852159B (zh) 2015-05-27 2016-05-18 驱动装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015-107449 2015-05-27
JP2015107449A JP6398872B2 (ja) 2015-05-27 2015-05-27 駆動装置

Publications (1)

Publication Number Publication Date
WO2016189830A1 true WO2016189830A1 (ja) 2016-12-01

Family

ID=57392647

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2016/002422 WO2016189830A1 (ja) 2015-05-27 2016-05-18 駆動装置

Country Status (4)

Country Link
US (1) US10110219B2 (ja)
JP (1) JP6398872B2 (ja)
CN (1) CN107852159B (ja)
WO (1) WO2016189830A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9929073B2 (en) 2015-05-27 2018-03-27 Denso Corporation Semiconductor device

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107534015B (zh) * 2015-04-30 2020-06-19 三菱电机株式会社 保护电路及保护电路系统
JP6930361B2 (ja) * 2017-10-20 2021-09-01 株式会社デンソー スイッチの駆動回路
JP7180264B2 (ja) * 2018-10-05 2022-11-30 株式会社デンソー 制御装置
JP7099312B2 (ja) * 2018-12-26 2022-07-12 株式会社デンソー スイッチの駆動装置
DE102019107112B3 (de) * 2019-03-20 2020-07-09 Lisa Dräxlmaier GmbH Schaltvorrichtung, Spannungsversorgungssystem, Verfahren zum Betreiben einer Schaltvorrichtung und Herstellverfahren
CN109995350B (zh) * 2019-03-20 2021-07-27 上海交通大学 一种功率场效应管的驱动级短路保护装置及保护方法
CN112054791B (zh) * 2019-06-06 2023-11-21 台达电子工业股份有限公司 混合驱动电路
JP7447756B2 (ja) * 2020-10-01 2024-03-12 三菱電機株式会社 半導体装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0521723A (ja) * 1991-07-12 1993-01-29 Toshiba F Ee Syst Eng Kk パワートランジスタ
JPH1032476A (ja) * 1996-05-14 1998-02-03 Fuji Electric Co Ltd 過電流保護回路
JP2002165439A (ja) * 2000-09-14 2002-06-07 Toyota Industries Corp スイッチ回路
JP2005006381A (ja) * 2003-06-10 2005-01-06 Hitachi Ltd スイッチング素子の駆動回路
JP2013125806A (ja) * 2011-12-14 2013-06-24 Mitsubishi Electric Corp 電力用半導体装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0590933A (ja) * 1991-07-15 1993-04-09 Fuji Electric Co Ltd 複合形スイツチ回路
US5500619A (en) * 1992-03-18 1996-03-19 Fuji Electric Co., Ltd. Semiconductor device
US5444591A (en) * 1993-04-01 1995-08-22 International Rectifier Corporation IGBT fault current limiting circuit
WO2007069281A1 (en) * 2005-12-13 2007-06-21 Stmicroelectronics S.R.L. Driving circuit for an emitter-switching configuration
JP2009142070A (ja) * 2007-12-06 2009-06-25 Fuji Electric Systems Co Ltd 電力用半導体素子のゲート駆動方式
JP5076949B2 (ja) * 2008-02-14 2012-11-21 株式会社デンソー 負荷駆動装置
US8830711B2 (en) * 2010-08-10 2014-09-09 Virginia Tech Intellectual Properties, Inc. Hybrid switch for resonant power converters
JP5854895B2 (ja) * 2011-05-02 2016-02-09 三菱電機株式会社 電力用半導体装置
JP5932269B2 (ja) * 2011-09-08 2016-06-08 株式会社東芝 パワー半導体モジュール及びパワー半導体モジュールの駆動方法
CN102497183B (zh) * 2011-12-10 2013-08-21 陈清娇 一种驱动电路
CN102684462B (zh) * 2012-05-31 2014-06-18 安徽工业大学 低端mosfet负压箝位驱动电路及其控制方法
JP5783997B2 (ja) * 2012-12-28 2015-09-24 三菱電機株式会社 電力用半導体装置
JP5966947B2 (ja) 2013-01-25 2016-08-10 株式会社デンソー 半導体装置
JP5707523B2 (ja) * 2014-04-25 2015-04-30 日立アプライアンス株式会社 電気洗濯機

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0521723A (ja) * 1991-07-12 1993-01-29 Toshiba F Ee Syst Eng Kk パワートランジスタ
JPH1032476A (ja) * 1996-05-14 1998-02-03 Fuji Electric Co Ltd 過電流保護回路
JP2002165439A (ja) * 2000-09-14 2002-06-07 Toyota Industries Corp スイッチ回路
JP2005006381A (ja) * 2003-06-10 2005-01-06 Hitachi Ltd スイッチング素子の駆動回路
JP2013125806A (ja) * 2011-12-14 2013-06-24 Mitsubishi Electric Corp 電力用半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9929073B2 (en) 2015-05-27 2018-03-27 Denso Corporation Semiconductor device

Also Published As

Publication number Publication date
US20180138905A1 (en) 2018-05-17
US10110219B2 (en) 2018-10-23
JP2016225696A (ja) 2016-12-28
CN107852159B (zh) 2021-03-16
CN107852159A (zh) 2018-03-27
JP6398872B2 (ja) 2018-10-03

Similar Documents

Publication Publication Date Title
WO2016189830A1 (ja) 駆動装置
JP6170119B2 (ja) 電源スイッチを駆動するためのシステムおよび方法
CN107615664B (zh) 功率晶体管驱动装置
JP6197685B2 (ja) ゲート駆動回路
JP5477407B2 (ja) ゲート駆動回路
US20190372567A1 (en) Semiconductor device and power conversion system
JP6217862B2 (ja) 半導体装置
US10574226B2 (en) Gate driver including gate sense circuit
WO2013125366A1 (ja) 電力用スイッチング回路
TW201320517A (zh) 保護開路和／或短路狀況下電源變換系統的系統和方法
US9214873B2 (en) Method for operating an electrical power rectifier, as well as an electrical power rectifier
WO2015111154A1 (ja) スイッチング回路、インバータ回路、及びモータ制御装置
JP2008118834A (ja) サージ低減回路およびサージ低減回路を備えたインバータ装置
JP4853100B2 (ja) 絶縁ゲート型半導体素子の駆動装置およびその方法
KR101353234B1 (ko) 모터 구동 과전류 차단 회로, 모터구동회로 및 그의 과전류 차단 방법
JP2017079534A (ja) ゲート制御回路
JP5929840B2 (ja) 電力供給制御装置
US9812941B2 (en) High power driver having multiple turn off modes
WO2014128942A1 (ja) 半導体素子の駆動装置
US9490794B1 (en) Dynamic shutdown protection circuit
JP5864222B2 (ja) トランジスタ保護回路
WO2021048973A1 (ja) 過電流保護回路及びスイッチング回路
JP2012217087A (ja) 負荷駆動装置
JP6090846B2 (ja) 電源装置、電源制御方法および電子装置
JP6622405B2 (ja) インバータ駆動装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16799544

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 15572640

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 16799544

Country of ref document: EP

Kind code of ref document: A1