CN107534015B - 保护电路及保护电路系统 - Google Patents

保护电路及保护电路系统 Download PDF

Info

Publication number
CN107534015B
CN107534015B CN201580079394.7A CN201580079394A CN107534015B CN 107534015 B CN107534015 B CN 107534015B CN 201580079394 A CN201580079394 A CN 201580079394A CN 107534015 B CN107534015 B CN 107534015B
Authority
CN
China
Prior art keywords
mosfet
igbt
resistor
gate voltage
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201580079394.7A
Other languages
English (en)
Other versions
CN107534015A (zh
Inventor
酒井伸次
小田寿志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN107534015A publication Critical patent/CN107534015A/zh
Application granted granted Critical
Publication of CN107534015B publication Critical patent/CN107534015B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H01L27/0285—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements bias arrangements for gate electrode of field effect transistors, e.g. RC networks, voltage partitioning circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/02—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess current
    • H02H9/025—Current limitation using field effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0063—High side switches, i.e. the higher potential [DC] or life wire [AC] being directly connected to the switch and not via the load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0072—Low side switches, i.e. the lower potential [DC] or neutral wire [AC] being directly connected to the switch and not via the load

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electronic Switches (AREA)
  • Power Conversion In General (AREA)

Abstract

本技术涉及能够对主电流的损耗进行抑制，并对与感测区域的确保相伴的制造成本的增加进行抑制的MOSFET的保护电路及具有该保护电路的保护电路系统。保护电路具有：电力用的第一MOSFET(1)，主电流流过该第一MOSFET；IGBT(5)，其与第一MOSFET并联连接，且来自主电流的分流流过该IGBT；检测用电阻(6)，其与IGBT串联连接；以及第一控制电路(4)，其基于施加至检测用电阻的电压值，对第一MOSFET的栅极电压进行控制，流过IGBT的分流的电流值相对于流过第一MOSFET的主电流的电流值之比大于或等于0.018％而小于或等于0.022％。

Description

保护电路及保护电路系统
技术领域
本技术涉及功率MOSFET的保护电路及具有该保护电路的保护电路系统。
背景技术
在现有的功率模块中通常内置有过电流保护功能，但作为其方式，主要使用分流电阻方式或者感测方式。
另外，近年来，为了减小稳态损耗，进行了如下尝试，即，使用高耐压功率用的金属-氧化物-半导体场效应晶体管(metal－oxide－semiconductor field－effecttransistor；MOSFET)，降低低电流动作时的损耗(例如，参照专利文献1)。
专利文献1：日本特开2012－186899号公报
发明内容
在这里，MOSFET与绝缘栅型双极晶体管(insulated gate bipolar transistor，即IGBT)相比较，高电流密度下的通电能力低，gm特性减少。因此，在为了进行过电流保护而使用了分流电阻方式的情况下，由于由分流电阻引起的栅极电压的上升，会导致接通电压增加，饱和电流降低。
另外，在分流电阻方式中，成为将电阻插入至主电流路径的结构，因此电力损耗较大。另外，存在下述问题，即，为了提高所插入的电阻的耐量，需要采用水泥电阻等外形较大的电阻。
另一方面，在为了MOSFET的过电流保护而使用感测方式的情况下，由于MOSFET的饱和电流低于IGBT的饱和电流，因此需要确保浪涌耐量。因此，需要将功率MOSFET的有效区域内的较大的面积确保作为感测区域。因此，制造所耗费的成本的抑制及模块的小型化是困难的。特别是在SiC MOSFET等使用高价的基板材料的情况下，预见到由芯片面积的增大引起的制造成本的显著的增加。
另外，在增大感测电阻本身的情况下，存在下述问题，即，容易拾取到相对于感测电流的噪声，用于将该噪声去除的滤波器大型化，另外，过电流检测频度增加。
本技术就是为了解决上述这样的问题而提出的，涉及能够对主电流的损耗进行抑制，并对与感测区域的确保相伴的制造成本的增加进行抑制的MOSFET的保护电路及具有该保护电路的保护电路系统。
与本技术的一个方式相关的保护电路，具有：电力用的第一MOSFET，主电流流过该第一MOSFET；IGBT，其与所述第一MOSFET并联连接，且来自所述主电流的分流流过该IGBT；检测用电阻，其与所述IGBT串联连接；以及第一控制电路，其基于施加至所述检测用电阻的电压值，对所述第一MOSFET的栅极电压进行控制，流过所述IGBT的所述分流的电流值相对于流过所述第一MOSFET的所述主电流的电流值之比大于或等于0.018％而小于或等于0.022％。
与本技术的一个方式相关的保护电路系统，具有：电力用的多个第一MOSFET，主电流流过它们；单一的第一IGBT，其与多个所述第一MOSFET并联连接，且来自所述主电流的分流流过该第一IGBT；第一检测用电阻，其与所述第一IGBT串联连接；第一控制电路，其基于施加至所述第一检测用电阻的电压值，对各所述第一MOSFET的栅极电压进行控制；第二MOSFET，其与各所述第一MOSFET串联连接；以及单一的第二控制电路，其对各所述第二MOSFET的栅极电压进行控制，所述第一IGBT被组装于所述第二控制电路，流过所述第一IGBT的所述分流的电流值相对于流过各所述第一MOSFET的所述主电流的电流值之比大于或等于0.018％而小于或等于0.022％。
发明的效果
与本技术的一个方式相关的保护电路，具有：电力用的第一MOSFET，主电流流过该第一MOSFET；IGBT，其与所述第一MOSFET并联连接，且来自所述主电流的分流流过该IGBT；检测用电阻，其与所述IGBT串联连接；以及第一控制电路，其基于施加至所述检测用电阻的电压值，对所述第一MOSFET的栅极电压进行控制，流过所述IGBT的所述分流的电流值相对于流过所述第一MOSFET的所述主电流的电流值之比大于或等于0.018％而小于或等于0.022％。
根据如上所述的结构，作为感测元件而使用IGBT。IGBT的饱和电流高于MOSFET的饱和电流，因此与作为感测元件而使用MOSFET的情况相比，能够减小为了确保浪涌耐量而在MOSFET的有效区域内所需的感测区域。由此，能够对制造所耗费的成本进行抑制。另外，能够实现保护电路的小型化。
另外，通过将流过IGBT的分流的电流值相对于流过MOSFET的主电流的电流值之比设为大于或等于0.018％而小于或等于0.022％，从而能够对主电流的损耗进行抑制。
与本技术的一个方式相关的保护电路系统，具有：电力用的多个第一MOSFET，主电流流过它们；单一的第一IGBT，其与多个所述第一MOSFET并联连接，且来自所述主电流的分流流过该第一IGBT；第一检测用电阻，其与所述第一IGBT串联连接；第一控制电路，其基于施加至所述第一检测用电阻的电压值，对各所述第一MOSFET的栅极电压进行控制；第二MOSFET，其与各所述第一MOSFET串联连接；以及单一的第二控制电路，其对各所述第二MOSFET的栅极电压进行控制，所述第一IGBT被组装于所述第二控制电路，流过所述第一IGBT的所述分流的电流值相对于流过各所述第一MOSFET的所述主电流的电流值之比大于或等于0.018％而小于或等于0.022％。
根据如上所述的结构，通过在3相总和电流的控制中共通地使用IGBT，从而能够削减部件个数。
与本技术相关的目的、特征、方案、优点，通过下面所示的详细的说明和附图而变得更加明确。
附图说明
图1是概略地例示与实施方式相关的保护电路的结构的图。
图2是例示在主电流流过MOSFET的情况下，流过MOSFET的感测电流和流过IGBT的感测电流的图。
图3是概略地例示与实施方式相关的保护电路的结构的图。
图4是例示将MOSFET的栅极端子和低耐压集成电路连接的路径、将Si IGBT的栅极端子和低耐压集成电路连接的路径中的电压时序的图。
图5是例示将MOSFET的栅极端子和低耐压集成电路连接的路径、将Si IGBT的栅极端子和低耐压集成电路连接的路径中的电压时序的图。
图6是概略地例示与实施方式相关的保护电路的结构的图。
图7是概略地例示与实施方式相关的保护电路系统的结构的图。
图8是概略地例示与实施方式相关的保护电路的结构的图。
图9是概略地例示与实施方式相关的保护电路系统的结构的图。
具体实施方式
下面，一边参照附图、一边对实施方式进行说明。此外，附图是示意地示出的，在不同的附图中分别示出的图像的大小及位置的相互关系不一定是准确地记载的，可以适当变更。另外，在以下所示的说明中，对同样的结构要素标注相同标号而进行图示，关于它们的名称及功能也是同样的。由此，有时省略针对它们的详细的说明。
＜第一实施方式＞
＜结构＞
下面，对与本实施方式相关的保护电路进行说明。
图1是概略地例示与本实施方式相关的保护电路的结构的图。
如图1所示，在该电路中，具有：电力用MOSFET 1、MOSFET 2、高耐压集成电路3(high voltage integrated circuit，即HVIC)、低耐压集成电路4(low voltageintegrated circuit，即LVIC)、Si IGBT 5、电阻7、作为过电流检测用电阻的电阻6、电容器8。电阻6例如是几Ω左右的电阻。电阻7及电容器8形成用于将相对于感测电流的噪声去除的滤波器。作为MOSFET，设想的是主要使用Si。
MOSFET 2的漏极端子与高电压侧连接。MOSFET 2的栅极端子与高耐压集成电路3连接。MOSFET 2的源极端子与MOSFET 1的漏极端子连接。另外，将MOSFET 2的源极端子和MOSFET 1的漏极端子连接的信号线进行分支，分别与Si IGBT 5的集电极端子及高耐压集成电路3连接。
MOSFET 1的栅极端子与低耐压集成电路4连接。另外，将MOSFET 1的栅极端子和低耐压集成电路4连接的信号线进行分支，与Si IGBT 5的栅极端子连接。MOSFET 1的源极端子与低电压侧连接。另外，将MOSFET 1的源极端子和低电压侧连接的信号线进行分支，与电阻6及电容器8并联连接。
Si IGBT 5的发射极端子与电阻6连接。另外，将Si IGBT 5的发射极端子和电阻6连接的信号线进行分支，与电阻7连接。
电阻7与低耐压集成电路4连接。另外，将电阻7和低耐压集成电路4连接的信号线进行分支，与电容器8连接。从电阻7侧向低耐压集成电路4输入保护信号。
由于是上述这样的电路结构，因此Si IGBT 5及与其串联连接的电阻6相对于MOSFET 1并联连接。
＜作用＞
接下来，参照图2，对与本实施方式相关的保护电路的作用进行说明。此外，图2是例示在主电流流过MOSFET的情况下，流过作为感测元件的MOSFET的感测电流和流过作为感测元件的IGBT的感测电流的图。在图2中，纵轴示出电流值[I]，横轴示出电压值[V]。另外，在图2中，MOSFET的主电流由细实线示出，MOSFET的感测电流由虚线示出，IGBT的感测电流由粗实线示出。
在图1所示的电路结构中，如果根据来自低耐压集成电路4的输出信号而以高(High)电平施加栅极电压，则MOSFET 1及Si IGBT5均成为接通状态。由此，主电流流过MOSFET 1的漏极－源极间。另外，感测电流流过Si IGBT 5的集电极－发射极间。
而且，如果感测电流流过Si IGBT 5，则在电阻6产生电压。而且，将产生的该电压作为保护信号而从电阻7侧向低耐压集成电路4输入。
而且，在低耐压集成电路4中，在输入来的保护信号大于或等于预先确定的电压值的情况下，例如，根据来自低耐压集成电路4内的保护电路的输出信号而以低(Low)电平施加栅极电压，MOSFET1及Si IGBT 5均成为断开状态。由此，防止在MOSFET 1流过过大的电流。
在上述的电路结构中，作为感测元件而使用IGBT。IGBT的饱和电流高于MOSFET的饱和电流，因此与作为感测元件而使用MOSFET的情况相比，能够减小为了确保浪涌耐量而在功率MOSFET的有效区域内所需的感测区域。由此，能够实现制造所耗费的成本的抑制及模块的小型化。
在这里，参照图2，可知在作为感测元件而使用MOSFET的情况下和作为感测元件而使用IGBT的情况下，在流过的感测电流的值中产生了差异。具体地说，在施加大于或等于一定值的大小的电压，例如1.4V左右的情况下，流过IGBT的感测电流的值为20mA左右，大于流过MOSFET的感测电流的值。相反地，如果将流过MOSFET的感测电流的值设为20mA左右，则需要施加2.0V左右(参照图2)。即，在感测电流较大的区域，在图2中，在感测电流大于或等于13mA左右的区域，IGBT的通电能力高于MOSFET。由此，在对由感测电流引起的电压值进行测定时，能够使用更低的电阻值的电阻。
在上述的电路结构中，作为感测元件而使用IGBT。由此，在对由感测电流引起的电压值进行测定时，能够使用更低的电阻值的电阻。因此，能够抑制相对于感测电流的噪声。另外，能够防止用于去除噪声的滤波器大型化，还能够防止过电流检测频度的增加。
另外，例如，在流过MOSFET的主电流的值为100A左右的情况下，通过调整为流过作为感测元件的IGBT的感测电流的值成为20mA左右，即，调整为向感测元件的分流比为0.02％左右，更具体地说，大于或等于0.018％左右而小于或等于0.022％左右，从而能够充分地抑制对主电流的影响。作为分流比的具体的调整方法，例如考虑对IGBT的发射极有效面积进行调整。
另外，在IGBT的通电能力高于MOSFET的通电能力的范围能够提高上述的分流比。其原因在于，如果处于上述这样的范围内，则能够抑制与感测区域的确保相伴的制造成本的增加。
＜第二实施方式＞
＜结构＞
对与本实施方式相关的保护电路进行说明。下面，针对与上述的实施方式中说明的结构相同的结构标注相同标号而进行图示，适当省略其详细的说明。
图3是概略地例示与本实施方式相关的保护电路的结构的图。如图3所示，在该电路中，具有：MOSFET 1、MOSFET 2、高耐压集成电路3、低耐压集成电路4a、Si IGBT 5、电阻6、电阻7、电容器8。电阻7及电容器8形成用于将相对于感测电流的噪声去除的滤波器。
MOSFET 1的栅极端子与低耐压集成电路4a连接。另外，Si IGBT 5的栅极端子通过与MOSFET 1的栅极端子不同的路径连接至低耐压集成电路4a。MOSFET 1的源极端子与低电压侧连接。另外，将MOSFET 1的源极端子和低电压侧连接的信号线进行分支，与电阻6及电容器8并联连接。
Si IGBT 5的发射极端子与电阻6连接。另外，将Si IGBT 5的发射极端子和电阻6连接的信号线进行分支，与电阻7连接。
电阻7与低耐压集成电路4a连接。另外，将电阻7和低耐压集成电路4a连接的信号线进行分支，与电容器8连接。从电阻7侧向低耐压集成电路4a输入保护信号。
由于是上述这样的电路结构，因此Si IGBT 5及与其串联连接的电阻6相对于MOSFET 1并联连接。
另外，低耐压集成电路4a分别与MOSFET 1的栅极端子和Si IGBT 5的栅极端子独立地连接，能够分别独立地将栅极电压施加至各栅极端子。
＜作用＞
接下来，参照图4及图5，对与本实施方式相关的保护电路的作用进行说明。此外，图4及图5分别是例示将MOSFET 1的栅极端子和低耐压集成电路4a连接的路径即路径A、将Si IGBT 5的栅极端子和低耐压集成电路4a连接的路径即路径B中的电压时序的图。在图4及图5中，纵轴示出电压值[V]，横轴示出时间[T]。
在图3所示的电路结构中，在将MOSFET 1和Si IGBT 5设为接通状态的通断动作时，首先，仅对路径B以高电平施加栅极电压，然后，对路径A也以高电平施加栅极电压。即，如图4所示，在仅对路径B施加高电平的栅极电压、对路径A施加低电平的栅极电压时，仅SiIGBT 5成为接通状态。由此，主电流仅流过Si IGBT 5的集电极－发射极间。IGBT的饱和电流高于MOSFET的饱和电流，因此在通电流过高电流时是有效的。另外，电流不流过MOSFET 1的漏极－源极间，因此能够对MOSFET 1的接通电压的增加进行抑制。
如果在将MOSFET 1和Si IGBT 5设为断开状态的通断动作时，首先，仅对路径A以低电平施加栅极电压，然后，对路径B也以低电平施加栅极电压，则得到与上述相同的效果。
另外，在图3所示的电路结构中，也可以是在将MOSFET 1和Si IGBT 5设为接通状态的通断动作时，首先，仅对路径A以高电平施加栅极电压，然后，对路径B也以高电平施加栅极电压的情况。即，如图5所示，在仅对路径A施加高电平的栅极电压，对路径B施加低电平的栅极电压时，仅MOSFET 1成为接通状态。由此，主电流仅流过MOSFET 1的漏极－源极间。由此，能够对作为过电流检测用电阻的电阻6处的损耗进行抑制。另外，恢复电流不流向SiIGBT 5，因此能够对由恢复电流造成的误切断进行抑制。
如果在将MOSFET 1和Si IGBT 5设为断开状态的通断动作时，首先，仅对路径B以低电平施加栅极电压，然后，对路径A也以低电平施加栅极电压，则得到与上述相同的效果。
＜第三实施方式＞
＜结构＞
对与本实施方式相关的保护电路进行说明。下面，针对与上述的实施方式中说明的结构相同的结构标注相同标号而进行图示，适当省略其详细的说明。
图6是概略地例示与本实施方式相关的保护电路的结构的图。如图6所示，在该电路中，具有：MOSFET 1、MOSFET 2、高耐压集成电路3b、低耐压集成电路4b、Si IGBT 5b、电阻7、作为过电流检测用电阻的电阻6、电容器8、二极管15、电阻16、直流电源17。Si IGBT 5b收容于高耐压集成电路3b内。电阻6例如是几Ω左右的电阻。另外，电阻7及电容器8形成用于将相对于感测电流的噪声去除的滤波器。
MOSFET 2的漏极端子与高电压侧连接。MOSFET 2的栅极端子与高耐压集成电路3b连接。MOSFET 2的源极端子与MOSFET 1的漏极端子连接。另外，将MOSFET 2的源极端子和MOSFET 1的漏极端子连接的信号线进行分支，与高耐压集成电路3b连接。并且，与该分支点相比更靠MOSFET 1侧的将MOSFET 2的源极端子和MOSFET 1的漏极端子连接的信号线进行分支，与Si IGBT 5b的集电极端子连接。
MOSFET 1的栅极端子与低耐压集成电路4b连接。MOSFET 1的源极端子与低电压侧连接。另外，将MOSFET 1的源极端子和低电压侧连接的信号线进行分支，与电阻6、电容器8及直流电源17并联连接。
Si IGBT 5b的发射极端子与电阻6连接。另外，将Si IGBT 5b的发射极端子和电阻6连接的信号线进行分支，与电阻7连接。
电阻7与低耐压集成电路4b连接。另外，将电阻7和低耐压集成电路4b连接的信号线进行分支，与电容器8连接。从电阻7侧向低耐压集成电路4b输入保护信号。
直流电源17与电阻16、进而与二极管15串联连接。二极管15与高耐压集成电路3b连接。另外，将直流电源17和电阻16连接的信号线进行分支，与低耐压集成电路4b连接。
由于是上述这样的电路结构，因此Si IGBT 5b及与其串联连接的电阻6相对于MOSFET 1并联连接。
另外，低耐压集成电路4b分别与MOSFET 1的栅极端子和Si IGBT 5b的栅极端子独立地连接，能够分别独立地将栅极电压施加至各栅极端子。
在图6所示的电路结构中，在将MOSFET 1和Si IGBT 5b设为接通状态的通断动作时，首先，仅对路径B以高电平施加栅极电压，然后，对路径A也以高电平施加栅极电压。即，在仅对路径B施加高电平的栅极电压，对路径A施加低电平的栅极电压时，仅Si IGBT5b成为接通状态。由此，主电流仅流过Si IGBT 5b的集电极－发射极间。IGBT的饱和电流高于MOSFET的饱和电流，因此在通电流过高电流时是有效的。另外，电流不流过MOSFET 1的漏极－源极间，因此能够对MOSFET 1的接通电压的增加进行抑制。
如果在将MOSFET 1和Si IGBT 5b设为断开状态的通断动作时，首先，仅对路径A以低电平施加栅极电压，然后，对路径B也以低电平施加栅极电压，则得到与上述相同的效果。
另外，在图6所示的电路结构中，也可以是在将MOSFET 1和Si IGBT 5b设为接通状态的通断动作时，首先，仅对路径A以高电平施加栅极电压，然后，对路径B也以高电平施加栅极电压的情况。即，在仅对路径A施加高电平的栅极电压，对路径B施加低电平的栅极电压时，仅MOSFET 1成为接通状态。由此，主电流仅流过MOSFET 1的漏极－源极间。由此，能够对作为过电流检测用电阻的电阻6处的损耗进行抑制。
如果在将MOSFET 1和Si IGBT 5b设为断开状态的通断动作时，首先，仅对路径B以低电平施加栅极电压，然后，对路径A也以低电平施加栅极电压，则得到与上述相同的效果。
另外，根据上述的结构，Si IGBT 5b收容于高耐压集成电路3b内，因此无需单独地设置过电流检测用感测元件，能够削减部件个数。由此，能够减少制造成本、且缩小电路规模。
＜第四实施方式＞
＜结构＞
对与本实施方式相关的保护电路系统进行说明。下面，针对与上述的实施方式中说明的结构相同的结构标注相同标号而进行图示，适当省略其详细的说明。
图7是概略地例示与本实施方式相关的保护电路系统的结构的图。如图7所示，在该电路系统中，具有：MOSFET 1a、MOSFET 1b、MOSFET 1c、MOSFET 2a、MOSFET 2b、MOSFET2c、高耐压集成电路3c、低耐压集成电路4c、Si IGBT 5c、电阻7、作为过电流检测用电阻的电阻6、电容器8、电动机10。Si IGBT 5c收容于高耐压集成电路3c内。
MOSFET 2a、MOSFET 2b及MOSFET 2c的漏极端子与高电压侧连接。MOSFET 2a、MOSFET 2b及MOSFET 2c的栅极端子与高耐压集成电路3c连接。
MOSFET 2a的源极端子与MOSFET 1a的漏极端子连接。另外，将MOSFET 2a的源极端子和MOSFET 1a的漏极端子连接的信号线进行分支，与Si IGBT 5c的集电极端子及电动机10连接。MOSFET 1a的源极端子与低电压侧连接。另外，将MOSFET 1a的源极端子和低电压侧连接的信号线进行分支，与电阻6及电容器8并联连接。
MOSFET 2b的源极端子与MOSFET 1b的漏极端子连接。另外，将MOSFET 2b的源极端子和MOSFET 1b的漏极端子连接的信号线进行分支，与Si IGBT 5c的集电极端子及电动机10连接。MOSFET 1b的源极端子与低电压侧连接。另外，将MOSFET 1b的源极端子和低电压侧连接的信号线进行分支，与电阻6及电容器8并联连接。
MOSFET 2c的源极端子与MOSFET 1c的漏极端子连接。另外，将MOSFET 2c的源极端子和MOSFET 1c的漏极端子连接的信号线进行分支，与Si IGBT 5c的集电极端子及电动机10连接。MOSFET 1c的源极端子与低电压侧连接。另外，将MOSFET 1c的源极端子和低电压侧连接的信号线进行分支，与电阻6及电容器8并联连接。
MOSFET 1a的栅极端子与低耐压集成电路4c连接(路径A1)。MOSFET 1b的栅极端子与低耐压集成电路4c连接(路径A2)。MOSFET 1c的栅极端子与低耐压集成电路4c连接(路径A3)。
Si IGBT 5c的发射极端子与电阻6连接。另外，将Si IGBT 5c的发射极端子和电阻6连接的信号线进行分支，与电阻7连接。
电阻7与低耐压集成电路4c连接。另外，将电阻7和低耐压集成电路4c连接的信号线进行分支，与电容器8连接。从电阻7侧向低耐压集成电路4c输入保护信号。
由于是上述这样的电路结构，因此Si IGBT 5c及与其串联连接的电阻6相对于MOSFET 1a、MOSFET 1b及MOSFET 1c并联连接。
另外，低耐压集成电路4c分别与MOSFET 1a的栅极端子、MOSFET 1b的栅极端子、MOSFET 1c的栅极端子和Si IGBT 5c的栅极端子独立地连接，能够分别独立地将栅极电压施加至各栅极端子。
在图7所示的电路结构中，在将MOSFET 1a、MOSFET 1b及MOSFET 1c、Si IGBT 5c设为接通状态的通断动作时，首先，仅对路径B以高电平施加栅极电压，然后，对路径A1、路径A2及路径A3也以高电平施加栅极电压。即，在仅对路径B施加高电平的栅极电压，对路径A1、路径A2及路径A3施加低电平的栅极电压时，仅Si IGBT 5c成为接通状态。由此，主电流仅流过Si IGBT 5c的集电极－发射极间。IGBT的饱和电流高于MOSFET的饱和电流，因此在通电流过高电流时是有效的。另外，电流不流过MOSFET 1a、MOSFET 1b及MOSFET 1c的漏极－源极间，因此能够对MOSFET1a、MOSFET 1b及MOSFET 1c的接通电压的增加进行抑制。
如果在将MOSFET 1a、MOSFET 1b及MOSFET 1c、Si IGBT 5c设为断开状态的通断动作时，首先，仅对路径A1、路径A2及路径A3以低电平施加栅极电压，然后，对路径B也以低电平施加栅极电压，则得到与上述相同的效果。
另外，在图7所示的电路结构中，也可以是在将MOSFET 1a、MOSFET 1b及MOSFET1c、Si IGBT 5c设为接通状态的通断动作时，首先，仅对路径A1、路径A2及路径A3以高电平施加栅极电压，然后，对路径B也以高电平施加栅极电压的情况。即，在仅对路径A1、路径A2及路径A3施加高电平的栅极电压，对路径B施加低电平的栅极电压时，仅MOSFET 1a、MOSFET1b及MOSFET 1c成为接通状态。由此，主电流仅流过MOSFET 1a、MOSFET 1b及MOSFET 1c的漏极－源极间。由此，能够对作为过电流检测用电阻的电阻6处的损耗进行抑制。
如果在将MOSFET 1a、MOSFET 1b及MOSFET 1c、Si IGBT 5c设为断开状态的通断动作时，首先，仅对路径B以低电平施加栅极电压，然后，对路径A1、路径A2及路径A3也以低电平施加栅极电压，则得到与上述相同的效果。
另外，根据上述的结构，Si IGBT 5c收容于高耐压集成电路3c内，因此无需单独地设置过电流检测用感测元件，能够削减部件个数。由此，能够减少制造成本、且缩小电路规模。
另外，通过在3相总和电流的控制中共通地使用Si IGBT 5c，从而能够削减部件个数。
另外，例如，在流过MOSFET的主电流的值为100A左右的情况下，通过调整为流过作为感测元件的IGBT的感测电流的值为20mA左右，即，调整为向感测元件的分流比为0.02％左右，更具体地说，大于或等于0.018％左右而小于或等于0.022％左右，从而能够充分地抑制对主电流的影响。作为分流比的具体的调整方法，例如考虑对IGBT的发射极有效面积进行调整。
另外，在IGBT的通电能力高于MOSFET的通电能力的范围能够提高上述的分流比。其原因在于，如果处于上述这样的范围内，则能够抑制与感测区域的确保相伴的制造成本的增加。
＜第五实施方式＞
＜结构＞
对与本实施方式相关的保护电路进行说明。下面，针对与上述的实施方式中说明的结构相同的结构标注相同标号而进行图示，适当省略其详细的说明。
图8是概略地例示与本实施方式相关的保护电路的结构的图。如图8所示，在该电路中，具有：MOSFET 1、低耐压集成电路4、Si IGBT 5、电阻7、作为过电流检测用电阻的电阻6、电容器8、线圈11、二极管12、二极管13、电解电容器14、交流电源18。电阻7及电容器8形成用于将相对于感测电流的噪声去除的滤波器。
MOSFET 1的漏极端子与二极管13连接。另外，将MOSFET 1的漏极端子和二极管13连接的信号线进行分支，与Si IGBT 5的集电极端子连接。
MOSFET 1的栅极端子与低耐压集成电路4连接。另外，将MOSFET 1的栅极端子和低耐压集成电路4连接的信号线进行分支，与Si IGBT 5的栅极端子连接。MOSFET 1的源极端子与电阻6及电容器8连接。
Si IGBT 5的发射极端子与电阻6连接。另外，将Si IGBT 5的发射极端子和电阻6连接的信号线进行分支，与电阻7连接。
电阻7与低耐压集成电路4连接。另外，将电阻7和低耐压集成电路4连接的信号线进行分支，与电容器8连接。从电阻7侧向低耐压集成电路4输入保护信号。
在上述的电路结构中，Si IGBT 5及与其串联连接的电阻6相对于MOSFET 1并联连接。另外，MOSFET 1及二极管13相对于二极管12并联连接。另外，MOSFET 1及二极管13相对于电解电容器14并联连接。另外，二极管12和交流电源18并联连接。另外，在将二极管13和二极管12连接的信号线配置有线圈11。
另外，在上述的电路结构中，作为感测元件而使用IGBT。IGBT的饱和电流高于MOSFET的饱和电流，因此与作为感测元件而使用MOSFET的情况相比，能够减小为了确保浪涌耐量而在功率MOSFET的有效区域内所需的感测区域。由此，能够实现制造所耗费的成本的抑制及模块的小型化。
另外，根据上述的结构，在如升压电路这样要求高频率动作即高速通断动作的用途中，能够尤其减少截止损耗。因此，能够减少作为系统整体的损耗。
＜第六实施方式＞
＜结构＞
对与本实施方式相关的保护电路系统进行说明。下面，针对与上述的实施方式中说明的结构相同的结构标注相同标号而进行图示，适当省略其详细的说明。
图9是概略地例示与本实施方式相关的保护电路系统的结构的图。图9所示的电路结构是将第四实施方式中的电路结构和第五实施方式中的电路结构组合而成的结构。如图9所示，在左侧的电路中，具有：MOSFET 1、低耐压集成电路4、Si IGBT 5、电阻6、电阻7、电容器8、线圈11、二极管12、二极管13、电解电容器14、交流电源18。另外，在右侧的电路中，具有：MOSFET 1a、MOSFET 1b、MOSFET 1c、MOSFET 2a、MOSFET 2b、MOSFET 2c、高耐压集成电路3c、低耐压集成电路4c、Si IGBT 5c、电阻6、电阻7、电容器8、电动机10。Si IGBT 5c收容于高耐压集成电路3c内。
在上述的电路结构中，Si IGBT 5及与其串联连接的电阻6相对于MOSFET 1并联连接。另外，MOSFET 1及二极管13相对于二极管12并联连接。另外，MOSFET 1及二极管13相对于电解电容器14并联连接。另外，二极管12和交流电源18并联连接。另外，在将二极管13和二极管12连接的信号线配置有线圈11。
在上述的电路结构中，作为感测元件而使用IGBT。IGBT的饱和电流高于MOSFET的饱和电流，因此与作为感测元件而使用MOSFET的情况相比，能够减小为了确保浪涌耐量而在功率MOSFET的有效区域内所需的感测区域。由此，能够实现制造所耗费的成本的抑制及模块的小型化。
另外，根据上述的结构，通过在3相总和电流的控制中共通地使用Si IGBT 5c，从而能够削减部件个数。另外，在如升压电路这样要求高频率动作即高速通断动作的用途中，能够尤其减少截止损耗。因此，能够减少作为系统整体的损耗。另外，能够缩小电路规模、缩小散热鳍片等。
另外，例如，在流过MOSFET的主电流的值为100A左右的情况下，通过调整为流过作为感测元件的IGBT的感测电流的值为20mA左右，即，调整为向感测元件的分流比为0.02％左右，更具体地说，大于或等于0.018％左右而小于或等于0.022％左右，从而能够充分地抑制对主电流的影响。作为分流比的具体的调整方法，例如考虑对IGBT的发射极有效面积进行调整。
另外，在IGBT的通电能力高于MOSFET的通电能力的范围能够提高上述的分流比。其原因在于，如果处于上述这样的范围内，则能够抑制与感测区域的确保相伴的制造成本的增加。
＜效果＞
下面，例示通过上述的实施方式实现的效果。
根据上述的实施方式，保护电路具有：作为电力用第一MOSFET的MOSFET 1、SiIGBT 5、作为检测用电阻的电阻6、作为第一控制电路的低耐压集成电路4。
主电流流过MOSFET 1。Si IGBT 5与MOSFET 1并联连接。另外，来自主电流的分流流过Si IGBT 5。
电阻6与Si IGBT 5串联连接。低耐压集成电路4基于施加至电阻6的电压值，对MOSFET 1的栅极电压进行控制。
另外，流过Si IGBT 5的分流的电流值相对于流过MOSFET 1的主电流的电流值之比大于或等于0.018％而小于或等于0.022％。
根据如上所述的结构，作为感测元件而使用IGBT。IGBT的饱和电流高于MOSFET的饱和电流，因此与作为感测元件而使用MOSFET的情况相比，能够减小为了确保浪涌耐量而在功率MOSFET的有效区域内所需的感测区域。由此，能够对制造所耗费的成本进行抑制。另外，能够实现保护电路的小型化。
另外，通过将流过Si IGBT 5的分流的电流值相对于流过MOSFET 1的主电流的电流值之比设为大于或等于0.018％而小于或等于0.022％，从而能够对主电流的损耗进行抑制。
另外，根据上述的结构，在对由感测电流引起的电压值进行测定时，能够使用更低的电阻值的电阻。因此，能够抑制相对于感测电流的噪声。另外，能够防止用于去除噪声的滤波器大型化，也能够防止过电流检测频度的增加。
另外，根据Si IGBT 5的急剧的电流上升，能够实现高精度的过电流检测。
此外，除了这些结构以外的结构能够适当省略，但在适当追加了本说明书所示的至少一个其他结构的情况下，也能够产生上述的效果。
另外，根据上述的实施方式，作为第一控制电路的低耐压集成电路4a还与MOSFET1的栅极电压独立地对Si IGBT 5的栅极电压进行控制。
根据如上所述的结构，在仅对路径B施加高电平的栅极电压，对路径A施加低电平的栅极电压时，仅Si IGBT 5成为接通状态。由此，能够对MOSFET 1的接通电压的增加进行抑制。
另外，在仅对路径A施加高电平的栅极电压，对路径B施加低电平的栅极电压时，仅MOSFET 1成为接通状态。由此，主电流仅流过MOSFET 1的漏极－源极间。由此，能够对作为过电流检测用电阻的电阻6处的损耗进行抑制。另外，恢复电流不向Si IGBT 5流动，因此能够对由恢复电流造成的误切断进行抑制。
另外，根据上述的实施方式，低耐压集成电路4a在将Si IGBT 5的栅极电压控制为高电平后，将MOSFET 1的栅极电压控制为高电平。而且，低耐压集成电路4a在将MOSFET 1的栅极电压控制为低电平后，将Si IGBT 5的栅极电压控制为低电平。
根据如上所述的结构，在仅对路径B施加高电平的栅极电压，对路径A施加低电平的栅极电压时，仅Si IGBT 5成为接通状态。由此，能够对MOSFET 1的接通电压的增加进行抑制。
并且，通过减少功率MOSFET的源极－GND间的电感，从而能够抑制与急剧的di/dt相对应的浪涌。
另外，根据上述的实施方式，低耐压集成电路4a在将MOSFET1的栅极电压控制为高电平后，将Si IGBT 5的栅极电压控制为高电平。另外，低耐压集成电路4a在将Si IGBT 5的栅极电压控制为低电平后，将MOSFET 1的栅极电压控制为低电平。
根据如上所述的结构，在仅对路径A施加高电平的栅极电压，对路径B施加低电平的栅极电压时，仅MOSFET 1成为接通状态。由此，主电流仅流过MOSFET 1的漏极－源极间。由此，能够对作为过电流检测用电阻的电阻6处的损耗进行抑制。另外，恢复电流不向SiIGBT 5流动，因此能够对由恢复电流造成的误切断进行抑制。
另外，根据上述的实施方式，保护电路具有：与MOSFET 1串联连接的MOSFET 2、作为对MOSFET 2的栅极电压进行控制的第二控制电路的高耐压集成电路3b。
而且，Si IGBT 5b被组装于高耐压集成电路3b。
根据如上所述的结构，无需另外搭载过电流检测元件(感测元件)，因此能够削减部件的数量。
另外，根据上述的实施方式，MOSFET 1由碳化硅构成。
根据如上所述的结构，减小所需的感测区域这一作法会对成本减少作出大贡献。
另外，根据上述的实施方式，保护电路具有作为与MOSFET 1并联连接的电容器的电解电容器14。
根据如上所述的结构，即使是如升压电路这样要求高频率动作(高速通断动作)的用途，由于截止损耗减少，因此也能够减少作为系统整体的损耗。
另外，根据上述的实施方式，保护电路系统具有：作为多个第一MOSFET的MOSFET1a、MOSFET 1b及MOSFET 1c、作为单一的第一IGBT的Si IGBT 5c、作为第一检测用电阻的电阻6、作为第一控制电路的低耐压集成电路4c、作为第二MOSFET的MOSFET 2a、MOSFET 2b及MOSFET 2c、作为单一的第二控制电路的高耐压集成电路3c。
主电流流过电力用MOSFET 1a、MOSFET 1b及MOSFET 1c。Si IGBT 5c与MOSFET 1a、MOSFET 1b及MOSFET 1c并联连接。另外，来自主电流的分流流过Si IGBT 5c。
电阻6与Si IGBT 5c串联连接。低耐压集成电路4c基于施加至电阻6的电压值，对MOSFET 1a、MOSFET 1b及MOSFET 1c的栅极电压进行控制。
MOSFET 2a与MOSFET 1a串联连接。MOSFET 2b与MOSFET1b串联连接。MOSFET 2c与MOSFET 1c串联连接。
高耐压集成电路3c对MOSFET 2a、MOSFET 2b及MOSFET 2c的栅极电压进行控制。SiIGBT 5c被组装于高耐压集成电路3c。
而且，流过Si IGBT 5c的分流的电流值相对于分别流过MOSFET 1a、MOSFET 1b及MOSFET 1c的主电流的电流值之比大于或等于0.018％而小于或等于0.022％。
根据如上所述的结构，通过在3相总和电流的控制中共通地使用Si IGBT 5c，从而能够削减部件个数。
另外，Si IGBT 5c收容于高耐压集成电路3c内，因此无需单独地设置过电流检测用感测元件，能够削减部件个数。由此，能够减少制造成本、且缩小电路规模。
此外，除了这些结构以外的结构能够适当省略，但在适当追加了本说明书所示的至少一个其他结构的情况下，也能够产生上述的效果。
另外，根据上述的实施方式，在保护电路系统中，具有：作为电力用第三MOSFET的MOSFET 1、作为第二IGBT的Si IGBT 5、作为第二检测用电阻的电阻6、作为第三控制电路的低耐压集成电路4、作为电容器的电解电容器14。
MOSFET 1与作为多个第一MOSFET的MOSFET 1a、MOSFET1b及MOSFET 1c、进而与对应于MOSFET 1a、MOSFET 1b及MOSFET 1c的作为第二MOSFET的MOSFET 2a、MOSFET 2b及MOSFET 2c并联连接。
Si IGBT 5与MOSFET 1并联连接。电阻6与Si IGBT 5串联连接。低耐压集成电路4基于施加至电阻6的电压值，对MOSFET 1的栅极电压进行控制。电解电容器14与MOSFET 1并联连接。
而且，流过Si IGBT 5的分流的电流值相对于流过MOSFET 1的主电流的电流值之比大于或等于0.018％而小于或等于0.022％。
根据如上所述的结构，作为感测元件而使用IGBT。IGBT的饱和电流高于MOSFET的饱和电流，因此与作为感测元件而使用MOSFET的情况相比，能够减小为了确保浪涌耐量而在功率MOSFET的有效区域内所需的感测区域。由此，能够实现制造所耗费的成本的抑制及模块的小型化。
另外，通过在3相总和电流的控制中共通地使用Si IGBT 5c，从而能够削减部件个数。另外，在如升压电路这样要求高频率动作即高速通断动作的用途中，能够尤其减少截止损耗。因此，能够减少作为系统整体的损耗。另外，能够缩小电路规模、缩小散热鳍片等。
＜变形例＞
在上述实施方式中，设想的是主要使用Si的MOSFET，但也可以应用于使用SiC的MOSFET。如果应用于使用SiC的MOSFET，则减小所需的感测区域这一作法会对成本减少作出大贡献。
另外，通过对由过电流检测用电阻引起的栅极电阻降低进行抑制，从而能够对接通电阻的增加进行抑制。
在上述实施方式中，有时也记载了各个结构要素的材质、材料、尺寸、形状、相对配置关系或实施的条件等，但这些在所有的方案中都是例示，并不限定于在本说明书中记载的内容。因此，在本技术的范围内，会设想到没有例示的无数的变形例。例如，包含对至少一个结构要素进行变形的情况、追加的情况或者省略的情况，并且包含将至少一个实施方式中的至少一个结构要素提取出，与其他实施方式的结构要素进行组合的情况。
另外，只要不产生矛盾，在上述实施方式中记载为具有“一个”的结构要素，也可以具有“大于或等于一个”。并且，各结构要素是概念性的单位，包含一个结构要素由多个构件构成的情况、一个结构要素对应于某个构件的一部分的情况，并且包含一个构件具有多个结构要素的情况。另外，对于各个结构要素，只要发挥相同的功能，则包含具有其他构造或形状的构件。
另外，本说明书中的说明是为了与本技术相关的全部目的而进行参照的，均未承认是现有技术。
另外，在上述实施方式中，在未特别指定地记载了材料名等的情况下，只要不产生矛盾，则该材料包括含有其他添加物的例如合金等。
标号的说明
10电动机，11线圈，12、13、15二极管，14电解电容器，1、1a、1b、1c、2、2a、2b、2cMOSFET，3、3b、3c高耐压集成电路，4、4a、4b、4c低耐压集成电路，5、5b、5c Si IGBT，6、7、16电阻，8电容器，17直流电源，18交流电源，A、A1、A2、A3、B路径。

Claims (9)

1.一种保护电路，其具有：
电力用的第一MOSFET，主电流流过该第一MOSFET；
IGBT，其与所述第一MOSFET并联连接，且来自所述主电流的分流流过该IGBT；
检测用电阻，其与所述IGBT串联连接；以及
第一控制电路，其基于施加至所述检测用电阻的电压值，对所述第一MOSFET的栅极电压进行控制，
流过所述IGBT的所述分流的电流值相对于流过所述第一MOSFET的所述主电流的电流值之比大于或等于0.018％而小于或等于0.022％。
2.根据权利要求1所述的保护电路，其中，
所述第一控制电路还与所述第一MOSFET的栅极电压独立地对所述IGBT的栅极电压进行控制。
3.根据权利要求2所述的保护电路，其中，
所述第一控制电路，
在将所述IGBT的栅极电压控制为高电平后，将所述第一MOSFET的栅极电压控制为高电平，
在将所述第一MOSFET的栅极电压控制为低电平后，将所述IGBT的栅极电压控制为低电平。
4.根据权利要求2所述的保护电路，其中，
所述第一控制电路，
在将所述第一MOSFET的栅极电压控制为高电平后，将所述IGBT的栅极电压控制为高电平，
在将所述IGBT的栅极电压控制为低电平后，将所述第一MOSFET的栅极电压控制为低电平。
5.根据权利要求1至4中任一项所述的保护电路，其中，
还具有：
第二MOSFET，其与所述第一MOSFET串联连接；以及
第二控制电路，其对所述第二MOSFET的栅极电压进行控制，
所述IGBT被组装于所述第二控制电路。
6.根据权利要求1至4中任一项所述的保护电路，其中，
所述第一MOSFET使用了碳化硅。
7.根据权利要求1至4中任一项所述的保护电路，其中，
还具有电容器，该电容器与所述第一MOSFET并联连接。
8.一种保护电路系统，其具有：
电力用的多个第一MOSFET，主电流流过它们；
单一的第一IGBT，其与多个所述第一MOSFET并联连接，且来自所述主电流的分流流过该第一IGBT；
第一检测用电阻，其与所述第一IGBT串联连接；
第一控制电路，其基于施加至所述第一检测用电阻的电压值，对各所述第一MOSFET的栅极电压进行控制；
第二MOSFET，其与各所述第一MOSFET串联连接；以及
单一的第二控制电路，其对各所述第二MOSFET的栅极电压进行控制，
所述第一IGBT被组装于所述第二控制电路，
流过所述第一IGBT的所述分流的电流值相对于流过各所述第一MOSFET的所述主电流的电流值之比大于或等于0.018％而小于或等于0.022％。
9.根据权利要求8所述的保护电路系统，其中，
还具有：
电力用的第三MOSFET，其相对于多个所述第一MOSFET及与它们相对应的所述第二MOSFET并联连接；
第二IGBT，其与所述第三MOSFET并联连接；
第二检测用电阻，其与所述第二IGBT串联连接；
第三控制电路，其基于施加至所述第二检测用电阻的电压值，对所述第三MOSFET的栅极电压进行控制；以及
电容器，其与所述第三MOSFET并联连接，
流过所述第二IGBT的所述分流的电流值相对于流过所述第三MOSFET的所述主电流的电流值之比大于或等于0.018％而小于或等于0.022％。
CN201580079394.7A 2015-04-30 2015-04-30 保护电路及保护电路系统 Active CN107534015B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2015/062921 WO2016174756A1 (ja) 2015-04-30 2015-04-30 保護回路および保護回路システム

Publications (2)

Publication Number Publication Date
CN107534015A CN107534015A (zh) 2018-01-02
CN107534015B true CN107534015B (zh) 2020-06-19

Family

ID=57199753

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580079394.7A Active CN107534015B (zh) 2015-04-30 2015-04-30 保护电路及保护电路系统

Country Status (5)

Country Link
US (1) US10629587B2 (zh)
JP (1) JP6479170B2 (zh)
CN (1) CN107534015B (zh)
DE (1) DE112015006503B4 (zh)
WO (1) WO2016174756A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017105712A1 (de) * 2017-03-16 2018-10-04 Infineon Technologies Austria Ag Transistorbauelement

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1032476A (ja) * 1996-05-14 1998-02-03 Fuji Electric Co Ltd 過電流保護回路
CN102064692A (zh) * 2009-11-13 2011-05-18 三美电机株式会社 输出电流检测电路以及发送电路
CN103779858A (zh) * 2012-10-24 2014-05-07 株式会社东芝 保护电路以及电路保护方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5373435A (en) * 1993-05-07 1994-12-13 Philips Electronics North America Corporation High voltage integrated circuit driver for half-bridge circuit employing a bootstrap diode emulator
JP3463432B2 (ja) * 1995-10-26 2003-11-05 松下電器産業株式会社 インバータ駆動装置
DE10250154B4 (de) * 2002-10-28 2007-05-03 Infineon Technologies Ag Schaltereinheit für ein Schaltnetzteil
US8102192B2 (en) * 2007-07-27 2012-01-24 International Rectifier Corporation DC brushed motor drive with circuit to reduce di/dt and EMI, for MOSFET Vth detection, voltage source detection, and overpower protection
US8049523B2 (en) * 2007-12-05 2011-11-01 Solaredge Technologies Ltd. Current sensing on a MOSFET
JP2009142070A (ja) * 2007-12-06 2009-06-25 Fuji Electric Systems Co Ltd 電力用半導体素子のゲート駆動方式
JP2010206699A (ja) * 2009-03-05 2010-09-16 Hitachi Automotive Systems Ltd ソレノイド電流制御回路
JP5340018B2 (ja) * 2009-05-01 2013-11-13 三菱電機株式会社 半導体装置
JP5627512B2 (ja) 2011-03-04 2014-11-19 三菱電機株式会社 パワーモジュール
JP2013106464A (ja) * 2011-11-15 2013-05-30 Mitsubishi Electric Corp 半導体装置
JP5805513B2 (ja) * 2011-12-14 2015-11-04 三菱電機株式会社 電力用半導体装置
CN104641557A (zh) * 2012-12-17 2015-05-20 富士电机株式会社 半导体装置以及使用该半导体装置的电流检测电路
JP5783997B2 (ja) 2012-12-28 2015-09-24 三菱電機株式会社 電力用半導体装置
WO2014136252A1 (ja) * 2013-03-08 2014-09-12 三菱電機株式会社 半導体装置
US9276401B2 (en) * 2013-06-28 2016-03-01 Hamilton Sundstrand Corporation Solid state circuit-breaker switch devices
JP2015028969A (ja) * 2013-07-30 2015-02-12 本田技研工業株式会社 半導体装置
US9513318B2 (en) * 2014-05-29 2016-12-06 Infineon Technologies Ag Current or voltage sensing
JP6398872B2 (ja) * 2015-05-27 2018-10-03 株式会社デンソー 駆動装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1032476A (ja) * 1996-05-14 1998-02-03 Fuji Electric Co Ltd 過電流保護回路
CN102064692A (zh) * 2009-11-13 2011-05-18 三美电机株式会社 输出电流检测电路以及发送电路
CN103779858A (zh) * 2012-10-24 2014-05-07 株式会社东芝 保护电路以及电路保护方法

Also Published As

Publication number Publication date
JP6479170B2 (ja) 2019-03-06
US10629587B2 (en) 2020-04-21
US20180026030A1 (en) 2018-01-25
DE112015006503T5 (de) 2018-04-19
DE112015006503B4 (de) 2021-04-22
WO2016174756A1 (ja) 2016-11-03
CN107534015A (zh) 2018-01-02
JPWO2016174756A1 (ja) 2017-07-27

Similar Documents

Publication Publication Date Title
KR102649093B1 (ko) 전력 변환 장치 및 반도체 장치
US9203393B2 (en) Semiconductor apparatus
KR101723358B1 (ko) 스위칭 소자 구동 회로, 파워 모듈 및 자동차
US9013850B2 (en) Semiconductor device
US9513318B2 (en) Current or voltage sensing
US20130021067A1 (en) Method for driving igbt
CN107852157B (zh) 开关电源装置
EP2760121B1 (en) Electronic circuit
JP2012090435A (ja) 駆動回路及びこれを備える半導体装置
US10050553B2 (en) Rectifier circuit including a self-clamping transistor
CN106533129B (zh) 自举补偿电路及功率模块
JP6065808B2 (ja) 半導体装置及び半導体モジュール
CN108574399A (zh) 电力电子装置、控制方法和包括单个半导体封装的装置
JP5365035B2 (ja) 電力変換装置
US9843318B2 (en) Buffer circuit
JP5916908B1 (ja) ゲート駆動回路
JP5630484B2 (ja) 半導体装置
CN107534015B (zh) 保护电路及保护电路系统
KR20130037172A (ko) 반도체장치
CN108476018B (zh) 缓冲电路及半导体装置
US20230412167A1 (en) Power Electronic Module Comprising a Gate-Source Control Unit
CN112769422A (zh) 开关电路
US11984878B2 (en) Switch and associated electronic device
JP2017070198A (ja) 電力変換装置
US20160233209A1 (en) Semiconductor device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant