JP2017070198A - 電力変換装置 - Google Patents

Abstract

【課題】ターンオン以外のタイミングでも短絡電流を低減できる電力変換装置を提供する。
【解決手段】一対のスイッチング部Ｓｘｐ，Ｓｘｎは第１直流母線ＬＨと、第１直流母線よりも低い電位が印加される第２直流母線(LL)との間において、出力端Ｐｘを介して相互に直列に接続される。一対のスイッチング部Ｓｘｐ，Ｓｘｎの一方は、ノーマリオフ型のトランジスタＱ１とノーマリオン型のトランジスタＱ２とを備える。トランジスタＱ２は、トランジスタＱ１の一端に接続される制御電極を有してトランジスタＱ１とカスコード接続され、トランジスタＱ１の定格電流よりも大きい定格電流を有する。
【選択図】図１

Description

本発明は、電力変換装置に関する。

非特許文献１には、ＩＧＢＴに対する短絡保護回路が記載されている。この短絡保護回路には、ＩＧＢＴのゲート電荷を測定するゲート電荷測定回路が設けられている。そして、ＩＧＢＴのターンオン時のゲート電荷が基準値を超えることで、負荷短絡を検出している。

特許文献１には、インバータ回路が記載されている。このインバータ回路は、直流電源の出力端の間で互いに直列に接続される一対のＭＯＳＦＥＴ(Metal Oxide Semiconductor Field Effect Transistor)を複数相備えている。このＭＯＳＦＥＴはゲート駆動回路によって駆動される。ゲート駆動回路は、複数のゲート抵抗と、複数のゲート抵抗を択一的にＭＯＳＦＥＴのゲート電極に接続する切替回路とを有している。切替回路は、ＭＯＳＥＴが導通しているときに、ＭＯＳＦＥＴに接続されるゲート抵抗の合成抵抗値が大きくなるように、制御される。これにより、一対のＭＯＳＦＥＴに直流電源が直接印加される場合に、当該ＭＯＳＦＥＴを流れる電流（短絡電流）を低減できる。

特開２０１４−２４１６７１号公報

谷村、湯浅および大村、「フルデジタル回路によるＩＧＢＴの高速短絡保護」、電子デバイス半導体電力変換合同研究会、２０１１年１０月２８日、p.7-11

しかしながら、非特許文献１では、短絡保護回路の動作はＩＧＢＴのターンオン時に動作しており、これ以外のタイミングでは適切に負荷短絡を検出できない可能性がある。

そこで本願は、ターンオン以外のタイミングでも短絡電流を低減できる電力変換装置を提供することを目的とする。

本発明にかかる電力変換装置の第１の態様は、第１直流母線(LH)と、前記第１直流母線よりも低い電位が印加される第２直流母線(LL)と、出力端(Px)と、前記第１直流母線と前記第２直流母線との間において、前記出力端を介して相互に直列に接続される一対のスイッチング部(Sxp,Sxn)とを備え、前記一対のスイッチング部の一方は、ノーマリオフ型の第１トランジスタ(Q1)と、前記第１トランジスタの一端に接続される制御電極を有して前記第１トランジスタとカスコード接続され、前記第１トランジスタの定格電流よりも大きい定格電流を有するノーマリオン型の第２トランジスタ(Q2)とを備える。

本発明にかかる電力変換装置の第２の態様は、第１の態様にかかる電力変換装置であって、前記第１トランジスタ(Q1)は第１半導体によって形成され、前記第２トランジスタ(Q2)は前記第１半導体よりもバンドギャップが広い第２半導体によって形成される。

本発明にかかる電力変換装置の第３の態様は、第１または第２の態様にかかる電力変換装置であって、前記第１トランジスタ(Q1)がオンした状態で前記第２トランジスタ(Q2)がオフしたときに、前記第２トランジスタの制御電極に印加される制御電圧を維持するチャタリング防止回路(2)を更に備える。

本発明にかかる電力変換装置の第４の態様は、第３の態様にかかる電力変換装置であって、前記チャタリング防止回路(2)は、前記第１トランジスタ(Q1)の前記一端と、前記第２トランジスタ(Q2)の前記制御電極との間に接続されるスイッチ(20)と、前記スイッチと前記第２トランジスタの前記制御電極とを接続する接続点と、前記第１トランジスタの他端との間に接続されるコンデンサ(C1)と、前記第１トランジスタがオンした状態で前記第２トランジスタがオフしたときに、前記スイッチをターンオフするスイッチ駆動回路(21)とを備える。

本発明にかかる電力変換装置の第５の態様は、第４の態様にかかる電力変換装置であって、前記スイッチ駆動回路(21)は、前記一対のスイッチング部(Sxp,Sxn)の両方をオフした後で、前記スイッチ(20)をターンオンする。

本発明にかかる電力変換装置の第６の態様は、第４または第５の態様にかかる電力変換装置であって、前記スイッチ(20)は、前記第２トランジスタ(Q2)の前記制御電極から前記第１トランジスタ(Q1)の前記一端に向かう順方向を有するダイオード(D1)と、前記ダイオードの順方向とは反対の方向に流れる電流の導通／非導通を制御し、前記ダイオードと並列に接続される第３トランジスタ(Q3)とを備える。

本発明にかかる電力変換装置の第７の態様は、第１から第６のいずれか一つの態様にかかる電力変換装置であって、前記一対のスイッチング部(Sxp,Sxn)の前記一方は前記出力端(Px)と前記第２直流母線(LL)との間に接続される。

本発明にかかる電力変換装置の第１の態様によれば、第１トランジスタの定格電流を第２トランジスタの定格電流よりも小さく設定している。これにより、一対のスイッチング部の両方が導通したときに流れる短絡電流を低減することができる。

ところで、定格電流を小さくすると、そのトランジスタのオン抵抗が大きくなる。第１の態様においては、第１トランジスタの定格電流は第２トランジスタの定格電流よりも小さい。よって、第１トランジスタのオン抵抗は大きい。したがって、第１トランジスタおよび第２トランジスタに短絡電流が流れたときの、第１トランジスタの電圧は比較的速やかに増大する。第１トランジスタの電圧が増大すると、第２トランジスタはオフするので、短絡電流が流れたときに、速やかに第２トランジスタがオフして、短絡電流を速やかに遮断することができる。

本発明にかかる電力変換装置の第２の態様によれば、短絡耐量という観点で好適である。具体的に説明する。定格電流が同じであれば、バンドギャップが広い方が短絡耐量は小さい。第１態様では、バンドギャップという観点で比較的大きな短絡耐量を有する第１トランジスタの定格電流を小さく設定しているので、その逆に比べて、第１トランジスタおよび第２トランジスタの短絡耐量の最小値を低減しにくい。

本発明にかかる電力変換装置の第３の態様によれば、第１トランジスタおよび第２トランジスタに短絡電流が流れたときの、第１トランジスタのチャタリングを防止できる。

本発明にかかる電力変換装置の第４の態様によれば、チャタリング防止回路を簡易に形成できる。

本発明にかかる電力変換装置の第５の態様によれば、チャタリングが生じない状態でスイッチをターンオンすることができる。

本発明にかかる電力変換装置の第６の態様によれば、スイッチとして、双方向のスイッチを採用する必要がない。

本発明にかかる電力変換装置の第７の態様によれば、チャタリング防止回路を簡易に構成できる。

電力変換装置の構成の一例を概略的に示す図である。 電力変換装置の構成の一例を概略的に示す図である。 電力変換装置の構成の一例を概略的に示す図である。 電力変換装置の構成の一例を概略的に示す図である。 電力変換装置の構成の一例を概略的に示す図である。 タイミングチャートの一例を概略的に示す図である。

第１の実施の形態．
＜電力変換装置の構成＞
図１は、電力変換装置１の構成の一例を概略的に示している。電力変換装置１は直流母線ＬＨ，ＬＬとレグ１ｘと出力端Ｐｘとを備えている。

直流母線ＬＨ，ＬＬの間には、不図示の電源によって直流電圧が印加される。ここでは直流母線ＬＬに印加される電位は、直流母線ＬＨに印加される電位よりも小さい。

レグ１ｘは一対のスイッチング部Ｓｘｐ，Ｓｘｎを備えている。この一対のスイッチング部Ｓｘｐ，Ｓｘｎは直流母線ＬＨ，ＬＬの間において、出力端Ｐｘを介して互いに直列に接続されている。スイッチング部Ｓｘｐは直流母線ＬＨと出力端Ｐｘとの間に接続され、スイッチング部Ｓｘｎは出力端Ｐｘと直流母線ＬＬとの間に接続される。

電力変換装置１には、レグ１ｘが複数設けられていてもよい。この場合、図２に示すように、複数のレグ１ｘは相互に並列に接続される。図２の例示では、３つのレグ１ｘが設けられている。ここでは、左側のレグ１ｘをＵ相のレグ１ｘとも呼び、中央のレグ１ｘをＶ相のレグ１ｘとも呼び、右側のレグ１ｘをＷ相のレグ１ｘとも呼ぶ。レグ１ｘに属するスイッチング部Ｓｘｐ，Ｓｘｎおよび出力端Ｐｘについても同様である。例えばＵ相のレグ１ｘに属するスイッチング部ＳｘｐをＵ相のスイッチング部Ｓｘｐとも呼ぶ。

各相のスイッチング部Ｓｘｐ，Ｓｘｎが適切に制御されることで、電力変換装置１は直流母線ＬＨ，ＬＬの間の直流電圧を交流電圧に変換し、この交流電圧を出力端Ｐｘから出力することができる。かかる制御は公知であるので詳細な説明を省略する。図２の例示では、出力端Ｐｘには負荷３（例えばモータ）が接続されており、この負荷３には電力変換装置１によって三相交流電圧が出力されることとなる。

図１および図２の例示では、スイッチング部Ｓｘｐは単一のトランジスタによって形成されており、例えばＮチャネルのＭＯＳ(Metal Oxide Semiconductor)電界効果トランジスタである。

図１および図２の例示では、スイッチング部ＳｘｎはトランジスタＱ１，Ｑ２を備えている。このトランジスタＱ１は第１半導体によって形成され、トランジスタＱ２は、第１半導体よりもバンドギャップが広い第２半導体によって形成される。第１半導体としては、例えばＳｉ（シリコン）半導体を採用できる。また、第２半導体は例えばいわゆるワイドバンドギャップ半導体であって、例えばＳｉ半導体のバンドギャップの２倍よりも広いバンドギャップを有している。ワイドバンドギャップ半導体には、例えばＳｉＣ（炭化ケイ素）、ＧａＮ（窒化ガリウム）、Ｇａ_２Ｏ_３（酸化ガリウム）、および、ダイヤモンドを採用できる。

トランジスタＱ１はノーマリオフ型のトランジスタであって、図１の例示ではＮチャネルのＭＯＳ電界効果トランジスタである。トランジスタＱ２はノーマリオン型のトランジスタであって、図１の例示ではＮチャネルの接合型電界効果トランジスタである。

トランジスタＱ１は、一端（ここではソース電極）と、この一端よりも直流母線ＬＨ側に位置する他端（ここではドレイン電極）と、これら一端と他端との間のオン／オフを司る制御電極（ここではゲート電極）とを備えている。

トランジスタＱ２は、一端（ここではソース電極）と、この一端よりも直流母線ＬＨ側に位置する他端（ここではドレイン電極）と、これら一端と他端との間のオン／オフを司る制御電極（ここではゲート電極）とを備えている。

トランジスタＱ２はトランジスタＱ１のソース電極に接続されるゲート電極を有して、トランジスタＱ１とカスコード接続されている。つまりトランジスタＱ２のゲート電極がトランジスタＱ１のソース電極に接続され、トランジスタＱ２のソース電極がトランジスタＱ１のドレイン電極に接続される。

トランジスタＱ２のドレイン電極は出力端Ｐｘに接続され、トランジスタＱ１のソース電極およびトランジスタＱ２のゲート電極は、直流母線ＬＬに接続される。

また図１の例示では、スイッチング部Ｓｘｐ，Ｓｘｎをそれぞれ駆動する駆動回路ＤＲｐ，ＤＲｎが示されている。駆動回路ＤＲｐ，ＤＲｎには、不図示の制御回路からそれぞれスイッチング部Ｓｘｐ，Ｓｘｎの制御電圧が入力される。駆動回路ＤＲｐ，ＤＲｎは、入力された制御電圧をそれぞれスイッチング部Ｓｘｐ，Ｓｘｎへと出力する。具体的には、駆動回路ＤＲｐはスイッチング部Ｓｘｐのゲート電極と出力端Ｐｘとの間に制御電圧を出力する。スイッチング部Ｓｘｐはこの制御電圧に基づいてオン／オフする。駆動回路ＤＲｎはトランジスタＱ１のゲート電極と直流母線ＬＬとの間に制御電圧ＶＧＳ１を出力する。スイッチング部Ｓｘｎはこの制御電圧ＶＧＳ１に基づいてオン／オフする。以下に詳述する。

トランジスタＱ１のゲート電極に、正の閾値Ｖｔｈ１よりも小さな制御電圧ＶＧＳ１（例えばほぼ零）が印加されると、トランジスタＱ１はオフする。これに伴って、トランジスタＱ１のドレイン電極とソース電極との間のドレイン・ソース間電圧ＶＤＳ１は増大する。

トランジスタＱ１，Ｑ２が上述のようにカスコード接続されているので、このドレイン・ソース間電圧ＶＤＳ１は逆バイアス電圧として、トランジスタＱ２のゲート電極に印加される。つまり、この逆バイアス電圧はトランジスタＱ２の制御電圧ＶＧＳ２となる。

よってトランジスタＱ１がオフするときには、トランジスタＱ２の制御電圧ＶＧＳ２は負の領域で低下する。そして制御電圧ＶＧＳ２が負の閾値Ｖｔｈ２を下回ると、トランジスタＱ２もオフする。これを絶対値で次のようにも説明できる。即ち、トランジスタＱ１のオフに伴って制御電圧ＶＧＳ２の絶対値が閾値Ｖｔｈ２の絶対値よりも大きくなり、これにより、トランジスタＱ２もオフする。

以上のように、正の閾値Ｖｔｈ１よりも小さな制御電圧ＶＧＳ１によって、スイッチング部Ｓｘｎはオフする。

一方で、トランジスタＱ１のゲート電極に正の閾値Ｖｔｈ１よりも大きな制御電圧ＶＧＳ１が印加されると、トランジスタＱ１はオンする。これに伴って、トランジスタＱ１のドレイン・ソース間電圧ＶＤＳ１がほぼ零となる。よって、トランジスタＱ２の制御電圧ＶＧＳ２もほぼ零となり、負の閾値Ｖｔｈ２より大きくなる。これを絶対値で説明すると、制御電圧ＶＧＳ２の絶対値は閾値Ｖｔｈ２の絶対値よりも小さくなる。これにより、トランジスタＱ２がオンする。これにより、スイッチング部Ｓｘｎがオンする。

以上のように、正の閾値Ｖｔｈ１よりも大きな制御電圧ＶＧＳ１によって、スイッチング部Ｓｘｎはオンする。

かかる構成によれば、バンドギャップの広い半導体によって形成されるノーマリオン型のトランジスタＱ２を採用しつつも、スイッチング部Ｓｘｎをノーマリオフ型のスイッチとして機能させることができる。

＜定格電流＞
第１の実施の形態では、トランジスタＱ１の定格電流はトランジスタＱ２の定格電流よりも小さい。これにより、以下で詳述するように、スイッチング部Ｓｘｎの短絡耐量の低下を抑制しつつも、スイッチング部Ｓｘｎに流れる短絡電流を低減することができる。

ここでいう短絡電流とは、負荷３を経由せずに、直流母線ＬＨからスイッチング部Ｓｘｐ，Ｓｘｎを経由して直流母線ＬＬへと流れる電流である。この短絡電流は、例えば異なるレグ１ｘの出力端Ｐｘ同士が短絡したときに流れ得る。例えば図３に示すように、Ｕ相の出力端ＰｘとＶ相の出力端Ｐｘとが短絡した場合を考慮する。図３の例示では、符号ＳＣ１で示す領域で、Ｕ相およびＶ相の出力端Ｐｘ同士が短絡している。

ところで、電力変換装置１においては、同じレグ１ｘに属するスイッチング部Ｓｘｐ，Ｓｘｎは相互に排他的にオンするように、制御される。よって例えば、Ｕ相のスイッチング部ＳｘｐとＶ相のスイッチング部Ｓｘｎとがオンしているときには、それぞれＵ相のスイッチング部ＳｘｎとＶ相のスイッチング部Ｓｘｐがオフしている。このとき、Ｕ相のスイッチング部ＳｘｐおよびＶ相のスイッチング部Ｓｘｎには、負荷３を経由しない短絡電流が流れる。図３では、この短絡電流を矢印で示している。

あるいは、同じレグ１ｘに属するスイッチング部Ｓｘｐ，Ｓｘｎは異常によって同時にオンすることもある。この場合にも、当該レグ１ｘに属するスイッチング部Ｓｘｐ，Ｓｘｎには短絡電流が流れる。また、スイッチング部Ｓｘｐ，Ｓｘｎの一方に短絡異常が発生した場合にも、短絡電流は流れる。

本電力変換装置１によれば、トランジスタＱ１の定格電流をトランジスタＱ２の定格電流よりも小さくしている。定格電流を小さくすれば、そのトランジスタを流れる電流も小さくなる。よってトランジスタＱ１を流れる電流を低減できる。ひいては、スイッチング部Ｓｘｎを流れる短絡電流を低減することができる。

なお短絡電流の低減は、トランジスタＱ２の定格電流を低減することによっても達成される。しかるに、本電力変換装置１においては、トランジスタＱ１の定格電流をトランジスタＱ２の定格電流よりも低減している。これは以下に詳述するように、スイッチング部Ｓｘｎの短絡耐量の低下を抑制するという点で有利である。

スイッチング部Ｓｘｎの短絡耐量は、トランジスタＱ１，Ｑ２の短絡耐量の小さい方の値となる。このトランジスタの短絡耐量について考察する。トランジスタの構造および材料が同じであれば、トランジスタのチップサイズが小さい方が、電流によって温度が上昇しやすくなるので、短絡耐量は小さくなる。そして、構造および材料が同じであれば、チップサイズが小さいほど、一般的に定格電流は小さくなる。よって、構造及び材料が同じであれば、トランジスタの定格電流が小さいほど、そのトランジスタの短絡耐量は小さくなる。

また、定格電流が同じであれば、トランジスタの半導体のバンドギャップが広い方が短絡耐量は小さい。なぜなら、バンドギャップが広い方がチップサイズを小さくすることができるからである。

第１の実施の形態では、トランジスタＱ１の第１半導体のバンドギャップはトランジスタＱ２の第２半導体のバンドギャップよりも狭い。つまり、定格電流が同じであれば、バンドギャップという観点において、トランジスタＱ１の短絡耐量はトランジスタＱ２の短絡耐量よりも大きい。

そして第１の実施の形態では、バンドギャップという観点において大きい短絡耐量を有するトランジスタＱ１の定格電流を、トランジスタＱ２の定格電流よりも小さくしているのである。

一方で第１の実施の形態とは異なって、トランジスタＱ２の定格電流をトランジスタＱ１の定格電流よりも小さくすると、バンドギャップという観点で小さい方のトランジスタＱ２の短絡耐量を、定格電流という観点で更に低減することになる。したがってこの場合には、スイッチング部Ｓｘｎとしての短絡耐量は低減しやすい。

他方、第１実施の形態では、トランジスタＱ１の定格電流をトランジスタＱ２の定格電流よりも小さくする。これによりトランジスタＱ１の短絡耐量が低下しても、これがトランジスタＱ２の短絡耐量を下回らない限り、スイッチング部Ｓｘｎの短絡耐量を低減しない。つまり、スイッチング部Ｓｘｎとしての短絡耐量の低下を抑制することができるのである。

しかも、非特許文献１とは異なって、スイッチング部Ｓｘｎのターンオンのタイミングに限らず、短絡電流を低減できる。また、特許文献１のように切替回路等のアクティブな装置を必要としない。

なお、図２の例示では、複数のレグ１ｘが設けられているところ、全ての相のスイッチング部ＳｘｎがトランジスタＱ１，Ｑ２を有している。これにより、出力端Ｐｘのいずれの二つに短絡が生じても、短絡電流は、スイッチング部Ｓｘｎのいずれかを流れることとなる。よって、短絡電流は低減される。

また図１の例示では、スイッチング部Ｓｘｐは単一のトランジスタで形成され、スイッチング部ＳｘｎはトランジスタＱ１，Ｑ２を有している。しかるに、スイッチング部ＳｘｐがトランジスタＱ１，Ｑ２を有し、スイッチング部Ｓｘｎが単一のトランジスタによって形成されてもよい。複数のレグ１ｘが設けられる場合には、全ての相のスイッチング部ＳｘｐがトランジスタＱ１，Ｑ２を有していればよい。

これによっても、短絡電流はスイッチング部Ｓｘｐによって低減され、しかもスイッチング部Ｓｘｐの短絡耐量の低下は抑制される。

また、スイッチング部Ｓｘｐ，Ｓｘｎの両方がトランジスタＱ１，Ｑ２を有していてもよい。ただし、スイッチング部Ｓｘｐ，Ｓｘｎの一方が単一のトランジスタで形成される構造であれば、スイッチング部Ｓｘｐ，Ｓｘｎの両方がトランジスタＱ１，Ｑ２を有する構造に比して、回路規模および製造コストを低減できる。

なお、トランジスタＱ１の第１半導体のバンドギャップの広さは、トランジスタＱ２の第２半導体のバンドギャップの広さと同等であってもよい。この場合であっても、トランジスタＱ１の定格電流を小さくすることで、スイッチング部Ｓｘｎを流れる短絡電流を低減できるからである。ここでいう「同等」とは、近いバンドギャップであれば異なる半導体でも構わない、例えばＳｉＣのバンドギャップはポリタイプにより２．２〜３．３ｅＶの幅をもち、一般的な縦型パワーデバイスに使用される４Ｈ−ＳｉＣのバンドギャップは３．３ｅＶであり、ＧａＮのバンドギャップは３．４ｅＶであるので、ＳｉＣとＧａＮのバンドギャップは同等と言える。一方でＧａ_２Ｏ_３またはダイヤモンドのバンドギャップは４．８〜５．５ｅＶであるので、これらのバンドギャップと、ＳｉＣまたはＧａＮのバンドギャップとは、同等ではない。

またトランジスタＱ１の第１半導体のバンドギャップの広さは、トランジスタＱ２のバンドギャップの広さと同等であってもよく、あるいは、それ以上であっても、それ以下であってもよい。要するに、トランジスタＱ１の定格電流を、トランジスタＱ２の定格電流よりも小さく設定すればよい。以下に、その理由について説明する。

トランジスタの定格電流とオン抵抗とは負の相関関係にある。よって、トランジスタＱ１の定格電流を小さく設定すれば、トランジスタＱ１のオン抵抗は比較的大きくなる。トランジスタＱ１のオン抵抗が大きい場合には、スイッチング部Ｓｘｎに短絡電流が流れたときに、トランジスタＱ１のソース・ドレイン間電圧ＶＤＳ１（≒短絡電流×オン抵抗）は、オン抵抗が小さい場合に比して、速やかに増大する。これにより、ソース・ドレイン間電圧ＶＤＳ１が速やかにトランジスタＱ２の負の閾値Ｖｔｈ２を超え、速やかにトランジスタＱ２がオフする。これによれば、速やかに短絡電流を遮断することができる。

したがって、本実施の形態では、トランジスタＱ２の定格電流を低減して、スイッチング部Ｓｘｎの短絡電流を低減するのではなく、トランジスタＱ１の定格電流を低減して、スイッチング部Ｓｘｎの短絡電流を低減しているのである。これにより、短絡電流を低減しつつ、その短絡電流を速やかに遮断できるのである。

第２の実施の形態．
第２の実施の形態では、トランジスタＱ１，Ｑ２を有するスイッチング部に短絡電流が流れたときの、当該スイッチング部に生じるチャタリングを防止する。まず、このチャタリングについて、説明する。

例えば図１において、短絡電流がスイッチング部Ｓｘｐ，Ｓｘｎに流れると、そのスイッチング部ＳｘｐのトランジスタＱ１はオンしているにも関わらず、そのドレイン・ソース間電圧ＶＤＳ１は増大する。なぜなら、スイッチング部Ｓｘｐ，Ｓｘｎとの一組に、直流母線ＬＨ，ＬＬの間の直流電圧が直接に印加されるからである。

ドレイン・ソース間電圧ＶＤＳ１は、その極性を除いてトランジスタＱ２の制御電圧ＶＧＳ２とほぼ一致する。よって、ドレイン・ソース間電圧ＶＤＳ１の増大は、制御電圧ＶＧＳ２が負の領域で低下することを意味する。そして、トランジスタＱ２の制御電圧ＶＧＳ２が負の閾値Ｖｔｈ２を下回ると、トランジスタＱ２がオフする。これにより、短絡電流は一旦は遮断される。

しかるに、トランジスタＱ２がオフすると、トランジスタＱ１のドレイン・ソース間電圧ＶＤＳ１は低減に転じる。なぜなら、トランジスタＱ２のオフに伴ってトランジスタＱ２のドレイン・ソース間電圧が増大する一方で、トランジスタＱ１のゲート電極には、正の閾値Ｖｔｈ１よりも大きな制御電圧ＶＧＳ１が印加されているからである。トランジスタＱ１のドレイン・ソース間電圧ＶＤＳ１の低減は、トランジスタＱ２の制御電圧ＶＧＳ２が負の領域で増大することを意味する。そして、この制御電圧ＶＧＳ２が負の閾値Ｖｔｈ２を超えると、再びトランジスタＱ２がオンし、スイッチング部Ｓｘｎに短絡電流が流れる。以後、この動作が繰り返される。つまり、スイッチング部Ｓｘｎにチャタリングが生じる。

図４は、第２の実施の形態にかかる電力変換装置１の構成の一例を概略的に示す図である。図４のレグ１ｘは、図１と比較して、チャタリング防止回路２を更に備えている。このチャタリング防止回路２はトランジスタＱ１のソース電極とトランジスタＱ２のゲート電極との間に接続されている。チャタリング防止回路２は、トランジスタＱ１がオンした状態でトランジスタＱ２がオフしたときに、トランジスタＱ２のゲート電極に印加される制御電圧ＶＧＳ２を維持する（ラッチする）。つまり、トランジスタＱ１のゲート電極に、正の閾値Ｖｔｈ１よりも大きな制御電圧ＶＧＳ１が印加された状態で、トランジスタＱ２の制御電圧ＶＧＳ２が負の閾値Ｖｔｈ２よりも小さくなったときに、この制御電圧ＶＧＳ２を維持するのである。

よって、スイッチング部Ｓｘｎに短絡電流が流れることにより、トランジスタＱ２がオフすると、トランジスタＱ２の制御電圧ＶＧＳ２はチャタリング防止回路２によって維持されることとなる。したがって、トランジスタＱ２はオフを維持することができる。これにより、短絡電流が流れる際のスイッチング部Ｓｘｎのチャタリングを防止できるのである。

＜チャタリング防止回路の内部構成＞
図５は、チャタリング防止回路２の内部構成の一例を示す図である。例えば、チャタリング防止回路２は、コンデンサＣ１とスイッチ２０とスイッチ駆動回路２１とを備えている。

スイッチ２０はトランジスタＱ１のソース電極とトランジスタＱ２のゲート電極との間に接続されている。

コンデンサＣ１は、スイッチ２０とトランジスタＱ２のゲート電極とを接続する接続点Ｐ１と、トランジスタＱ２のソース電極との間に接続される。よって、コンデンサＣ１の両端電圧は実質的にトランジスタＱ２の制御電圧ＶＧＳ２として機能することとなる。

また図５の例示では、スイッチング部Ｓｘｎにはゲート抵抗Ｒ１も設けられている。ゲート抵抗Ｒ１は接続点Ｐ１とトランジスタＱ２のゲート電極との間に接続されている。言い換えれば、ゲート抵抗Ｒ１とコンデンサＣ１とはトランジスタＱ２のゲート電極とソース電極との間において互いに直列に接続されている。

スイッチ駆動回路２１はスイッチ２０のオン／オフを制御する。例えば通常運転においては、スイッチ駆動回路２１はスイッチ２０をオンに維持する。ここでいう通常運転とは、電力変換装置１が負荷３へと正常に交流電圧を出力する運転であり、短絡電流が流れる異常時とは相違する。スイッチ２０がオンするときには、コンデンサＣ１はトランジスタＱ１に並列に接続されることになる。よって、通常運転時には、トランジスタＱ１がオンすればコンデンサＣ１の両端電圧ＶＣ１はほぼ零となる。換言すれば、制御電圧ＶＧＳ２が負の閾値Ｖｔｈ２よりも大きくなる。よってトランジスタＱ２もオンし、ひいてはスイッチング部Ｓｘｎはオンする。したがって正の閾値Ｖｔｈ１よりも大きな制御電圧ＶＧＳ１によって、スイッチング部Ｓｘｎがオンする。

一方で、トランジスタＱ１がオフすればコンデンサＣ１の両端電圧ＶＣ１は増大し、閾値Ｖｔｈ２の絶対値を超える。換言すれば、制御電圧ＶＧＳ２が負の閾値Ｖｔｈ２よりも小さくなる。よってトランジスタＱ２もオフし、ひいてはスイッチング部Ｓｘｎもオフする。したがって正の閾値Ｖｔｈ１よりも小さな制御電圧ＶＧＳ１によって、スイッチング部Ｓｘｎがオフする。

一方で、スイッチ駆動回路２１は、短絡電流によりトランジスタＱ２がオフしたときには、スイッチ２０をターンオフする。つまり、トランジスタＱ１がオンした状態でトランジスタＱ２がオフしたときに、スイッチ２０をターンオフする。図５の例示では、スイッチ駆動回路２１がトランジスタＱ１，Ｑ２のオン／オフ状態を認識すべく、トランジスタＱ１の制御電圧ＶＧＳ１とコンデンサＣ１の両端電圧ＶＣ１（＝トランジスタＱ２の制御電圧ＶＧＳ２）とがスイッチ駆動回路２１に入力されている。スイッチ駆動回路２１は制御電圧ＶＧＳ１が正の閾値Ｖｔｈ１よりも大きく、かつ、コンデンサＣ１の両端電圧が負の閾値Ｖｔｈ２の絶対値よりも大きい（つまり、制御電圧ＶＧＳ２が負の閾値Ｖｔｈ２よりも小さい）ときに、スイッチ２０をターンオフする。制御電圧ＶＧＳ１と閾値Ｖｔｈ１の大小関係および両端電圧ＶＣ１と閾値Ｖｔｈ２の絶対値の大小関係は、例えば比較器によって判別できる。

なおスイッチ駆動回路２１はソフトウェアで構成されてもよく、その一部または全部がハードウェアで構成されてもよい。

図６は、本電力変換装置１におけるタイミングチャートの一例を概略的に示す図である。初期的には、スイッチ２０はオンしている。また、トランジスタＱ１の制御電圧ＶＧＳ１は正の閾値Ｖｔｈ１よりも小さく、トランジスタＱ１のドレイン・ソース間電圧ＶＤＳ１（＝コンデンサＣ１の両端電圧ＶＣ１）は負の閾値Ｖｔｈ２の絶対値よりも大きい。つまりトランジスタＱ２の制御電圧ＶＧＳ２は負の閾値Ｖｔｈ２よりも小さい。よってトランジスタＱ１，Ｑ２はオフしている。

時点ｔ１において、不図示の制御回路がスイッチング部Ｓｘｎをターンオンすべく、制御電圧ＶＧＳ１を増大させる。これにより、制御電圧ＶＧＳ１は正の閾値Ｖｔｈ１を超える。トランジスタＱ１のターンオン遅延時間が時点ｔ１から経過した時点ｔ２において、ドレイン・ソース間電圧ＶＤＳ１がほぼ零となる。つまり、制御電圧ＶＧＳ２が負の閾値Ｖｔｈ２を超える。トランジスタＱ２のターンオン遅延時間が時点ｔ２から経過した時点ｔ３において、スイッチング部Ｓｘｎに電流が流れ始める。

その後の時点ｔ４において、例えば出力端Ｐｘ同士に短絡が生じることにより、スイッチング部Ｓｘｐに流れる電流が時間の経過とともに増大し始める（短絡電流）。また、これに伴って、ドレイン・ソース間電圧ＶＤＳ１も時間の経過とともに増大する。言い換えれば、制御電圧ＶＧＳ２が時間の経過とともに負の領域で低減する。制御電圧ＶＧＳ２が負の閾値Ｖｔｈ２を下回ると、これに応答して、スイッチ駆動回路２１は、時点ｔ５においてスイッチ２０をターンオフする。これにより、コンデンサＣ１の放電が禁止され、コンデンサＣ１の両端電圧ＶＣ１の値が維持される。換言すれば、制御電圧ＶＧＳ２の値が維持される。

制御電圧ＶＧＳ２が負の閾値Ｖｔｈ２を下回った時点からトランジスタＱ２のターンオフ遅延時間が経過した後の時点ｔ６において、トランジスタＱ２がオフして、スイッチング部Ｓｘｎに流れる電流がほぼ零となる。つまり、短絡電流が遮断される。

かかる構成によれば、短絡電流に起因してトランジスタＱ２がターンオフした以降において、制御電圧ＶＧＳ２の値が維持されるので、トランジスタＱ２はオフを維持する。よって、スイッチング部Ｓｘｎのチャタリングが防止される。

なお、チャタリング防止回路２は必ずしも図５の態様に限らない。例えば、チャタリング防止回路２は、不図示の直流電源とスイッチとを備えていてもよい。この直流電源の電圧は閾値Ｖｔｈ２の絶対値よりも大きい。そして、直流電源の高電位端を直流母線ＬＬに接続し、その低電位端を、短絡電流時においてトランジスタＱ２のゲート電極に接続させる。これにより、短絡電流時に、トランジスタＱ２をオフさせる制御電圧ＶＧＳ２として、直流電源の電圧を採用するのである。スイッチは、トランジスタＱ２のゲート電極を、直流電源の低電位端および直流母線ＬＬのいずれか一方に選択的に接続する。このスイッチは、通常運転においては、トランジスタＱ２のゲート電極を直流母線ＬＬに接続させ、短絡電流が流れるときには、トランジスタＱ２のゲート電極を直流電源の低電位端に接続させる。これにより、短絡電流が流れたときの制御電圧ＶＧＳ２の値を、直流電源の電圧に維持することができる。

しかるに図５の態様によれば、コンデンサＣ１をトランジスタＱ１と並列に接続している。よって、時定数を増大することができ、短絡電流の上昇速度を抑制することができる。これは短絡電流の最大値の抑制に資する。また、上述の例では、スイッチが３接点を有するのに対して、図５のスイッチ２０は２接点で足りる。よってチャタリング防止回路２を簡易に構成できる。

＜スイッチ２０＞
また図５の例示では、スイッチ２０は、トランジスタＱ３とダイオードＤ１とを有している。ダイオードＤ１はトランジスタＱ２のゲート電極とトランジスタＱ１のソース電極との間に接続されている。ダイオードＤ１の順方向はトランジスタＱ２のゲート電極からトランジスタＱ１のソース電極に向かう方向である。

トランジスタＱ３はダイオードＤ１に並列に接続されている。トランジスタＱ３はダイオードＤ１の順方向とは反対の方向に流れる電流のオン／オフを選択する。トランジスタＱ３のオン／オフはスイッチ駆動回路２１によって制御される。

トランジスタＱ３がオンしているときには、コンデンサＣ１はダイオードＤ１を経由して充電され、トランジスタＱ３を経由して放電する。一方で、トランジスタＱ３がオフすると、ダイオードＤ１によってコンデンサＣ１の放電が禁止されて、コンデンサＣ１の両端電圧ＶＣ１の値、ひいては制御電圧ＶＧＳ２の値が維持される。

かかるスイッチ２０によれば、双方向のスイッチを形成する必要がない。よって回路規模および製造コストを低減することができる。

＜スイッチング部Ｓｘｎ＞
図５の例示では、スイッチング部ＳｘｎがトランジスタＱ１，Ｑ２とチャタリング防止回路２を有している。しかるに、スイッチング部ＳｘｐがトランジスタＱ１，Ｑ２とチャタリング防止回路２を有してもよい。

なおチャタリング防止回路２を簡易に構成するという点では、スイッチング部ＳｘｎがトランジスタＱ１，Ｑ２とチャタリング防止回路２を有していてもよい。スイッチング部Ｓｘｐにチャタリング防止回路２を設けた場合には、チャタリング防止回路２は出力端Ｐｘに接続されるところ、出力端Ｐｘの電位はスイッチング部Ｓｘｐ，Ｓｘｎのオン／オフ状態に応じて変動する。例えばスイッチング部Ｓｘｐがオンするときには、出力端Ｐｘには直流母線ＬＨ，ＬＬの間の電圧が印加される。よって、チャタリング防止回路２はそのような高い電圧にも耐える構造を有する必要があるのである。

＜短絡電流時のスイッチング部Ｓｘｐ，Ｓｘｎの非導通＞
短絡電流が流れたときには、スイッチ駆動回路２１はスイッチ２０をオフしつつ、全てのスイッチング部Ｓｘｐ，Ｓｘｎをオフさせてもよい。例えば、スイッチ駆動回路２１は、トランジスタＱ１がオンした状態でトランジスタＱ２がオフしたとき（つまり短絡電流が流れたとき）に、スイッチング部Ｓｘｐ，Ｓｘｎの全てをオフするための信号を制御回路（不図示）へと出力してもよい。これを受けた制御回路は駆動回路ＤＲｐ，ＤＲｎへとオフ用の制御電圧を出力する。これにより、スイッチング部Ｓｘｐ，Ｓｘｎがオフし、短絡電流を遮断できる。

しかるに、スイッチ駆動回路２１からの信号は一旦制御回路を経由することから、スイッチング部Ｓｘｐ，Ｓｘｎをオフするのに要する時間は、スイッチ２０をオフするのに要する時間よりも長い。よって、スイッチ駆動回路２１はスイッチ２０をターンオフすることによって、速やかに短絡電流を遮断できる。

一方で、制御回路によってスイッチング部Ｓｘｎをオフすれば、スイッチ２０がオンしてもスイッチング部Ｓｘｎはオフを維持する。なぜなら、制御電圧ＶＧＳ１が閾値Ｖｔｈ１よりも小さくなり、トランジスタＱ１がオフするからである。このとき、トランジスタＱ１のドレイン・ソース間電圧ＶＤＳ１は大きく、制御電圧ＶＧＳ２は負の閾値Ｖｔｈ２を下回る。よってトランジスタＱ２はスイッチ２０によらずオフを維持する。

したがって、スイッチ駆動回路２１は、スイッチング部Ｓｘｐ，Ｓｘｎの全てをオフした後で、スイッチ２０をオンしても構わない。スイッチング部Ｓｘｐ，Ｓｘｎがオフしていれば、チャタリングは生じないからである。より具体的には、スイッチ２０をターンオフした時点から、トランジスタＱ１がオフするのに十分な時間が経過したときに、スイッチ２０をターンオンしてもよい。この時間は例えば予め設定されて、スイッチ駆動回路２１に格納される。また時間の経過は計時回路（例えばタイマ回路）によって測定される。

これにより、チャタリングが生じない状態でスイッチ２０をターンオンできる。またこの制御は、スイッチ２０としてノーマリオン型のスイッチを採用した場合に特に有効である。なぜなら、スイッチ２０をターンオンした後は、スイッチ２０に制御電圧を印加する必要がないからである。また、通常運転においてスイッチ２０は主としてオンに維持されるので、この観点でもノーマリオン型のスイッチ２０は有効である。

なお、第２の実施の形態は第１の実施の形態で説明した定格電流の大小関係を前提としなくてもよい。

また相互に矛盾しない限り、上記の種々の実施の形態を適宜、変形、省略することが可能である。例えば第２の実施の形態においても、トランジスタＱ１の定格電流をトランジスタＱ２の定格電流よりも小さくしてもよい。

２ チャタリング防止回路
２０ スイッチ
２１ スイッチ駆動回路
Ｃ１ コンデンサ
Ｄ１ ダイオード
ＬＨ，ＬＬ 直流母線
Ｐｘ 出力端
Ｑ１，Ｑ２，Ｑ３ トランジスタ
Ｓｘｐ，Ｓｘｎ スイッチング部

Claims (7)

1. 第１直流母線(LH)と、
   前記第１直流母線よりも低い電位が印加される第２直流母線(LL)と、
   出力端(Px)と、
   前記第１直流母線と前記第２直流母線との間において、前記出力端を介して相互に直列に接続される一対のスイッチング部(Sxp,Sxn)と
   を備え、
   前記一対のスイッチング部の一方は、
   ノーマリオフ型の第１トランジスタ(Q1)と、
   前記第１トランジスタの一端に接続される制御電極を有して前記第１トランジスタとカスコード接続され、前記第１トランジスタの定格電流よりも大きい定格電流を有するノーマリオン型の第２トランジスタ(Q2)と
   を備える、電力変換装置。
2. 前記第１トランジスタ(Q1)は第１半導体によって形成され、
   前記第２トランジスタ(Q2)は前記第１半導体よりもバンドギャップが広い第２半導体によって形成される、請求項１に記載の電力変換装置。
3. 前記第１トランジスタ(Q1)がオンした状態で前記第２トランジスタ(Q2)がオフしたときに、前記第２トランジスタの制御電極に印加される制御電圧を維持するチャタリング防止回路(2)を更に備える、請求項１または請求項２に記載の電力変換装置。
4. 前記チャタリング防止回路(2)は、
   前記第１トランジスタ(Q1)の前記一端と、前記第２トランジスタ(Q2)の前記制御電極との間に接続されるスイッチ(20)と、
   前記スイッチと前記第２トランジスタの前記制御電極とを接続する接続点と、前記第１トランジスタの他端との間に接続されるコンデンサ(C1)と、
   前記第１トランジスタがオンした状態で前記第２トランジスタがオフしたときに、前記スイッチをターンオフするスイッチ駆動回路(21)と
   を備える、請求項３に記載の電力変換装置。
5. 前記スイッチ駆動回路(21)は、前記一対のスイッチング部(Sxp,Sxn)の両方をオフした後で、前記スイッチ(20)をターンオンする、請求項４に記載の電力変換装置。
6. 前記スイッチ(20)は、
   前記第２トランジスタ(Q2)の前記制御電極から前記第１トランジスタ(Q1)の前記一端に向かう順方向を有するダイオード(D1)と、
   前記ダイオードの順方向とは反対の方向に流れる電流の導通／非導通を制御し、前記ダイオードと並列に接続される第３トランジスタ(Q3)と
   を備える、請求項４または請求項５に記載の電力変換装置。
7. 前記一対のスイッチング部(Sxp,Sxn)の前記一方は前記出力端(Px)と前記第２直流母線(LL)との間に接続される、請求項１から請求項６のいずれか一つに記載の電力変換装置。

Images