CN107615664B - 功率晶体管驱动装置 - Google Patents

功率晶体管驱动装置 Download PDF

Info

Publication number
CN107615664B
CN107615664B CN201680028970.XA CN201680028970A CN107615664B CN 107615664 B CN107615664 B CN 107615664B CN 201680028970 A CN201680028970 A CN 201680028970A CN 107615664 B CN107615664 B CN 107615664B
Authority
CN
China
Prior art keywords
transistor
insulated gate
bipolar transistor
gate bipolar
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680028970.XA
Other languages
English (en)
Other versions
CN107615664A (zh
Inventor
长濑拓生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of CN107615664A publication Critical patent/CN107615664A/zh
Application granted granted Critical
Publication of CN107615664B publication Critical patent/CN107615664B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0623—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0828—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in composite switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/12—Modifications for increasing the maximum permissible switched current
    • H03K17/127—Modifications for increasing the maximum permissible switched current in composite switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/18—Modifications for indicating state of switch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements

Abstract

功率晶体管驱动装置，具备：场效应型晶体管(30)；绝缘栅型双极晶体管(20)，相对于上述场效应型晶体管并联连接；第1驱动电路(11)，为了将上述绝缘栅型双极晶体管导通，产生向上述绝缘栅型双极晶体管的栅极施加的第一栅极电压；第2驱动电路(13)，调整向上述场效应型晶体管的栅极施加的第二栅极电压，将上述场效应型晶体管导通或截止；检测电路(12、15)，检测当上述第1驱动电路产生了上述第一栅极电压时上述绝缘栅型双极晶体管是否已导通。上述第2驱动电路以上述检测电路检测到上述绝缘栅型双极晶体管已导通为条件，产生用来将上述场效应型晶体管导通的上述第二栅极电压。

Description

功率晶体管驱动装置
本申请基于2015年5月22日提出的日本专利申请第2015－104623号主张优先权，这里引用其记载内容。
技术领域
本发明涉及将并联连接的绝缘栅型双极晶体管和场效应型晶体管进行驱动的功率晶体管驱动装置。
背景技术
例如，在专利文献1中，表示了将绝缘栅型双极晶体管(以下称作IGBT)和场效应型晶体管(以下称作FET)并联连接的结构。在该专利文献1的发明中，为了使FET小型化、进而使装置整体小型化，使得在开关(switching)时的过渡状态下向IGBT侧流过全部电流。具体而言，在接通(turn on)时，使得IGBT先导通然后FET导通。此外，在关断(turn off)时，使得FET截止后IGBT截止。
在引用文献1中，记载了用来像这样将IGBT和FET的导通定时及截止定时错开的一些方法。第1方法是，将IGBT的阈值电压设定为比FET的阈值电压低。另外，阈值电压的设定通过制造时的沟道注入的杂质量来进行。第2方法是，将FET的栅极连接电阻的电阻值设定为比IGBT的栅极连接电阻的电阻值大，并对FET的栅极连接电阻反并联地连接二极管。第3方法是，将IGBT和MOSFET分别地连接到栅极控制电路，并使对IGBT赋予的栅极控制信号和对FET赋予的栅极控制信号产生时间差。
但是，不论是在专利文献1中记载的哪种方法，足够长地取得FET的导通时间都是困难的，有由FET带来的低损失化的效果减弱的问题。例如，在上述第2方法的情况下，IGBT和FET的导通定时的错开受到各自的栅极电容的偏差、栅极连接电阻的电阻值的偏差的影响。由于这些偏差，即使在IGBT的导通定时和FET的导通定时最接近的情况下，也需要取余量以使得在IGBT成为稳定状态(饱和状态)后FET导通。因此，不得不与余量相应地推迟使FET导通的定时，结果FET的导通时间变短。
现有技术文献
专利文献
专利文献1：日本特开2013－125806号公报
发明内容
本发明的目的在于，提供能够在绝缘栅型双极晶体管导通后较早地将场效应型晶体管导通的功率晶体管驱动装置。
有关本发明的一技术方案的功率晶体管驱动装置，具备：场效应型晶体管；绝缘栅型双极晶体管，相对于上述场效应型晶体管并联连接；第1驱动电路，为了将上述绝缘栅型双极晶体管导通，产生向上述绝缘栅型双极晶体管的栅极施加的第一栅极电压；第2驱动电路，调整向上述场效应型晶体管的栅极施加的第二栅极电压，将上述场效应型晶体管导通或截止；检测电路，检测当上述第1驱动电路产生了第一栅极电压时上述绝缘栅型双极晶体管是否已导通。此外，上述第2驱动电路以上述检测电路检测到上述绝缘栅型双极晶体管已导通为条件，产生用来将上述场效应型晶体管导通的第二栅极电压。
因此，能够在绝缘栅型双极晶体管导通后尽可能早地将场效应型晶体管导通。另一方面，当绝缘栅型双极晶体管截止时、或绝缘栅型双极晶体管没有完全导通时，第2驱动电路不产生用来将场效应型晶体管导通的栅极电压，所以当绝缘栅型双极晶体管没有导通时，能够可靠地防止场效应型晶体管导通。
关于本发明的上述目的及其他目的、特征及优点，一边参照附图一边通过下述详细的记述会变得明确。
附图说明
图1是表示第1实施方式的功率晶体管驱动装置的结构的结构图。
图2是表示IGBT的发射极－集电极间电压及FET的源极－漏极间电压、与IGBT的集电极电流及FET的漏极电流之间的关系的曲线图。
图3是用来说明功率晶体管的接通时及关断时的各部的动作的波形图。
图4是表示第3实施方式的功率晶体管驱动装置的结构的结构图。
图5是表示第4实施方式的功率晶体管驱动装置的结构的结构图。
图6是表示第5实施方式的功率晶体管驱动装置的结构的结构图。
具体实施方式
以下，参照附图对有关本发明的功率晶体管驱动装置的实施方式详细地说明。另外，在以下说明的各实施方式中，被功率晶体管驱动装置驱动的功率晶体管是能够在高电压、大电流下使用的，例如适合被用作作为电力变换装置的逆变器、变换器、斩波器等中的开关元件。
(第1实施方式)
首先，参照图1～图3，对有关第1实施方式的功率晶体管驱动装置1进行说明。在本实施方式中，如图1所示，作为功率晶体管，具有绝缘栅型双极晶体管(以下称作IGBT)20、和相对于该IGBT20并联连接的场效应型晶体管(以下称作FET)30。即，IGBT20的发射极和FET30的源极被连接，IGBT20的集电极和FET30的漏极分别被连接。另外，作为FET30，例如可以使用MOSFET、JFET、HEMT等。
在IGBT20的栅极上连接着IGBT栅极驱动电路11，该IGBT栅极驱动电路11为了按照从外部提供的驱动信号使IGBT20导通或截止而产生向IGBT20的栅极施加的电压。
此外，在FET30的栅极上连接着FET栅极驱动电路13，该FET栅极驱动电路13基于上述驱动信号及后述的从IGBT栅极电压监视电路12输出的导通许可信号，调整向FET30的栅极施加的栅极电压，使FET30导通或截止。
进而，本实施方式的功率晶体管驱动装置1具备监视向IGBT20的栅极施加的栅极电压的IGBT栅极电压监视电路12。在通过由IGBT栅极驱动电路11产生的电压而向IGBT20的栅极施加了规定电压以上的电压时，IGBT栅极电压监视电路12视为IGBT20已导通即IGBT20成为了稳定状态(饱和状态)，向FET栅极驱动电路13输出导通许可信号。为此，规定电压被设定为比IGBT20的导通阈值电压高的值。
这样，IGBT栅极电压监视电路12监视向IGBT20的栅极的施加电压，当该施加电压成为了规定电压以上时检测出IGBT20已导通。因此，能够通过IGBT栅极电压监视电路12可靠地检测IGBT20是否导通。
这里，IGBT20的基本构造如周知那样，例如是在n沟道MOSFET的漏极侧追加了p+层的结构。因此，在已导通时，发生从追加的p+层向n－层(漂移层)注入空穴的电导率调制，n－层的电阻减小。结果，在IGBT20中，能够通过大电流，并且能够实现导通损失的减少及芯片尺寸的缩小。
并且，如上述那样，通过将FET30相对于IGBT20并联连接并使它们导通，能够由FET30和IGBT20分担电流，作为功率晶体管，能够实现进一步的导通损失的减少。特别是，通过使FET30成为用SiC或GaN等宽带隙半导体构成的MOSFET、JFET、HEMT，能够抑制FET30自身的导通损失，所以能够实现进一步的损失的降低。
但是，由于FET30为单极驱动，所以如果要实现与IGBT20同等的大电流化，则不得不使芯片尺寸变大。在此情况下，包括IGBT20和FET30的功率晶体管的体积变大。因此，在本实施方式中，如图2所示，将流过FET30的电流设定为比IGBT20的额定电流小的值，使得能够不使FET30的芯片尺寸大型化。另外，图2表示IGBT20的发射极－集电极间电压及FET30的源极－漏极间电压、与IGBT20的集电极电流及FET30的漏极电流之间的关系。
但是，在这样将FET30的可通过电流设定得比IGBT20的额定电流小的情况下，在功率晶体管的接通时或关断时的过渡时，如果FET30比IGBT20稍早导通、或FET30的截止比IGBT20的截止晚，则有可能在FET30中流过过剩的电流而使FET30损伤。
为了该问题解决，也可以考虑采用在背景技术中记载的方法，但在此情况下，需要考虑IGBT20、FET30及各自的栅极连接电阻的特性的偏差等，对使FET30导通的定时及/或截止的定时设置余量。因而，将FET30导通的定时变晚或将FET30截止的定时变早等，FET30的导通时间变短，难以充分地得到由FET30带来的低损失化的效果。
因此，在本实施方式中，如上述那样，设置IGBT栅极电压监视电路12，使得能够基于向IGBT20的栅极的施加电压来检测到IGBT20已导通。进而构成为，当检测到IGBT20已导通时，IGBT栅极电压监视电路12向FET栅极驱动电路13输出导通许可信号。
FET栅极驱动电路13仅凭指示功率晶体管的导通的驱动信号不产生用来将FET30导通的栅极电压，除了指示功率晶体管的导通的驱动信号以外，还以从IGBT栅极电压监视电路12输入了导通许可信号为条件，输出用来将FET30导通的栅极电压。
因此，根据本实施方式的功率晶体管驱动装置1，能够在确认IGBT20导通后，尽早地将FET30导通。因而，能够较长地取得使FET30导通的时间，能够充分地发挥由FET30带来的低损失化的效果。另一方面，当IGBT20截止时、或IGBT20没有完全导通时，FET栅极驱动电路13不产生用来将FET30导通的栅极电压，所以能够可靠地防止成为仅FET30导通的状态。
此外，在功率晶体管的关断时，FET栅极驱动电路13在驱动信号指示了功率晶体管的截止时、或IGBT栅极电压监视电路12结束了导通许可信号的输出时，将对于FET30的栅极电压的输出结束。因此，能够在IGBT20截止前的适当时机使FET30截止。
接着，参照图3的波形图，更详细地说明功率晶体管的接通时及关断时的各部的动作。
在时刻t1，当驱动信号上升而指示功率晶体管的导通，则IGBT栅极驱动电路11开始对IGBT20输出栅极电压。在时刻t2，当施加在IGBT20的栅极上的栅极电压上升到IGBT20的导通阈值电压，则在IGBT20的发射极－集电极间开始流过电流(集电极电流)。此外，还进行IGBT20的栅极－发射极电容的充电。
另外，如图3所示，在时刻t2后，存在IGBT20的栅极电压大致固定的期间，这是因为通过栅极电压将IGBT20的栅极－集电极电容进行了充电。当栅极－集电极电容的充电完成，则栅极电压再次开始上升。通过IGBT20的栅极－集电极电容的充电完成，IGBT20转移到饱和区，完全成为导通状态。
IGBT栅极电压此后也继续上升。并且，在时刻t3，当超过FET导通判定阈值电压Vth，则IGBT栅极电压监视电路12对FET栅极驱动电路13输出导通许可信号。这样，FET导通判定阈值电压Vth被设定为，比IGBT20的导通阈值电压高、进而在IGBT20转移到饱和区后超过的值。
FET栅极驱动电路13根据导通许可信号的接收，如图3所示，开始输出用来使FET30导通的栅极电压。在此情况下，IGBT20已经导通，FET30的源极－漏极间电压充分地下降，所以不发生镜像(mirror)期间(栅极电压固定的期间)。因此，FET30，当从FET栅极驱动电路13输出栅极电压，则以极短时间导通，在FET30的源极－漏极间开始流过电流(漏极电流)。因而，时刻t3以后实质上成为IGBT20和FET30都导通的状态，能够实现功率晶体管的低损失化。
在时刻t4，当驱动信号下降而指示功率晶体管的截止，则FET栅极驱动电路13结束对FET30的栅极电压的输出。由此，FET30根据功率晶体管的截止指示而迅速地转移到截止状态。
此外，对应于时刻t4的功率晶体管的截止指示，IGBT栅极驱动电路11也开始对IGBT20输出的栅极电压的减小。另外，当IGBT20导通时，在IGBT20中流过大电流。因此，当使IGBT20高速地截止，则有可能导致振铃噪声(ringing noise)的发生等问题。所以，IGBT栅极驱动电路11不是瞬时地使栅极电压下降，而是花费规定的时间逐渐使栅极电压下降。
并且，在时刻t5，当施加在IGBT20的栅极上的栅极电压低于FET导通判定阈值电压Vth，则IGBT栅极电压监视电路12结束导通许可信号的输出。但是，如上述那样，FET栅极驱动电路13在时刻t4结束栅极电压的输出，不是通过来自IGBT栅极电压监视电路12的导通许可信号的输出的结束而将栅极电压的输出结束。但是，也可以使得FET栅极驱动电路13基于来自IGBT栅极电压监视电路12的导通许可信号的输出的结束来结束对FET30的栅极电压的输出。该情况下，也能够比IGBT20足够早地使FET30截止。
然后，施加在IGBT20的栅极上的栅极电压进一步下降，当在时刻t6达到IGBT20的导通阈值电压，则在IGBT20的发射极－集电极间不再流过电流，然后，在时刻t7，施加在IGBT20的栅极上的栅极电压成为零。通过以上，功率晶体管的关断完成。在该功率晶体管的关断动作中，如上述那样，FET30比IGBT20更先截止。因此，能够可靠地防止在FET30中流过过剩的电流而FET30损伤。
(第2实施方式)
接着，对有关第2实施方式的功率晶体管驱动装置1进行说明。
在上述第1实施方式的功率晶体管驱动装置1中，IGBT栅极电压监视电路12基于施加在IGBT20的栅极上的栅极电压，检测到IGBT20已导通。
这里，根据周围温度，IGBT20的导通阈值电压及导通电阻有些变化。因此，为了基于IGBT20的栅极电压更精密地检测到IGBT20已导通，可以设置检测IGBT20的温度的温度检测元件(例如感温二极管)。并且，IGBT栅极电压监视电路12可以基于由温度检测元件检测到的温度，考虑IGBT20的导通阈值电压及导通电阻的温度特性而使FET导通判定阈值电压Vth变化。
(第3实施方式)
接着，对有关第3实施方式的功率晶体管驱动装置1进行说明。图4表示本实施方式的功率晶体管驱动装置1的结构。
有关本实施方式的功率晶体管驱动装置1的结构与第1实施方式的功率晶体管驱动装置1的结构重复的部分较多。因此，以下对差异的结构重点地说明，对重复的结构省略说明。
首先，作为第1差异点，在本实施方式中，IGBT20具有将多个单元并联连接的结构，该多个单元被划分为较多的主单元21和较少的读出(sense)单元22。该主单元21与读出单元22的比率被预先设定。因此，当IGBT20导通时，在IGBT20的发射极－集电极间流动的电流之中，大部分流过主单元21，一定比例的电流流过读出单元22。
此外，作为第2差异点，在本实施方式中，在流过读出单元22的电流的电流路径上连接着读出电阻23。
进而，作为第3差异点，在本实施方式中设有过电流检测电路14。过电流检测电路14将读出电阻23的端子电压输入，检测流过读出单元22的电流。即，读出电阻23的电阻值是已知的，因此，过电流检测电路14能够根据读出电阻23的端子电压检测读出电流。进而，过电流检测电路14通过将读出电流与规定的过电流判定阈值进行比较，判定是否在IGBT20的发射极－集电极间通过了超过额定电流的过电流。
如上述那样，由于流过IGBT20的发射极－集电极间的电流的一定比例的电流是读出电流，所以通过对该读出电流设定规定的过电流判定阈值，能够判定是否有过电流通过IGBT20。另外，在过电流检测电路14中，也可以根据读出电流求出流过IGBT20的全电流，将该全电流与另外设定的过电流判定阈值进行比较，判定是否通过了过电流。
并且，如果判定为过电流通过了IGBT20，则过电流检测电路14对IGBT栅极驱动电路11输出截止信号。于是，IGBT栅极驱动电路11，与在图3中说明的驱动信号下降时同样，开始减少对IGBT20输出的栅极电压。由此，IGBT20很快截止，所以能够保护IGBT20不受过电流的损害。
进而，过电流检测电路14，在对IGBT栅极驱动电路11输出截止信号的同时，也对FET栅极驱动电路13输出截止信号。由此，FET栅极驱动电路13，与驱动信号下降时同样，结束对于FET30的栅极电压的输出。结果，FET30迅速地转移到截止状态。
这样，过电流检测电路14对FET栅极驱动电路13也输出截止信号，所以能够在IGBT20的截止之前可靠地使FET30截止。此外，能够不需要对FET30独立地设置用于过电流保护的结构。
但是，如在第1实施方式中说明那样，当IGBT栅极驱动电路11开始栅极电压的减少，则在IGBT20截止之前，IGBT20的栅极电压低于FET导通判定阈值电压Vth。由此，IGBT栅极电压监视电路12结束对于FET栅极驱动电路13的导通许可信号的输出。因而，即使不从过电流检测电路14向FET栅极驱动电路13直接输出截止信号，也能够使FET30比IGBT20更先截止。
(第4实施方式)
接着，对有关第4实施方式的功率晶体管驱动装置1进行说明。
上述第1实施方式～第3实施方式的功率晶体管驱动装置1使用功率晶体管控制大电流的通电、非通电。因此，将功率晶体管进行开关时的电流变化带来的噪声容易对其他电路的动作带来影响。
例如，在图4中，在将虚线包围的各种电路11～14进行IC化而做成驱动IC10时，在该驱动IC10和功率晶体管(IGBT20及FET30)被安装在远离的位置上的情况下，上述噪声容易叠加到驱动IC10与功率晶体管之间的栅极布线中。如果噪声叠加到栅极布线中，则驱动IC10内的电路及功率晶体管有可能误动作。
因此，在本实施方式中，首先，将IGBT栅极驱动电路11、IGBT栅极电压监视电路12、FET栅极驱动电路13及过电流检测电路14等电路集成化到同一个IC芯片中而形成为驱动IC10。进而，如图5所示那样，构成为，将驱动IC10、IGBT20及FET30安装到同一个基板上而封闭到同一个封装内。另外，在图5中，P端子2及N端子3分别表示与电源及地电位连接的电源端子、接地端子。
这样，通过将驱动IC10、IGBT20及FET30安装到同一个基板上而封装，能够将驱动IC10接近于IGBT20及FET30而配置。因此，由功率晶体管的开关产生的噪声不易叠加到栅极布线中，能够抑制驱动IC10内的电路及功率晶体管的误动作。
(第5实施方式)
接着，对有关第5实施方式的功率晶体管驱动装置1进行说明。
在上述第1实施方式的功率晶体管驱动装置1中，由IGBT栅极电压监视电路12监视向IGBT20的栅极的施加电压，当该施加电压成为FET导通判定阈值电压Vth以上时检测到IGBT20导通。但是，检测IGBT20导通的方法并不仅仅限制于栅极电压的监视。例如，也可以监视流过IGBT20的电流，根据检测到在IGBT20中流过规定电流以上的电流，来检测到IGBT20已导通。
图6中，作为第5实施方式的功率晶体管驱动装置1，示出了用来根据流过IGBT20的电流的大小检测IGBT20导通的结构。
如图6所示，第5实施方式的功率晶体管驱动装置1具备IGBT电流监视电路15。IGBT电流监视电路15输入上述第3实施方式的读出电阻23的端子电压，检测读出电流。进而，IGBT电流监视电路15将检测到的读出电流与规定的FET导通判定阈值电流Ith进行比较。在该比较中，如果检测到的读出电流是FET导通判定阈值电流Ith以上，则IGBT电流监视电路15检测到IGBT20的导通，对FET栅极驱动电路13输出导通许可信号。
另外，参照图3的波形图，在由栅极电压将IGBT20的栅极－集电极电容充电的、栅极电压固定的期间中，流过IGBT20的电流较大地上升。该期间是IGBT20从放大区向饱和区转移的期间，IGBT20是还没有完全导通的状态。
但是，如果将FET导通判定阈值电流Ith设定为充分大的值，则由于已经能够判定在IGBT20中流动着大电流的状态，所以即使在该定时使FET30导通，也不会在FET30中通过过大的电流。
此外，想要在IGBT20的状态转移到饱和区、成为稳定状态后使FET30导通的情况下，例如也可以从检测出在IGBT20中流过FET导通判定阈值电流Ith以上的电流起、经过了与该FET导通判定阈值电流Ith相对应地设定的规定的延迟时间后，将FET30导通。为了实现这一点，例如，从IGBT电流监视电路15检测到在IGBT20中流过FET导通判定阈值电流Ith以上的电流起、经过了规定的延迟时间后输出导通许可信号就可以。或者也可以是，FET栅极驱动电路13在从导通许可信号的接收起经过规定的延迟时间后，对FET30开始栅极电压的输出。
将本发明依据实施例进行了记述，但应理解的是本发明并不限定于该实施例或构造。本发明也包含各种各样的变形例或等价范围内的变形。除此以外，各种各样的组合或形态、还有在它们中仅包含一要素、其以上或其以下的其他组合或形态也包含在本发明的范畴或思想范围中。

Claims (9)

1.一种功率晶体管驱动装置，其特征在于，
具备：
场效应型晶体管(30)；
绝缘栅型双极晶体管(20)，相对于上述场效应型晶体管并联连接；
第1驱动电路(11)，为了将上述绝缘栅型双极晶体管导通，产生向上述绝缘栅型双极晶体管的栅极施加的第一栅极电压；
第2驱动电路(13)，调整向上述场效应型晶体管的栅极施加的第二栅极电压，将上述场效应型晶体管导通或截止；以及
检测电路(12、15)，检测当上述第1驱动电路产生了上述第一栅极电压时上述绝缘栅型双极晶体管是否已导通；
上述第2驱动电路，以上述检测电路检测到上述绝缘栅型双极晶体管已导通为条件，产生用来将上述场效应型晶体管导通的上述第二栅极电压。
2.如权利要求1所述的功率晶体管驱动装置，其特征在于，
上述检测电路是监视在上述绝缘栅型双极晶体管的栅极上施加的上述第一栅极电压的电压监视电路(12)，上述电压监视电路当规定电压以上的上述第一栅极电压被施加在栅极上时检测到上述绝缘栅型双极晶体管已导通。
3.如权利要求2所述的功率晶体管驱动装置，其特征在于，
还具备检测上述绝缘栅型双极晶体管的温度的温度检测装置；
上述电压监视电路，基于由上述温度检测装置检测到的温度，考虑上述绝缘栅型双极晶体管的温度特性，使上述规定电压变化。
4.如权利要求1所述的功率晶体管驱动装置，其特征在于，
上述检测电路是监视在上述绝缘栅型双极晶体管中流动的电流的电流监视电路(15)；
上述电流监视电路，根据检测到在上述绝缘栅型双极晶体管中流过规定电流以上的电流这一情况，检测到上述绝缘栅型双极晶体管已导通。
5.如权利要求4所述的功率晶体管驱动装置，其特征在于，
上述第2驱动电路，在从检测到在上述绝缘栅型双极晶体管中流过规定电流值以上的电流起经过规定的延迟时间后，产生用来将上述场效应型晶体管导通的上述第二栅极电压。
6.如权利要求1所述的功率晶体管驱动装置，其特征在于，
上述场效应型晶体管使用宽带隙半导体构成。
7.如权利要求1所述的功率晶体管驱动装置，其特征在于，
还具备基于流过上述绝缘栅型双极晶体管的电流进行过电流检测的过电流检测电路(14)；
当由上述过电流检测电路检测到过电流，则上述第1驱动电路使上述绝缘栅型双极晶体管截止。
8.如权利要求7所述的功率晶体管驱动装置，其特征在于，
基于由上述过电流检测电路检测到过电流，上述第2驱动电路使上述场效应型晶体管截止。
9.如权利要求1～8中任一项所述的功率晶体管驱动装置，其特征在于，
上述第1驱动电路、上述第2驱动电路及上述检测电路被集成设置在同一个芯片内；
上述芯片、上述场效应型晶体管及上述绝缘栅型双极晶体管被安装于同一个基板(40)。
CN201680028970.XA 2015-05-22 2016-05-12 功率晶体管驱动装置 Active CN107615664B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015-104623 2015-05-22
JP2015104623A JP6492965B2 (ja) 2015-05-22 2015-05-22 パワートランジスタ駆動装置
PCT/JP2016/002331 WO2016189817A1 (ja) 2015-05-22 2016-05-12 パワートランジスタ駆動装置

Publications (2)

Publication Number Publication Date
CN107615664A CN107615664A (zh) 2018-01-19
CN107615664B true CN107615664B (zh) 2021-01-05

Family

ID=57393971

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680028970.XA Active CN107615664B (zh) 2015-05-22 2016-05-12 功率晶体管驱动装置

Country Status (4)

Country Link
US (1) US10348294B2 (zh)
JP (1) JP6492965B2 (zh)
CN (1) CN107615664B (zh)
WO (1) WO2016189817A1 (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6623556B2 (ja) 2015-05-27 2019-12-25 株式会社デンソー 半導体装置
DE102017105712A1 (de) * 2017-03-16 2018-10-04 Infineon Technologies Austria Ag Transistorbauelement
JP6731885B2 (ja) * 2017-06-20 2020-07-29 三菱電機株式会社 半導体装置
JP6930361B2 (ja) * 2017-10-20 2021-09-01 株式会社デンソー スイッチの駆動回路
JP7087869B2 (ja) * 2018-09-18 2022-06-21 株式会社デンソー 電力変換装置
JP7183797B2 (ja) 2019-01-08 2022-12-06 株式会社デンソー 電力変換装置
JP7052757B2 (ja) * 2019-03-01 2022-04-12 株式会社デンソー スイッチの駆動装置
JP7088115B2 (ja) * 2019-04-02 2022-06-21 株式会社デンソー スイッチの駆動回路
JP7196750B2 (ja) * 2019-04-16 2022-12-27 富士電機株式会社 電力変換装置
DE102020102560A1 (de) 2020-02-03 2021-08-05 Dr. Ing. H.C. F. Porsche Aktiengesellschaft Verfahren zum Betrieb eines Wechselrichters, Wechselrichter, Antriebsstrang, Kraftfahrzeug, Verfahren zum Betrieb eines Kraftfahrzeugs
US10972088B1 (en) * 2020-09-01 2021-04-06 Infineon Technologies Ag Temperature detection of a power switch based on paired measurements of current and voltage
US11378614B2 (en) 2020-09-01 2022-07-05 Infineon Technologies Ag Temperature detection of power switch using modulation of driver output impedance
DE102020123149A1 (de) 2020-09-04 2022-03-10 Infineon Technologies Ag Ansteuerschaltung für elektronischen schalter
JP6995175B1 (ja) * 2020-09-07 2022-01-14 三菱電機株式会社 スイッチング装置および電力変換装置
US11349474B1 (en) * 2021-03-23 2022-05-31 Infineon Technologies Austria Ag Cascaded gate driver outputs for power conversion circuits

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007330043A (ja) * 2006-06-08 2007-12-20 Mitsubishi Electric Corp 半導体電力変換装置
JP2009142070A (ja) * 2007-12-06 2009-06-25 Fuji Electric Systems Co Ltd 電力用半導体素子のゲート駆動方式
JP2013059190A (ja) * 2011-09-08 2013-03-28 Toshiba Corp パワー半導体モジュール

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3469373B2 (ja) * 1995-10-31 2003-11-25 三菱電機株式会社 半導体パワーモジュールおよび複合パワーモジュール
JP3754037B2 (ja) * 2003-07-11 2006-03-08 三菱電機株式会社 半導体パワーモジュールおよび複合パワーモジュール
JP2005295653A (ja) 2004-03-31 2005-10-20 Densei Lambda Kk スイッチング電源装置
JP5387245B2 (ja) * 2009-09-03 2014-01-15 株式会社デンソー インバータ装置
WO2011096232A1 (ja) * 2010-02-05 2011-08-11 パナソニック株式会社 電力変換装置
US20120235710A1 (en) * 2011-03-15 2012-09-20 Infineon Technologies Ag Circuit Arrangement with a MOSFET and an IGBT
JP5516825B2 (ja) * 2011-05-11 2014-06-11 富士電機株式会社 絶縁ゲート型スイッチング素子の駆動回路
JP5452549B2 (ja) * 2011-06-03 2014-03-26 三菱電機株式会社 パワーモジュール
EP2783463B1 (en) * 2011-11-22 2015-05-27 ABB Technology AG Intelligent gate driver for igbt
JP5805513B2 (ja) 2011-12-14 2015-11-04 三菱電機株式会社 電力用半導体装置
US9030054B2 (en) * 2012-03-27 2015-05-12 Raytheon Company Adaptive gate drive control method and circuit for composite power switch
JP6089599B2 (ja) * 2012-11-01 2017-03-08 富士電機株式会社 絶縁ゲート型半導体素子の駆動装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007330043A (ja) * 2006-06-08 2007-12-20 Mitsubishi Electric Corp 半導体電力変換装置
JP2009142070A (ja) * 2007-12-06 2009-06-25 Fuji Electric Systems Co Ltd 電力用半導体素子のゲート駆動方式
JP2013059190A (ja) * 2011-09-08 2013-03-28 Toshiba Corp パワー半導体モジュール

Also Published As

Publication number Publication date
JP6492965B2 (ja) 2019-04-03
US20180138904A1 (en) 2018-05-17
CN107615664A (zh) 2018-01-19
US10348294B2 (en) 2019-07-09
JP2016220101A (ja) 2016-12-22
WO2016189817A1 (ja) 2016-12-01

Similar Documents

Publication Publication Date Title
CN107615664B (zh) 功率晶体管驱动装置
US11082039B2 (en) GaN transistor with integrated drain voltage sense for fast overcurrent and short circuit protection
US10763845B2 (en) Semiconductor device
US7737761B2 (en) Gate drive circuit with reduced switching loss and noise
US9461533B2 (en) Electronic circuit
US9013850B2 (en) Semiconductor device
WO2014034063A1 (ja) 半導体装置
JP5927739B2 (ja) 半導体装置
US8848330B2 (en) Circuit with a temperature protected electronic switch
JP7087373B2 (ja) 半導体素子の電流検出回路及び電流検出方法
CN107852159B (zh) 驱动装置
JP2016092907A (ja) 半導体装置
JP5831528B2 (ja) 半導体装置
JP7305303B2 (ja) 駆動装置及びパワーモジュール
JP2007228769A (ja) パワー半導体スイッチング素子の駆動回路
US9729139B2 (en) Cooperative control method for power semiconductor elements connected in parallel, current balance control device, and power module
JPWO2014123046A1 (ja) ゲート駆動回路
JP2007306166A (ja) 絶縁ゲート型半導体素子の駆動装置およびその方法
JP2012034079A (ja) 絶縁ゲート型デバイスの駆動回路
JP5831527B2 (ja) 半導体装置
JP2009165285A (ja) 半導体装置
KR101329610B1 (ko) 반도체장치
JP2014050179A (ja) 半導体装置
KR101305723B1 (ko) 래치 제어 회로
WO2013054465A1 (ja) 絶縁ゲート型デバイスの駆動回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant