WO2011096232A1 - 電力変換装置 - Google Patents

電力変換装置 Download PDF

Info

Publication number
WO2011096232A1
WO2011096232A1 PCT/JP2011/000641 JP2011000641W WO2011096232A1 WO 2011096232 A1 WO2011096232 A1 WO 2011096232A1 JP 2011000641 W JP2011000641 W JP 2011000641W WO 2011096232 A1 WO2011096232 A1 WO 2011096232A1
Authority
WO
WIPO (PCT)
Prior art keywords
switching
conduction
switching element
control circuit
gate control
Prior art date
Application number
PCT/JP2011/000641
Other languages
English (en)
French (fr)
Inventor
田米　正樹
Original Assignee
パナソニック株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニック株式会社 filed Critical パナソニック株式会社
Priority to CN201180016904.8A priority Critical patent/CN102859858B/zh
Priority to US13/576,736 priority patent/US8351231B2/en
Priority to JP2011552709A priority patent/JP5118258B2/ja
Publication of WO2011096232A1 publication Critical patent/WO2011096232A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/12—Modifications for increasing the maximum permissible switched current
    • H03K17/122—Modifications for increasing the maximum permissible switched current in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H03K17/163—Soft switching
    • H03K17/164—Soft switching using parallel switching arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT

Definitions

  • the present invention relates to a power conversion device such as an inverter device or a DC / DC converter device in which a plurality of switching elements are connected in parallel to form an arm.
  • Patent Document 1 is an inverter device in which a plurality of switching elements are connected in parallel to form an arm.
  • an object of the present invention is to provide a power conversion device capable of extending the life of an element while forming an arm by connecting a plurality of switching elements in parallel.
  • a power conversion device includes a power conversion circuit having upper and lower arms and a gate drive circuit that drives corresponding arms according to a reference signal having a first potential period and a second potential period.
  • the upper and lower arms each have a plurality of switching elements connected in parallel, and each of the gate drive circuits is configured such that at the start of the first potential period, the first switching element among the plurality of switching elements
  • a switching gate control circuit that starts conduction and terminates conduction during the first potential period, and after the conduction of the first switching element in response to the start of the first potential period and before the termination of conduction.
  • a conduction gate control circuit for starting conduction of a second switching element among the plurality of switching elements, and the second switching element. Than switching element, towards the first switching element, and wherein the parasitic capacitance is small.
  • the first switching element among the plurality of switching elements constituting the arm generates a switching loss during the switching operation.
  • conduction loss during conduction operation occurs.
  • the first switching element generates heat due to switching loss, heat generation due to conduction loss is suppressed, and the second switching element generates heat due to conduction loss, but heat generation due to switching loss is suppressed. Therefore, it is possible to suppress the switching element from being shortened due to heat generation.
  • the switching loss and the conduction loss are generated in different switching elements. Therefore, the switching loss and the conduction loss, which are conventionally in a trade-off relationship, are individually reduced as the whole power conversion device. It becomes possible. That is, both losses can be reduced at the same time as the entire power converter, and a highly efficient power converter can be realized.
  • the figure which shows the whole structure of the synchronous motor drive system using the power converter device which concerns on this invention Waveform diagram showing the switching operation of the upper and lower arms of the inverter device
  • Timing chart explaining operation of gate control circuit Diagram showing current-voltage characteristics of switching elements The figure which shows the detailed structure of the gate control circuit and arm of the inverter apparatus which concern on the 1st modification of 1st Embodiment.
  • Timing chart for explaining the operation of the gate control circuit in the inverter device according to the second embodiment
  • FIG. 22 is a diagram showing details of the arm 81 and the gate drive circuit 83 in FIG.
  • FIG. 1 is a diagram showing an overall configuration of a synchronous motor drive system using a power converter according to the present invention.
  • the synchronous motor drive system shown in the figure includes a battery 1, an inverter device 2 that is a power conversion device according to the present invention, a motor 3, and a control circuit 4.
  • the battery 1 is a DC power source and supplies DC power to the inverter device 2.
  • the inverter device 2 is a three-phase inverter that converts the DC power supplied from the battery 1 into DC-AC and supplies the motor 3 with three-phase AC power.
  • the motor 3 is driven to rotate by three-phase AC power supplied from the inverter device 2.
  • the control circuit 4 controls the inverter device 2 so that the motor 3 performs a desired operation.
  • the inverter device has the same number of legs as the number of AC power to be output, and the inverter device 2 according to the present embodiment includes legs 25u, 25v, and 25w.
  • the leg 25u includes an upper arm (connected to the positive side) 21u and a lower arm (connected to the negative side) 22u connected in series between the positive and negative sides of the battery 1, and an upper arm side gate corresponding to the upper arm 21u and the lower arm 22u, respectively.
  • a drive circuit (upper arm drive circuit) 23u and a lower arm side gate drive circuit (lower arm drive circuit) 24u are configured.
  • the legs 25v and 25w the upper arms 21v and 21w, the lower arms 22v and 22w, the upper arm side gate drive circuit (upper arm drive circuit) 23v and 23w, and the lower arm side gate drive circuit (lower arm drive circuit).
  • FIG. 2 is an operation waveform diagram showing basic operations of the U-phase upper arm side gate drive circuit and the lower arm side gate drive circuit.
  • Is_u is a current command signal input from the outside to the control circuit 4 as a current waveform to be energized in the U phase, and matches the current waveform energized in the U phase winding of the motor 3.
  • fc is a carrier signal for performing the PWM operation, and is generated by a carrier signal generation circuit built in the control circuit 4.
  • the control circuit 4 generates the gate control signals Gup_s and Gun_s by comparing the carrier signal fc and the current command signal, and outputs the gate control signals Gup_s to the upper arm side gate drive circuit and the lower arm side gate drive circuit, respectively. , Gun_s is output.
  • control circuit 4 generates and outputs gate control signals Gvp_s and Gvn_s and gate control signals Gwp_s and Gwn_s for the V phase and the W phase, respectively.
  • gate control signals Gvp_s and Gvn_s and gate control signals Gwp_s and Gwn_s for the V phase and the W phase, respectively.
  • the inverter apparatus 2 has the same structure also about V phase and W phase.
  • FIG. 3 is a diagram showing details of the upper arm 21u and the upper arm side gate drive circuit 23u in FIG.
  • the upper arm side gate drive circuit 23u is constituted by a switching gate control circuit 230u and a conduction gate control circuit 231u, and the upper arm 21u is constituted by three switching elements 210u, 211u and 212u.
  • each of the switching elements 210u, 211u, and 212u is configured using a metal-oxide-semiconductor field effect transistor (MOSFET).
  • MOSFET metal-oxide-semiconductor field effect transistor
  • the switching gate drive circuit 230u is connected to the control terminal of the switching element 210u
  • the conduction gate control circuit 231u is connected to the control terminals of the switching elements 211u and 212u.
  • the main terminal on the high potential side and the main terminal on the low potential side are connected to each other, and are in the form of parallel connection.
  • the gate control signal Gup_s output from the control circuit 4 is input to the switching gate control circuit 230u and the conduction gate control circuit 231u, respectively. Based on the gate control signal Gup_s, the switching gate control circuit 230u performs switching. A switching gate drive signal Gup_sw is output to the control terminal of the element 210u. In addition, the conduction gate control circuit 231u outputs a conduction gate drive signal Gup_on to the control terminals of the switching elements 211u and 212u.
  • the gate control signal Gup_s output from the control circuit 4 has a first potential period in which the potential is at a high level and a second potential period in which the potential is at a low level, and includes a switching gate control circuit 230u and a conduction gate control. This is a reference signal for operating the circuit 231u.
  • the switching gate control circuit 230u raises the switching gate drive signal Gup_sw at time t1 when the rising edge of the gate control signal Gup_s input from the control circuit 4 is detected. Thereafter, the switching gate control circuit 230u causes the switching gate drive signal Gup_sw to fall at a time shorter than the first potential period in which the gate control signal Gup_s is at a high potential, that is, at time t3. Further, the switching gate control circuit 230u raises the switching gate drive signal Gup_sw again at the time t4 when the fall of the gate control signal Gup_s is detected, and from the second potential period in which the gate control signal Gup_s is at a low potential. The switching gate drive signal Gup_sw falls at a short time, that is, at time t6.
  • the switching gate control circuit 230u outputs a rectangular wave twice as the switching gate drive signal Gup_sw during one cycle of the gate control signal Gup_s.
  • the conduction gate control circuit 231u has a time t2 within a period t1 to t3 in which the switching gate drive signal Gup_sw becomes a high potential with the rise of the gate control signal Gup_s in one cycle of the gate control signal Gup_s. Then, the conduction gate drive signal Gup_on is raised. After that, the conduction gate control circuit 231u outputs the conduction gate drive signal Gup_on at time t5 within the period t4-t6 in which the switching gate drive signal Gup_sw is at a high potential with the fall of the gate control signal Gup_s. Fall down.
  • the switching gate drive signal Gup_sw and the conduction gate drive signal Gup_on becomes conductive during a period of t1-t6 in which the potential is high.
  • the switching operation is performed by the switching element 210u, and the conduction operation is performed by the switching element 211u and the switching element 212u.
  • the switching loss occurs in the switching element 210u, and the conduction loss occurs in the switching element 211u and the switching element 212u.
  • the generation of the switching loss and the conduction loss can be separated by the switching element that mainly performs the switching operation and the switching element that mainly performs the conduction operation.
  • a conduction loss and a switching loss which are power losses in the switching element, are in a trade-off relationship.
  • the switching loss is relatively large,
  • the conduction loss tends to be relatively large.
  • the switching loss and the conduction loss are generated by different switching elements, so that it is possible to individually reduce the switching loss and the conduction loss, which were conventionally in a trade-off relationship, as the entire device. It becomes. That is, both losses can be reduced simultaneously in the entire device, and a highly efficient inverter device can be realized.
  • the switching elements 210u, 211u, and 212u that constitute the upper arm and are connected in parallel do not necessarily have the same maximum rated voltage and maximum rated current.
  • the switching element 210u that mainly performs the switching operation may have a relatively small maximum rated current as compared with the switching elements 211u and 212u that mainly perform the conduction operation.
  • the maximum rated current is preferably small in order to reduce the switching loss. However, it is necessary that the maximum current can be applied and the generated loss can be allowed for a short time.
  • FIG. 5 is a diagram showing the current-voltage characteristics of a MOSFET with a rated current of 20 A, but it can be seen that it can be used in the saturation region even at 60 A. Therefore, in the switching element 210u that mainly performs the switching operation, an element having a maximum rated current of about 1/3 times that of the switching elements 211u and 212u can be used.
  • the switching elements 211u and 212u that mainly perform the conduction operation have a relatively large maximum rated current relative to the switching element 210u that mainly performs the switching operation.
  • the switching elements 211u and 212u do not need to take into account switching loss, and the maximum rated current of the switching element and the conduction loss and switching loss have the above-described relationship. Therefore, in order to reduce the conduction loss, the maximum rating This is because a larger current is advantageous.
  • the chip area becomes large, that is, it leads to an increase in the size of the device. Therefore, it is desirable to be about 2 to 4 times the maximum amount of current that is supplied to the upper arm.
  • the switching element suitable for the conduction operation and the switching operation has been described by paying attention to the relationship between the maximum rated current, the conduction loss and the switching loss.
  • the maximum rated current is only the current capacity which is a characteristic of the element itself.
  • the upper limit may be defined by the heat resistance of the entire package.
  • the maximum rated current due to the heat resistance of the entire package. Is set.
  • the maximum rated current defined by the heat resistance of the entire package does not essentially correlate with the magnitude of conduction loss and switching loss.
  • the parasitic capacitance is determined by the characteristics of the switching element itself. If the element material and the structure are the same, the parasitic capacitance and the current capacitance are generally correlated, and the parasitic capacitance increases as the chip area increases. That is, in the switching elements having the same element material and structure, the larger the parasitic capacitance, the smaller the conduction loss and the larger the switching loss. Therefore, the switching element suitable for the conduction operation and the switching operation can be selected based on the parasitic capacitance. Specifically, it is desirable that the switching elements 211u and 212u that mainly perform the conduction operation have relatively large parasitic capacitance as compared with the switching element 210u that mainly performs the switching operation. In addition, the switching element can be switched at a higher speed as the parasitic capacitance is smaller. For this reason as well, there is an advantage of selecting a low parasitic capacitance as the switching element 210u that requires a high-speed switching operation.
  • the parasitic capacitance of a switching element includes an “input capacitance” between the source and gate, an “output capacitance” between the source and drain, and a “feedback capacitance” between the drain and gate.
  • these capacitances are determined independently. Rather, if one of the capacity is doubled, the other two are also roughly doubled. Therefore, the switching element may be selected based on any parasitic capacitance.
  • the current capacity and the parasitic capacity are generally correlated, but this is not the case when the element material and structure of the switching element are different.
  • SiC silicon carbide
  • Si silicon
  • the SiC device has a smaller chip area and a smaller parasitic capacitance. Therefore, switching loss can be further reduced by using an SiC device that has a small parasitic capacitance and can be switched at high speed for the switching element 210u that mainly performs the switching operation.
  • SiC devices are more expensive than Si devices, but have excellent heat resistance.
  • the temperature of the entire package is based on the heat generated by the switching elements 211u and 212u due to conduction operation, and switching is performed at the timing of the switching operation.
  • the temperature of the element 210u is further increased locally. Therefore, in a configuration in which the switching element 210u and the switching elements 211u and 212u are enclosed in a single package, a relatively inexpensive Si device is used for the switching elements 211u and 212u, and the temperature temporarily rises during the switching operation. It is preferable to use a SiC device having high heat resistance for 210u.
  • FIG. 6 is a diagram illustrating a detailed configuration of the gate control circuit and the arm of the inverter device according to the first modification of the first embodiment.
  • the configuration shown in this figure is the same as the configuration shown in FIG. 3 except that the upper arm 21u is replaced with 31u, and the subsequent configuration and operation are the same.
  • the upper arm 31u is composed of switching elements 310u, 311u, and 312u, all of which are IGBTs. Even when the switching element is an IGBT, the switching loss and the conduction loss can be individually reduced as in the first embodiment, that is, both can be reduced at the same time, and a highly efficient inverter device can be achieved. realizable.
  • a MOSFET has a small switching loss compared to an IGBT, but conversely, a conduction loss tends to be large. Therefore, when conduction loss is dominant in the loss of the inverter device, it is advantageous that the switching element constituting the inverter device to which the present invention is applied is an IGBT.
  • the switching element 210u that mainly performs the switching operation uses one having a smaller maximum rated current than the switching elements 211u and 212u. Preferred.
  • the IGBT has a larger switching loss and a smaller breakdown resistance than the MOSFET, the reliability of the inverter device is lowered when the switching element that mainly performs the switching operation is an IGBT and the current capacity is reduced.
  • an inverter device using an IGBT it is preferable to use an element having a current capacity comparable to that of a switching element that mainly performs a conduction operation, even if the switching element mainly performs a switching operation.
  • FIG. 7 is a diagram illustrating a detailed configuration of the gate control circuit and the arm of the inverter device according to the second modification of the first embodiment.
  • the configuration shown in this figure is the same as the configuration shown in FIG. 3 except that the upper arm 21u is replaced with 41u, and the subsequent configuration and operation are the same.
  • the upper arm 41u includes switching elements 410u, 411u, and 412u.
  • the switching element 410u is a MOSFET that is a unipolar element, and the switching elements 411u and 412u are IGBTs that are bipolar elements.
  • a MOSFET that is a unipolar element has a larger conduction resistance and chip area than an IGBT that is a bipolar element.
  • the MOSFET can perform a switching operation at a higher speed than the IGBT, and thus can suppress a switching loss. Therefore, the advantage of using both MOSFET and IGBT as the switching element that constitutes the upper arm as in this modification is that the switching element that performs the switching operation is the MOSFET and the switching element that performs the conduction operation is the IGBT. By doing so, the excellent operation of both switching elements can be utilized to the maximum, and a further loss reduction effect can be achieved.
  • FIG. 8 is a diagram illustrating a detailed configuration of the gate control circuit and the arm of the inverter device according to the third modification of the first embodiment.
  • the conduction gate control circuit 231u of the upper arm side gate drive circuit 21u is replaced with a conduction gate control circuit 231u_1 and a conduction gate control circuit 231u_2 as compared with the configuration shown in FIG. Is.
  • the upper arm side gate drive circuit 23u includes a switching gate control circuit 230u, a conduction gate control circuit 231u_1, and a conduction gate control circuit 231u_2, and the upper arm 21u includes three switching elements 210u, 211u, and 212u. Composed.
  • the switching gate drive circuit 230u is connected to the control terminal of the switching element 210u, and the conduction gate control circuits 231u_1 and 231_2 are connected to the control terminals of the switching elements 211u and 212u, respectively.
  • the high-potential side main terminal and the low-potential side main terminal are connected to each other, and are in a parallel connection form.
  • the gate control signal Gup_s output from the control circuit 4 is input to the switching gate control circuit 230u and the conduction gate control circuits 231u_1 and 231_2, respectively, and switching is performed from the switching gate control circuit 230u based on the gate control signal Gup_s.
  • a gate drive signal Gup_sw is output to the control terminal of the element 210u.
  • gate drive signals Gup_on1 and Gup_on2 are output from the conduction gate control circuits 231u_1 and 231_2 to the control terminals of the switching elements 211u and 212u.
  • the switching gate drive signal Gup_sw output from the switching gate control circuit 230u is the same as the example shown in FIG.
  • the conduction gate drive signal Gup_on1 output from the conduction gate control circuit 231u_1 is the same as the conduction gate drive signal Gup_on shown in FIG.
  • the conduction gate control circuit 231u_2 is newly added in this modification example, and the switching gate drive signal Gup_sw becomes a high potential with the rise of the gate control signal Gup_s in one cycle of the gate control signal Gup_s t1
  • the conduction gate drive signal Gup_on2 is raised at time t7 within the period t3.
  • the conduction gate control circuit 231u_2 outputs the conduction gate drive signal Gup_on2 at time t8 within the period t4-t6 in which the switching gate drive signal Gup_sw becomes a high potential with the fall of the gate control signal Gup_s. Fall down.
  • any of the conduction gate control signals Gup_on1 and Gup_on2 may be raised first as long as it is between t1 and t3, and there is no problem even if they are simultaneous. As for the fall, any of the conduction gate control signals Gup_on1 and Gup_on2 may fall first or at the same time as long as it is between t4 and t6.
  • the switching operation can be performed by the switching element 210u, and the conduction operation can be performed by the switching elements 211u and 212u.
  • the generated loss can be separated by switching loss and conduction loss.
  • the same number of conductive gate control circuits as the switching elements that mainly perform the conductive operation are provided, and each switching element is driven by an individual gate control circuit, whereby the configuration shown in FIG.
  • the current of the gate drive signal for driving can be reduced, and the drive loss generated in the upper arm side gate drive circuit 21u can be reduced.
  • each switching element is driven by an individual gate control circuit, each element can be controlled in accordance with the variation in characteristics of the switching element, and an inverter device can be easily increased in current and output. . Furthermore, since each switching element can be controlled according to the state of the element, for example, it is possible to control so as to suppress the loss of the switching element in a high temperature state. Specifically, the output current of the switching element can be suppressed and the loss can be suppressed by lowering the gate drive voltage of the switching element in a high temperature state.
  • FIG. 10 is a diagram showing a detailed configuration of the gate control circuit and the arm of the inverter device according to the fourth modification of the first embodiment.
  • the configuration shown in this figure is such that the control terminals of the switching gate control circuit 230u and the switching element 210u are connected via the switching gate resistor 1000, and the conduction gate control circuit 231u.
  • the conduction gate control circuit 231u are different in that control terminals of the switching elements 211u and 212u are connected via a conduction gate resistor 1001.
  • the switching gate resistance 1000 has a sufficiently small resistance value with respect to the conduction gate resistance 1001.
  • the potential of the control terminal of the switching element 210u that performs the switching operation can be quickly turned on, so that a switching operation with reduced switching loss can be realized.
  • the reliability of the switching elements 211u and 212u can be improved.
  • the current of the gate drive signal can be reduced, and the drive loss generated in the upper arm side gate drive circuit 21u can be reduced.
  • the switching element that mainly performs the switching operation realizes a high-speed switching operation as compared with the switching element that mainly performs the conduction operation, the parasitic capacitance is small. Therefore, it is vulnerable to disturbance and easily causes malfunction.
  • the parasitic capacitance 200 of the lower arm 22u is rapidly charged according to the switching speed of the upper arm 21u, and the current is passed through the gate resistor 1002 connected to the gate terminal of the lower arm 22u and the arm drive circuit 24u. Ig flows.
  • a potential difference corresponding to the value of the gate resistor 1002 is generated at both ends of the gate resistor 1002.
  • the parasitic capacitance between the drain and gate of the lower arm 22u is Cgd and the gate resistance 1002 is Rg
  • the potential difference generated at both ends of the gate resistance 1002 that is, the potential difference Vgs between the gate and source of the lower arm 22u is It can be expressed by the following formula.
  • Vgs Rg ⁇ Cgd ⁇ (dVdc / dt) That is, as the resistance Rg of the gate resistor 1002 that determines the switching speed of the lower arm 22u, the parasitic capacitance Cgd of the lower arm 22u, or the value of the switching time dVdc / dt of the upper arm 21u increases, Vgs increases. A malfunction of the lower arm 22u is likely to occur.
  • the parasitic capacitance Cgd of the lower arm 22u is determined by the internal structure of the lower arm 22u, it cannot be freely changed. Further, if the switching time dVdc / dt during the turn-on operation of the upper arm 21u is reduced, the switching speed of the upper arm 21u is slowed down, resulting in an increase in switching loss.
  • FIG. 12 is a diagram illustrating a detailed configuration of the gate control circuit and the arm of the inverter device according to the second embodiment.
  • the upper arm side gate drive circuit 23u is replaced with an upper arm side gate drive circuit 33u, as compared with the configuration shown in FIG.
  • the upper arm side gate drive circuit 33u includes a turn-on gate control circuit 330u, a conduction gate control circuit 331u, and a turn-off gate control circuit 332u, and the upper arm 21u includes three switching elements 210u, 211u, and 212u. Composed.
  • the turn-on gate drive circuit 330u is connected to the control terminal of the switching element 210u
  • the conduction gate control circuit 331u is connected to the control terminal of the switching element 211u
  • the turn-off gate drive circuit 332u is connected to the control terminal of the switching element 212u. It is connected to the.
  • the high-potential side main terminal and the low-potential side main terminal are connected to each other, and are in a parallel connection form.
  • the gate control signal Gup_s output from the control circuit 4 is input to the turn-on gate control circuit 330u, the conduction gate control circuit 331u, and the turn-off gate control circuit 332u, respectively, and based on the gate control signal Gup_s, the turn-on gate A turn-on gate drive signal Gup_tr is output from the control circuit 330u to the control terminal of the switching element 210u.
  • a conduction gate drive signal Gup_on is output from the conduction gate control circuit 331u to the control terminal of the switching element 211u, and a turn-off gate drive signal from the turn-off gate control circuit 332u to the control terminal of the switching element 212u.
  • Gup_tf is output.
  • the turn-on gate drive signal Gup_tr output from the turn-on gate control circuit 330u the conduction gate drive signal Gup_on output from the conduction gate control circuit 331u, and the turn-off gate control circuit 332u output.
  • the details of the turn-off gate drive signal Gup_tf to be performed will be described.
  • the turn-on gate control circuit 330u raises the turn-on gate drive signal Gup_tr at time t1 when the rise of the gate control signal Gup_s input from the control circuit 4 is detected. Thereafter, the turn-on gate control circuit 330u lowers the turn-on gate drive signal Gup_tr at a time shorter than the first potential period in which the gate control signal Gup_s is at a high potential, that is, at time t3.
  • the turn-off gate control circuit 332u raises the turn-off gate drive signal Gup_tf at time t4 when the fall of the gate control signal Gup_s is detected, and is shorter than the second potential period in which the gate control signal Gup_s is at a low potential. That is, at time t6, the switching gate drive signal Gup_tf falls.
  • the conduction gate control circuit 331u raises the conduction gate drive signal Gup_on at time t2 within the period t1-t3 when the turn-on gate drive signal Gup_tr is at a high potential. Thereafter, the conduction gate control circuit 331u causes the conduction gate drive signal Gup_on to fall at time t5 within the period t4-t6 when the turn-off gate drive signal Gup_tf is at a high potential.
  • each of the gate control circuits of the turn-on gate control circuit 330u, the conduction gate control circuit 331u, and the turn-off gate control circuit 332u is rectangular as a gate drive signal during one period of the gate control signal Gup_s. A wave will be output once.
  • the turn-on operation in switching can be performed by the switching element 210u
  • the conduction operation can be performed by the switching element 211u
  • the turn-off operation in switching can be performed by the switching element 212u.
  • the loss generated in the upper arm 21u can be separated by the turn-on loss, the conduction loss, and the turn-off loss. Therefore, switching loss (sum of turn-on loss and turn-off loss) and conduction loss, which have been trade-offs until now, can be reduced individually, that is, both can be reduced at the same time, resulting in high efficiency.
  • An inverter device can be realized.
  • the threshold voltage is not necessarily the same between a plurality of switching elements that constitute the upper arm and are connected in parallel.
  • the threshold voltage has a correlation with the on-resistance (characteristic of the switching element that is a main factor of conduction loss), and the lower the threshold voltage, the smaller the on-resistance. Therefore, a more efficient inverter device can be realized by configuring the upper arm with switching elements having different threshold voltages according to the operation.
  • the switching element that performs the conduction operation preferably has a lower threshold voltage than the switching element that performs the turn-on operation. As a result, a conduction operation is performed with a switching element having a low on-resistance.
  • the switching element that performs the turn-off operation preferably has a higher threshold voltage than the switching element that performs the turn-on operation.
  • the malfunction of the switching element is more likely to occur during the switching operation than the conduction operation, and is more likely to occur as the potential difference between the on-voltage and the off-voltage of the switching element is smaller. Therefore, in the configuration of FIG. 3, the potential difference between the on-voltage and the off-voltage output from the switching gate control circuit 230u is larger than the potential difference between the on-voltage and the off voltage output from the conduction gate control circuit 231u. It is desirable to do. With this configuration, it is possible to suppress the occurrence of malfunction during the switching operation. In the configuration of FIG.
  • the turn-on gate control circuit 330u, the conduction gate control circuit 331u, and the turn-off gate control circuit 332u are arranged in this order so that the potential difference between the on voltage and the off voltage increases. Since the on / off potential difference of the turn-on gate control circuit 330u is large, malfunction of the switching element hardly occurs, and the turn-off operation can be speeded up because the on / off potential difference of the turn-off gate control circuit 332u is small. Become.
  • FIG. 14 is a diagram illustrating a detailed configuration of the gate control circuit and the arm of the inverter device according to the third embodiment.
  • the upper arm side gate drive circuit 53u includes a switching gate control circuit 430u, a conduction gate control circuit 431u, a main voltage detection circuit 432u, a first main voltage determination circuit 533u, and a second main voltage determination circuit 534u.
  • the upper arm 21u is composed of three switching elements 210u, 211u and 212u.
  • the switching gate drive circuit 430u is connected to the control terminal of the switching element 210u, and the conduction gate control circuit 431u is connected to the control terminal of each of the switching elements 211u and 212u.
  • the switching elements 210u, 211u, and 212u the high-potential side main terminal and the low-potential side main terminal are connected to each other, and are in a parallel connection form.
  • the upper arm side gate drive circuit 53u has a main voltage detection circuit 432u, a first main voltage determination circuit 533u, and a second main voltage determination circuit 534u in addition to the configuration of the upper arm side gate drive circuit 23u shown in FIG. Is added.
  • main voltage detection circuit 432u the first main voltage determination circuit 533u, and the second main voltage determination circuit 534u different from the configuration shown in FIG. 3 will be described.
  • the main voltage detection circuit 432u detects a main voltage that is a voltage between the main terminals of the upper arm 21u, and outputs a detection signal corresponding to the value of the main voltage of the upper arm to the first main voltage determination circuit 533u and the second voltage. Output to the main voltage determination circuit 534u.
  • the first main voltage determination circuit 533u compares the predetermined voltage value Vt1 after the detection signal is input, and if the first main voltage determination circuit 533u falls below the predetermined voltage value Vt1, the first determination is made to the conduction gate control circuit. Output a signal.
  • the predetermined voltage value Vt1 is a voltage value in the end state of the switching operation performed by the switching element 210u according to the switching gate drive signal Gup_sw as shown in FIG. Specifically, this is the ON voltage value of the switching element 210u that performs the switching operation.
  • the switching element 210u that performs the switching operation detects that the switching operation has been completed, and the switching elements 211u and 212u that perform the conduction operation are turned on, so that the switching of the switching element 210u
  • the interval between the completion of the operation and the start of the conduction operation can be shortened. Therefore, the operation can be switched quickly without applying an extra load to the switching element 210u that performs the switching operation.
  • the second main voltage determination circuit 534u compares the predetermined voltage value Vt2 after the detection signal is input, and when the detection signal falls below the predetermined voltage value Vt2, the second main voltage determination circuit 534u returns to the switching gate control circuit.
  • the determination signal is output.
  • the predetermined voltage value Vt2 is a switching operation performed by the switching element 210u according to the switching gate drive signal Gup_sw and a switching operation performed by the switching elements 211u and 212u according to the conduction gate drive signal Gup_on.
  • This is a voltage value when both of the conducted operations are in an end state.
  • the ON voltage value is such that all the switching elements that perform the switching operation and the switching elements that perform the conduction operation are turned on.
  • the second main voltage determination circuit 534u functions as a switching end main voltage determination circuit that determines whether or not the switching element 210u that performs the switching operation has a voltage value that should be terminated.
  • the switching elements 211u and 212u that perform the conduction operation detect that the conduction operation is completed, and the switching element 210u that performs the switching operation is turned off, so that the switching operation is performed.
  • the operation switching can be quickly performed without applying an extra load to the switching element 210u.
  • the gate control is performed using the voltage between the main terminals of the switching element.
  • the main current that is conducted between the main terminals of the switching element can also be used.
  • FIG. 16 is a diagram showing a detailed configuration of the gate control circuit and the arm of the inverter device according to the modification of the third embodiment.
  • the upper arm side gate drive circuit 63u includes a switching gate control circuit 430u, a conduction gate control circuit 431u, a switching current detection circuit (SW current detection circuit) 630u, and a switching current determination circuit (SW current determination circuit) 631u.
  • the upper arm 21u is composed of three switching elements 210u, 211u and 212u.
  • the switching gate drive circuit 430u is connected to the control terminal of the switching element 210u
  • the conduction gate control circuit 431u is connected to the control terminals of the switching elements 211u and 212u.
  • the high-potential side main terminal and the low-potential side main terminal are connected to each other, and are in a parallel connection form.
  • the upper arm side gate drive circuit 63u has a configuration in which a switching current detection circuit 630u and a switching current determination circuit 631u are added to the configuration of the upper arm side gate drive circuit 23u.
  • a switching current detection circuit 630u and a switching current determination circuit 631u are added to the configuration of the upper arm side gate drive circuit 23u.
  • the switching current detection circuit 630u detects the main current of the switching element 21u that performs the switching operation, and outputs a detection signal corresponding to the value of the main current of the switching element 210u to the switching current determination circuit 631u.
  • the detection signal can be easily handled by converting the amount of current into a voltage value.
  • the switching current determination circuit 631u compares it with a predetermined voltage value, and when it exceeds the predetermined voltage value, outputs a determination signal to the conduction gate control circuit.
  • the predetermined voltage value is a voltage value at the end of the switching operation. Specifically, the predetermined voltage value depends on the amount of current that the upper arm is to energize.
  • the switching element 210u that performs the switching operation detects that the switching operation has been completed, and the switching elements 211u and 212u that perform the conduction operation are turned on, so the switching operation is performed.
  • the operation switching can be quickly performed without applying an extra load to the switching element 210u.
  • FIG. 17 is a diagram illustrating a detailed configuration of the gate control circuit and the arm of the inverter device according to the fourth embodiment.
  • the upper arm side gate drive circuit 73u includes a first gate control circuit 730u, a second gate control circuit 731u, a third gate control circuit 732u, a temperature detection circuit 733u, and a temperature determination circuit 734u, and the upper arm 21u. Is composed of three switching elements 210u, 211u, and 212u.
  • the first gate drive circuit 730u is connected to the control terminal of the switching element 210u
  • the second gate control circuit 731u is connected to the control terminal of the switching element 211u
  • the third gate control circuit 732u is connected to the switching element 212u. Connected to the control terminal.
  • the high-potential side main terminal and the low-potential side main terminal are connected to each other, and are in a parallel connection form.
  • the temperature detection circuit 733u detects the temperature of the switching elements 210u, 211u, and 212u (specifically, the junction temperature of the chip that constitutes the switching element), and depends on the temperature of each of the switching elements 210u, 211u, and 212u.
  • the detected signal is output to the temperature determination circuit 734u.
  • the temperature determination circuit 734u compares the magnitudes of the temperatures of the switching elements 210u, 211u, and 212u, and connects the gate control circuit connected to the control terminal of the switching element in the lowest temperature state.
  • the same operation as that of the switching gate control circuit 230u described with reference to FIG. 3 is performed, and the gate control circuit described with reference to FIG. 3 is used for the gate control circuit connected to the control terminal of the other switching element.
  • the same operation as that of the circuit 231u is performed.
  • the switching element 210u, 211u, and 212u constituting the upper arm 21u is caused to perform the switching operation on the switching element in the lowest temperature state, so that the avalanche resistance and short circuit as the upper arm 21u are achieved. It becomes possible to maintain the tolerance value relatively high. That is, a highly efficient and highly reliable inverter device can be provided.
  • the switching elements connected in parallel have the same electrical characteristics, there is almost no difference in the temperature rise of the switching elements in the switching operation. Therefore, the switching elements that perform the switching operation are sequentially compared without comparing the magnitude of the temperature. , You may change.
  • FIG. 18 is a diagram illustrating an overall configuration of a synchronous motor drive system using an inverter device according to a fifth embodiment.
  • a MOSFET is used as a switching element.
  • the inverter device 2 is composed of the same number of legs 25u, 25v, and 25w as the number of AC power to be output.
  • the legs 25u, 25v, and 25w are upper arms (positive and negative) connected in series between the positive and negative of the battery 1.
  • the capacitors 101u, 101v, 101w, 102u, 102v, and 102w are connected in parallel to the corresponding upper arms 21u, 21v, 21w and the lower arms 22u, 22v, 22w, respectively, and are arranged close to each other.
  • FIG. 19 is a configuration diagram schematically showing the arrangement relationship between the switching element constituting the upper arm 21u and the capacitor 101u.
  • the upper arm 21u and the capacitor 101u are arranged close to each other.
  • the switching element 210u that performs the switching operation and the capacitor 101u among the switching elements 210u, 211u, and 212u constituting the upper arm 21u are closest to each other. It is arranged.
  • the wiring inductance between the capacitor 101u and the switching element 210u that performs the switching operation can be minimized in the wiring inductance of the capacitor 101u and the switching elements 210u, 211u, and 212u. Become. Therefore, it is possible to suppress a surge voltage that occurs when the switching element 210u performs a high-speed switching operation. That is, a highly efficient and highly reliable inverter device can be provided.
  • FIG. 20 is a diagram illustrating a detailed configuration of the gate control circuit and the arm of the inverter device according to the sixth embodiment.
  • the upper arm side gate drive circuit 83u includes a switching gate control circuit 830u, a conduction gate control circuit 831u, a low current gate control circuit 832u, and a current command determination circuit 833u.
  • Switching elements 410u, 411u, 412u, the switching element 410u is a MOSFET, and the switching elements 411u and 412u are IGBTs.
  • the switching gate control circuit 830u and the conduction gate control circuit 831u have the same configuration as the switching gate control circuit 230u and the conduction gate control circuit 231u in FIG.
  • the low current gate control circuit 832u outputs the low current gate drive signal Gup_low to the control terminal of the switching element 410u with the same waveform as the gate control signal Gup_s output from the control circuit 4.
  • the current command determination circuit 833u monitors the current command signal Is_u input to the control circuit 4, and instructs to drive the inverter device in a current region where a desired current value can be obtained with a lower voltage in the MOSFET than in the IGBT. If so, it instructs the low current gate control circuit 832u to output a gate drive signal. In addition, when it is instructed to drive the inverter device in a current region in which a desired current value can be obtained at a lower voltage than the MOSFET, It instructs the switching gate control circuit 830u and the conduction gate control circuit 831u to output a gate drive signal.
  • the relationship is as shown in FIG.
  • the MOSFET has a lower loss when conducting the same current value than the IGBT.
  • the IGBT has a lower loss in the first region in the figure, so that a desired current value can be obtained at a lower voltage. Therefore, the IGBT has a lower loss.
  • the inverter operation in the second region shown in FIG. 21 is similar to the first embodiment in that the gate drive signal output from the switching gate control circuit 830u and the conduction gate control circuit 831u. Accordingly, generation of switching loss and conduction loss can be separated.
  • the inverter operation is performed only by the switch element using the low-loss MOSFET by the low-current gate drive signal Gup_low output from the low-current gate control circuit 832u.
  • the present invention can also be applied to a DC / DC converter device in which an arm is configured by arranging a plurality of switching elements in parallel.
  • FIG. 22 is a diagram showing a modification in which a DC / DC converter 8 is added to the synchronous motor drive system shown in FIG.
  • the DC / DC converter 8 includes an arm 81, an arm 82, a gate drive circuit 83, a gate drive circuit 84, and an inductor 85.
  • the gate drive circuit 83 and the gate drive circuit 84 correspond to the arm 81 and the arm 82, respectively.
  • FIG. 23 is a diagram showing details of the arm 81 and the gate drive circuit 83 in FIG.
  • the gate drive circuit 83 includes a switching gate control circuit 830 and a conduction gate control circuit 831, and the arm 81 includes three switching elements 810, 811, and 812.
  • the switching gate drive circuit 830 is connected to the control terminal of the switching element 810
  • the conduction gate control circuit 831 is connected to the control terminals of the switching elements 811 and 812, respectively.
  • the switching elements 810, 811 and 812 the main terminal on the high potential side and the main terminal on the low potential side are connected to each other, and are in a parallel connection form.
  • the arm 82 and the gate drive circuit 84 have the same configuration as that shown in FIG.
  • the switching gate control circuit 830 outputs a switching gate drive signal similar to the example shown in FIG. 4, and the conduction gate control circuit 831 is similar to the example shown in FIG.
  • the switching element that performs the switching operation the switching element that performs the conduction operation,
  • generation of switching loss and conduction loss can be separated.
  • Wide band gap semiconductors such as SiC (silicon carbide) devices and GaN (gallium nitride) devices may be used for all or part of the switching elements constituting the arm.
  • SiC devices or GaN devices have higher destruction tolerance characteristics than Si devices, the chip size can be reduced, and the cost and size of the inverter device can be reduced and the reliability can be improved.
  • the SiC device or the GaN device may be used only for the switching elements contributing to the reduction in loss.
  • the switching element 210u mainly performing the switching operation shown in FIG. 3 is replaced with a SiC device or a GaN device, and the influence of conduction loss is large. Then, it is preferable to replace the switching elements 211u and 212u, which mainly perform conduction operation shown in FIG. 3, with SiC devices or GaN devices. Thereby, it is possible to further reduce the loss while suppressing the increase in cost. (3)
  • Each embodiment and modification may be combined.
  • the present invention can realize a highly efficient inverter device. Further, by appropriately controlling the switching elements connected in parallel individually, higher efficiency and higher reliability can be achieved. Therefore, all electric motor drive systems including hybrid electric vehicles and electric vehicles, fuel cell electric vehicles, electric compressors, electric power steering, elevators, etc. where high efficiency is strongly demanded, and wind power generation systems where high efficiency is also strongly desired Useful for power generation systems, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)
  • Power Conversion In General (AREA)

Abstract

複数のスイッチング素子を並列接続してアームを構成した電力変換装置におて、素子の長寿命化を図る。 上下アームと、ＯＮ／ＯＦＦ期間を指示するゲート制御信号Ｇｕｐ＿ｓに従ってそれぞれ対応するアームを駆動させるゲート駆動回路とを有するインバータ装置であって、上下アームは、それぞれ複数のスイッチング素子が並列に接続されており、それぞれのゲート駆動回路は、ＯＮ期間開始時に、スイッチング素子２１０ｕの導通を開始させ、ＯＮ期間中に導通を終了させるスイッチング用ゲート制御回路２３０ｕと、 ＯＮ期間の開始に応じたスイッチング素子２１０ｕの導通開始後、且つ導通終了前に、スイッチング素子２１１ｕ及び２１２ｕの導通を開始させる導通用ゲート制御回路２３１ｕとを有し、スイッチング素子２１１ｕ及び２１２ｕよりも、スイッチング素子２１０ｕの方が、寄生容量が小さい。

Description

電力変換装置
　本発明は、複数のスイッチング素子を並列接続しアームを構成したインバータ装置、ＤＣ／ＤＣコンバータ装置等の電力変換装置に関するものである。
　近年、ハイブリッド電気自動車及び電気自動車等への利用を踏まえ、インバータ装置、ＤＣ／ＤＣコンバータ装置等の電力変換装置の高出力化が進んでいる。高出力な電力変換装置では、アームを構成するスイッチング素子の高電圧化及び大電流化が要求され、高電圧化においては、スイッチング素子を直列接続することで対応し、大電流化においては、スイッチング素子を並列接続することで対応している。例えば、複数のスイッチング素子を並列接続しアームを構成したインバータ装置としては、特許文献１がある。
特開２００５－６４１２号公報
　ところで、スイッチング素子を並列接続して用いる場合には、各素子の電気特性バラツキなどにより、特定の素子に電流が多く流れやすくなる。これにより、電流が多く流れる素子が大きく発熱し、その素子の寿命が短くなりやすい。特に、スイッチング動作時は、定常動作時と比べて、並列接続での問題が大きくなる。つまり、スイッチング動作時においては、電気特性（オン抵抗、閾値電圧など）バラツキに加えて、素子のジャンクション温度差，配線インダクタンス差、ゲート駆動回路特性バラツキなどにより、素子単体の電気特性バラツキ以上に問題が大きくなる。
　本発明はかかる問題に鑑み、複数のスイッチング素子を並列接続してアームを構成しつつ、素子の長寿命化を図ることが可能な電力変換装置を提供することを目的とする。
　上記目的を達成するために、本発明に係る電力変換装置は、上下アームと、第１電位期間、第２電位期間を有する基準信号に従ってそれぞれ対応するアームを駆動させるゲート駆動回路とを有する電力変換装置であって、上下アームは、それぞれ複数のスイッチング素子が並列に接続されており、それぞれのゲート駆動回路は、前記第１電位期間の開始時に、前記複数のスイッチング素子のうち第１のスイッチング素子の導通を開始させ、前記第１電位期間中に導通を終了させるスイッチング用ゲート制御回路と、前記第１電位期間の開始に応じた前記第１のスイッチング素子の導通開始後、且つ導通終了前に、前記複数のスイッチング素子のうち第２のスイッチング素子の導通を開始させる導通用ゲート制御回路とを有し、前記第２のスイッチング素子よりも、前記第１のスイッチング素子の方が、寄生容量が小さいことを特徴とする。
　本発明に係る電力変換装置は、課題を解決するための手段に記載の構成により、アームを構成する複数のスイッチング素子のうち第１のスイッチング素子において、スイッチング動作時のスイッチング損失が発生し、第２のスイッチング素子において、導通動作時の導通損失が発生する。
　従って、第１のスイッチング素子では、スイッチング損失による発熱があるが、導通損失による発熱が抑えられ、第２のスイッチング素子では、導通損失による発熱があるが、スイッチング損失による発熱が抑えられる。そのため、発熱によるスイッチング素子の短寿命化を抑制することができる。
　また、一般的な、スイッチング素子の特性として、導通損失とスイッチング損失は、トレードオフの関係にあり、導通損失を低減したスイッチング素子においては、スイッチング損失が比較的大きくなり、逆に、スイッチング損失を低減したスイッチング素子においては、導通損失が比較的大きくなる傾向にある。
　本発明に係る電力変換装置では、スイッチング損失と導通損失とが異なるスイッチング素子で発生するため、従来はトレードオフの関係であったスイッチング損失と導通損失とを、電力変換装置全体として個別に低減することが可能となる。すなわち電力変換装置全体として両方の損失を同時に低減することができ、高効率な電力変換装置を実現できる。
本発明に係る電力変換装置を用いた同期電動機駆動システムの全体構成を示す図 インバータ装置が備える上下アームのスイッチング動作を示す波形図 第１の実施形態に係るインバータ装置のゲート制御回路とアームの詳細な構成を示す図 ゲート制御回路の動作を説明するタイミングチャート スイッチング素子の電流－電圧特性を示す図 第１の実施形態の第１変形例に係るインバータ装置のゲート制御回路とアームの詳細な構成を示す図 第１の実施形態の第２変形例に係るインバータ装置のゲート制御回路とアームの詳細な構成を示す図 第１の実施形態の第３変形例に係るインバータ装置のゲート制御回路とアームの詳細な構成を示す図 第３変形例におけるゲート制御回路の動作を説明するタイミングチャート 第１の実施形態の第４変形例に係るインバータ装置のゲート制御回路とアームの詳細な構成を示す図 上アーム２１ｕのターンオン動作によって下アーム２２ｕで誤動作が発生するメカニズムを説明する図 第２の実施形態に係るインバータ装置のゲート制御回路とアームの詳細な構成を示す図 第２の実施形態に係るインバータ装置におけるゲート制御回路の動作を説明するタイミングチャート 第３の実施形態に係るインバータ装置のゲート制御回路とアームの詳細な構成を示す図 第３の実施形態に係るインバータ装置におけるゲート制御回路の動作とスイッチング動作波形とを示す図 第３の実施形態の変形例に係るインバータ装置のゲート制御回路とアームの詳細な構成を示す図 第４の実施形態に係るインバータ装置のゲート制御回路とアームの詳細な構成を示す図 第５の実施形態に係るインバータ装置を用いた同期電動機駆動システムの全体構成を示す図 第５の実施形態に係るインバータ装置のアームとコンデンサとの配置関係を示す図 第６の実施形態に係るインバータ装置のゲート制御回路とアームの詳細な構成を示す図 ＩＧＢＴとＭＯＳＦＥＴとの飽和領域での電圧ー電流特性を比較した図 本発明に係るＤＣ／ＤＣコンバータ装置を有する同期電動機駆動システムの全体構成を示す図 図２２におけるアーム８１とゲート駆動回路８３との詳細を示す図
　以下、本発明に係る電力変換装置の実施の形態について、図を用いて説明する。
（第１の実施形態）
　図１は、本発明に係る電力変換装置を用いた同期電動機駆動システムの全体構成を示す図である。
本図に示す同期電動機駆動システムは、バッテリ１、本発明に係る電力変換装置であるインバータ装置２、モータ３、制御回路４から構成されている。
　バッテリ１は直流電源であり、直流電力をインバータ装置２へ供給する。
　インバータ装置２は、バッテリ１から供給される直流電力を直流交流変換し、モータ３に３相交流電力を供給する３相インバータである。
　モータ３は、インバータ装置２から供給される３相交流電力により回転駆動する。
　制御回路４は、モータ３が所望の動作をするようにインバータ装置２を制御する。
　以下、本実施形態に係るインバータ装置２の詳細について説明する。
　インバータ装置は、出力する交流電力の数と同数のレグを有し、本実施形態に係るインバータ装置２は、レグ２５ｕ、２５ｖ、２５ｗで構成される。
　レグ２５ｕは、バッテリ１の正負間に直列接続された上アーム（正側に接続）２１ｕと下アーム（負側に接続）２２ｕと、上アーム２１ｕと下アーム２２ｕにそれぞれ対応した上アーム側ゲート駆動回路（上アーム駆動回路）２３ｕと下アーム側ゲート駆動回路（下アーム駆動回路）２４ｕとで構成される。レグ２５ｖ、２５ｗについても同様に、上アーム２１ｖ、２１ｗと下アーム２２ｖ、２２ｗと、上アーム側ゲート駆動回路（上アーム駆動回路）２３ｖ、２３ｗと、下アーム側ゲート駆動回路（下アーム駆動回路）２４ｖ、２４ｗとで構成される。
　図２は、Ｕ相の上アーム側ゲート駆動回路と下アーム側ゲート駆動回路との基本動作を示す動作波形図である。
　Ｉｓ＿ｕは、Ｕ相に通電したい電流波形として制御回路４に外部から入力される電流指令信号であり、モータ３のＵ相巻線に通電する電流波形と一致するものである。ｆｃは、ＰＷＭ動作を実施する上でのキャリア信号であり、制御回路４が内蔵するキャリア信号発生回路により生成される。制御回路４では、このキャリア信号ｆｃと電流指令信号と比較することで、ゲート制御信号Ｇｕｐ＿ｓ、Ｇｕｎ＿ｓを生成し、上アーム側ゲート駆動回路と下アーム側ゲート駆動回路とへとそれぞれゲート制御信号Ｇｕｐ＿ｓ、Ｇｕｎ＿ｓを出力する。
　ここでは、３相のうちＵ相のみ説明したが、制御回路４では、Ｖ相、Ｗ相についても、それぞれゲート制御信号Ｇｖｐ＿ｓ、Ｇｖｎ＿ｓ、ゲート制御信号Ｇｗｐ＿ｓ、Ｇｗｎ＿ｓが生成出力される。以下では、Ｕ相についてのみ説明するが、インバータ装置２は、Ｖ相、Ｗ相についても同様の構成を有する。
　図３は、図１における上アーム２１ｕと、上アーム側ゲート駆動回路２３ｕとの詳細を示す図である。
　上アーム側ゲート駆動回路２３ｕは、スイッチング用ゲート制御回路２３０ｕと導通用ゲート制御回路２３１ｕで構成され、上アーム２１ｕは、３ヶのスイッチング素子２１０ｕ、２１１ｕ、２１２ｕで構成される。ここでスイッチング素子２１０ｕ、２１１ｕ、２１２ｕは、いずれも金属‐酸化物‐半導体電界効果トランジスタ（ＭＯＳＦＥＴ）を用いて構成されている。スイッチング用ゲート駆動回路２３０ｕは、スイッチング素子２１０ｕの制御端子に接続され、導通用ゲート制御回路２３１ｕは、スイッチング素子２１１ｕ、及び２１２ｕそれぞれの制御端子と接続されている。また、スイッチング素子２１０ｕ、２１１ｕ、２１２ｕにおいては、高電位側の主端子及び低電位側の主端子がそれぞれが接続されており、並列接続の形態である。
　制御回路４から出力されるゲート制御信号Ｇｕｐ＿ｓが、スイッチング用ゲート制御回路２３０ｕと導通用ゲート制御回路２３１ｕとにそれぞれ入力され、ゲート制御信号Ｇｕｐ＿ｓに基づいて、スイッチング用ゲート制御回路２３０ｕからは、スイッチング素子２１０ｕの制御端子へと、スイッチング用ゲート駆動信号Ｇｕｐ＿ｓｗが出力される。また、導通用ゲート制御回路２３１ｕからは、スイッチング素子２１１ｕ、２１２ｕのそれぞれの制御端子へと、導通用ゲート駆動信号Ｇｕｐ＿ｏｎが出力される。
　以下、図４を用いて、スイッチング用ゲート制御回路２３０ｕが出力するスイッチング用ゲート駆動信号Ｇｕｐ＿ｓｗと、導通用ゲート制御回路２３１ｕが出力する導通用ゲート駆動信号Ｇｕｐ＿ｏｎとの詳細について説明する。
　制御回路４が出力するゲート制御信号Ｇｕｐ＿ｓは、電位がＨｉｇｈレベルとなる第１電位期間と、電位がＬｏｗレベルとなる第２電位期間とを有し、スイッチング用ゲート制御回路２３０ｕ及び導通用ゲート制御回路２３１ｕが動作するための基準信号となる。
　スイッチング用ゲート制御回路２３０ｕは、制御回路４から入力されたゲート制御信号Ｇｕｐ＿ｓの立上りが検出された時刻ｔ1に、スイッチング用ゲート駆動信号Ｇｕｐ＿ｓｗを立ち上げる。その後、スイッチング用ゲート制御回路２３０ｕは、ゲート制御信号Ｇｕｐ＿ｓが高電位である第１電位期間よりも短い時間で、即ち時刻ｔ３においてスイッチング用ゲート駆動信号Ｇｕｐ＿ｓｗを立ち下げる。さらに、スイッチング用ゲート制御回路２３０ｕは、ゲート制御信号Ｇｕｐ＿ｓの立ち下がりが検出された時刻ｔ４に、再びスイッチング用ゲート駆動信号Ｇｕｐ＿ｓｗを立ち上げ、ゲート制御信号Ｇｕｐ＿ｓが低電位である第２電位期間よりも短い時間で、即ち時刻ｔ６においてスイッチング用ゲート駆動信号Ｇｕｐ＿ｓｗを立ち下げる。
　以上の動作により、スイッチング用ゲート制御回路２３０ｕは、ゲート制御信号Ｇｕｐ＿ｓの１周期の間に、スイッチング用ゲート駆動信号Ｇｕｐ＿ｓｗとして、矩形波を２度出力することになる。
　一方、導通用ゲート制御回路２３１ｕは、ゲート制御信号Ｇｕｐ＿ｓの１周期のうち、ゲート制御信号Ｇｕｐ＿ｓの立ち上がりに伴ってスイッチング用ゲート駆動信号Ｇｕｐ＿ｓｗが高電位となっているｔ１－ｔ３期間内の時刻ｔ２に、導通用ゲート駆動信号Ｇｕｐ＿ｏｎを立ち上げる。その後、導通用ゲート制御回路２３１ｕは、ゲート制御信号Ｇｕｐ＿ｓの立ち下がりに伴ってスイッチング用ゲート駆動信号Ｇｕｐ＿ｓｗが高電位となっているｔ４－ｔ６期間内の時刻ｔ５に、導通用ゲート駆動信号Ｇｕｐ＿ｏｎを立ち下げる。
　以上の動作の結果、上アーム２１ｕでは、スイッチング用ゲート駆動信号Ｇｕｐ＿ｓｗ、及び導通用ゲート駆動信号Ｇｕｐ＿ｏｎの少なくとも一方が高電位となるｔ１－ｔ６の期間に導通することになるが、上アーム２１ｕにおけるスイッチング動作は、スイッチング素子２１０ｕで実施され、導通動作は、スイッチング素子２１１ｕとスイッチング素子２１２ｕとで実施されることになる。この結果、上アーム２１ｕで発生する損失のうち、スイッチング損失は、スイッチング素子２１０ｕで発生し、導通損失は、スイッチング素子２１１ｕとスイッチング素子２１２ｕで発生する。
　以上、本実施形態に係るインバータ装置では、主にスイッチング動作を実施するスイッチング素子と、主に導通動作を実施するスイッチング素子とで、スイッチング損失と導通損失との発生を分離することができる。一般的な、スイッチング素子の特性として、スイッチング素子における電力損失である導通損失とスイッチング損失は、トレードオフの関係にあり、導通損失を低減したスイッチング素子においては、スイッチング損失が比較的大きくなり、逆に、スイッチング損失を低減したスイッチング素子においては、導通損失が比較的大きくなる傾向にある。
　本実施形態に係るインバータ装置では、スイッチング損失と導通損失とが異なるスイッチング素子で発生するため、従来はトレードオフの関係であったスイッチング損失と導通損失を、装置全体として個別に低減することが可能となる。すなわち装置全体として両方の損失を同時に低減することができ、高効率なインバータ装置を実現できる。
　尚、上アームを構成し、並列接続されるスイッチング素子２１０ｕ、２１１ｕ、及び２１２ｕは、最大定格電圧及び最大定格電流が、必ずしも同じである必要はない。例えば、主にスイッチング動作を実施するスイッチング素子２１０ｕは、主に導通動作を実施するスイッチング素子２１１ｕ、及び２１２ｕに対して、最大定格電流が比較的小さいものでもよい。一般的に、最大定格電流の大きさは、スイッチング素子のチップ面積に依存するため、最大定格電流が小さいほど、導通損失は大きくなるが、スイッチング損失は小さくなる傾向にある。主にスイッチング動作を実施するスイッチング素子２１０ｕは、導通損失を考慮する必要はあまり無いため、スイッチング損失を低減する上では、最大定格電流は小さいほうがよい。但し、最大電流を通電でき、かつ短時間、発生損失を許容できる必要がある。
　ただし一般に、ＭＯＳＦＥＴを用いたスイッチング素子は、短時間であれば、定格電流の３～１０倍程度の電流に耐えることができる。例えば、図５は、定格電流２０ＡのＭＯＳＦＥＴの電流－電圧特性を示す図であるが、６０Ａでも飽和領域での使用が可能であることが分かる。そこで、主にスイッチング動作を実施するスイッチング素子２１０ｕでは、スイッチング素子２１１ｕ、及び２１２ｕに比べて最大定格電流が１／３倍程度の素子を使用することができる。
　主に導通動作を実施するスイッチング素子２１１ｕ、及び２１２ｕは、主にスイッチング動作を実施するスイッチング素子２１０ｕに対して、最大定格電流が比較的大きいものが望ましい。スイッチング素子２１１ｕ、及び２１２ｕは、スイッチング損失を考慮する必要はあまり無く、スイッチング素子の最大定格電流と導通損失及びスイッチング損失とに、上述の関係があるため、導通損失を低減する上では、最大定格電流は大きいほうが有利であるためである。
　但し、必要以上に大きいと、チップ面積が大きくなり、つまり、機器の大型化につながるため、上アームに通電される最大電流量の２～４倍程度が望ましい。
　尚、ここでは、最大定格電流と導通損失及びスイッチング損失との関係に着目して導通動作及びスイッチング動作に適したスイッチング素子を説明したが、最大定格電流は、素子自体の特性である電流容量だけではなく、パッケージ全体としての耐熱性により上限が規定されることもある。例えば、スイッチング素子２１０ｕ、スイッチング素子２１１ｕ、及び２１２ｕを１つの基盤上に併設してモールド樹脂で封止することで単一のモジュール構成とした場合には、パッケージ全体での耐熱性により最大定格電流が設定される。このようなパッケージ全体としての耐熱性により規定された最大定格電流は、導通損失及びスイッチング損失の大きさと本質的に相関しない。
　これに対して寄生容量は、スイッチング素子自体の特性で定まり、素子材料、構造が同じであれば、寄生容量と電流容量とは概ね相関し、チップ面積が大きいほど寄生容量も大きくなる。即ち、素子材料、構造が同じスイッチング素子では、寄生容量が大きいほど導通損失は小さく、スイッチング損失は大きくなる。従って、導通動作及びスイッチング動作に好適なスイッチング素子は、寄生容量を基準に選択することが可能である。具体的には、主に導通動作を実施するスイッチング素子２１１ｕ、及び２１２ｕは、主にスイッチング動作を実施するスイッチング素子２１０ｕに対して、寄生容量が比較的大きいものが望ましい。加えて、スイッチング素子は寄生容量が小さいほど高速にスイッチング動作させることが可能である。このような理由からも、高速なスイッチング動作が求められるスイッチング素子２１０ｕとして、寄生容量が小さいものを選択するメリットがある。
　尚、スイッチング素子の寄生容量には、ソースーゲート間の「入力容量」、ソース－ドレイン間の「出力容量」、ドレイン－ゲート間の「帰還容量」があるが、一般にこれらは独立に容量が定まるものではなく、何れかが２倍の容量になれば、他の２つについても大凡２倍となる。従って、何れの寄生容量を基準としてスイッチング素子を選択しても構わない。
　尚、スイッチング素子の素子材料、構造が同じであれば、電流容量と寄生容量とは概ね相関するとしたが、スイッチング素子の素子材料、構造等が異なる場合はこの限りではない。例えば、炭化ケイ素（ＳｉＣ）を用いたスイッチング素子とシリコン（Ｓｉ）を用いたスイッチング素子とでは、同じ電流容量であっても、ＳｉＣデバイスの方がチップ面積が小さくなり、寄生容量も小さくなる。従って、主にスイッチング動作を実施するスイッチング素子２１０ｕには、寄生容量が小さく高速にスイッチング動作させることが可能なＳｉＣデバイスを用いることで、スイッチング損失をより低減させることができる。
　さらに、ＳｉＣデバイスは、Ｓｉデバイスよりも高価ではあるが、耐熱性に優れる。スイッチング素子２１０ｕ、スイッチング素子２１１ｕ、及び２１２ｕを単一のパッケージに封入した構成とした場合、パッケージ全体としての温度は導通動作によるスイッチング素子２１１ｕ、及び２１２ｕの発熱がベースとなり、スイッチング動作のタイミングでスイッチング素子２１０ｕの温度が局所的に更に高温になる。そこで単一のパッケージにスイッチング素子２１０ｕ、スイッチング素子２１１ｕ、及び２１２ｕを封入した構成では、スイッチング素子２１１ｕ、及び２１２ｕに比較的安価なＳｉデバイスを用い、スイッチング動作時に一時的に温度が上昇するスイッチング素子２１０ｕに高耐熱性を有するＳｉＣデバイスを用いることが好ましい。
 
（第１の実施形態　変形例１）
　ここまで、上アーム２１ｕを複数の並列接続されたＭＯＳＦＥＴで構成する例について説明してきたが、それに限らず、スイッチング素子は、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）や接合型電界効果トランジスタ（Ｊ－ＦＥＴ）やバイポーラトランジスタ、さらには、それらを組み合わせた構成でもよい。図６は、第１の実施形態の第１変形例に係るインバータ装置のゲート制御回路とアームの詳細な構成を示す図である。本図に示す構成は、図３に示す構成と比較して、上アーム２１ｕを３１ｕに置き換えただけで、後は同じ構成及び動作である。上アーム３１ｕは、スイッチング素子３１０ｕ、３１１ｕ、３１２ｕで構成され、全てＩＧＢＴである。スイッチング素子がＩＧＢＴの場合においても、第１の実施形態と同様に、スイッチング損失と導通損失とを個別に低減することが可能となり、すなわち両方を同時に低減することができ、高効率なインバータ装置を実現できる。
　ここで、上アームを構成するスイッチング素子を、ＭＯＳＦＥＴではなく、ＩＧＢＴを用いた本変形例のメリットは、インバータ装置の損失比率がスイッチング損失よりも導通損失が十分に大きい時に現れる。
　一般に、ＭＯＳＦＥＴはＩＧＢＴと比較して、スイッチング損失が小さいが、逆に、導通損失は大きい傾向にある。そのため、インバータ装置の損失において、導通損失が主体的である場合は、本発明を適用するインバータ装置を構成するスイッチング素子は、ＩＧＢＴであるほうが有利となる。
　尚、第１の実施形態において、全てのスイッチング素子をＭＯＳＦＥＴで構成する場合、主にスイッチング動作を実施するスイッチング素子２１０ｕでは、スイッチング素子２１１ｕ、及び２１２ｕに比べて最大定格電流が小さいものを使用することが好ましいとした。しかし、ＩＧＢＴは、ＭＯＳＦＥＴに比較してスイッチング損失が大きく、かつ、破壊耐量が小さいため、主にスイッチング動作を実施するスイッチング素子をＩＧＢＴとし、電流容量を小さくすると、インバータ装置の信頼性が低下する（一般的に、破壊耐量と電流容量は、トレードオフの関係にある。）。そのため、ＩＧＢＴを用いたインバータ装置では、主にスイッチング動作を実施するスイッチング素子であっても、主に導通動作を実施するスイッチング素子と同程度の電流容量の素子を用いることが好ましい。
 
（第１の実施形態　変形例２）
　次に、上アームを、異なるスイッチング素子により構成した変形例について説明する。
　図７は、第１の実施形態の第２変形例に係るインバータ装置のゲート制御回路とアームの詳細な構成を示す図である。本図に示す構成は、図３に示す構成と比較して、上アーム２１ｕを４１ｕに置き換えただけで、後は同じ構成及び動作である。上アーム４１ｕは、スイッチング素子４１０ｕ、４１１ｕ、４１２ｕで構成され、スイッチング素子４１０ｕはユニポーラ素子であるＭＯＳＦＥＴであり、スイッチング素子４１１ｕと４１２ｕはバイポーラ素子であるＩＧＢＴである。
　本変形例においても、第１の実施形態と同様に、スイッチング損失と導通損失とを個別に低減することが可能となり、すなわち両方を同時に低減することができ、高効率なインバータ装置を実現できる。
　一般に、ユニポーラ素子であるＭＯＳＦＥＴは、バイポーラ素子であるＩＧＢＴに比べて導通抵抗、チップ面積が大きいため、導通損失が大きくなる。その一方で、ＭＯＳＦＥＴは、ＩＧＢＴと比較して高速なスイッチング動作が可能であるため、スイッチング損失を抑えることが可能である。そのため、本変形例のように上アームを構成するスイッチング素子を、ＭＯＳＦＥＴとＩＧＢＴの両方を用いた場合のメリットは、スイッチング動作を実施するスイッチング素子をＭＯＳＦＥＴとし、導通動作を実施するスイッチング素子をＩＧＢＴとすることで、両方のスイッチング素子の優れている動作を最大限に活かすことができ、さらなる損失低減効果が図れる。
 
（第１の実施形態　変形例３）
　続いて第１の実施形態の更なる変形例について説明する。
　図８は、第１の実施形態の第３変形例に係るインバータ装置のゲート制御回路とアームの詳細な構成を示す図である。
本図に示す構成は、図３に示す構成と比較して、上アーム側ゲート駆動回路２１ｕの導通用ゲート制御回路２３１ｕを、導通用ゲート制御回路２３１ｕ＿１と導通用ゲート制御回路２３１ｕ＿２とに置換したものである。
　上アーム側ゲート駆動回路２３ｕは、スイッチング用ゲート制御回路２３０ｕと導通用ゲート制御回路２３１ｕ＿１と導通用ゲート制御回路２３１ｕ＿２とで構成され、上アーム２１ｕは、３ヶのスイッチング素子２１０ｕ、２１１ｕ、２１２ｕで構成される。スイッチング用ゲート駆動回路２３０ｕは、スイッチング素子２１０ｕの制御端子に接続され、導通用ゲート制御回路２３１ｕ＿１と２３１＿２は、それぞれスイッチング素子２１１ｕと２１２ｕとの制御端子に接続されている。また、スイッチング素子２１０ｕ、２１１ｕ、２１２ｕにおいては、高電位側の主端子及び低電位側の主端子それぞれが接続されており、並列接続の形態である。
　制御回路４から出力されるゲート制御信号Ｇｕｐ＿ｓが、スイッチング用ゲート制御回路２３０ｕと導通用ゲート制御回路２３１ｕ＿１と２３１＿２とにそれぞれ入力され、ゲート制御信号Ｇｕｐ＿ｓに基づいて、スイッチング用ゲート制御回路２３０ｕからスイッチング素子２１０ｕの制御端子へと、ゲート駆動信号Ｇｕｐ＿ｓｗが出力される。また、導通用ゲート制御回路２３１ｕ＿１と２３１＿２とからスイッチング素子２１１ｕ、２１２ｕのそれぞれの制御端子へと、ゲート駆動信号Ｇｕｐ＿ｏｎ１とＧｕｐ＿ｏｎ２が出力される。
　以下、図９を用いて、スイッチング用ゲート制御回路２３０ｕが出力するスイッチング用ゲート駆動信号Ｇｕｐ＿ｓｗと、導通用ゲート制御回路２３１ｕ＿１、２３１ｕ＿２が出力する導通用ゲート駆動信号Ｇｕｐ＿ｏｎ１、及びＧｕｐ＿ｏｎ２との詳細について説明する。
　スイッチング用ゲート制御回路２３０ｕが出力するスイッチング用ゲート駆動信号Ｇｕｐ＿ｓｗは、図４に示す例と同様である。また、導通用ゲート制御回路２３１ｕ＿１が出力する導通用ゲート駆動信号Ｇｕｐ＿ｏｎ１は、図４に示す導通用ゲート駆動信号Ｇｕｐ＿ｏｎと同様である。
　本変形例において新たに追加されて導通用ゲート制御回路２３１ｕ＿２は、ゲート制御信号Ｇｕｐ＿ｓの１周期のうち、ゲート制御信号Ｇｕｐ＿ｓの立ち上がりに伴ってスイッチング用ゲート駆動信号Ｇｕｐ＿ｓｗが高電位となっているｔ１－ｔ３期間内の時刻ｔ７に、導通用ゲート駆動信号Ｇｕｐ＿ｏｎ２を立ち上げる。その後、導通用ゲート制御回路２３１ｕ＿２は、ゲート制御信号Ｇｕｐ＿ｓの立ち下がりに伴ってスイッチング用ゲート駆動信号Ｇｕｐ＿ｓｗが高電位となっているｔ４－ｔ６期間内の時刻ｔ８に、導通用ゲート駆動信号Ｇｕｐ＿ｏｎ２を立ち下げる。
　ここで、導通用ゲート制御信号Ｇｕｐ＿ｏｎ１とＧｕｐ＿ｏｎ２は、ｔ１とｔ３の間であれば、いずれが先に立上ってもよく、同時であっても問題ない。また、立ち下がりについても、ｔ４とｔ６の間であれば導通用ゲート制御信号Ｇｕｐ＿ｏｎ１とＧｕｐ＿ｏｎ２の何れが先に立ち下がってもよく、あるいは同時であってもよい。
　本変形例の構成によれば、スイッチング動作を、スイッチング素子２１０ｕで実施し、導通動作を、スイッチング素子２１１ｕと２１２ｕで実施することができ、図３に示した構成と同様に、上アーム２１ｕで発生する損失を、スイッチング損失と導通損失で分離することができる。
　さらに本変形例のように、主に導通動作を実施するスイッチング素子と同数の導通用ゲート制御回路を設け、それぞれのスイッチング素子を個別のゲート制御回路によって駆動することで、図３に示した構成に比べて、駆動にかかるゲート駆動信号の電流を小さくすることができ、上アーム側ゲート駆動回路２１ｕで生じる駆動ロスを低減することができる。
　また、それぞれのスイッチング素子を個別のゲート制御回路によって駆動するため、スイッチング素子の特性バラつきにあわせて、各素子を制御でき、容易に、インバータ装置の大電流化及び高出力化を図ることができる。さらに、各々のスイッチング素子を素子の状態に応じて制御することも可能となるので、例えば、高温状態であるスイッチング素子の損失を抑制するように制御することも可能である。具体的には、高温状態であるスイッチング素子のゲート駆動電圧を低くすることでスイッチング素子の出力電流を抑制し、損失を抑制することができる。
 
（第１の実施形態　変形例４）
　続いて第１の実施形態の更に他の変形例について説明する。
　図１０は、第１の実施形態の第４変形例に係るインバータ装置のゲート制御回路とアームの詳細な構成を示す図である。本図に示す構成は、図３に示す構成と比較して、スイッチング用ゲート制御回路２３０ｕとスイッチング素子２１０ｕとの制御端子が、スイッチング用ゲート抵抗１０００を介して接続され、導通用ゲート制御回路２３１ｕとスイッチング素子２１１ｕ及び２１２ｕとの制御端子が、導通用ゲート抵抗１００１を介して接続されている点が相異する。
　ここで、スイッチング用ゲート抵抗１０００は、導通用ゲート抵抗１００１に対して、十分に小さい抵抗値とする。
　このようにすることで、スイッチング動作を実施するスイッチング素子２１０ｕの制御端子の電位を、速やかに、オン動作する電位にすることができるため、スイッチング損失を低減したスイッチング動作が実現できる。また、導通動作を実施するスイッチング素子２１１ｕ及び２１２ｕの制御端子には、必要以上に過大な電界を印加させずにすむため、スイッチング素子２１１ｕと２１２ｕの信頼性を向上させることができる。また、ゲート駆動信号の電流を小さくすることができ、上アーム側ゲート駆動回路２１ｕで生じる駆動ロスを低減することができる。
　さらに、本変形例によれば、高ｄｖ／ｄｔ時に発生する誤動作を抑制する効果が得られる。主にスイッチング動作を実施するスイッチング素子は、主に導通動作を実施するスイッチング素子と比較して、高速なスイッチング動作を実現するため、寄生容量が小さい。よって、外乱に弱く、誤動作を起こし易い。
　ここで、上アーム２１ｕのターンオン動作によって下アーム２２ｕで誤動作が発生するメカニズムついて、図１１を用いて説明する。インバータ装置におけるスイッチング素子の動作としては、上アーム２１ｕと下アーム２２ｕとを短絡動作させないように、上アーム２１ｕ及び下アーム２２ｕを共にオフしている微小な休止区間（通常、デッドタイムといわれる）を介して、上下アームを交互にスイッチング動作するのが一般的である。このような休止区間の後に上アーム２１ｕがターンオン動作すると、下アーム２２ｕのドレイン－ソース間にバッテリ1の直流電圧Ｖｄｃが印加される。この時、上アーム２１ｕのスイッチング速度に応じて、下アーム２２ｕの寄生容量２００に急速に充電され、下アーム２２ｕのゲート端子に接続されたゲート抵抗１００２とアーム駆動回路２４ｕとを介して、電流Ｉｇが流れる。このような電流Ｉｇが流れることにより、ゲート抵抗１００２の値に応じた電位差がゲート抵抗１００２の両端に発生する。ここで、下アーム２２ｕのドレイン－ゲート間の寄生容量をＣｇｄとし、ゲート抵抗１００２をＲｇとすると、ゲート抵抗１００２の両端に発生する電位差、つまり下アーム２２ｕのゲート－ソース間の電位差Ｖｇｓは、下記の式で表せる。
　　　　Ｖｇｓ　＝　Ｒｇ　×　Ｃｇｄ　×　（ｄＶｄｃ／ｄｔ）
　すなわち、下アーム２２ｕのスイッチング速度を決定するゲート抵抗１００２の抵抗Ｒｇか、下アーム２２ｕの寄生容量Ｃｇｄか、上アーム２１ｕのスイッチング時間ｄＶｄｃ／ｄｔの値が、各々大きいほど、Ｖｇｓが大きくなり、下アーム２２ｕの誤動作が生じやすくなる。
　下アーム２２ｕの寄生容量Ｃｇｄは、下アーム２２ｕの内部構造により決まっているため、自由に変化させることができない。また、上アーム２１ｕのターンオン動作時のスイッチング時間ｄＶｄｃ／ｄｔは、小さくすると上アーム２１ｕのスイッチング速度を遅くすることになり、スイッチング損失の増大をもたらすため、これも変化させることは好ましくない。
　しかしながら、本変形例では、主にスイッチング動作を実施するスイッチング素子の制御端子に接続するゲート抵抗を小さくすることにより、高速スイッチング動作を実現し、且つ下アーム２２ｕのゲート端子－アーム駆動回路２４ｕ間の合成抵抗を、小さくすることができる。そのため、高ｄｖ／ｄｔが起因となって発生する誤動作を抑制することができる。
 
（第２の実施形態）
　　図１２は、第２の実施形態に係るインバータ装置のゲート制御回路とアームの詳細な構成を示す図である。本図に示す構成は、図３に示す構成と比較して、上アーム側ゲート駆動回路２３ｕを、上アーム側ゲート駆動回路３３ｕに置換している。
　上アーム側ゲート駆動回路３３ｕは、ターンオン用ゲート制御回路３３０ｕと導通用ゲート制御回路３３１ｕとターンオフ用ゲート制御回路３３２ｕとで構成され、上アーム２１ｕは、３ヶのスイッチング素子２１０ｕ、２１１ｕ、２１２ｕで構成される。ターンオン用ゲート駆動回路３３０ｕは、スイッチング素子２１０ｕの制御端子に接続され、導通用ゲート制御回路３３１ｕは、スイッチング素子２１１ｕの制御端子と接続され、ターンオフ用ゲート駆動回路３３２ｕは、スイッチング素子２１２ｕの制御端子に接続されている。また、スイッチング素子２１０ｕ、２１１ｕ、２１２ｕにおいては、高電位側の主端子及び低電位側の主端子それぞれが接続されており、並列接続の形態である。
　制御回路４から出力されるゲート制御信号Ｇｕｐ＿ｓが、ターンオン用ゲート制御回路３３０ｕと導通用ゲート制御回路３３１ｕとターンオフ用ゲート制御回路３３２ｕとにそれぞれ入力され、ゲート制御信号Ｇｕｐ＿ｓに基づいて、ターンオン用ゲート制御回路３３０ｕからスイッチング素子２１０ｕの制御端子へと、ターンオン用ゲート駆動信号Ｇｕｐ＿ｔｒが出力される。同様に、導通用ゲート制御回路３３１ｕからスイッチング素子２１１ｕの制御端子へと、導通用ゲート駆動信号Ｇｕｐ＿ｏｎが出力され、ターンオフ用ゲート制御回路３３２ｕからスイッチング素子２１２ｕの制御端子へと、ターンオフ用ゲート駆動信号Ｇｕｐ＿ｔｆが出力される。
　以下、図１３を用いて、ターンオン用ゲート制御回路３３０ｕが出力するターンオン用ゲート駆動信号Ｇｕｐ＿ｔｒと、導通用ゲート制御回路３３１ｕが出力する導通用ゲート駆動信号Ｇｕｐ＿ｏｎと、ターンオフ用ゲート制御回路３３２ｕが出力するターンオフ用ゲート駆動信号Ｇｕｐ＿ｔｆの詳細について説明する。
　ターンオン用ゲート制御回路３３０ｕは、制御回路４から入力されたゲート制御信号Ｇｕｐ＿ｓの立上りが検出された時刻ｔ1に、ターンオン用ゲート駆動信号Ｇｕｐ＿ｔｒを立ち上げる。その後、ターンオン用ゲート制御回路３３０ｕは、ゲート制御信号Ｇｕｐ＿ｓが高電位である第１電位期間よりも短い時間で、即ち時刻ｔ３においてターンオン用ゲート駆動信号Ｇｕｐ＿ｔｒを立ち下げる。
　ターンオフ用ゲート制御回路３３２ｕは、ゲート制御信号Ｇｕｐ＿ｓの立ち下がりが検出された時刻ｔ４に、ターンオフ用ゲート駆動信号Ｇｕｐ＿ｔｆを立ち上げ、ゲート制御信号Ｇｕｐ＿ｓが低電位である第２電位期間よりも短い時間で、即ち時刻ｔ６においてスイッチング用ゲート駆動信号Ｇｕｐ＿ｔｆを立ち下げる。
　導通用ゲート制御回路３３１ｕは、ターンオン用ゲート駆動信号Ｇｕｐ＿ｔｒが高電位となっているｔ１－ｔ３期間内の時刻ｔ２に、導通用ゲート駆動信号Ｇｕｐ＿ｏｎを立ち上げる。その後、導通用ゲート制御回路３３１ｕは、ターンオフ用ゲート駆動信号Ｇｕｐ＿ｔｆが高電位となっているｔ４－ｔ６期間内の時刻ｔ５に、導通用ゲート駆動信号Ｇｕｐ＿ｏｎを立ち下げる。
　以上の動作により、ターンオン用ゲート制御回路３３０ｕと導通用ゲート制御回路３３１ｕとターンオフ用ゲート制御回路３３２ｕの各ゲート制御回路は、ゲート制御信号Ｇｕｐ＿ｓの１周期の間に、それぞれゲート駆動信号として、矩形波を１度出力することになる。
　このように動作することで、スイッチングにおけるターンオン動作を、スイッチング素子２１０ｕで実施し、導通動作を、スイッチング素子２１１ｕで実施し、スイッチングにおけるターンオフ動作を、スイッチング素子２１２ｕで実施することができる。この結果、上アーム２１ｕで発生する損失を、ターンオン損失と導通損失とターンオフ損失で分離することができる。ゆえに、従来まで、トレードオフの関係であったスイッチング損失（ターンオン損失とターンオフ損失の和）と導通損失を、個別に低減することが可能となり、すなわち両方を同時に低減することができ、高効率なインバータ装置が実現できる。
　なお、上アームを構成し、並列接続される複数のスイッチング素子間で、閾値電圧が必ずしも同じである必要はない。一般的に、閾値電圧は、オン抵抗（導通損失の主要因となるスイッチング素子の特性）と相関があり、閾値電圧が低いほうが、オン抵抗が小さくなる傾向にある。よって、動作に応じた、異なる閾値電圧を有するスイッチング素子により上アームを構成することで、さらに、高効率なインバータ装置が実現できる。
　具体的には、ターンオン動作を実施するスイッチング素子と導通動作を実施するスイッチング素子において、ターンオン動作を実施するスイッチング素子よりも導通動作を実施するスイッチング素子のほうが、閾値電圧を低くすることが望ましい。これによって、オン抵抗の小さいスイッチング素子で、導通動作を実施することになる。
　ターンオン動作を実施するスイッチング素子とターンオフ動作を実施するスイッチング素子においては、ターンオン動作を実施するスイッチング素子よりもターンオフ動作を実施するスイッチング素子のほうが、閾値電圧を高くすることが望ましい。このように構成することで、ターンオン動作を実施する場合には、比較的低い閾値電圧でスイッチング素子を動作するようになり、ターンオン動作を速くすることが可能となる。次に、ターンオフ動作を実施する場合には、比較的高い閾値電圧でスイッチング素子を動作するようになり、ターンオフ動作を速くすることが可能となる。よって、さらなるスイッチング損失低減が図れる。
　また、スイッチング素子の誤作動は、導通動作よりもスイッチング動作時に生じやすく、スイッチング素子のオン電圧とオフ電圧との電位差が小さいほど生じやすい。そこで、図３の構成において、スイッチング用ゲート制御回路２３０ｕが出力するオン電圧とオフ電圧との電位差は、導通用ゲート制御回路２３１ｕが出力するオン電圧とオフ電圧との電位差よりも大きくなるよう構成することが望ましい。このように構成することで、スイッチング動作時の誤作動の発生を抑制することができる。図１２の構成では、ターンオン用ゲート制御回路３３０ｕ、導通用ゲート制御回路３３１ｕ、ターンオフ用ゲート制御回路３３２ｕの順に、オン電圧とオフ電圧との電位差が大きくなるよう構成することが好ましい。ターンオン用ゲート制御回路３３０ｕのオン／オフ電位差が大きいことで、スイッチング素子の誤作動が生じにくく、ターンオフ用ゲート制御回路３３２ｕのオン／オフ電位差が小さいことで、ターンオフ動作を速くすることが可能となる。
 
（第３の実施形態）
　図１４は、第３の実施形態に係るインバータ装置のゲート制御回路とアームの詳細な構成を示す図である。
　上アーム側ゲート駆動回路５３ｕは、スイッチング用ゲート制御回路４３０ｕと導通用ゲート制御回路４３１ｕと、主電圧検出回路４３２ｕと第１の主電圧判定回路５３３ｕと第２の主電圧判定回路５３４ｕで構成され、上アーム２１ｕは、３ヶのスイッチング素子２１０ｕ、２１１ｕ、２１２ｕで構成される。
　スイッチング用ゲート駆動回路４３０ｕは、スイッチング素子２１０ｕの制御端子に接続され、導通用ゲート制御回路４３１ｕは、スイッチング素子２１１ｕ、２１２ｕそれぞれの制御端子と接続されている。また、スイッチング素子２１０ｕ、２１１ｕ、２１２ｕにおいては、高電位側の主端子及び低電位側の主端子それぞれが接続されており、並列接続の形態である。
　上アーム側ゲート駆動回路５３ｕは、図３に示した上アーム側ゲート駆動回路２３ｕの構成に加えて、主電圧検出回路４３２ｕと第１の主電圧判定回路５３３ｕと第２の主電圧判定回路５３４ｕが追加された構成である。ここでは、図３に示す構成と相異する主電圧検出回路４３２ｕと第１の主電圧判定回路５３３ｕと第２の主電圧判定回路５３４ｕの具体的な動作のみ説明する。
　主電圧検出回路４３２ｕは、上アーム２１ｕの主端子間の電圧である主電圧を検出し、上アームの主電圧の値に応じた検出信号を、第１の主電圧判定回路５３３ｕと第２の主電圧判定回路５３４ｕへと出力する。
　第１の主電圧判定回路５３３ｕは、検出信号が入力された後、所定の電圧値Ｖｔ１と比較し、所定の電圧値Ｖｔ１より下回った場合に、導通用ゲート制御回路へと、第１の判定信号を出力する。ここで、所定の電圧値Ｖｔ１とは、図１５に示すように、スイッチング用ゲート駆動信号Ｇｕｐ＿ｓｗに従ってスイッチング素子２１０ｕで実施されるスイッチング動作の終了状態における電圧値である。具体的には、スイッチング動作を実施するスイッチング素子２１０ｕのオン電圧値となる。
　このようにすることで、スイッチング動作を実施するスイッチング素子２１０ｕが、スイッチング動作を終了したことを検出して、導通動作を実施するスイッチング素子２１１ｕと２１２ｕがオン状態となるため、スイッチング素子２１０ｕのスイッチング動作完了後から導通動作開始までの間隔を短くすることができる。そのため、スイッチング動作を実施するスイッチング素子２１０ｕに、余分な負荷をかけることなく速やかに、動作切換えが実施できる。
　また、第２の主電圧判定回路５３４ｕは、検出信号が入力された後、所定の電圧値Ｖｔ２と比較し、所定の電圧値Ｖｔ２より下回った場合に、スイッチング用ゲート制御回路へと、第２の判定信号を出力する。ここで、所定の電圧値Ｖｔ２とは、図１５に示すように、スイッチング用ゲート駆動信号Ｇｕｐ＿ｓｗに従ってスイッチング素子２１０ｕで実施されるスイッチング動作と、導通用ゲート駆動信号Ｇｕｐ＿ｏｎに従ってスイッチング素子２１１ｕ及び２１２ｕで実施される導通動作とが、両方ともに終了状態である場合の電圧値である。具体的には、スイッチング動作を実施するスイッチング素子と導通動作を実施するスイッチング素子が全てオン状態となるオン電圧値である。従って、第２の主電圧判定回路５３４ｕは、スイッチング動作を実施するスイッチング素子２１０ｕの導通を終了すべき電圧値となっているかを判定するスイッチング終了主電圧判定回路として機能する。
　このように構成することで、導通動作を実施するスイッチング素子２１１ｕ及び２１２ｕが、導通動作を完了したことを検出して、スイッチング動作を実施するスイッチング素子２１０ｕがオフ状態となるため、スイッチング動作を実施するスイッチング素子２１０ｕに、余分な負荷をかけることなく速やかに、動作切換えが実施できる。
 
（第３の実施形態の変形例）
　第３の実施形態では、スイッチング素子の主端子間電圧を利用して、ゲート制御をおこなったが、同様にスイッチング素子の主端子間に導通する主電流を利用することもできる。
　図１６は、第３の実施形態の変形例に係るインバータ装置のゲート制御回路とアームの詳細な構成を示す図である。
　上アーム側ゲート駆動回路６３ｕは、スイッチング用ゲート制御回路４３０ｕと導通用ゲート制御回路４３１ｕと、スイッチング電流検出回路（ＳＷ電流検出回路）６３０ｕとスイッチング電流判定回路（ＳＷ電流判定回路）６３１ｕで構成され、上アーム２１ｕは、３ヶのスイッチング素子２１０ｕ、２１１ｕ、２１２ｕで構成される。スイッチング用ゲート駆動回路４３０ｕは、スイッチング素子２１０ｕの制御端子に接続され、導通用ゲート制御回路４３１ｕは、スイッチング素子２１１ｕ、２１２ｕそれぞれの制御端子と接続されている。また、スイッチング素子２１０ｕ、２１１ｕ、２１２ｕにおいては、高電位側の主端子及び低電位側の主端子それぞれが接続されており、並列接続の形態である。
　上アーム側ゲート駆動回路６３ｕは、上アーム側ゲート駆動回路２３ｕの構成に加えて、スイッチング電流検出回路６３０ｕとスイッチング電流判定回路６３１ｕが追加された構成である。ここでは、スイッチング電流検出回路６３０ｕとスイッチング電流判定回路６３１ｕの具体的な動作のみ説明する。
　スイッチング電流検出回路６３０ｕは、スイッチング動作を実施するスイッチング素子２１ｕの主電流を検出し、スイッチング素子２１０ｕの主電流の値に応じた検出信号を、スイッチング電流判定回路６３１ｕへと出力する。検出信号としては、例えば、電流量を電圧値に変換することで、容易に扱うことが可能となる。
　次に、スイッチング電流判定回路６３１ｕは、検出信号が入力された後、所定の電圧値と比較し、所定の電圧値より上回った場合に、導通用ゲート制御回路へと、判定信号を出力する。ここで、所定の電圧値は、スイッチング動作の終了状態における電圧値とする。具体的には、所定の電圧値は、上アームが通電しようとする電流量に依存する。
　以上ように構成することで、スイッチング動作を実施するスイッチング素子２１０ｕが、スイッチング動作を終了したことを検出して、導通動作を実施するスイッチング素子２１１ｕと２１２ｕがオン状態となるため、スイッチング動作を実施するスイッチング素子２１０ｕに、余分な負荷をかけることなく速やかに、動作切換えが実施できる。
 
（第４の実施形態）
　図１７は、第４の実施形態に係るインバータ装置のゲート制御回路とアームの詳細な構成を示す図である。
　上アーム側ゲート駆動回路７３ｕは、第１のゲート制御回路７３０ｕと第２のゲート制御回路７３１ｕと第３のゲート制御回路７３２ｕと、温度検出回路７３３ｕと温度判定回路７３４ｕで構成され、上アーム２１ｕは、３ヶのスイッチング素子２１０ｕ、２１１ｕ、２１２ｕで構成される。第１のゲート駆動回路７３０ｕは、スイッチング素子２１０ｕの制御端子に接続され、第２のゲート制御回路７３１ｕは、スイッチング素子２１１ｕの制御端子に接続され、第３のゲート制御回路７３２ｕは、スイッチング素子２１２ｕの制御端子に接続されている。また、スイッチング素子２１０ｕ、２１１ｕ、２１２ｕにおいては、高電位側の主端子及び低電位側の主端子それぞれが接続されており、並列接続の形態である。
　ここで、具体的な動作について説明する。温度検出回路７３３ｕは、スイッチング素子２１０ｕ、２１１ｕ、及び２１２ｕの温度（具体的には、スイッチング素子を構成するチップのジャンクション温度）を検出し、スイッチング素子２１０ｕ、２１１ｕ、及び２１２ｕのそれぞれの温度に応じた検出信号を、温度判定回路７３４ｕへと出力する。
　温度判定回路７３４ｕは、検出信号が入力された後、スイッチング素子２１０ｕ、２１１ｕ、２１２ｕそれぞれの温度の大小を比較し、最も低温状態にあるスイッチング素子の制御端子に接続されているゲート制御回路に、図３を用いて説明したスイッチング用ゲート制御回路２３０ｕと同様の動作を実施させ、その他のスイッチング素子の制御端子に接続されているゲート制御回路には、図３を用いて説明した導通用ゲート制御回路２３１ｕと同様の動作を実施させる。
　一般的に、スイッチング素子の信頼性指標であるアバランシェ耐量及び短絡耐量の値は、スイッチング素子が高温になればなるほど、著しく低下することが知られている。
　よって、上述したように、上アーム２１ｕを構成するスイッチング素子２１０ｕ、２１１ｕ、及び２１２ｕのうち、最も低温状態にあるスイッチング素子に、スイッチング動作を実施させることで、上アーム２１ｕとしてのアバランシェ耐量及び短絡耐量の値を、比較的高く維持することが可能となる。すなわち、高効率かつ、高信頼性のインバータ装置を提供できる。
　尚、並列接続したスイッチング素子が、同じ電気特性である場合は、スイッチング動作におけるスイッチング素子の温度上昇にほとんど差がないため、温度の大小を比較せずに、スイッチング動作を実施するスイッチング素子を順次、変更してもよい。
　以上のように構成することで、並列接続しているスイッチング素子の間で、スイッチング動作する回数を平均化することができ、特定のスイッチング素子にスイッチング動作負荷を集中させないようにすることができる。ゆえに、スイッチング素子の高寿命化を図ることができる。
 
（第５の実施形態）
　図１８は、第５の実施形態に係るインバータ装置を用いた同期電動機駆動システムの全体構成を示す図である。ここでは、スイッチング素子としてＭＯＳＦＥＴを用いた例を説明する。
　本実施形態においてインバータ装置２は、出力する交流電力の数と同数のレグ２５ｕ、２５ｖ、２５ｗで構成され、レグ２５ｕ、２５ｖ、２５ｗは、バッテリ１の正負間に直列接続された上アーム（正側に接続）２１ｕ、２１ｖ、及び２１ｗと、下アーム（負側に接続）２２ｕ、２２ｖ、及び２２ｗと、各上アーム２１ｕ、２１ｖ、２１ｗ及び下アーム２２ｕ、２２ｖ、２２ｗに接続されているコンデンサ１０１ｕ、１０１ｖ、１０１ｗ、１０２ｕ、１０２ｖ、及び１０２ｗと、各上アーム２１ｕ、２１ｖ、２１ｗ及び下アーム２２ｕ、２２ｖ、２２ｗに対応した上アーム側ゲート駆動回路（上アーム駆動回路）２３ｕ、２３ｖ、２３ｗと、下アーム側ゲート駆動回路（下アーム駆動回路）２４ｕ、２４ｖ、２４ｗとで構成される。
　また、コンデンサ１０１ｕ、１０１ｖ、１０１ｗ、１０２ｕ、１０２ｖ、及び１０２ｗは、対応する上アーム２１ｕ、２１ｖ、２１ｗと下アーム２２ｕ、２２ｖ、２２ｗにそれぞれ並列接続されており、かつ、近接配置されている。
　図１９は、上アーム２１ｕを構成するスイッチング素子とコンデンサ１０１ｕとの配置関係を模式的に示す構成図である。上アーム２１ｕとコンデンサ１０１ｕは、近接配置されているが、特に、上アーム２１ｕを構成するスイッチング素子２１０ｕ、２１１ｕ、及び２１２ｕのうち、スイッチング動作を実施するスイッチング素子２１０ｕと、コンデンサ１０１ｕとが最も近接配置している。
　以上のように構成することで、コンデンサ１０１ｕと、スイッチング素子２１０ｕ、２１１ｕ、２１２ｕそれぞれの配線インダクタンスにおいて、コンデンサ１０１ｕと、スイッチング動作を実施するスイッチング素子２１０ｕとの配線インダクタンスを最も短くすることが可能となる。ゆえに、スイッチング素子２１０ｕが高速スイッチング動作をする場合に発生する、サージ電圧を抑制することができる。すなわち、高効率かつ、高信頼性のインバータ装置を提供できる。
 
（第６の実施形態）
　図２０は、第６の実施形態に係るインバータ装置のゲート制御回路とアームの詳細な構成を示す図である。
　本実施形態において、上アーム側ゲート駆動回路８３ｕは、スイッチング用ゲート制御回路８３０ｕと導通用ゲート制御回路８３１ｕと低電流用ゲート制御回路８３２ｕと電流指令判定回路８３３ｕとで構成され、上アーム４１ｕは、スイッチング素子４１０ｕ、４１１ｕ、４１２ｕで構成され、スイッチング素子４１０ｕはＭＯＳＦＥＴであり、スイッチング素子４１１ｕと４１２ｕはＩＧＢＴである。
　スイッチング用ゲート制御回路８３０ｕ及び導通用ゲート制御回路８３１ｕは、図３におけるスイッチング用ゲート制御回路２３０ｕ及び導通用ゲート制御回路２３１ｕと同様の構成である。
　低電流用ゲート制御回路８３２ｕは、制御回路４から出力されるゲート制御信号Ｇｕｐ＿ｓと同じ波形で、スイッチング素子４１０ｕの制御端子へと、低電流用ゲート駆動信号Ｇｕｐ＿ｌｏｗを出力する。
　電流指令判定回路８３３ｕは、制御回路４に入力される電流指令信号Ｉｓ＿ｕを監視し、ＩＧＢＴよりもＭＯＳＦＥＴの方が低電圧で所望の電流値が得られる電流域でインバータ装置を駆動させることが指令されている場合、低電流用ゲート制御回路８３２ｕに対してゲート駆動信号の出力を指示する。また、ＭＯＳＦＥＴよりもＩＧＢＴの方が低電圧で所望の電流値が得られる電流域でインバータ装置を駆動させることが指令されている場合には、
スイッチング用ゲート制御回路８３０ｕ及び導通用ゲート制御回路８３１ｕに対してゲート駆動信号の出力を指示する。
　一般に、ＩＧＢＴとＭＯＳＦＥＴとの飽和領域での電圧ー電流特性を比較すると、図２１のような関係になる。図中の第１領域では、ＩＧＢＴよりもＭＯＳＦＥＴの方が低電圧で所望の電流値が得られるため、同じ電流値を導通する場合、ＭＯＳＦＥＴの方が低損失である。逆に図中の第２領域では、ＭＯＳＦＥＴよりもＩＧＢＴの方が低電圧で所望の電流値が得られるため、ＩＧＢＴの方が低損失である。
　上述のような構成によれば、図２１に示す第２領域でのインバータ動作は、第１の実施形態と同様に、スイッチング用ゲート制御回路８３０ｕ及び導通用ゲート制御回路８３１ｕが出力するゲート駆動信号に従って、スイッチング損失と導通損失との発生を分離させることができる。その一方で、図２１に示す第１領域では、低電流用ゲート制御回路８３２ｕから出力される低電流用ゲート駆動信号Ｇｕｐ＿ｌｏｗによって、低損失なＭＯＳＦＥＴを用いたスイッチ素子のみで、インバータ動作が実施される。
 
（その他の変形例）
　以上、本発明に係るインバータ装置について、実施形態に基づいて説明したが、本発明はこれらの実施形態に限られない。例えば、以下のような変形例が考えられる。
（１）各実施形態では、３相インバータを例に本発明を説明したが、本発明は、アームが複数のスイッチング素子を並列して構成された電力変換装置であれば適用可能である。
　例えば、アームが複数のスイッチング素子を並列して構成されたＤＣ／ＤＣコンバータ装置にも本発明を適用可能である。
　図２２は、図１に示す同期電動機駆動システムにＤＣ／ＤＣコンバータ８を追加した変形例を示す図である。
　ＤＣ／ＤＣコンバータ８は、アーム８１、アーム８２、ゲート駆動回路８３、ゲート駆動回路８４、及びインダクタ８５で構成される。ゲート駆動回路８３とゲート駆動回路８４とは、アーム８１とアーム８２とにそれぞれ対応している。
　図２３は、図２２におけるアーム８１とゲート駆動回路８３との詳細を示す図である。ゲート駆動回路８３は、スイッチング用ゲート制御回路８３０と導通用ゲート制御回路８３１で構成され、アーム８１は、３ヶのスイッチング素子８１０、８１１、８１２で構成される。スイッチング用ゲート駆動回路８３０は、スイッチング素子８１０の制御端子に接続され、導通用ゲート制御回路８３１は、スイッチング素子８１１、及び８１２それぞれの制御端子と接続されている。また、スイッチング素子８１０、８１１、８１２においては、高電位側の主端子及び低電位側の主端子がそれぞれが接続されており、並列接続の形態である。アーム８２とゲート駆動回路８４についても、図２３に示す構成と同様の構成を有する。
　このような構成のＤＣ／ＤＣコンバータ８において、スイッチング用ゲート制御回路８３０が図４に示す例と同様のスイッチング用ゲート駆動信号を出力し、導通用ゲート制御回路８３１が図４に示す例と同様の導通用ゲート駆動信号を出力することで、ＤＣ／ＤＣコンバータ装置８でも、各実施形態で説明したインバータ装置２と同様に、スイッチング動作を実施するスイッチング素子と、導通動作を実施するスイッチング素子とで、スイッチング損失と導通損失との発生を分離することができる。
（２）アームを構成するスイッチング素子の全部、若しくは一部に、ＳｉＣ（炭化珪素）デバイスやＧａＮ（窒化ガリウム）デバイス等のワイドバンドギャップ半導体を用いてもよい。
　ＳｉＣデバイス若しくはＧａＮデバイスは、Ｓｉデバイスと比較して、高破壊耐量特性を有するため、チップサイズを小さくでき、インバータ装置の低コスト化や小型化、さらには信頼性の向上が図れる。
　但し、これらのデバイスは、Ｓｉデバイスに比較して低損失であるが高価である。そこで、アームを構成する全てのスイッチング素子に、ＳｉＣデバイス若しくはＧａＮデバイスを用いるのではなく、低損失化に寄与するスイッチング素子のみにＳｉＣデバイス若しくはＧａＮデバイスを用いるとしてもよい。
　例えば、スイッチング損失と導通損失とのうちスイッチング損失の影響が大きいシステムでは、図３に示す主にスイッチング動作を実施するスイッチング素子２１０ｕをＳｉＣデバイスやＧａＮデバイスに置換し、導通損失の影響が大きいシステムでは、図３に示す主に導通動作を実施するスイッチング素子２１１ｕ、及び２１２ｕをＳｉＣデバイスやＧａＮデバイスに置換するとよい。これにより、高コスト化を抑えつつ、さらなる低損失を図ることができる。
（３）各実施形態及び変形例をそれぞれ組み合わせるとしてもよい。
　本発明は、高効率なインバータ装置を実現できる。さらに、並列接続されたスイッチング素子を個別に適切に制御することで、さらなる高効率化及び信頼性の向上が図れる。ゆえに、高効率化が強く要求されるハイブリッド電気自動車及び電気自動車、燃料電池電気自動車、電動コンプレッサ、電動パワーステアリング、エレベータを含めたあらゆる電動機駆動システム、また同じく高効率化が強く望まれる風力発電システムなどの発電システム、等々に有用である。
　１　バッテリ
　２　インバータ
　３　モータ
　４　制御回路
　８　ＤＣ／ＤＣコンバータ
　２１ｕ～２１ｗ、３１ｕ　上アーム
　２２ｕ～２２ｗ　下アーム
　２３ｕ～２３ｗ、３３ｕ、５３ｕ，６３ｕ，７３ｕ、８３ｕ　上アーム側ゲート駆動回路
　２４ｕ～２４ｗ　下アーム側ゲート駆動回路
　２５ｕ～２５ｗ　レグ
　８１、８２　アーム
　８３、８４　ゲート駆動回路
　８５　インダクタ
　１０１ｕ，１０１ｖ，１０１ｗ，１０２ｕ、１０２ｖ，１０２ｗ　コンデンサ
　２００　　寄生容量
　２１０ｕ、２１１ｕ、２１２ｕ、３１０ｕ、３１１ｕ，３１２ｕ，４１０ｕ，４１１ｕ，４１２ｕ　スイッチング素子
　２３０ｕ、４３０ｕ、８３０ｕ　スイッチング用ゲート制御回路
　２３１ｕ、４３１ｕ、８３１ｕ　導通用ゲート制御回路
　２３１ｕ＿１　導通用ゲート制御回路１
　２３１ｕ＿２　導通用ゲート制御回路２
　３３０ｕ　ターンオン用ゲート制御回路
　３３１ｕ　導通用ゲート制御回路
　３３２ｕ　ターンオフ用ゲート制御回路
　４３２ｕ　主電圧検出回路
　４３３ｕ　主電圧判定回路
　５３３ｕ　第１の主電圧判定回路
　５３４ｕ　第２の主電圧判定回路
　６３０ｕ　スイッチング電流検出回路
　６３１ｕ　スイッチング電流判定回路
　７３０ｕ　第１のゲート制御回路
　７３１ｕ　第２のゲート制御回路
　７３２ｕ　第３のゲート制御回路
　７３３ｕ　温度検出回路
　７３４ｕ　温度判定回路
　８３０　スイッチング用ゲート制御回路
　８３１　導通用ゲート制御回路
　８１０、８１１、８１２　スイッチング素子
　８３２ｕ　低電流用ゲート制御回路
　８３３ｕ　電流指令判定回路
　１０００　スイッチング用ゲート抵抗
　１００１　導通用ゲート抵抗
　１００２　下アーム２２ｕのゲート抵抗

Claims (17)

  1. 上下アームと、第１電位期間、第２電位期間を有する基準信号に従ってそれぞれ対応するアームを駆動させるゲート駆動回路とを有する電力変換装置であって、
    　上下アームは、それぞれ複数のスイッチング素子が並列に接続されており、
    　それぞれのゲート駆動回路は、
    　前記第１電位期間の開始時に、前記複数のスイッチング素子のうち第１のスイッチング素子の導通を開始させ、前記第１電位期間中に導通を終了させるスイッチング用ゲート制御回路と、
    　前記第１電位期間の開始に応じた前記第１のスイッチング素子の導通開始後、且つ導通終了前に、前記複数のスイッチング素子のうち第２のスイッチング素子の導通を開始させる導通用ゲート制御回路とを有し、
    　前記第２のスイッチング素子よりも、前記第１のスイッチング素子の方が、寄生容量が小さい
    ことを特徴とする電力変換装置。
  2. 前記スイッチング用ゲート制御回路はさらに、前記第２電位期間の開始時に、前記第１のスイッチング素子の導通を開始させ、前記第２電位期間中に導通を終了させ、
    　前記導通用ゲート制御回路はさらに、前記第２電位期間の開始に応じた前記第１スイッチング素子の導通開始後、且つ導通終了前に、前記第２のスイッチング素子の導通を終了させる
    ことを特徴とする請求項１に記載の電力変換装置。
  3. 前記ゲート駆動回路はさらに、前記第２電位期間の開始時に、前記複数のスイッチング素子のうち第３のスイッチング素子の導通を開始させ、前記第２電位期間中に導通を終了させるターンオフ用ゲート制御回路を有し、
    　前記導通用ゲート制御回路はさらに、前記第２電位期間の開始に応じた前記第３のスイッチング素子の導通開始後、且つ導通終了前に、前記第２のスイッチング素子の導通を終了させる
    ことを特徴とする請求項１に記載の電力変換装置。
  4. 前記第１のスイッチング素子には、前記第２のスイッチング素子よりもスイッチング損失の少ないデバイスを用い、
    　前記第２のスイッチング素子には、前記第１のスイッチング素子よりも導通損失の少ないデバイスを用いた
    ことを特徴とする請求項１乃至３の何れかに記載の電力変換装置。
  5. 前記第１のスイッチング素子にユニポーラ素子を用い、前記第２のスイッチング素子にバイポーラ素子を用いたことを特徴とする請求項４に記載の電力変換装置。
  6. 前記ゲート駆動回路はさらに、
    　前記複数のスイッチング素子の主端子間の電圧を検出する主電圧検出回路と、
    　主電圧検出回路により検出された電圧と所定電圧とを比較することで、前記第１のスイッチング素子の導通が開始されているか否かを判定する主電圧判定回路とを備え、
    　前記導通用ゲート制御回路は、前記主電圧判定回路により前記第１のスイッチング素子の導通が開始されていると判定された場合に、前記第２のスイッチング素子の導通を開始させる
    ことを特徴とする請求項１乃至３の何れかに記載の電力変換装置。
  7. 前記ゲート駆動回路はさらに、
    　主電圧検出回路により検出された電圧と第２の所定電圧とを比較することで、前記第２のスイッチング素子の導通が開始されているか否かを判定するスイッチング終了主電圧判定回路とを備え、
    　前記スイッチング用ゲート制御回路は、前記スイッチング終了主電圧判定回路により前記第２のスイッチング素子の導通が開始されていると判定された場合に、前記第１のスイッチング素子の導通を終了させる
    ことを特徴とする請求項６に記載の電力変換装置。
  8. 前記ゲート駆動回路はさらに、
    　前記第１のスイッチング素子の主端子間に導通する電流を検出するスイッチング電流検出回路と、
    　スイッチング電流検出回路による検出結果に基づいて、前記第１のスイッチング素子の導通が開始されているか否かを判定するスイッチング電流判定回路とを備え、
    　前記導通用ゲート制御回路は、前記スイッチング電流判定回路により前記第１のスイッチング素子の導通が開始されていると判定された場合に、前記第２のスイッチング素子の導通を開始させる
    ことを特徴とする請求項１乃至３の何れかに記載の電力変換装置。
  9. 前記第２のスイッチング素子の第２閾値電圧は、前記第１のスイッチング素子の第１閾値電圧よりも低いことを特徴とする請求項１乃至３の何れかに記載の電力変換装置。
  10. 前記スイッチング用ゲート制御回路が出力するオン電圧とオフ電圧との電位差は、前記導通用ゲート制御回路が出力するオン電圧とオフ電圧との電位差よりも大きいことを特徴とする請求項１乃至３の何れかに記載の電力変換装置。
  11. 前記ゲート駆動回路は、前記スイッチング用ゲート制御回路及び前記導通用ゲート制御回路を含めて、対応するアームを構成するスイッチング素子と同数のゲート制御回路を有し、
    　それぞれの前記ゲート制御回路は、スイッチング素子と１対１に対応し、対応するスイッチング素子を、前記スイッチング用ゲート制御回路及び前記導通用ゲート制御回路の何れかと同様に制御する
    ことを特徴とする請求項１乃至３の何れかに記載の電力変換装置。
  12. それぞれのスイッチング素子の制御端子と、各スイッチング素子を制御するゲート制御回路との間には、ゲート抵抗が接続されており、
    　前記第２のスイッチング素子の制御端子に接続されているゲート抵抗は、他のスイッチング素子の制御端子に接続されているゲート抵抗よりも、抵抗値が大きい
    ことを特徴とする請求項１乃至３の何れかに記載の電力変換装置。
  13. 前記第１のスイッチング素子の閾値電圧は、前記第３のスイッチング素子の閾値電圧よりも低いことを特徴とする請求項３に記載の電力変換装置。
  14. 前記スイッチング用ゲート制御回路、前記導通用ゲート制御回路、及び前記ターンオフ用ゲート制御回路のそれぞれが出力するオン電圧とオフ電圧との電位差は、前記スイッチング用ゲート制御回路、前記導通用ゲート制御回路、及びターンオフ用ゲート制御回路の順に高電位であることを特徴とする請求項３に記載の電力変換装置。
  15. 前記第１のスイッチング素子が金属－酸化物－半導体電界効果トランジスタであり、前記第２のスイッチング素子が絶縁ゲート型バイポーラトランジスタであり、
    　前記ゲート駆動回路はさらに、アームの導通を要する期間に前記第１のスイッチング素子を導通させる低電流用ゲート制御回路を有し、
    　絶縁ゲート型バイポーラトランジスタよりも金属－酸化物－半導体電界効果トランジスタの方が低電圧で所望の電流値が得られる電流域で電力変換装置を駆動させる場合、前記ゲート駆動回路は、前記低電流用ゲート制御回路を用いて対応するアームを駆動させ、
    　金属－酸化物－半導体電界効果トランジスタよりも絶縁ゲート型バイポーラトランジスタの方が低電圧で所望の電流値が得られる電流域で電力変換装置を駆動させる場合、前記ゲート駆動回路は、前記スイッチング用ゲート制御回路、及び前記導通用ゲート制御回路を用いて対応するアームを駆動させる
    ことを特徴とする請求項１乃至３の何れかに記載の電力変換装置。
  16. 前記第１のスイッチング素子に、ワイドバンドギャップ半導体を用いたことを特徴とする請求項１乃至３の何れかに記載の電力変換装置。
  17. 前記第２のスイッチング素子よりも、前記第１のスイッチング素子のほうが、電流容量が小さいことを特徴とする請求項１乃至３の何れかに記載の電力変換装置。
PCT/JP2011/000641 2010-02-05 2011-02-04 電力変換装置 WO2011096232A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201180016904.8A CN102859858B (zh) 2010-02-05 2011-02-04 电力变换装置
US13/576,736 US8351231B2 (en) 2010-02-05 2011-02-04 Power conversion device
JP2011552709A JP5118258B2 (ja) 2010-02-05 2011-02-04 電力変換装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010-024104 2010-02-05
JP2010024104 2010-02-05

Publications (1)

Publication Number Publication Date
WO2011096232A1 true WO2011096232A1 (ja) 2011-08-11

Family

ID=44355242

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/000641 WO2011096232A1 (ja) 2010-02-05 2011-02-04 電力変換装置

Country Status (4)

Country Link
US (1) US8351231B2 (ja)
JP (1) JP5118258B2 (ja)
CN (1) CN102859858B (ja)
WO (1) WO2011096232A1 (ja)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012137860A1 (ja) * 2011-04-08 2012-10-11 シャープ株式会社 半導体装置と、それを用いたインバータ、コンバータおよび電力変換装置
JP2013115870A (ja) * 2011-11-25 2013-06-10 Sumitomo Heavy Ind Ltd 電力変換装置
EP2704326A1 (de) * 2012-08-29 2014-03-05 Siemens Aktiengesellschaft Ausgabebaugruppe und Verfahren zum Betrieb
JP2014045584A (ja) * 2012-08-27 2014-03-13 Mitsubishi Electric Corp スイッチトリラクタンスモータ駆動回路
US9041456B2 (en) * 2012-12-28 2015-05-26 Mitsubishi Electric Corporation Power semiconductor device
JP2015144496A (ja) * 2014-01-31 2015-08-06 日立アプライアンス株式会社 直流電源装置及びこれを用いた空気調和機
JP2015211581A (ja) * 2014-04-28 2015-11-24 三菱電機株式会社 フルブリッジｄｃ／ｄｃコンバータ
JP2016220101A (ja) * 2015-05-22 2016-12-22 株式会社デンソー パワートランジスタ駆動装置
JP2017032323A (ja) * 2015-07-29 2017-02-09 新電元工業株式会社 半導体試験装置及び半導体試験方法
JP2018064147A (ja) * 2016-10-11 2018-04-19 株式会社デンソー スイッチング素子の駆動回路
WO2020090788A1 (ja) * 2018-11-02 2020-05-07 株式会社デンソー 電力変換装置
JP2020078239A (ja) * 2018-11-02 2020-05-21 株式会社デンソー 電力変換装置
JP6855637B1 (ja) * 2019-11-06 2021-04-07 東芝三菱電機産業システム株式会社 電力変換装置
JP2021097495A (ja) * 2019-12-17 2021-06-24 株式会社東芝 電子回路
WO2021157048A1 (ja) * 2020-02-07 2021-08-12 三菱電機株式会社 電力変換装置
JP7282147B1 (ja) 2021-12-01 2023-05-26 三菱電機株式会社 半導体装置および電力変換装置

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2830330C (en) * 2011-03-16 2016-05-03 Abb Research Ltd. Gate control circuit, power module and associated method
WO2013032906A1 (en) * 2011-08-29 2013-03-07 Efficient Power Conversion Corporation Parallel connection methods for high performance transistors
WO2013136415A1 (ja) * 2012-03-12 2013-09-19 三菱電機株式会社 電力変換装置
EP3103187A1 (en) 2014-02-03 2016-12-14 ABB Schweiz AG A multi-level power converter and a method for controlling a multi-level power converter
US9722581B2 (en) 2014-07-24 2017-08-01 Eaton Corporation Methods and systems for operating hybrid power devices using driver circuits that perform indirect instantaneous load current sensing
US9397657B1 (en) * 2014-07-24 2016-07-19 Eaton Corporation Methods and systems for operating hybrid power devices using multiple current-dependent switching patterns
JP6282208B2 (ja) * 2014-09-26 2018-02-21 三菱電機株式会社 室外機および空気調和装置
DE102014226475B3 (de) * 2014-12-18 2016-05-12 Airbus Defence and Space GmbH Gleichstromschaltvorrichtung und Verfahren zur Steuerung
US9950898B2 (en) * 2015-03-24 2018-04-24 Kabushiki Kaisha Toshiba Semiconductor device, inverter circuit, driving device, vehicle, and elevator
DE102015114460B4 (de) * 2015-08-31 2022-06-09 Infineon Technologies Ag Versorgungslast mit Einschaltstromverhalten
JP6468150B2 (ja) * 2015-09-29 2019-02-13 株式会社デンソー 負荷駆動装置
US9793386B2 (en) * 2015-10-14 2017-10-17 Ford Global Technologies, Llc Multiple zone power semiconductor device
JP6304191B2 (ja) * 2015-10-20 2018-04-04 トヨタ自動車株式会社 電力変換装置
JP2017112151A (ja) * 2015-12-14 2017-06-22 富士電機株式会社 パワーユニットの冷却構造
EP3232470B1 (en) * 2016-04-13 2019-01-02 ABB Schweiz AG Cooling of wide bandgap semiconductor devices
CN105958804B (zh) * 2016-06-07 2018-08-24 南京航空航天大学 一种SiC/Si混合并联开关器件及其优化控制方法
EP3280039A1 (de) 2016-08-01 2018-02-07 Siemens Aktiengesellschaft Verfahren zur ansteuerung parallel angeordneter, rückwärts leitfähiger halbleiterschalter
JP6868809B2 (ja) 2016-08-31 2021-05-12 パナソニックＩｐマネジメント株式会社 スイッチング回路
JP2018037919A (ja) * 2016-09-01 2018-03-08 富士電機株式会社 ゲート駆動回路
JP7078619B2 (ja) * 2016-11-14 2022-05-31 ヒタチ・エナジー・スウィツァーランド・アクチェンゲゼルシャフト 並列逆導通ｉｇｂｔおよびワイドバンドギャップスイッチのスイッチング
KR20180135323A (ko) * 2017-06-12 2018-12-20 엘지전자 주식회사 전력변환장치 및 이를 구비하는 홈 어플라이언스
KR102114717B1 (ko) * 2018-11-14 2020-05-25 현대엘리베이터주식회사 SiC 인버터 장치
US11095282B2 (en) * 2018-12-05 2021-08-17 Texas Instruments Incorporated Methods and apparatus to implement current limit test mode
EP3772750A1 (en) * 2019-08-07 2021-02-10 Infineon Technologies AG Semiconductor module arrangement
US11290088B2 (en) * 2020-02-19 2022-03-29 Eaton Intelligent Power Limited Drivers for paralleled semiconductor switches
FR3131143A1 (fr) * 2021-12-21 2023-06-23 Vitesco Technologies Circuit électrique pour véhicule
DE102022208138A1 (de) 2022-08-04 2024-02-15 Zf Friedrichshafen Ag Verfahren zur Ansteuerung einer Schaltungsanordnung für Leistungshalbleiter eines Inverters, sowie Schaltungsanordnung

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09285120A (ja) * 1996-04-19 1997-10-31 Oki Electric Ind Co Ltd 電源装置の主スイッチ制御回路
JP2001025259A (ja) * 1999-07-05 2001-01-26 Tdk Corp Ｐｗｍインバーター装置
WO2001020757A1 (fr) * 1999-09-16 2001-03-22 Tdk Corporation Circuit de commutation pour convertisseur de puissance
JP2003134819A (ja) * 2001-10-18 2003-05-09 Oki Electric Ind Co Ltd 電源回路
JP2009081969A (ja) * 2007-09-27 2009-04-16 Fuji Electric Holdings Co Ltd 双方向スイッチ
JP2009142070A (ja) * 2007-12-06 2009-06-25 Fuji Electric Systems Co Ltd 電力用半導体素子のゲート駆動方式
JP2010029024A (ja) * 2008-07-23 2010-02-04 Denso Corp 電力変換装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58123627A (ja) 1982-01-16 1983-07-22 オムロン株式会社 電気部品の製造方法
JPS6172411A (ja) 1984-09-18 1986-04-14 Fuji Electric Co Ltd スイツチング用半導体装置
JPH04157918A (ja) 1990-10-22 1992-05-29 Hitachi Lighting Ltd スイッチング装置
US5399908A (en) 1992-06-26 1995-03-21 Kollmorgen Corporation Apparatus and method for forced sharing of parallel MOSFET switching losses
US6249111B1 (en) * 2000-06-22 2001-06-19 Intel Corporation Dual drive buck regulator
US6930473B2 (en) * 2001-08-23 2005-08-16 Fairchild Semiconductor Corporation Method and circuit for reducing losses in DC-DC converters
US7391133B1 (en) * 2002-09-28 2008-06-24 Hennessy Michael J Hybrid switch
DE10250154B4 (de) * 2002-10-28 2007-05-03 Infineon Technologies Ag Schaltereinheit für ein Schaltnetzteil
JP4069022B2 (ja) 2003-06-12 2008-03-26 三菱電機株式会社 電力用半導体装置
JP4494112B2 (ja) 2004-07-28 2010-06-30 三菱電機株式会社 空気調和装置のインバータ制御装置および空気調和装置
JP2007074771A (ja) 2005-09-05 2007-03-22 Nissan Motor Co Ltd 電圧駆動型スイッチング回路、多相インバータ装置、および、電圧駆動型スイッチング制御方法
US8179109B2 (en) * 2008-03-06 2012-05-15 Infineon Technologies Austria Ag Methods and apparatus for a power supply with sequentially-activated segmented power switch

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09285120A (ja) * 1996-04-19 1997-10-31 Oki Electric Ind Co Ltd 電源装置の主スイッチ制御回路
JP2001025259A (ja) * 1999-07-05 2001-01-26 Tdk Corp Ｐｗｍインバーター装置
WO2001020757A1 (fr) * 1999-09-16 2001-03-22 Tdk Corporation Circuit de commutation pour convertisseur de puissance
JP2003134819A (ja) * 2001-10-18 2003-05-09 Oki Electric Ind Co Ltd 電源回路
JP2009081969A (ja) * 2007-09-27 2009-04-16 Fuji Electric Holdings Co Ltd 双方向スイッチ
JP2009142070A (ja) * 2007-12-06 2009-06-25 Fuji Electric Systems Co Ltd 電力用半導体素子のゲート駆動方式
JP2010029024A (ja) * 2008-07-23 2010-02-04 Denso Corp 電力変換装置

Cited By (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012227919A (ja) * 2011-04-08 2012-11-15 Sharp Corp 半導体装置と、それを用いたインバータ、コンバータおよび電力変換装置
WO2012137860A1 (ja) * 2011-04-08 2012-10-11 シャープ株式会社 半導体装置と、それを用いたインバータ、コンバータおよび電力変換装置
US9590617B2 (en) 2011-04-08 2017-03-07 Sharp Kabushiki Kaisha Semiconductor device, and inverter, converter and power conversion device employing the same
JP2013115870A (ja) * 2011-11-25 2013-06-10 Sumitomo Heavy Ind Ltd 電力変換装置
JP2014045584A (ja) * 2012-08-27 2014-03-13 Mitsubishi Electric Corp スイッチトリラクタンスモータ駆動回路
US9124269B2 (en) 2012-08-29 2015-09-01 Siemens Aktiengesellschaft Output subassembly and method of operating the output subassembly
EP2704326A1 (de) * 2012-08-29 2014-03-05 Siemens Aktiengesellschaft Ausgabebaugruppe und Verfahren zum Betrieb
CN103676639A (zh) * 2012-08-29 2014-03-26 西门子公司 输出组件以及运行方法
US9041456B2 (en) * 2012-12-28 2015-05-26 Mitsubishi Electric Corporation Power semiconductor device
JP2015144496A (ja) * 2014-01-31 2015-08-06 日立アプライアンス株式会社 直流電源装置及びこれを用いた空気調和機
JP2015211581A (ja) * 2014-04-28 2015-11-24 三菱電機株式会社 フルブリッジｄｃ／ｄｃコンバータ
JP2016220101A (ja) * 2015-05-22 2016-12-22 株式会社デンソー パワートランジスタ駆動装置
JP2017032323A (ja) * 2015-07-29 2017-02-09 新電元工業株式会社 半導体試験装置及び半導体試験方法
JP2018064147A (ja) * 2016-10-11 2018-04-19 株式会社デンソー スイッチング素子の駆動回路
WO2020090788A1 (ja) * 2018-11-02 2020-05-07 株式会社デンソー 電力変換装置
JP2020078239A (ja) * 2018-11-02 2020-05-21 株式会社デンソー 電力変換装置
JP6996539B2 (ja) 2018-11-02 2022-01-17 株式会社デンソー 電力変換装置
KR20210120099A (ko) * 2019-11-06 2021-10-06 도시바 미쓰비시덴키 산교시스템 가부시키가이샤 전력 변환 장치
JP6855637B1 (ja) * 2019-11-06 2021-04-07 東芝三菱電機産業システム株式会社 電力変換装置
WO2021090393A1 (ja) * 2019-11-06 2021-05-14 東芝三菱電機産業システム株式会社 電力変換装置
KR102553987B1 (ko) 2019-11-06 2023-07-10 도시바 미쓰비시덴키 산교시스템 가부시키가이샤 전력 변환 장치
JP2021097495A (ja) * 2019-12-17 2021-06-24 株式会社東芝 電子回路
JP7166240B2 (ja) 2019-12-17 2022-11-07 株式会社東芝 電子回路
JPWO2021157048A1 (ja) * 2020-02-07 2021-08-12
JP7254970B2 (ja) 2020-02-07 2023-04-10 三菱電機株式会社 電力変換装置
WO2021157048A1 (ja) * 2020-02-07 2021-08-12 三菱電機株式会社 電力変換装置
JP7282147B1 (ja) 2021-12-01 2023-05-26 三菱電機株式会社 半導体装置および電力変換装置
JP2023081422A (ja) * 2021-12-01 2023-06-13 三菱電機株式会社 半導体装置および電力変換装置
US11901839B2 (en) 2021-12-01 2024-02-13 Mitsubishi Electric Corporation Semiconductor device and power conversion apparatus

Also Published As

Publication number Publication date
JP5118258B2 (ja) 2013-01-16
CN102859858A (zh) 2013-01-02
CN102859858B (zh) 2015-04-15
US20120307540A1 (en) 2012-12-06
JPWO2011096232A1 (ja) 2013-06-10
US8351231B2 (en) 2013-01-08

Similar Documents

Publication Publication Date Title
JP5118258B2 (ja) 電力変換装置
EP2590212B1 (en) Power semiconductor module, electricity transformer device, and railway car
US8866342B2 (en) Power converting apparatus
US10511218B2 (en) Gate drive circuit, that supplies power to a gate of a semiconductor switching element, and carries out a driving on and off of the gate
US9806594B2 (en) Drive device for power converter and driving method of power converter
JP5289536B2 (ja) パワー半導体モジュール
JP2009011013A (ja) 電力変換装置
EP3029821B1 (en) Semiconductor device and power conversion device
WO2013115000A1 (ja) 半導体スイッチング素子の駆動回路並びにそれを用いた電力変換回路
JP2014068428A (ja) 電力変換装置
US10511301B2 (en) Gate drive circuit, power conversion apparatus, and railway vehicle
JP4930582B2 (ja) 共振型電力変換装置
JP5298557B2 (ja) 電圧駆動型半導体素子のゲート駆動装置
JP2017041989A (ja) 電力変換装置
JP2017228912A (ja) 半導体装置
Stoermer et al. SiC-hybrid three level t-type rectifier
CN219999227U (zh) 一种三电平变换器
WO2024057598A1 (ja) 半導体スイッチング素子のゲート駆動回路、電動機制御システムおよび半導体装置
Yin et al. Single-Phase Active Split-Source Inverter with High AC Gain
TW202349834A (zh) 馬達驅動裝置
JP2011024381A (ja) 電力用半導体素子のスナバ回路
JP2002330580A (ja) 電力変換装置

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201180016904.8

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11739581

Country of ref document: EP

Kind code of ref document: A1

DPE1 Request for preliminary examination filed after expiration of 19th month from priority date (pct application filed from 20040101)
WWE Wipo information: entry into national phase

Ref document number: 2011552709

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 13576736

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 11739581

Country of ref document: EP

Kind code of ref document: A1