JP6868809B2

JP6868809B2 - スイッチング回路

Info

Publication number: JP6868809B2
Application number: JP2018537073A
Authority: JP
Inventors: 孝太上原; 石井　卓也; 卓也石井; 半田　浩之; 浩之半田; 北川　篤; 篤北川; 田中　武; 武田中
Original assignee: Panasonic Intellectual Property Management Co Ltd
Current assignee: Panasonic Intellectual Property Management Co Ltd
Priority date: 2016-08-31
Filing date: 2017-08-07
Publication date: 2021-05-12
Anticipated expiration: 2037-08-07
Also published as: US20180212509A1; US10483966B2; US10205449B2; JPWO2018043039A1; WO2018043039A1; US20190149148A1; JP2021078349A; JP7113381B2

Description

本開示は、複数並列接続されるスイッチング素子及びその駆動回路からなるスイッチング回路に関する。

スイッチング電源やインバータに代表される電力変換装置は、そのスイッチング周波数を高くするとＬＣ部品を小型化できることから、より高周波スイッチングが可能なスイッチング回路の開発が望まれている。一方、スイッチング電流が１つのスイッチングトランジスタの定格を越える場合、トランジスタを並列接続することが行われる。トランジスタを並列運転する場合の課題は、各トランジスタに流れる主電流の均衡化である。

図１０は、特許文献１に記載されたスイッチング回路の回路図であり、並列接続のトランジスタとして、電流センスエミッタ付ＩＧＢＴを用いて、各トランジスタの電流を均衡化させている。図１０において、ＩＧＢＴ１３１、１３２の各エミッタに流れる主電流は夫々の電流センスエミッタに接続されたセンス抵抗１６１、１６２の電圧によって検出される。オペアンプ１５１、１５２はセンス抵抗１６１、１６２の電圧差、即ちＩＧＢＴ１３１、１３２の各主電流を比較し、仮にＩＧＢＴ１３１の電流が大きいと、オペアンプ１５１はＦＥＴ１４１をオン側に制御してＩＧＢＴ１３１のゲート電圧を下げ、その主電流を減少させる。またオペアンプ１５２はＦＥＴ１４２をオフ側に制御してＩＧＢＴ１３２のゲート電圧を上げ、その主電流を増加させる。従ってＩＧＢＴ１３１、１３２の電流が均衡化する。

特開平９−２８９４４２号公報

しかしながら、上記の従来の構成のスイッチング回路では、各トランジスタの主電流を検出する必要があり、その検出信号処理のために回路規模が増大する。また、電流検出結果を駆動回路へ帰還する方式には遅延時間が発生するので、トランジスタのターンオンやターンオフといった過渡時や、スイッチング周波数が高周波化した場合の主電流の均衡化は困難であるといった課題がある。

本発明は、上記課題に鑑みてなされたものであり、並列接続される高速スイッチングトランジスタに対し、簡易な回路構成及び実装形態によって主電流の均衡化が可能なスイッチング回路を提供することを目的とする。

上記課題を解決するために、本開示の一形態に係るスイッチング回路は、正極端子と負極端子を有して所定の駆動電圧を出力する駆動電源と、並列接続される第１のトランジスタ及び第２のトランジスタと、前記第１及び第２のトランジスタをオンオフ駆動するための駆動パルス信号を出力する駆動信号源と、電源端子とグランド端子を有して前記駆動電源から電力を供給され、前記駆動パルス信号に応じて、前記第１のトランジスタをオンオフ駆動する第１の駆動信号と、前記第２のトランジスタをオンオフ駆動する第２の駆動信号とを出力する駆動回路を有し、前記第１のトランジスタと前記第２のトランジスタはそれぞれ、オン時に主電流が流れるドレイン電極及びソース電極と、受電信号に応じて前記ドレイン電極と前記ソース電極間のインピーダンスを変化させるゲート電極とを内蔵し、前記ゲート電極に接続されるゲート端子と、前記ドレイン電極に接続されるドレイン端子と、主電流を流すために前記ソース電極と接続される第１ソース端子と、前記第１ソース端子とは別に、ソース電圧検出及びゲート駆動電流を流す為に前記ソース電極に接続される第２ソース端子とを有し、ここで、前記第１ソース端子は前記第２ソース端子より低インピーダンスで前記ソース電極に接続され、前記第１のトランジスタのドレイン端子と前記第２のトランジスタのドレイン端子は接続され、前記第１のトランジスタの第１ソース端子と第２のトランジスタの第１ソース端子は接続され、前記第１のトランジスタのゲート端子は前記第１の駆動信号を受電し、前記第２のトランジスタのゲート端子は前記第２の駆動信号を受電し、前記第１のトランジスタの第２ソース端子および前記第２のトランジスタの第２ソース端子は、前記駆動電源の負極端子と前記駆動回路のグランド端子との結線部で接続される。

上記構成によれば、主電流が流れるソース寄生インダクタンスの影響を除去して誤動作を防止でき、さらに、駆動ソース経路の分離による各駆動ループの寄生インダクタンスの調整または均一化が可能となる。

また、前記第１のトランジスタと第２のトランジスタは定格電流が等しく、前記駆動回路の第１の駆動信号と第２の駆動信号が等しく設定されてもよい。

これにより、トランジスタの定格電流を略倍化できる。

また、正極端子と負極端子を有して所定の駆動電圧を出力する駆動電源と、並列接続される第１のトランジスタ及び第２のトランジスタと、前記第１及び第２のトランジスタをオンオフ駆動するための駆動パルス信号を出力する駆動信号源と、前記駆動電源から電力を供給され、前記駆動パルス信号に応じて、前記第１のトランジスタをオンオフ駆動する第１の駆動信号と、前記第２のトランジスタ５をオンオフ駆動する第２の駆動信号とを出力する駆動回路を有し、前記第１のトランジスタと前記第２のトランジスタはそれぞれオン時に主電流が流れるドレイン端子及びソース端子を有し、受電信号に応じて前記ドレイン端子と前記ソース端子間のインピーダンスを変化させるゲート端子を有し、前記第１のトランジスタのドレイン端子と前記第２のトランジスタのドレイン端子は接続され、前記第１のトランジスタのソース端子と第２のトランジスタのソース端子は接続され、前記第１のトランジスタのゲート端子は前記第１の駆動信号を受電し、前記第２のトランジスタのゲート端子は前記第２の駆動信号を受電し、前記駆動回路は、前記駆動パルス信号が前記第１及び第２のトランジスタのオン状態を指示する期間中、前記第１の駆動信号の一部として、前記駆動電源の正極端子から前記第１のトランジスタのゲート端子へ所定の直流電流であるオン駆動電流を供給する第１のオン回路と、前記駆動パルス信号が前記第１及び第２のトランジスタのオン状態を指示する期間中、前記第２の駆動信号の一部として、前記駆動電源の正極端子から前記第２のトランジスタのゲート端子へ所定の直流電流であるオン駆動電流を供給する第２のオン回路と、前記駆動パルス信号が前記第１及び第２のトランジスタのターンオンを指示する時に、前記第１の駆動信号の一部として、前記駆動電源の正極端子から前記第１のトランジスタのゲート端子へ所定のターンオン駆動電流を供給する第１のターンオン回路と、前記駆動パルス信号が前記第１及び第２のトランジスタのターンオンを指示する時に、前記第２の駆動信号の一部として、前記駆動電源の正極端子から前記第２のトランジスタのゲート端子へ所定のターンオン駆動電流を供給する第２のターンオン回路と、前記駆動パルス信号が前記第１及び第２のトランジスタのターンオフを指示する時に、前記第１の駆動信号の一部として、前記第１のトランジスタのゲート端子から所定のターンオフ駆動電流を引き抜く第１のターンオフ回路と、前記駆動パルス信号が前記第１及び第２のトランジスタのターンオフを指示する時に、第２の駆動信号の一部として、前記第２のトランジスタのゲート端子から所定のターンオフ駆動電流を引き抜く第２のターンオフ回路とを有していてもよい。

これにより、各駆動条件の調整によって主電流の調整及び均衡化ができる。

また、前記第１のトランジスタと前記第２のトランジスタは、オン状態の維持にゲート端子への電流が必要なトランジスタであってもよい。

これにより、高速・低損失なスイッチング特性を有するスイッチング回路が提供できる。

また、前記第１のトランジスタと第２のトランジスタは定格電流が等しく、前記駆動回路は、前記第１のオン回路におけるオン駆動電流と前記第２のオン回路におけるオン駆動電流が等しく設定され、第１のターンオン回路におけるターンオン駆動電流と第２のターンオン回路におけるターンオン駆動電流が等しく設定され、第１のターンオフ回路におけるターンオフ駆動電流と第２のターンオフ回路におけるターンオフ駆動電流が等しく設定されてもよい。

これにより、トランジスタの定格電流を略倍化できる。

また、前記第１のオン回路と前記第２のオン回路は、前記駆動パルス信号が前記第１及び第２のトランジスタのオン状態を指示する時にオンとなる第１のスイッチを共有し、前記第１のオン回路は前記第１のスイッチと第１のオン駆動抵抗との直列回路を含み、前記第２のオン回路は前記第１のスイッチと第２のオン駆動抵抗との直列回路を含んでいてもよい。

これにより、前記第１のスイッチと前記第１のオン駆動抵抗との直列回路は、前記第１のトランジスタのゲート端子に供給されるオン駆動電流を生成する。また、前記第１のスイッチと前記第２のオン駆動抵抗との直列回路は、前記第２のトランジスタのゲート端子に供給されるオン駆動電流を生成する。さらに、前記第１および第２のオン駆動抵抗によって第１および第２のトランジスタのオン抵抗を調整または均一化することができる。

また、前記第１のターンオン回路と前記第２のターンオン回路は、前記駆動パルス信号が前記第１及び第２のトランジスタのオン状態を指示する時にオンとなる第２のスイッチを共有し、前記第１のターンオン回路は前記第２のスイッチと第１のコンデンサとの直列回路を含み、前記第２のターンオン回路は前記第２のスイッチと第２のコンデンサの直列回路を含んでいてもよい。

これにより、前記第２のスイッチと前記第１のコンデンサとの直列回路は、前記第１のトランジスタのゲート端子に供給されるターンオン駆動電流を生成する。また、前記第２のスイッチと前記第２のコンデンサとの直列回路は、前記第２のトランジスタのゲート端子に供給されるターンオン駆動電流を生成する。さらに、第１および第２のコンデンサによって第１および第２のトランジスタのターンオン特性（速度）を調整または均一化することができる。

また、前記第１のターンオフ回路と前記第２のターンオフ回路は、前記駆動電源の負極端子に接続されて前記駆動パルス信号が前記第１及び第２のトランジスタのオフ状態を指示する時にオンとなる第３のスイッチを共有し、前記第１のターンオフ回路は前記第３のスイッチと第１のダイオードとの直列回路を含み、前記第２のターンオフ回路は前記第３のスイッチと第２のダイオードとの直列回路を含んでいてもよい。

これにより、前記第３のスイッチと前記第１のダイオードとの直列回路は、前記第１のトランジスタのゲート端子に供給されるターンオフ駆動電流を生成する。また、前記第３のスイッチと前記第２のダイオードとの直列回路は、前記第１のトランジスタのゲート端子に供給されるターンオフ駆動電流を生成する。ダイオードによって各トランジスタのターンオフ時のトランジスタ間循環電流の発生を防止することができる。

また、前記駆動回路は、前記駆動電圧と逆極性の負電圧を出力する負駆動電源を有し、前記第１のターンオフ回路と前記第２のターンオフ回路は、前記負駆動電源に接続されて前記駆動パルス信号が前記第１及び第２のトランジスタのオフ状態を指示する時にオンとなる第３のスイッチを共有し、前記第１のターンオフ回路は前記負駆動電源と前記第３のスイッチと第１のダイオードとの直列回路を含み、前記第２のターンオフ回路は前記負駆動電源と前記第３のスイッチと第２のダイオードとの直列回路を含んでいてもよい。

これにより、前記第１および前記第２のダイオードによって前記第１および前記第２のトランジスタのターンオフ時の前記第１および前記第２のトランジスタ間循環電流の発生を防止するとともに、負駆動電源の負バイアスによる誤点弧防止とターンオフ特性の強化ができる。

また、さらに、前記第１のトランジスタと前記第２のトランジスタの交流電流源となるバイパスコンデンサを有し、前記主電流が、負荷から前記第１のトランジスタと前記第２のトランジスタを介して前記バイパスコンデンサの負極端子へと流れるように結線され、前記第１のトランジスタと前記第２のトランジスタと前記バイパスコンデンサは、配線基板上に、前記第１のトランジスタの第１ソース端子と前記バイパスコンデンサの負極端子の間のインピーダンスと前記第２のトランジスタの第１ソース端子と前記バイパスコンデンサの負極端子の間のインピーダンスが等しくなるように配設されてもよい。

これにより、配線基板上に実装されたスイッチング回路の過渡時の電流均衡化された並列スイッチング動作が可能となる。

また、前記第１のトランジスタと前記第２のトランジスタと前記バイパスコンデンサは、前記配線基板の平面視において、前記第１のトランジスタのソース端子と前記第２のトランジスタのソース端子を結ぶ線分の垂直２等分線が、前記バイパスコンデンサの負極端子を通るように配設されてもよい。

また、前記スイッチング回路は、さらに、第３のトランジスタと第４のトランジスタを有し、前記第３のトランジスタと前記第４のトランジスタは、それぞれ主電流が流れるドレイン端子及び第１ソース端子を有し、配線基板上に、前記第３のトランジスタのドレイン端子と前記第４のトランジスタのドレイン端子と前記バイパスコンデンサの正極端子が接続され、前記第１のトランジスタのドレイン端子と前記第２のトランジスタのドレイン端子と前記第３のトランジスタのソース端子と第４のトランジスタのソース端子が接続され、前記第３のトランジスタと前記第４のトランジスタと前記バイパスコンデンサは、前記配線基板の平面視において、前記第３のトランジスタのドレイン端子と前記第４のトランジスタのドレイン端子を結ぶ線分の垂直２等分線が、前記バイパスコンデンサの正極端子を通るように配設されてもよい。

これにより、配線基板上に実装されたハーフブリッジ構成のスイッチング回路の過渡時の電流均衡化された並列スイッチング動作が可能となる。

また、前記スイッチング回路は、前記配線基板と、前記配線基板上に配設された前記第１のトランジスタの直近で前記第１のトランジスタのソース端子に接続された第１のコネクタと、前記配線基板上に配設された前記第２のトランジスタの直近で前記第２のトランジスタのソース端子に接続された第２のコネクタと、前記第１のトランジスタと前記第２のトランジスタの上に、前記第１のコネクタと前記第２のコネクタによって前記配線基板と接続され、前記バイパスコンデンサを配設したサブ配線基板とを有し、前記第１のコネクタと前記第２のコネクタと前記バイパスコンデンサは、前記配線基板の平面視において、前記サブ配線基板上で、前記第１のコネクタと前記第２のコネクタを結ぶ線分の垂直２等分線が、前記バイパスコンデンサの負極端子を通るように配設されてもよい。

これにより、電流均衡化された並列運転に加え、立体構成による高密度実装も可能となったスイッチング回路を提供できる。

また、前記スイッチング回路は、さらに、第３のトランジスタと第４のトランジスタを有し、前記第３のトランジスタと前記第４のトランジスタは、それぞれ主電流が流れるドレイン端子及び第１ソース端子を有し、前記スイッチング回路は、さらに、前記配線基板上に配設された前記第３のトランジスタの直近で前記第３のトランジスタのドレイン端子に接続された第３のコネクタと、前記配線基板上に配設された前記第４のトランジスタの直近で前記第４のトランジスタのドレイン端子に接続された第４のコネクタとを有し、前記第３のコネクタと前記第４のコネクタは前記サブ配線基板に接続され、前記第３のコネクタと前記第４のコネクタと前記バイパスコンデンサは、前記配線基板の平面視において、前記サブ配線基板上で、前記第３のコネクタと前記第４のコネクタを結ぶ線分の垂直２等分線が、前記バイパスコンデンサの正極端子を通るように配設されてもよい。

これにより、電流均衡化された並列運転に加え、立体構成による高密度実装も可能となったハーフブリッジ構成のスイッチング回路を提供できる。

また、前記サブ配線基板は、前記第１のトランジスタと前記第２のトランジスタとに対するヒートシンクも兼ねてもよい。

これにより、トランジスタの高温化を抑制することができ、より大きな電流を扱える、もしくは長寿命化が可能なスイッチング回路を提供できる。

本発明に係るスイッチング回路によれば、並列接続される高速スイッチングトランジスタに対し、簡易な回路構成及び実装形態によって主電流の均衡化が可能なスイッチング回路を提供できる。

図１は、実施の形態１に係るスイッチング回路の構成例を示す図である。図２は、実施の形態２に係るスイッチング回路の構成例を示す図である。図３は、実施の形態２に係るスイッチング回路の動作タイミングチャートである。図４は、実施の形態３に係るスイッチング回路の構成例を示す図である。図５は、実施の形態４に係るスイッチング回路および負荷の電流経路を示す図である。図６は、実施の形態４に係るスイッチング回路の配線基板への実装例を示す平面図である。図７は、実施の形態５に係るハーフブリッジ構成のスイッチング回路の構成例を示す図である。図８は、実施の形態５に係るスイッチング回路の配線基板への実装例を示す平面図である。図９Ａは、実施の形態６に係るスイッチング回路の配線基板およびサブ配線基板への実装例を示す斜視図である。図９Ｂは、実施の形態６に係るスイッチング回路の配線基板およびサブ配線基板への実装例を示す側面図である。図９Ｃは、実施の形態６に係るスイッチング回路のサブ配線基板への実装例を示す平面図である。図１０は、特許文献１に記載されたスイッチング回路の回路図である。

以下、本開示の実施の形態に係るスイッチング回路について、図面を参照しながら説明する。なお、以下の実施の形態は、いずれも本発明の一具体例を示すものであり、数値、形状、材料、構成要素、構成要素の配置位置及び接続形態などは、一例であり、本発明を限定するものではない。

（実施の形態１）
図１は、実施の形態１に係るスイッチング回路の構成例を示す図である。同図に示されたスイッチング回路は、駆動電源１、駆動信号源２、駆動回路３、第１のトランジスタ４及び第２のトランジスタ５から構成される。

図１において、第１のトランジスタ４は、ゲート電極とドレイン電極とソース電極とを有する半導体チップを内蔵し、それぞれドレイン電極に接続されるドレイン端子Ｄ１、ゲート電極に接続されるゲート端子Ｇ１、ソース電極に接続される第１ソース端子Ｓ１及び第２ソース端子ＳＳ１を有する。第２のトランジスタ５は、ゲート電極とドレイン電極とソース電極とを有する半導体チップを内蔵し、それぞれドレイン電極に接続されるドレイン端子Ｄ２、ゲート電極に接続されるゲート端子Ｇ２、ソース電極に接続される第１ソース端子Ｓ２及び第２ソース端子ＳＳ２を有する。ここで、第１ソース端子Ｓ１は主電流を流す為に、例えばソース電極−第１ソース端子Ｓ１間を繋ぐボンディングワイヤを複数本にするなどして、第２ソース端子ＳＳ１より低インピーダンスでソース電極に接続される。

同様に、第１ソース端子Ｓ２は主電流を流す為に、例えばソース電極−第１ソース端子Ｓ２間を繋ぐボンディングワイヤを複数本にするなどして、第２ソース端子ＳＳ２より低インピーダンスでソース電極に接続される。

駆動電源１から駆動電圧Ｖｃｃを供給される駆動回路３は、駆動信号源２からの駆動パルス信号Ｖｐｌｓに応じた第１の駆動信号及び第２の駆動信号をそれぞれ第１のトランジスタ４のゲート端子Ｇ１及び第２のトランジスタ５のゲート端子Ｇ２へ出力する。第１のトランジスタ４のドレイン端子Ｄ１と第２のトランジスタ５のドレイン端子Ｄ２は接続され、第１のトランジスタ４の第１ソース端子Ｓ１と第２のトランジスタ５の第２ソース端子Ｓ２は接続され、第１の駆動信号及び第２の駆動信号によってオン状態となった第１のトランジスタ４及び第２のトランジスタ５の主電流は各ドレイン端子Ｄ１、Ｄ２から各第１ソース端子Ｓ１、Ｓ２へ流れる。主電流の流れる第１ソース端子Ｓ１、Ｓ２とソース電極で分枝された第２ソース端子ＳＳ１、ＳＳ２は、駆動電源１の負極端子と駆動回路３のグランド端子との結線部で接続される。このため第２ソース端子ＳＳ１、ＳＳ２には、第１及び第２の駆動信号に伴うゲート電流のみが流れ、主電流は流れない。

図１には各ゲート駆動経路に介在する寄生インピーダンスを代表してインダクタンスＬｇ１及びＬｇ２を、各ソース経路に介在する寄生インピーダンスを代表してインダクタンスＬｓ１、Ｌｓ２、Ｌｓ、Ｌｓｓ１、Ｌｓｓ２を記している。ソース端子が分枝されていないと、ソース経路の寄生インダクタンスＬｓ１、Ｌｓ２、Ｌｓに主電流が流れることによって誘起される電圧はゲート駆動電圧に重畳されるので、駆動条件の不均衡の要因となる。ところが、本実施の形態に係るスイッチング回路では、ソース端子が分枝されているので、主電流とゲート駆動電流が分離され、駆動条件への主電流の影響が排除される。

第１のトランジスタ４と第２のトランジスタ５に定格電流の等しいものを選び、全体として定格電流能力を２倍にしたい場合、問題となるのは各トランジスタの特性、駆動条件、及び電流経路のインピーダンスの差異による、主電流の不均衡である。このうち本実施の形態に係るスイッチング回路は駆動条件の調整及び均衡化が可能である。さらに、第１のトランジスタ４の第２ソース端子ＳＳ１と第２のトランジスタ５の第２ソース端子ＳＳ２は、共通インピーダンスを有することなく、駆動電源１の負極端子と駆動回路３のグランド端子との結線部で接続されるので、図１に示したように、それぞれＬｓｓ１、Ｌｓｓ２という寄生インダクタンスに代表されるインピーダンスを独立に有することになる。配線パターン設計によりＬｓｓ１とＬｓｓ２を等しくＬｓｓとすることができれば、仮に第１のトランジスタ４と第２のトランジスタ５の各ゲート駆動経路に介在する寄生インピーダンスＬｇ１とＬｇ２に差異があったとしても、全体としてはＬｇ１＋ＬｓｓとＬｇ２＋Ｌｓｓとの差異となり、その影響が低減できる。

なお、上記で第１のトランジスタ４と第２のトランジスタ５は定格電流が等しいとしたが、特性を揃えるためにも同一メーカーの同一品番のものであることが望ましい。異なるものを使用する場合、オン抵抗やゲート閾値電圧などの特性が等しいものを選択することが望ましい。

以上のようにゲート駆動電流の流れるソース経路を主電流経路から分枝し、且つ、各ソース経路を駆動電源１の負極端子と駆動回路３のグランド端子との結線部まで独立に配線することにより、主電流の影響を除去するとともに、ゲート駆動経路全体の寄生インピーダンスの差異を低減することができるので、主電流の不均衡要因である駆動条件の差異を低減し、主電流の均衡化が可能となる。

なお、以降の実施の形態の図面及び説明では、図１に示したような寄生インピーダンスとしてのインダクタンスＬｇ１〜Ｌｓｓ２は煩雑となるので省略する。

（実施の形態２）
図２は、実施の形態２に係るスイッチング回路の構成例を示す図である。

図２において、駆動回路３は、第１のオン回路３１、第２のオン回路３２、第１のターンオン回路３３、第２のターンオン回路３４、第１のターンオフ回路３５および第２のターンオフ回路３６を備える。

第１のオン回路３１は、駆動信号源２からの駆動パルス信号Ｖｐｌｓに応じてオン駆動電流ｉ１を第１のトランジスタ４のゲート端子Ｇ１に供給する。第２のオン回路３２は、駆動パルス信号に応じてオン駆動電流ｉ２を第２のトランジスタ５のゲート端子Ｇ２に供給する。

第１のターンオン回路３３は、駆動パルス信号Ｖｐｌｓに応じてターンオン駆動電流ｉ３を第１のトランジスタ４のゲート端子Ｇ１に供給する。第２のターンオン回路３４は、駆動パルス信号に応じてターンオン駆動電流ｉ４を第２のトランジスタ５のゲート端子Ｇ２に供給する。

第１のターンオフ回路３５は、駆動パルス信号Ｖｐｌｓに応じてターンオフ駆動電流ｉ５を第１のトランジスタ４のゲート端子Ｇ１に供給する。第２のターンオフ回路３６は、駆動パルス信号Ｖｐｌｓに応じてターンオフ駆動電流ｉ６を第２のトランジスタ５のゲート端子Ｇ２に供給する。

図３は、実施の形態２に係るスイッチング回路の動作タイミングチャートである。同図は、駆動信号源２からの駆動パルス信号Ｖｐｌｓ、オン駆動電流ｉ１、オン駆動電流ｉ２、ターンオン駆動電流ｉ３、ターンオン駆動電流ｉ４、ターンオフ駆動電流ｉ５、ターンオフ駆動電流ｉ６の各波形を示す。以下、図３を用いて図２に示した本発明の実施の形態２に係るスイッチング回路の動作を説明する。

第１及び第２のオン回路３１、３２は、駆動信号源２からの駆動パルス信号Ｖｐｌｓがトランジスタをオンするように指示している時、即ち、駆動パルス信号Ｖｐｌｓが“Ｈ”である期間を通して、トランジスタのオン状態を維持するための直流電流を流す。この電流は、例えばトランジスタがバイポーラトランジスタのような場合には、主電流を電流増幅率ｈｆｅ（電力スイッチングの場合約１０）で除した値であり、ＧａＮ−ＧＩＴであれば数ｍＡ〜数十ｍＡとなる。電圧駆動型のＭＯＳＦＥＴの場合には必要なゲート電圧をゲート−ソース間抵抗で除した値になる。

第１及び第２のターンオン回路３３、３４は、駆動信号源２からの駆動パルス信号Ｖｐｌｓがトランジスタをターンオンするように指示している時、即ち、駆動パルス信号Ｖｐｌｓが“Ｈ”になってからの所定期間に、ゲート電圧を閾値以上に急速充電するためのサージ状電流を流す。そのピーク値は、ゲート入力容量と閾値電圧の積をターンオン遅延時間（駆動パルス信号Ｖｐｌｓが立ち上がってから実際にターンオンするまでの遅延時間）で除した値の２倍程度に設定される。スイッチング回路の扱う電力にもよるが、バイポーラトランジスタの場合数Ａ、ＧａＮ−ＧＩＴで数百ｍＡ、ＭＯＳＦＥＴで１Ａ〜２Ａである。

第１及び第２のターンオフ回路３５、３６は、駆動信号源２からの駆動パルス信号Ｖｐｌｓがトランジスタをターンオフするように指示している時、即ち、駆動パルス信号Ｖｐｌｓが“Ｌ”になってからの所定期間に、ゲート電圧を閾値以下に急速放電するための負のサージ状電流を流す。そのピーク値の絶対値は、ターンオン駆動電流と同等かそれ以上に設定される。

以上のように、実施の形態１においてソース経路を分枝したり、共通インピーダンスを持たないように配線を分離することによって寄生インピーダンスの差異を低減したように、ゲート駆動経路も用途に応じて１トランジスタに付き３経路に分離して、それぞれ調整できるようにすることにより、各トランジスタに流れる主電流を調整し、あるいは並列運転時であれば均衡化することが可能となる。

なお、第１及び第２のオン回路の説明で、オン状態を維持するためのオン駆動電流を供給するものとしたが、トランジスタがＭＯＳＦＥＴであれば不要となる場合もある。ＭＯＳＦＥＴのゲート−ソース間の寄生容量が充分大きく、スイッチング周波数が充分高い場合、ゲート電圧の低下は少なく、オン駆動電流が無くてもオン状態を維持することができるからである。即ち、本実施の形態の駆動回路は、オン状態を維持する為にゲート端子への電流が必要なトランジスタに好適である。

（実施の形態３）
図４は、実施の形態３に係るスイッチング回路の構成例を示す図である。同図は、実施の形態２で示した図２のスイッチング回路のより具体的な回路構成例を示す図である。

図４において、駆動回路３は、第１のオン回路３１、第２のオン回路３２、第１のターンオン回路３３、第２のターンオン回路３４、第１のターンオフ回路３５およびインバータ３５０を備える。

第１のオン回路３１は、第１のスイッチ３１０と第１のオン駆動抵抗３１１との直列回路からなる。第１のスイッチ３１０の一端は、駆動電源１の正極端子に、第１のスイッチ３１０の他端は、第１のオン駆動抵抗３１１に接続される。第１のオン駆動抵抗３１１の一端は、第１のスイッチ３１０に接続され、第１のオン駆動抵抗３１１の他端は、第１のトランジスタ４のゲート端子Ｇ１に接続される。第１のスイッチ３１０は、第１のオン回路３１と第２のオン回路３２とにより共有され、駆動信号源２からの駆動パルス信号Ｖｐｌｓに従ってオンおよびオフする。

この構成によれば、第１のオン回路３１は、駆動パルス信号Ｖｐｌｓが第１及び第２のトランジスタ４及び５のオン状態を指示する期間中、第１の駆動信号の一部として、駆動電源１の正極端子から第１のトランジスタ４のゲート端子Ｇ１へ所定の直流電流であるオン駆動電流ｉ１を供給する。オン状態を指示する期間中というのは、例えば、図３では駆動パルス信号Ｖｐｌｓがハイレベルの期間中である。

第２のオン回路３２は、第１のスイッチ３１０と第２のオン駆動抵抗３２１との直列回路からなる。第１のスイッチ３１０の一端は、駆動電源１の正極端子に、第１のスイッチ３１０の他端は、第２のオン駆動抵抗３２１に接続される。第２のオン駆動抵抗３２１の一端は、第１のスイッチ３１０に接続され、第２のオン駆動抵抗３２１の他端は、第２のトランジスタ５のゲート端子Ｇ２に接続される。

この構成によれば、第２のオン回路３２は、駆動パルス信号Ｖｐｌｓが第１及び第２のトランジスタ４及び５のオン状態を指示する期間中、第２の駆動信号の一部として、駆動電源１の正極端子から第２のトランジスタ５のゲート端子Ｇ２へ所定の直流電流であるオン駆動電流ｉ２を供給する。

第１のターンオン回路３３は、第２のスイッチ３３０と第１のコンデンサ３３１と第１のターンオン駆動抵抗３３２との直列回路からなる。第２のスイッチ３３０の一端は駆動電源１の正極端子に接続され、第２のスイッチ３３０の他端は第１のコンデンサ３３１に接続される。第１のコンデンサ３３１の一端は第２のスイッチ３３０に接続され、第１のコンデンサ３３１の他端は第１のターンオン駆動抵抗３３２に接続される。第１のターンオン駆動抵抗３３２の一端は第１のコンデンサ３３１に接続され、第１のターンオン駆動抵抗３３２の他端は第１のトランジスタ４のゲート端子Ｇ１に接続される。第２のスイッチ３３０は、第１のターンオン回路３３と第２のターンオン回路３４とにより共有され、駆動信号源２からの駆動パルス信号Ｖｐｌｓに従ってオンおよびオフする。この構成によれば、第１のターンオン回路３３は、駆動パルス信号Ｖｐｌｓが第１及び第２のトランジスタ４及び５のターンオンを指示する時に、第１の駆動信号の一部として、駆動電源１の正極端子から第１のトランジスタ４のゲート端子Ｇ１へ所定のターンオン駆動電流ｉ３を供給する。ここで、ターンオンを指示する時というのは、例えば、図３では駆動パルス信号Ｖｐｌｓの立ち上がりエッジのタイミングをいう。

第２のターンオン回路３４は、第２のスイッチ３３０と第２のコンデンサ３４１と第２のターンオン駆動抵抗３４２との直列回路からなる。第２のスイッチ３３０の一端は駆動電源１の正極端子に接続され、第２のスイッチ３３０の他端は第２のコンデンサ３４１に接続される。第２のコンデンサ３４１の一端は第２のスイッチ３３０に接続され、第２のコンデンサ３４１の他端は第２のターンオン駆動抵抗３４２に接続される。第２のターンオン駆動抵抗３４２の一端は第２のコンデンサ３４１に接続され、第２のターンオン駆動抵抗３４２の他端は第２のトランジスタ５のゲート端子Ｇ２に接続される。この構成によれば、第２のターンオン回路３４は、駆動パルス信号Ｖｐｌｓが第１及び第２のトランジスタ４及び５のターンオンを指示する時に、第２の駆動信号の一部として、駆動電源１の正極端子から第２のトランジスタ５のゲート端子Ｇ２へ所定のターンオン駆動電流ｉ４を供給する。

第１のターンオフ回路３５は、負駆動電源３０と第３のスイッチ３６０と第１のダイオード３５１と第１のターンオフ駆動抵抗３５２との直列回路からなる。第３のスイッチ３６０の一端は負駆動電源３０の負極端子に接続され、第３のスイッチ３６０の他端は第１のダイオード３５１のカソードに接続される。第１のダイオード３５１のカソードは第３のスイッチ３６０に接続され、第１のダイオード３５１のアノードは第１のターンオフ駆動抵抗３５２に接続される。第１のターンオフ駆動抵抗３５２の一端は第１のダイオード３５１のアノードに接続され、第１のターンオフ駆動抵抗３５２の他端は第１のトランジスタ４のゲート端子Ｇ１に接続される。負駆動電源３０および第３のスイッチ３６０は、第１のターンオフ回路３５と第２のターンオフ回路３６とにより共有される。負駆動電源３０は−Ｖｅｅの電圧を出力し、負駆動電源３０の正極は駆動電源１の負極に接続され、負駆動電源３０の負極は第３のスイッチ３６０に接続される。第３のスイッチ３６０は、インバータ３５０からの反転した駆動パルス信号Ｖｐｌｓに従ってオンおよびオフする。

この構成によれば、第１のターンオフ回路３５は、駆動パルス信号Ｖｐｌｓが第１及び第２のトランジスタ４および５のターンオフを指示する時に、第１の駆動信号の一部として、第１のトランジスタ４のゲート端子Ｇ１から所定のターンオフ駆動電流ｉ５を引き抜く。ここで、ターンオフを指示する時というのは、例えば、図３では駆動パルス信号Ｖｐｌｓの立ち下がりエッジのタイミングをいう。

第２のターンオフ回路３６は、負駆動電源３０と第３のスイッチ３６０と第２のダイオード３６１と第２のターンオフ駆動抵抗３６２との直列回路からなる。第３のスイッチ３６０の一端は負駆動電源３０の負極端子に接続され、第３のスイッチ３６０の他端は第２のダイオード３６１のカソードに接続される。第２のダイオード３６１のカソードは第３のスイッチ３６０に接続され、第２のダイオード３６１のアノードは第２のターンオフ駆動抵抗３６２に接続される。第２のターンオフ駆動抵抗３６２の一端は第２のダイオード３６１のアノードに接続され、第２のターンオフ駆動抵抗３６２の他端は第２のトランジスタ５のゲート端子Ｇ２に接続される。

この構成によれば、第２のターンオフ回路３６は、駆動パルス信号Ｖｐｌｓが第１及び第２のトランジスタ４及び５のターンオフを指示する時に、第２の駆動信号の一部として、第２のトランジスタ５のゲート端子Ｇ２から所定のターンオフ駆動電流ｉ６を引き抜く。

第１のオン回路３１と第１のターンオン回路３３と第１のターンオフ回路３５とが第１のトランジスタ４のゲート端子Ｇ１へ第１の駆動信号を供給する。言い換えれば、第１の駆動信号は、オン駆動電流ｉ１、ターンオン駆動電流ｉ３およびターンオフ駆動電流ｉ５を合成した信号である。また、第２のオン回路３２と第２のターンオン回路３４と第２のターンオフ回路３６とが第２のトランジスタ５のゲート端子Ｇ２へ第２の駆動信号を供給する。言い換えれば、第２の駆動信号は、オン駆動電流ｉ２、ターンオン駆動電流ｉ４およびターンオフ駆動電流ｉ６を合成した信号である。

続いて、駆動回路３のより具体的な動作について説明する。

まず、第１及び第２のオン回路３１、３２は、第１のスイッチ３１０のオン電圧を無視し、第１のオン駆動抵抗３１１と第２のオン駆動抵抗３２１の抵抗値をそれぞれＲ３１１、Ｒ３２１とし、オン時の第１及び第２のトランジスタのゲート電圧をそれぞれＶｇ１、Ｖｇ２とすると、オン駆動電流ｉ１、ｉ２は、次式となる。

ｉ１＝（Ｖｃｃ−Ｖｇ１）／Ｒ３１１
ｉ２＝（Ｖｃｃ−Ｖｇ２）／Ｒ３２１

第１及び第２のトランジスタ４及び５が同一仕様のバイポーラトランジスタやＧａＮ−ＧＩＴであるならＶｇ１≒Ｖｇ２であり、各オン駆動抵抗３１１、３２１の抵抗値を等しくすることでｉ１≒ｉ２となり、オン時主電流のレベルを揃えることができる。逆言すれば、オン時ゲート電圧の異なるトランジスタであっても、オン駆動抵抗３１１、３２１の抵抗値のいずれかもしくはそれぞれを調整することにより、オン駆動電流をｉ１≒ｉ２としてオン時主電流のレベルを揃えることができる。

次に第１及び第２のターンオン回路３３、３４は、第１及び第２のトランジスタのゲート入力容量をそれぞれＣｇ１、Ｃｇ２とし、第２のスイッチ３３０のオン電圧を無視し、第１のコンデンサ３３１と第２のコンデンサ３４１の静電容量をそれぞれＣ３３１、Ｃ３４１とし、Ｃ３３１、Ｃ３４１それぞれのターンオン時の初期電圧値は前周期のオン期間終了時の（Ｖｃｃ−Ｖｇ１）、（Ｖｃｃ−Ｖｇ２）を保持しているとし、第１のターンオン駆動抵抗３３２と第２のターンオン駆動抵抗３４２の抵抗値をそれぞれＲ３３２、Ｒ３４２とすると、ターンオン直前の第１及び第２のトランジスタのゲート電圧はともに負電圧−Ｖｅｅなので、ターンオン駆動電流ｉ３、ｉ４は、次式となる。

ｉ３＝｛（Ｖｇ１＋Ｖｅｅ）／Ｒ３３２｝・ｅｘｐ｛−ｔ／（Ｃ３・Ｒ３３２）｝
ｉ４＝｛（Ｖｇ２＋Ｖｅｅ）／Ｒ３４２｝・ｅｘｐ｛−ｔ／（Ｃ４・Ｒ３４２）｝

ここで、Ｃ３、Ｃ４は次式である。

Ｃ３＝Ｃｇ１・Ｃ３３１／（Ｃｇ１＋Ｃ３３１）
Ｃ４＝Ｃｇ２・Ｃ３４１／（Ｃｇ２＋Ｃ３４１）

第１及び第２のトランジスタが同一仕様のバイポーラトランジスタやＧａＮ−ＧＩＴであるならＶｇ１≒Ｖｇ２、Ｃｇ１≒Ｃｇ２であり、各コンデンサ３３１、３４１の静電容量とターンオン駆動抵抗３３２、３４２の抵抗値を等しくすることにより、ターンオン駆動電流ｉ３≒ｉ４、ゲート電圧も等しくなり、ターンオン時主電流のレベルを揃えることができる。

さらに第１及び第２のターンオフ回路３５、３６は、第３のスイッチ３６０のオン電圧と第１のダイオード３５１と第２のダイオード３６１の順方向電圧降下を無視し、第１のターンオフ駆動抵抗３５２と第２のターンオフ駆動抵抗３６２の抵抗値をそれぞれＲ３５２、Ｒ３６２とすると、ターンオフ直前の第１及び第２のトランジスタのゲート電圧はともに負電圧−Ｖｅｅなので、ターンオフ駆動電流ｉ５、ｉ６は、次式となる。

ｉ５＝−｛（Ｖｇ１＋Ｖｅｅ）／Ｒ３５２｝・ｅｘｐ｛−ｔ／（Ｃｇ１・Ｒ３５２）｝
ｉ６＝−｛（Ｖｇ２＋Ｖｅｅ）／Ｒ３６２｝・ｅｘｐ｛−ｔ／（Ｃｇ２・Ｒ３６２）｝

第１及び第２のトランジスタが同一仕様のバイポーラトランジスタやＧａＮ−ＧＩＴであるならＶｇ１≒Ｖｇ２、Ｃｇ１≒Ｃｇ２であり、各ターンオフ駆動抵抗３５２、３６２の抵抗値を等しくすることにより、ターンオフ駆動電流ｉ５≒ｉ６、ゲート電圧も等しくなり、ターンオフ時主電流のレベルを揃えることができる。

また、第１及び第２のダイオード３５１、３６１は、オン回路及びターンオン回路で分離したゲート駆動経路を第１及び第２のターンオフ駆動抵抗３５２、３６２で短絡して循環電流が流れることを防止する。

以上説明してきたように本実施の形態におけるスイッチング回路は、正極端子と負極端子を有して所定の駆動電圧Ｖｃｃを出力する駆動電源１と、並列接続される第１のトランジスタ４及び第２のトランジスタ５と、第１及び第２のトランジスタ４及び５をオンオフ駆動するための駆動パルス信号Ｖｐｌｓを出力する駆動信号源２と、駆動電源１から電力を供給され、駆動パルス信号Ｖｐｌｓに応じて、第１のトランジスタ４をオンオフ駆動する第１の駆動信号と、第２のトランジスタ５をオンオフ駆動する第２の駆動信号とを出力する駆動回路３を有する。

第１のトランジスタ４と第２のトランジスタ５はそれぞれオン時に主電流が流れるドレイン端子Ｄ１、Ｄ２及びソース端子Ｓ１、Ｓ２を有し、受電信号に応じてドレイン端子とソース端子間のインピーダンスを変化させるゲート端子Ｇ１、Ｇ２を有する。

第１のトランジスタ４のドレイン端子Ｄ１と第２のトランジスタ５のドレイン端子Ｄ２は接続され、第１のトランジスタ４のソース端子Ｓ１と第２のトランジスタ５のソース端子Ｓ２は接続される。第１のトランジスタ４のゲート端子Ｇ１は第１の駆動信号を受電し、第２のトランジスタ５のゲート端子Ｇ２は第２の駆動信号を受電する。

駆動回路３は、第１のオン回路３１、第２のオン回路３２、第１のターンオン回路３３、第２のターンオン回路３４、第１のターンオフ回路３５および第２のターンオフ回路３６を有する。

第１のオン回路３１は、駆動パルス信号Ｖｐｌｓが第１及び第２のトランジスタのオン状態を指示する期間中、第１の駆動信号の一部として、駆動電源１の正極端子から第１のトランジスタ４のゲート端子Ｇ１へ所定の直流電流であるオン駆動電流を供給する。

第２のオン回路３２は、駆動パルス信号Ｖｐｌｓが第１及び第２のトランジスタのオン状態を指示する期間中、第２の駆動信号の一部として、駆動電源１の正極端子から第２のトランジスタ５のゲート端子Ｇ２へ所定の直流電流であるオン駆動電流を供給する。

第１のターンオン回路３３は、駆動パルス信号Ｖｐｌｓが第１及び第２のトランジスタのターンオンを指示する時に、第１の駆動信号の一部として、駆動電源１の正極端子から第１のトランジスタ４のゲート端子Ｇ１へ所定のターンオン駆動電流を供給する。

第２のターンオン回路３４は、駆動パルス信号Ｖｐｌｓが第１及び第２のトランジスタのターンオンを指示する時に、第２の駆動信号の一部として、駆動電源１の正極端子から第２のトランジスタ５のゲート端子Ｇ２へ所定のターンオン駆動電流を供給する。

第１のターンオフ回路３５は、駆動パルス信号Ｖｐｌｓが第１及び第２のトランジスタのターンオフを指示する時に、第１の駆動信号の一部として、第１のトランジスタ４のゲート端子Ｇ１から所定のターンオフ駆動電流を引き抜く。

第２のターンオフ回路３６は、駆動パルス信号Ｖｐｌｓが第１及び第２のトランジスタのターンオフを指示する時に、第２の駆動信号の一部として、第２のトランジスタ５のゲート端子Ｇ２から所定のターンオフ駆動電流を引き抜く。なお、第１のトランジスタ４と第２のトランジスタ５は、オン状態の維持にゲート端子Ｇ１、Ｇ２への電流が必要なトランジスタであってもよい。

また、第１のトランジスタ４と第２のトランジスタ５は定格電流が等しくてもよい。駆動回路３は、第１のオン回路３１におけるオン駆動電流ｉ１と第２のオン回路３２におけるオン駆動電流ｉ２が等しく設定されてもよい。第１のターンオン回路３３におけるターンオン駆動電流ｉ３と第２のターンオン回路３４におけるターンオン駆動電流ｉ４が等しく設定されてもよい。第１のターンオフ回路３５におけるターンオフ駆動電流ｉ５と第２のターンオフ回路３６におけるターンオフ駆動電流ｉ６が等しく設定されてもよい。

なお、本実施の形態において、第２のスイッチ３３０と第３のスイッチ３６０のオン電圧は無視したが、第２のスイッチ３３０のオン抵抗を調整して第１及び第２のターンオン駆動抵抗３３２、３４２を削減することや、第３のスイッチ３６０のオン抵抗を調整して第１及び第２のターンオフ駆動抵抗３５２、３６２を削減することは可能である。

（実施の形態４）
実施の形態１〜３は並列運転するトランジスタの駆動回路の構成について開示した。駆動回路のパラメータ設定や配線方法といった駆動条件では、主電流の直流レベルの調整や均衡化が可能であるが、特に、トランジスタのターンオンやターンオフといった過渡時の主電流の均衡化には、交流電流源も含めた部品配置や主電流の流れる配線パターンなどの実装形態が重要となる。

図５は、本発明の実施の形態４に係る、スイッチング回路および負荷の電流経路を示す図である。図６はスイッチング回路の配線基板１０への実装例を示す平面図である。なお、図６において、一点鎖線で囲まれた領域は、配線導体を示す（他の図についても同様）。図５及び図６において、第１のトランジスタ４と第２のトランジスタ５は同じ定格電流で、両者は並列接続される。ゲート端子及び第２ソース端子に接続される駆動回路は、実施の形態１〜３で示した通りであり、以降の実施の形態では第２ソース端子とともに省略した。各トランジスタの交流電流源となるバイパスコンデンサ８は、負極端子が第１のトランジスタ４と第２のトランジスタ５の各第１ソース端子Ｓ１、Ｓ２と接続され、正極端子が負荷９と接続される。負荷９の他端は第１のトランジスタ４と第２のトランジスタ５の各ドレイン端子に接続される。スイッチング電源では負荷９にはトランスの１次巻線が相当し、図６においては負荷９としてトランスの１次巻線を想定して、端子をＰ１及びＰ２とした。負荷９の端子Ｐ１とバイパスコンデンサ８の正極端子とが接続され、負荷９の端子Ｐ２と第１及び第２のトランジスタの各ドレイン端子Ｄ１、Ｄ２とが接続されるものとした。

図５の破線の矢印で示したループＡは、バイパスコンデンサ８−負荷９−第１のトランジスタ４−バイパスコンデンサ８を廻り、実線矢印で示したループＢは、バイパスコンデンサ８−負荷９−第２のトランジスタ５−バイパスコンデンサ８を廻り、これらループＡとループＢのインピーダンスを揃えることで過渡時の主電流のばらつきを抑制することができる。

ループＡとループＢのインピーダンスを揃えるため、図６において、第１のトランジスタ４のソース端子Ｓ１と第２のトランジスタ５のソース端子Ｓ２を結ぶ線分の垂直２等分線がバイパスコンデンサ８の負極端子を通るようにバイパスコンデンサ８を配設し、第１のトランジスタ４の第１ソース端子Ｓ１と第２のトランジスタ５の第１ソース端子Ｓ２からの配線導体がバイパスコンデンサ８の負極端子で結合される。

以上説明してきたように本実施の形態におけるスイッチング回路は、第１のトランジスタ４と第２のトランジスタ５の交流電流源となるバイパスコンデンサ８を有している。第１のトランジスタ４と第２のトランジスタ５とバイパスコンデンサ８は、主電流が、負荷９から第１のトランジスタ４と第２のトランジスタ５を介してバイパスコンデンサ８の負極端子へと流れるように結線される。第１のトランジスタ４と第２のトランジスタ５とバイパスコンデンサ８は、配線基板上に、第１のトランジスタ４の第１ソース端子Ｓ１とバイパスコンデンサ８の負極端子との間のインピーダンスと、第２のトランジスタ５の第１ソース端子Ｓ２とバイパスコンデンサ８の負極端子との間のインピーダンスとが等しくなるように配設されている。

さらに、スイッチング回路は、図６のように第１のトランジスタ４と第２のトランジスタ５とバイパスコンデンサ８は、配線基板１０の平面視において、第１のトランジスタ４のソース端子Ｓ１と第２のトランジスタ５のソース端子Ｓ２を結ぶ線分の垂直２等分線が、バイパスコンデンサ８の負極端子を通るように配設される。

以上のような構成とすることにより、バイパスコンデンサ８の負極端子〜第１及び第２のトランジスタの各第１ソース端子の寄生インダクタンスを含むインピーダンスはほぼ等しくなる。従って、スイッチング回路のターンオンやターンオフ時のような過渡時に流れる主電流が、第１及び第２のトランジスタで均衡化する。

（実施の形態５）
図７は、本発明の実施の形態５に係るハーフブリッジ構成のスイッチング回路の構成例を示す図である。図８はそのスイッチング回路の配線基板への実装例を示す平面図である。図７及び図８において、第１のトランジスタ４と第２のトランジスタ５は並列接続されてローサイドスイッチを構成し、第３のトランジスタ６と第４のトランジスタ７は並列接続されてハイサイドスイッチを構成する。各トランジスタの交流電流源となるバイパスコンデンサ８は、ローサイドスイッチを構成する第１のトランジスタ４と第２のトランジスタ５の各ソース端子と負極端子が接続され、ハイサイドスイッチを構成する第３のトランジスタ６と第４のトランジスタ７の各ドレイン端子と正極端子が接続される。ハイサイドスイッチとローサイドスイッチの接続点に負荷９が接続される。

図７の破線の矢印で示したループＡは、バイパスコンデンサ８−第３のトランジスタ６−第１のトランジスタ４−バイパスコンデンサ８を廻り、実線矢印で示したループＢは、バイパスコンデンサ８−第４のトランジスタ７−第２のトランジスタ５−バイパスコンデンサ８を廻り、これらループＡとループＢのインピーダンスを揃えることで過渡時の主電流のばらつきを抑制することができる。

ループＡとループＢのインピーダンスを揃えるため、図８において、第１のトランジスタ４のソース端子Ｓ１と第２のトランジスタ５のソース端子Ｓ２を結ぶ線分の垂直２等分線がバイパスコンデンサ８の負極端子を通り、第３のトランジスタ６のドレイン端子Ｄ３と第４のトランジスタ７のドレイン端子Ｄ４を結ぶ線分の垂直２等分線がバイパスコンデンサ８の正極端子を通るようにバイパスコンデンサ８を配設し、第１のトランジスタ４のソース端子Ｓ１と第２のトランジスタ５のソース端子Ｓ２からの配線導体がバイパスコンデンサ８の負極端子で結合され、第３のトランジスタ６のドレイン端子Ｄ３と第４のトランジスタ７のドレイン端子Ｄ４からの配線導体がバイパスコンデンサ８の正極端子で結合される。

以上説明してきたように本実施の形態におけるスイッチング回路は、図７に示したように図５のスイッチング回路と比べて、さらに、第３のトランジスタ６と第４のトランジスタ７を有する。第３のトランジスタ６と第４のトランジスタ７は、それぞれ主電流が流れるドレイン端子Ｄ３、Ｄ４及び第１ソース端子Ｓ３、Ｓ４を有し、配線基板１０上で、第３のトランジスタ６のドレイン端子Ｄ３と第４のトランジスタ７のドレイン端子Ｄ４とバイパスコンデンサ８の正極端子が接続される。また、第１のトランジスタ４のドレイン端子Ｄ１と第２のトランジスタ５のドレイン端子Ｄ２と第３のトランジスタ６のソース端子Ｓ３と第４のトランジスタ７のソース端子Ｓ４が接続される。第３のトランジスタと第４のトランジスタとバイパスコンデンサは、図８に示したように、配線基板１０の平面視において、第３のトランジスタ６のドレイン端子Ｄ３と第４のトランジスタ７のドレイン端子Ｄ４を結ぶ線分の垂直２等分線が、バイパスコンデンサ８の正極端子を通るように配設される。

以上のような構成とすることにより、バイパスコンデンサ８の負極端子〜第１及び第２のトランジスタの各第１ソース端子の寄生インダクタンスを含むインピーダンスはほぼ等しくなり、さらにバイパスコンデンサ８の正極端子〜第３及び第４のトランジスタの各ドレイン端子の寄生インダクタンスを含むインピーダンスもほぼ等しくなる。従って、スイッチング回路のターンオンやターンオフ時のような過渡時に流れる主電流が、第１及び第２のトランジスタで均衡化し、第３及び第４のトランジスタでも均衡化する。

（実施の形態６）
図９Ａは、実施の形態６に係るスイッチング回路の配線基板およびサブ配線基板への実装例を示す斜視図である。図９Ｂは、同じく側面図である。本実施の形態に係るスイッチング回路は、並列接続された第１のトランジスタ４と第２のトランジスタ５からなるローサイドスイッチと、並列接続された第３のトランジスタ６と第４のトランジスタ７からなるハイサイドスイッチと、第１のトランジスタ４の第１ソース端子に近接して接続された第１のコネクタ１２ａと第２のトランジスタ５の第１ソース端子に近接して接続された第２のコネクタ１２ｂと、第３のトランジスタ６のドレイン端子に近接して接続された第３のコネクタ１２ｃと第４のトランジスタ７のドレイン端子に近接して接続された第４のコネクタ１２ｄとが配設された配線基板１０と、トランジスタの交流電流源となるバイパスコンデンサ８が配設されて第１〜第４のコネクタ１２ａ〜１２ｄを介して配線基板１０と接続されるサブ配線基板１１とから構成される。

図９Ｃは、実施の形態６に係るスイッチング回路の配線基板およびサブ配線基板への実装例を示す平面図である。配線基板１０の平面視においてサブ配線基板１１上では、第１のコネクタ１２ａと第２のコネクタ１２ｂを結ぶ線分の垂直２等分線がバイパスコンデンサ８の負極端子を通り、第３のコネクタ１２ｃと第４のコネクタ１２ｄを結ぶ線分の垂直２等分線がバイパスコンデンサ８の正極端子を通るようにバイパスコンデンサ８を配設し、第１のコネクタ１２ａと第２のコネクタ１２ｂからの配線導体がバイパスコンデンサ８の負極端子で結合され、第３のコネクタ１２ｃと第４のコネクタ１２ｄからの配線導体がバイパスコンデンサ８の正極端子で結合される。

以上説明してきたように本実施の形態におけるスイッチング回路は、図９Ａ、図９Ｂ、図９Ｃに示したように配線基板１０と、配線基板１０上に配設された第１のトランジスタ４の直近で第１のトランジスタ４のソース端子Ｓ１に接続された第１のコネクタ１２ａと、配線基板１０上に配設された第２のトランジスタ５の直近で第２のトランジスタ５のソース端子Ｓ２に接続された第２のコネクタ１２ｂと、第１のトランジスタと第２のトランジスタの上に、第１のコネクタ１２ａと第２のコネクタ１２ｂによって配線基板１０と接続され、バイパスコンデンサ８を配設したサブ配線基板１１とを有する。第１のコネクタと第２のコネクタとバイパスコンデンサ８は、配線基板１０の平面視において、サブ配線基板１１上で、第１のコネクタ１２ａと第２のコネクタ１２ｂを結ぶ線分の垂直２等分線が、バイパスコンデンサ８の負極端子を通るように配設される。

また、スイッチング回路は、さらに、第３のトランジスタ６と第４のトランジスタ７を有している。第３のトランジスタ６と第４のトランジスタ７は、それぞれ主電流が流れるドレイン端子Ｄ３、Ｄ４及び第１ソース端子Ｓ３、Ｓ４を有する。このスイッチング回路は、配線基板１０上に配設された第３のトランジスタ６の直近で第３のトランジスタ６のドレイン端子Ｄ３に接続された第３のコネクタ１２ｃと、配線基板１０上に配設された第４のトランジスタ７の直近で第４のトランジスタ７のドレイン端子Ｄ４に接続された第４のコネクタ１２ｄとを有する。第３のコネクタ１２ｃと第４のコネクタ１２ｄはサブ配線基板１１に接続される。第３のコネクタと第４のコネクタとバイパスコンデンサ８は、配線基板１０の平面視において、サブ配線基板１１上で、第３のコネクタ１２ｃと第４のコネクタ１２ｄを結ぶ線分の垂直２等分線が、バイパスコンデンサ８の正極端子を通るように配設される。

以上のような構成とすることにより、バイパスコンデンサ８の負極端子〜第１及び第２のトランジスタの各第１ソース端子の寄生インダクタンスを含むインピーダンスはほぼ等しくなり、さらにバイパスコンデンサ８の正極端子〜第３及び第４のトランジスタの各ドレイン端子の寄生インダクタンスを含むインピーダンスもほぼ等しくなる。従って、スイッチング回路のターンオンやターンオフ時のような過渡時に流れる主電流が、第１及び第２のトランジスタで均衡化し、第３及び第４のトランジスタでも均衡化する。もちろん、インピーダンス要因ともなる第１〜第４のコネクタ１２ａ、１２ｂ、１２ｃ、１２ｄが同一素材で同一形状であることが望ましい。

なお、本実施の形態６では、過渡時の主電流均衡化のために加えて、小型高密度実装のためにサブ配線基板を用いた立体的な構造を開示したが、このサブ配線基板にさらに別な機能を持たせることが可能である。例えば、バイパスコンデンサ８が実装されるサブ配線基板上の配線導体は電位変動が少なく比較的安定しており、放射雑音を抑制するシールド効果も期待できる。

また、第１〜第４のトランジスタ４〜７の少なくとも１つの放熱用ヒートシンクを兼ねさせて、より大電流スイッチングに適用する、あるいは温度上昇を抑制して長寿命化を図っても良い。具体的には、サブ配線基板１１の放熱性を高める為に両面全体に配線導体を施す、サブ配線基板１１に高放熱なセラミック基板を使用する、サブ配線基板とトランジスタ間をシリコングリス等の高放熱材で充填する等がある。

（その他の実施の形態）
以上、本開示のスイッチング回路について、実施の形態に基づいて説明してきたが、本開示のスイッチング回路は、実施の形態１〜６に限定されるものではない。上記実施の形態における任意の構成要素を組み合わせて実現される別の実施の形態や、上記実施の形態に対して本発明の主旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例や、本開示のスイッチング回路を内蔵した各種機器も本発明に含まれる。

本発明に係るスイッチング回路は、スイッチング電源やインバータ等に有用である。

１駆動電源
２駆動信号源
３駆動回路
４第１のトランジスタ
５第２のトランジスタ
６第３のトランジスタ
７第４のトランジスタ
８バイパスコンデンサ
９負荷
１０配線基板
１１サブ配線基板

Claims

正極端子と負極端子を有して所定の駆動電圧を出力する駆動電源と、
並列接続される第１のトランジスタ及び第２のトランジスタと、
前記第１及び第２のトランジスタをオンオフ駆動するための駆動パルス信号を出力する駆動信号源と、
前記駆動電源から電力を供給され、前記駆動パルス信号に応じて、前記第１のトランジスタをオンオフ駆動する第１の駆動信号と、前記第２のトランジスタをオンオフ駆動する第２の駆動信号とを出力する駆動回路を有し、
前記第１のトランジスタと前記第２のトランジスタはそれぞれ、オン時に主電流が流れるドレイン端子及びソース端子を有し、受電信号に応じて前記ドレイン端子と前記ソース端子間のインピーダンスを変化させるゲート端子を有し、
前記第１のトランジスタのドレイン端子と前記第２のトランジスタのドレイン端子は接続され、前記第１のトランジスタのソース端子と第２のトランジスタのソース端子は接続され、前記第１のトランジスタのゲート端子は前記第１の駆動信号を受電し、前記第２のトランジスタのゲート端子は前記第２の駆動信号を受電し、
前記駆動回路は、
前記駆動パルス信号が前記第１及び第２のトランジスタのオン状態を指示する期間中、前記第１の駆動信号の一部として、前記駆動電源の正極端子から前記第１のトランジスタのゲート端子へ所定の直流電流であるオン駆動電流を供給する第１のオン回路と、
前記駆動パルス信号が前記第１及び第２のトランジスタのオン状態を指示する期間中、前記第２の駆動信号の一部として、前記駆動電源の正極端子から前記第２のトランジスタのゲート端子へ所定の直流電流であるオン駆動電流を供給する第２のオン回路と、
前記駆動パルス信号が前記第１及び第２のトランジスタのターンオンを指示する時に、前記第１の駆動信号の一部として、前記駆動電源の正極端子から前記第１のトランジスタのゲート端子へ所定のターンオン駆動電流を供給する第１のターンオン回路と、
前記駆動パルス信号が前記第１及び第２のトランジスタのターンオンを指示する時に、前記第２の駆動信号の一部として、前記駆動電源の正極端子から前記第２のトランジスタのゲート端子へ所定のターンオン駆動電流を供給する第２のターンオン回路と、
前記駆動パルス信号が前記第１及び第２のトランジスタのターンオフを指示する時に、前記第１の駆動信号の一部として、前記第１のトランジスタのゲート端子から所定のターンオフ駆動電流を引き抜く第１のターンオフ回路と、
前記駆動パルス信号が前記第１及び第２のトランジスタのターンオフを指示する時に、前記第２の駆動信号の一部として、前記第２のトランジスタのゲート端子から所定のターンオフ駆動電流を引き抜く第２のターンオフ回路と、
を有するスイッチング回路。
前記第１のトランジスタと前記第２のトランジスタは、オン状態の維持にゲート端子への電流が必要なトランジスタである、
請求項１記載のスイッチング回路。
前記第１のトランジスタと第２のトランジスタは定格電流が等しく、
前記駆動回路は、
前記第１のオン回路におけるオン駆動電流と前記第２のオン回路におけるオン駆動電流が等しく設定され、
第１のターンオン回路におけるターンオン駆動電流と第２のターンオン回路におけるターンオン駆動電流が等しく設定され、
第１のターンオフ回路におけるターンオフ駆動電流と第２のターンオフ回路におけるターンオフ駆動電流が等しく設定された、
請求項１記載のスイッチング回路。
前記第１のオン回路と前記第２のオン回路は、前記駆動パルス信号が前記第１及び第２のトランジスタのオン状態を指示する時にオンとなる第１のスイッチを共有し、
前記第１のオン回路は前記第１のスイッチと第１のオン駆動抵抗との直列回路を含み、
前記第２のオン回路は前記第１のスイッチと第２のオン駆動抵抗との直列回路を含む、
請求項１記載のスイッチング回路。
前記第１のターンオン回路と前記第２のターンオン回路は、前記駆動パルス信号が前記第１及び第２のトランジスタのオン状態を指示する時にオンとなる第２のスイッチを共有し、
前記第１のターンオン回路は前記第２のスイッチと第１のコンデンサとの直列回路を含み、
前記第２のターンオン回路は前記第２のスイッチと第２のコンデンサの直列回路を含む、
請求項１記載のスイッチング回路。
前記第１のターンオフ回路と前記第２のターンオフ回路は、前記駆動電源の負極端子に接続されて前記駆動パルス信号が前記第１及び第２のトランジスタのオフ状態を指示する時にオンとなる第３のスイッチを共有し、
前記第１のターンオフ回路は前記第３のスイッチと第１のダイオードとの直列回路を含み、前記第２のターンオフ回路は前記第３のスイッチと第２のダイオードとの直列回路を含む、
請求項１記載のスイッチング回路。
前記駆動回路は、前記駆動電圧と逆極性の負電圧を出力する負駆動電源を有し、
前記第１のターンオフ回路と前記第２のターンオフ回路は、前記負駆動電源に接続されて前記駆動パルス信号が前記第１及び第２のトランジスタのオフ状態を指示する時にオンとなる第３のスイッチを共有し、
前記第１のターンオフ回路は前記負駆動電源と前記第３のスイッチと第１のダイオードとの直列回路を含み、
前記第２のターンオフ回路は前記負駆動電源と前記第３のスイッチと第２のダイオードとの直列回路を含む、
請求項１記載のスイッチング回路。
正極端子と負極端子を有して所定の駆動電圧を出力する駆動電源と、
並列接続される第１のトランジスタ及び第２のトランジスタと、
前記第１及び第２のトランジスタをオンオフ駆動するための駆動パルス信号を出力する駆動信号源と、
電源端子とグランド端子を有して前記駆動電源から電力を供給され、前記駆動パルス信号に応じて、前記第１のトランジスタをオンオフ駆動する第１の駆動信号と、前記第２のトランジスタをオンオフ駆動する第２の駆動信号とを出力する駆動回路を有し、
前記第１のトランジスタと前記第２のトランジスタはそれぞれ、オン時に主電流が流れるドレイン電極及びソース電極と、受電信号に応じて前記ドレイン電極と前記ソース電極間のインピーダンスを変化させるゲート電極とを内蔵し、前記ゲート電極に接続されるゲート端子と、前記ドレイン電極に接続されるドレイン端子と、主電流を流すために前記ソース電極と接続される第１ソース端子と、前記第１ソース端子とは別に、ソース電圧検出及びゲート駆動電流を流す為に前記ソース電極に接続される第２ソース端子とを有し、
ここで、前記第１ソース端子は前記第２ソース端子より低インピーダンスで前記ソース電極に接続され、
前記第１のトランジスタのドレイン端子と前記第２のトランジスタのドレイン端子は接続され、前記第１のトランジスタの第１ソース端子と第２のトランジスタの第１ソース端子は接続され、前記第１のトランジスタのゲート端子は前記第１の駆動信号を受電し、前記第２のトランジスタのゲート端子は前記第２の駆動信号を受電し、
前記第１のトランジスタの第２ソース端子および前記第２のトランジスタの第２ソース端子は、前記駆動電源の負極端子と前記駆動回路のグランド端子との結線部で接続され、
前記第１のトランジスタと第２のトランジスタは定格電流が等しく、
前記駆動回路の第１の駆動信号と第２の駆動信号が等しく設定され、
さらに、前記第１のトランジスタと前記第２のトランジスタの交流電流源となるバイパスコンデンサを有し、
前記主電流が、負荷から前記第１のトランジスタと前記第２のトランジスタを介して前記バイパスコンデンサの負極端子へと流れるように結線され、
前記第１のトランジスタと前記第２のトランジスタと前記バイパスコンデンサは、配線基板上に、前記第１のトランジスタの第１ソース端子と前記バイパスコンデンサの負極端子の間のインピーダンスと前記第２のトランジスタの第１ソース端子と前記バイパスコンデンサの負極端子の間のインピーダンスが等しくなるように配設された、
スイッチング回路。
前記第１のトランジスタと前記第２のトランジスタと前記バイパスコンデンサは、前記配線基板の平面視において、前記第１のトランジスタのソース端子と前記第２のトランジスタのソース端子を結ぶ線分の垂直２等分線が、前記バイパスコンデンサの負極端子を通るように配設された、
請求項８記載のスイッチング回路。
さらに、第３のトランジスタと第４のトランジスタを有し、
前記第３のトランジスタと前記第４のトランジスタは、それぞれ、主電流が流れるドレイン端子及び第１ソース端子を有し、
配線基板上に、
前記第３のトランジスタのドレイン端子と前記第４のトランジスタのドレイン端子と前記バイパスコンデンサの正極端子が接続され、
前記第１のトランジスタのドレイン端子と前記第２のトランジスタのドレイン端子と前記第３のトランジスタのソース端子と第４のトランジスタのソース端子が接続され、
前記第３のトランジスタと前記第４のトランジスタと前記バイパスコンデンサは、前記配線基板の平面視において、前記第３のトランジスタのドレイン端子と前記第４のトランジスタのドレイン端子を結ぶ線分の垂直２等分線が、前記バイパスコンデンサの正極端子を通るように配設される、
請求項９記載のスイッチング回路。
さらに、
前記配線基板と、
前記配線基板上に配設された前記第１のトランジスタの直近で前記第１のトランジスタのソース端子に接続された第１のコネクタと、
前記配線基板上に配設された前記第２のトランジスタの直近で前記第２のトランジスタのソース端子に接続された第２のコネクタと、
前記第１のトランジスタと前記第２のトランジスタの上に、前記第１のコネクタと前記第２のコネクタによって前記配線基板と接続され、前記バイパスコンデンサを配設したサブ配線基板とを有し、
前記第１のコネクタと前記第２のコネクタと前記バイパスコンデンサは、前記配線基板の平面視において、前記サブ配線基板上で、前記第１のコネクタと前記第２のコネクタを結ぶ線分の垂直２等分線が、前記バイパスコンデンサの負極端子を通るように配設される、
請求項８記載のスイッチング回路。
さらに、第３のトランジスタと第４のトランジスタを有し、
前記第３のトランジスタと前記第４のトランジスタは、それぞれ主電流が流れるドレイン端子及び第１ソース端子を有し、
前記スイッチング回路は、さらに、
前記配線基板上に配設された前記第３のトランジスタの直近で前記第３のトランジスタのドレイン端子に接続された第３のコネクタと、
前記配線基板上に配設された前記第４のトランジスタの直近で前記第４のトランジスタのドレイン端子に接続された第４のコネクタとを有し、
前記第３のコネクタと前記第４のコネクタは前記サブ配線基板に接続され、
前記第３のコネクタと前記第４のコネクタと前記バイパスコンデンサは、前記配線基板の平面視において、前記サブ配線基板上で、前記第３のコネクタと前記第４のコネクタを結ぶ線分の垂直２等分線が、前記バイパスコンデンサの正極端子を通るように配設される、
請求項１１記載のスイッチング回路。
前記サブ配線基板は、前記第１のトランジスタと前記第２のトランジスタとに対するヒートシンクも兼ねる、
請求項１１記載のスイッチング回路。