JP3767450B2 - 絶縁ゲートトランジスタの駆動回路および電力変換装置と電力用半導体モジュール - Google Patents
絶縁ゲートトランジスタの駆動回路および電力変換装置と電力用半導体モジュール Download PDFInfo
- Publication number
- JP3767450B2 JP3767450B2 JP2001314035A JP2001314035A JP3767450B2 JP 3767450 B2 JP3767450 B2 JP 3767450B2 JP 2001314035 A JP2001314035 A JP 2001314035A JP 2001314035 A JP2001314035 A JP 2001314035A JP 3767450 B2 JP3767450 B2 JP 3767450B2
- Authority
- JP
- Japan
- Prior art keywords
- insulated gate
- gate transistor
- capacitance
- igbt
- drive circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Description
【発明の属する技術分野】
この発明は、IGBT(絶縁ゲートバイポーラトランジスタ)等の電圧駆動型の絶縁ゲートトランジスタ(以下IGBTと称す)のゲート駆動回路と、該絶縁ゲートトランジスタが用いられる電力変換装置と、その電力変換装置に用いられる電力用半導体モジュールに関する。
【0002】
【従来の技術】
図7はIGBTを用いた電力変換装置の従来例の回路構成図である。
この種の電力変換装置は、上アーム素子としてのIGBT1と下アーム素子としてのIGBT2が直列接続されてト−テムポール型を構成し、このIGBT1に逆並列接続されたフリーホイリングダイオードFWD1と、IGBT2に逆並列接続されたフリーホイリングダイオードFWD2を備えている。そして、この上下アーム素子が直流電圧電源EdとGNDとの間に接続され、直流電圧電源Edと上下アーム素子の中間接続点との間に誘導性負荷であるリアクトルLが接続される。ゲート駆動回路GDU1、GDU2は、IGBT1、IGBT2に各駆動信号を供給するための駆動回路である。なお、Lmは主回路の配線インダクタンスを示す。
【0003】
そして、ゲート駆動回路GDU1、GDU2は、例えば図8に示すように、IGBTをオン、オフさせるための相補接続のトランジスタTR1、TR2、ゲートオン抵抗Rg(on)、ゲートオフ抵抗Rg(off)およびインターフェイス回路IFなどから構成される。図8は、従来例のゲート駆動回路の回路構成図である。
【0004】
この図7の電力変換装置の下アーム素子であるIGBT2の動作波形図が図9である。図9において、(a)はゲート入力信号であり、(b)はコレクタ電流であり、(C)はコレクタ−エミッタ間電圧である。
IGBT2がオン状態のとき(t0〜t1およびt2〜t3)は、Ed−Lm−L−IGBT2−Edの経路で電流が流れる。t1で、IGBT2がターンオフすると、IGBT2のコレクタ−エミッタ間電圧(以下Vceと称す)が図示のように上昇する。このVceが直流電圧電源(以下Edと称す)の電圧に達し、FWD1がオンすることによって、負荷電流はFWD1に転流し、コレクタ電流Icは減少する。その後t2で、再びIGBT2がターンオンし、コレクタ電流Icが増加すると、負荷電流の一部がIGBT2に流れ、FWD1は逆回復するためFWD1のアノード−カソード間電圧Vakは上昇する。IGBT2のコレクタ−エミッタ間電圧Vceは、Vce=(Ed−Vak)であるため、Vakの増加に従いIGBT2のVceは減少し、ターンオンは完了する。
【0005】
【発明が解決しようとする課題】
図10に上記回路構成における、IGBT2の典型的なターンオン波形を示す。IGBT2の電流増加率(以下dIc/dtと称す)は、主にIGBT2のゲート入力容量と、ゲート駆動回路GDU2のゲートオン抵抗Rg(on)により調整することができる。この時、あまりに大きなdIc/dtとすると、ターンオン時の電流および電圧振動を招き、放射ノイズの増加をもたらしてしまう [参考文献1:"Analysis on the Low Current Turn-on Behavior of IGBT Module", S.Momotaら, Proc. of ISPSD ( International Symposium on Power Semiconductor Devices and Ics), pp.359-362,2000参照]。
【0006】
この放射ノイズの増加は、各国が設けている機器からの放射ノイズ規制(例えばEMC規制)に触れるだけでなく、装置の不安定現象をもたらす結果[参考文献2:特開平3−93457号公報参照]にもなる。
これに対して、逆に小さなdIc/dtは、ターンオン損失の増大となり、機器の消費電力を増大させるばかりでなく、装置の発熱をもたらすこととなる。従来は、IGBTのターンオン時に生じる前記課題を解決するために、意識的にdIc/dtを緩やかにする方法がとられていたが(参考文献2)、現在は例えば、フィールドストップIGBT ("The Field Stop IGBT (FS-IGBT)-A New Power Device Concept with a Great Improvement Potential", T.Laskaら, Proc.in ISPSD2000, pp.355-358, 2000参照)に代表されるように、IGBTのターンオフ損失が大幅に改善された結果、ターンオン損失の影響の方がターンオフ損失と比較して大きくなってきている。従って、ターンオン損失を犠牲にする低いdIc/dtは望ましくない。
【0007】
図8に示すような簡単なゲート駆動回路を用いた電力変換装置のスイッチング動作の回路設計においては、IGBTのゲート入力容量はIGBTの構造で決定されるため、ゲートオン抵抗Rg(on)のみが、調整可能なパラメータである。これに対して、回路応用上の選択の幅を広げるために、例えば、"An Active Control Gate Drive Circiuit for IGBTs to Realize Low-noise and Snubberless System", S.Igarashiら, in Proc.1997 ISPSD, pp.69-72, 1997のような駆動回路方式も提案されているが、装置が複雑かつ高価になるという課題がある。
【0008】
IGBTのターンオン損失は、図10に示すように2つの領域に区別できる。すなわち、ゲート駆動回路にオンパルスが入力されてから、IGBTのコレクタ電流Icが最大値を迎えるまでの期間(Eon1領域)と、コレクタ電流が最大値に達した以降の損失(Eon2領域)である。図8に示した従来の駆動方式では、こられ2つの損失を独立に制御することができない。例えばEon2は、図11に示すようにRg(on)を小さくすることで低減することが可能ではあるが、同時にdIc/dtも大きくなるため、前述したような装置の不安定性やノイズ放射が増大してしまう。
【0009】
前記Eon2の損失は、図10に示したように、ターンオン時においては、コレクタ電圧Vceが、直流電源電圧からIGBTのオン電圧(オン状態におけるコレクタ−エミッタ間電圧)まで変化(下降)するが、この電圧変化が途中から緩やかになる現象(以後Vceテールと称す)が生じることにより発生している。
【0010】
次に、Vceテールが生じる原因を説明する。図12に示すように、Vceの変化に伴い、IGBTのゲート−コレクタ間容量Cgcは充電される。この時の充電電流の経路は2つある。すなわち、ゲートオン抵抗Rg(on)を介してGDUから供給される電流と、ゲート−エミッタ間容量Cgeから供給される電流である。この時、例えば1200V/150A IGBTチップにおいては、Cgeは約10nFであり、Rg(on)は8Ωを用いるのが典型である。IGBTのターンオンは数100nsecの短いプロセスであるので、仮に周波数を10MHzとして、それぞれのインピーダンスを計算すると、Z(Cge)=1/2π√(fC)=1/(2π×√(10×106×10×10-9))= 0.5Ωである。すなわちこの場合は、Cgcの充電電流の94%はCgeの放電により供給される。
【0011】
Cgeの放電にともない、IGBTのゲート−エミッタ間電圧Vgeは減少する。VgeがIGBTのしきい値(Vth)近辺まで減少すると、十分なコレクタ電流が供給できなくなる為、IGBTのVceは増加する。すなわち、Vgeが負荷電流を供給するに十分な値になるように、IGBTのVceの低下率(dVce/dt)が抑制される方向にIGBT内部でフィードバックがかかる。
【0012】
前記、Rg(on)を小さくすることで、Eon2を低減できるのは、前記Z(Cge)に対するRg(on)の比率を小さくすることで、Cgcの充電電流としてRg(on)を介して供給される電流成分を増やすことにより、Vgeの低下を防ぐことができるからである。
別の方法として、Cgeを増大させることにより、Cgeの電流供給能力そのものを増やすという方法も容易に考えられる。さらに参考文献1によれば、IGBTのゲート−エミッタ間にキャパシタンスを挿入することにより、放射ノイズレベルが低減できることがわかっている。しかしながら、参考文献1の図13にあるように、前記キャパシタンスを付加することにより、ターンオン損失は増大している。この文献にはVce波形が提示されていないが、これはキャパシタンスを付加することによりdIc/dtが減少し、Eon1が増大したためと予想される。
【0013】
図13は、図8の回路に加えてIGBTのゲート−エミッタ間にキャパシタンス(Cgea)を挿入し、dIc/dtが一定になるようにCgeaとRg(on)を調整した時の、Cgeaとターンオン損失(Eon=Eon1+Eon2)の関係を示している。ここで、dIc/dtは一定であるので、すべての条件でほぼ同じ値である。すなわちEonの差は、Eon2の差である。この図より、Cgea、Rg(on)を用いてもEon2の低減は可能であることがわかる。例えば、Cgea=24nF、Rga=2.5Ωの条件で、ほぼEonは半減している。しかしながら、Cgeaを追加しない場合(すなわち従来の駆動方式)と比較して、Rg(on)が8Ω→2.5Ω、Cge=10nF→10+24=34nFと、ゲート駆動回路から見た、抵抗成分で0.31倍、容量成分で3.4倍となっている。単純計算しても、3.4/0.31=10.2倍の駆動電流が必要となるので現実的でない。
【0014】
上記のように、IGBTを低損失かつ安定したターンオンを実現するためには、dIc/dtを適切な範囲で小さく保ちつつかつ、Vceテールをできるだけ高速に低減させることにより、前記Eon2をできる限り減らすことが重要である。
すなわち、この発明の課題は、dIc/dtとVceテールを独立に制御でき、かつ駆動電流の大幅な増加を必要としない、IGBTの駆動方式を安価で提供することである。
【0015】
【課題を解決するための手段】
上記の課題を解決するために、本願は、絶縁ゲートトランジスタを駆動する駆動回路の最終段半導体素子の出力点と絶縁ゲートトランジスタのゲートとの間を直列接続された複数の抵抗を介して接続し、それぞれの抵抗の接続点の少なくとも1つに少なくとも1つのキャパシタンスの一端を接続し、前記駆動回路の接地点と絶縁ゲートトランジスタのエミッタとを接続している配線中の任意の場所に前記キャパシタンスの他端を接続し、前記直列接続された抵抗の総和(Ω)と、前記入力容量(F)との積の平方根が、1.5×10 -4 以上6.2×10 -4 以下で、かつ、前記キャパシタンス(F)を前記ゲート入力容量(F)で除算した値が、0.3以上8以下とし、前記絶縁ゲートトランジスタがターンオンする際のコレクタ電流がピークに達した以後であって、前記接続点より前記絶縁ゲートトランジスタのゲート側に接続された抵抗の両端に電位差が生じた場合に、該抵抗を介して、前記キャパシタンスに蓄積した電荷を前記絶縁ゲートトランジスタの入力容量へ供給することとする。
【0016】
これにより前記Cgeの放電によるVgeの減少を補う電荷を抵抗を介して設置されたキャパシタンスより供給することにより、前記Vceテールを低減でき、IGBTの高速かつ低損失ターンオンが実現できる。
これにより放射ノイズを低減しつつ、損失の低減が図れる。
【0017】
これらの絶縁ゲートトランジスタが誘導性負荷を駆動するためのブリッジ回路の半導体素子であることがよい。また、ブリッジ回路である場合に、絶縁ゲートトランジスタにフリーホイリングダイオードが逆並列に接続されていることとする。
【0018】
更に、抵抗とキャパシタンスの少なくとも1組が、前記絶縁ゲートトランジスタと同一の半導体基板内又は半導体基板上に形成されているか、抵抗とキャパシタンスの少なくとも1組と、前記絶縁ゲートトランジスタが1つのパッケージに収納されていることとするか、抵抗とキャパシタンスと絶縁ゲートトランジスタが駆動回路と共に1つのパッケージに収納されていることとする電力用半導体モジュールとするとよい。。
【0019】
【発明の実施の形態】
図1は、本発明の実施例であるゲート駆動回路の1アーム分を示した回路図である。Hブリッジであればこの1アームが4つ設けられ、その接続点間に負荷が接続される。また、3相のインバータであれば、1アームを上下に接続したものを3つ設ける。図1において、ゲート駆動回路の最終段のトランジスタTR1とIGBTの間に、直列に複数の抵抗Rg(ext)、Rg(int)を配置し、その間にキャパシタンスC(ext)をIGBTのゲート−エミッタ間に並列接続となるように設置する。
【0020】
ここで、図1の回路構成において、Rg(ext)、Rg(int)、C(ext)の値はそれぞれ重要な意味を持つ。ターンオン過程の前半(コレクタ電流がピークに達するまでの期間)においては、ゲート駆動回路の出力電流は、Rg(ext)を介して、C(ext)と、さらにRg(int)を介してIGBTのCgeを充電する。この時、Cgeの充電された電荷量はIGBTのVgeに対応する。すなわち、Rg(total)(Rg(ext)+Rg(int)の和)はIGBTのdIc/dtと、一対一に対応する。
【0021】
一方で、ターンオン後半(コレクタ電流がピークに達した以後)では、前述したように、IGBTのCgcが充電されることにより、Cgeの放電によるVgeの低下が起こる。この時、C(ext)に充電されている電荷をRg(int)を介して供給することにより、Vgeの低下を小さく抑え、前記Vceテールを抑制することができる。この時、「Rg(int)を介して供給する」ということが重要である。Vgeが低下し、Rg(int)の両端に電位差が生じた場合にのみC(ext)から電荷を効率よく供給することにより、C(ext)の容量を小さくできる。
【0022】
C(ext)は効果が得られる範囲で、可能な限り小さくすることが必要である。前記ターンオン前半においては、IGBTのCgeの充電とともに、C(ext)の充電も同時に行われる。C(ext)が大きい程、Rg(ext)が小さい程、この充電電流も大きくなる、すなわちより大きな電流駆動能力が駆動回路に求められるからである。
【0023】
以上のように、Rg(ext)、Rg(int)、C(ext)は、ターンオン損失低減およびdIc/dtを適切な値に保つ、ドライブ能力などの視点から、IGBTのCgeに対応してそれぞれ適当な値に調整することが重要である。一般的なIGBTの駆動に用いられる前記Rg(total)は、IGBTのCgeに対して、次の関係がある。
1.5×10-4<τ=√(Rg(total)×Cin)<6.2×10-4
上記τの値が、1.5×10-4以下ではdIc/dtが大きくなりすぎることにより、前記放射ノイズ等の問題を引き起こす。逆に、6.2×10-4以上になるとdIc/dtが緩やかになることによる損失増加が著しくなる。いずれの場合にしても、実用的ではなくなる。すなわち、適用するIGBTに対して、Rg(total)が上記範囲内になるように、Rg(ext)とRg(int)の値を設定しなければならない。
【0024】
本発明では、電圧駆動型半導体素子をスイッチング素子とする電力変換装置において、前記電圧駆動型半導体素子をターンオンさせる場合、前記Eon1、Eon2を独立に制御することで、前記高いdIc/dtの場合に発生する幾つかの問題を回避しつつ、さらに駆動電流を大幅に増加させることなく、前記Eon2のみを低減することにより、前記電圧駆動型半導体素子の低損失スイッチングを可能としている。
【0025】
さらに、C(ext)の値も同様に適切な範囲がある。図2は、dIc/dtが一定になるように、Rg(ext)を調節した時のC(ext)とターンオン損失との関係である。この時、IGBTのCgeは約16nFであった。この図より、C(ext)>5nFで30%以上のターンオン損失低減が得られている。「30%」の理由は、一般的にこの製品が適用される分野においては、新世代として認知される損失低減の基準が30%であるため、それ以下の損失低減では新世代の製品としての意味をなさないためである。すなわち、C(ext)/Cge>5/16であればターンオン損失低減に有効であることがわかる。図2からも明らかなように、これより大きな値となるC(ext)が5nF以上では、ターンオン損失はほぼ一定値になっていることがわかる。つまりC(ext)の値は、上記関係を満たせば前記Vceテールの低減に関しては特に上限がないことがわかる。
【0026】
しかしながら、ゲート駆動回路に要求される電流は、ほぼ(Cge+C(ext))の平方根に比例する。上記Cge=16nFの場合、C(ext)>128nFになると、駆動電流は従来と比較して3倍になり、一般的な許容範囲を越える。以上のことから、C(ext)/Cgeの関係は、0.3<C(ext)/Cge<8であることが望ましい。
【0027】
図3および図4は、この発明の実施の形態を示す構成図と測定された波形である。IGBTはトレンチゲート型IGBTであり、定格1200V/150Aのものを室温で測定した。このIGBTは、Rg(int)として、チップ内に5Ωの抵抗を備えており、測定の結果Cgeは16nFであった。C(ext)として、IGBTのゲート−エミッタ間に15nF、耐圧100Vのフィルムキャパシタを接続した。またRg(ext)として、1.5Ωの抵抗を使用している。
【0028】
図5は、この発明の実施の形態を示す構成の幾つかの例である。
半導体チップ内またはチップ上にRg(int)およびC(ext)、又は、Rg(int)を設けることは技術的に可能であるので、そのようなIGBTチップを適用し、内蔵されていない構成部品のみを、IGBTモジュール内部または外部に取り付けたのが、(a)と(b)である。さらに(c)のようにIPM(インテリジェントパワーモジュール)などに見られるように、IGBTチップと駆動用ICが一体化されたパワーモジュールの場合は、モジュール内部の制御基板上、またはIC内部に本発明の構成を設置することも可能である。
【0029】
これら構成部品の一部をIGBTチップまたはモジュール内部に組み入れることにより、寄生インダクタンス等の影響を少なくでき、装置の安定動作が期待できる。
さらに、図6のように、例えば大容量化等のために並列接続された複数のIGBTチップ又はモジュールに対して、1つの構成部品を用いて駆動することも可能である。この場合は、並列接続された各IGBTチップの均一動作を高めるため、Rg(int)は、分割してそれぞれのチップに対して設けた方が望ましい。
【0030】
【発明の効果】
絶縁ゲートトランジスタをスイッチング素子とする電力変換装置において、前記絶縁ゲートトランジスタをターンオンさせる場合、ターンオン時のコレクタ電流の立ち上げりと、コレクタ電流の立ち下がりを独立に制御できるように、駆動回路とゲートとの間に複数の抵抗とキャパシタンスを設けることで、絶縁ゲートトランジスタの低損失スイッチングを容易に実現できる。
【図面の簡単な説明】
【図1】本発明の実施例であるゲート駆動回路の1アーム分を示した回路図
【図2】C(ext)とターンオン損失との関係を示す特性図
【図3】具体的な実施例の回路構成図
【図4】図3の回路におけるコレクタ電流とコレクタ−エミッタ間電圧の波形図
【図5】本発明の実施の形態を示す構造図
【図6】異なる実施例の回路構成図
【図7】従来例のIGBTを用いた電力変換装置の回路構成図
【図8】従来例のゲート駆動回路の回路構成図
【図9】従来例のIGBT2の動作波形図
【図10】従来例のIGBTのコレクタ電流とコレクタ−エミッタ間電圧のターンオン時の波形図
【図11】Rg(on)の規格値に対するターンオン損失比の関係を示す特性図
【図12】IGBTの動作を説明するための回路図
【図13】キャパシタンスとターンオン損失比との関係を示す特性図
【符号の説明】
TR1 トランジスタ
Rg(ext)、Rg(int) 抵抗
C(ext) キャパシタンス
FWD フリーホイリングダイオード
IGBT 絶縁ゲートバイポーラトランジスタ
GDU ゲート駆動回路
Claims (6)
- 絶縁ゲートトランジスタを駆動する駆動回路の最終段半導体素子の出力点と絶縁ゲートトランジスタのゲートとの間を直列接続された複数の抵抗を介して接続し、それぞれの抵抗の接続点の少なくとも1つに少なくとも1つのキャパシタンスの一端を接続し、前記駆動回路の接地点と絶縁ゲートトランジスタのエミッタとを接続している配線中の任意の場所に前記キャパシタンスの他端が接続されている絶縁ゲートトランジスタの駆動回路において、
前記直列接続された抵抗の総和(Ω)と、前記入力容量(F)との積の平方根が、1.5×10 -4 以上6.2×10 -4 以下で、かつ、前記キャパシタンス(F)を前記ゲート入力容量(F)で除算した値が、0.3以上8以下とし、
前記絶縁ゲートトランジスタがターンオンする際のコレクタ電流がピークに達した以後であって、前記接続点より前記絶縁ゲートトランジスタのゲート側に接続された抵抗の両端に電位差が生じた場合に、該抵抗を介して、前記キャパシタンスに蓄積した電荷を前記絶縁ゲートトランジスタの入力容量へ供給することを特徴とする絶縁ゲートトランジスタの駆動回路。 - 請求項1に記載の絶縁ゲートトランジスタが誘導性負荷を駆動するためのブリッジ回路の半導体素子であることを特徴とする電力変換装置。
- 請求項2に記載の絶縁ゲートトランジスタはフリーホイリングダイオードが逆並列に接続されていることを特徴とする電力変換装置。
- 請求項1に記載の抵抗とキャパシタンスの少なくとも1組が、前記絶縁ゲートトランジスタと同一の半導体基板内又は半導体基板上に形成されていることを特徴とする電力用半導体モジュール。
- 請求項1に記載の抵抗とキャパシタンスの少なくとも1組と、前記絶縁ゲートトランジスタが1つのパッケージに収納されていることを特徴とする電力用半導体モジュール。
- 請求項1に記載の抵抗とキャパシタンスと絶縁ゲートトランジスタが駆動回路と共に1つのパッケージに収納されていることを特徴とする電力用半導体モジュール。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001314035A JP3767450B2 (ja) | 2001-10-11 | 2001-10-11 | 絶縁ゲートトランジスタの駆動回路および電力変換装置と電力用半導体モジュール |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001314035A JP3767450B2 (ja) | 2001-10-11 | 2001-10-11 | 絶縁ゲートトランジスタの駆動回路および電力変換装置と電力用半導体モジュール |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003125574A JP2003125574A (ja) | 2003-04-25 |
JP3767450B2 true JP3767450B2 (ja) | 2006-04-19 |
Family
ID=19132409
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001314035A Expired - Lifetime JP3767450B2 (ja) | 2001-10-11 | 2001-10-11 | 絶縁ゲートトランジスタの駆動回路および電力変換装置と電力用半導体モジュール |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3767450B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009225570A (ja) * | 2008-03-17 | 2009-10-01 | Fuji Electric Holdings Co Ltd | 電力変換装置 |
CN105119589A (zh) * | 2014-05-15 | 2015-12-02 | 弗罗纽斯国际有限公司 | 用于操控半导体开关元件的电路布置结构和方法 |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008306618A (ja) | 2007-06-11 | 2008-12-18 | Nissan Motor Co Ltd | 電圧駆動型素子を駆動するための駆動回路 |
JP5661504B2 (ja) * | 2011-02-22 | 2015-01-28 | 新電元工業株式会社 | スイッチング回路 |
JP5899947B2 (ja) * | 2012-01-18 | 2016-04-06 | 富士電機株式会社 | パワー半導体モジュールおよび電力変換装置 |
CN104247263A (zh) | 2012-04-18 | 2014-12-24 | 丰田自动车株式会社 | 电力变换器 |
DE112015003069B4 (de) | 2014-06-30 | 2019-12-24 | Mitsubishi Electric Corporation | Treiberschaltung für Leistungs-Halbleiterelement |
WO2016006376A1 (ja) | 2014-07-10 | 2016-01-14 | 富士電機株式会社 | 半導体装置 |
JP6233235B2 (ja) * | 2014-08-08 | 2017-11-22 | 株式会社デンソー | ゲート駆動回路 |
US9379708B2 (en) | 2014-08-15 | 2016-06-28 | Allegro Microsystems, Llc | Switch driver circuit and associated methods |
US9294084B1 (en) * | 2014-11-26 | 2016-03-22 | Allegro Microsystems, Llc | Multi-stage slew rate control profiling for transistor drive applications |
US9425785B1 (en) | 2015-07-14 | 2016-08-23 | Allegro Microsystems, Llc | Switching regulator with controllable slew rate |
EP3713087A1 (de) | 2019-03-18 | 2020-09-23 | Siemens Aktiengesellschaft | Schutz eines halbleiterschalters |
CN114270509A (zh) | 2019-08-27 | 2022-04-01 | 三菱电机株式会社 | 电力用半导体模块以及电力变换装置 |
-
2001
- 2001-10-11 JP JP2001314035A patent/JP3767450B2/ja not_active Expired - Lifetime
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009225570A (ja) * | 2008-03-17 | 2009-10-01 | Fuji Electric Holdings Co Ltd | 電力変換装置 |
CN105119589A (zh) * | 2014-05-15 | 2015-12-02 | 弗罗纽斯国际有限公司 | 用于操控半导体开关元件的电路布置结构和方法 |
CN105119589B (zh) * | 2014-05-15 | 2018-04-27 | 弗罗纽斯国际有限公司 | 用于操控半导体开关元件的电路布置结构和方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2003125574A (ja) | 2003-04-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
AU735847B2 (en) | Gate circuit for insulated gate semiconductor device | |
US6459324B1 (en) | Gate drive circuit with feedback-controlled active resistance | |
JP3767450B2 (ja) | 絶縁ゲートトランジスタの駆動回路および電力変換装置と電力用半導体モジュール | |
US6380796B2 (en) | Semiconductor power converting apparatus | |
US7952317B2 (en) | Motor driving inverter circuit module, motor driving apparatus having the motor driving inverter circuit module, and inverter integrated circuit package | |
JP3614519B2 (ja) | 絶縁ゲート型半導体装置の駆動方法及び装置 | |
Chokhawala et al. | Gate drive considerations for IGBT modules | |
EP2015453B1 (en) | Drive circuit for voltage driven switching element | |
JP3447949B2 (ja) | 絶縁ゲート型半導体素子のゲート駆動回路、電力変換装置 | |
JP5925364B2 (ja) | 電力用半導体装置 | |
JP3645220B2 (ja) | パワーモジュール | |
JP2003069401A (ja) | 半導体電力変換装置 | |
JP2021078349A (ja) | スイッチング回路 | |
JPH1155936A (ja) | 絶縁ゲートトランジスタの駆動回路 | |
JP2014079086A (ja) | 電圧駆動型半導体素子の駆動回路 | |
US20030045041A1 (en) | Semiconductor power conversion apparatus | |
JPH0393457A (ja) | 電圧駆動形素子の駆動回路 | |
JP4091793B2 (ja) | 電圧駆動形半導体素子のゲート駆動回路 | |
JPH08186976A (ja) | パワー半導体素子の駆動装置 | |
JP6288220B2 (ja) | 電圧駆動型半導体素子の駆動回路 | |
US10715134B2 (en) | Power module, reverse-conducting IGBT, and drive circuit | |
JP2002153043A (ja) | 電圧駆動型半導体素子のゲート駆動装置 | |
JP2002094363A (ja) | 絶縁ゲート型半導体素子のゲート駆動回路、絶縁ゲート型半導体素子およびそれらを用いた電力変換装置 | |
JP4722341B2 (ja) | ゲートノイズ抑制回路 | |
EP0920114A1 (en) | Power converter wherein mos gate semiconductor device is used |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040415 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050913 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051018 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051129 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060110 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060123 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3767450 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100210 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100210 Year of fee payment: 4 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100210 Year of fee payment: 4 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110210 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110210 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120210 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120210 Year of fee payment: 6 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120210 Year of fee payment: 6 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130210 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |