JP5661504B2 - スイッチング回路 - Google Patents

Description

本発明は、スイッチング回路に関する。

従来、図６に示す様に、高圧側電源（電圧＋ＶＤＤ）と低圧側電源（電圧−ＶＳＳ）との間に直列接続された２つの能動素子Ａ１，Ａ２を備え、２つの能動素子Ａ１，Ａ２の相補的なスイッチング動作によりパルス信号を出力するスイッチング回路が知られている。このスイッチング回路は、高圧側電源と低圧側電源との間に直列接続された、抵抗Ｒ１及びスイッチ回路Ｃ１、並びに、抵抗Ｒ２及びスイッチ回路Ｃ２をさらに備える。高圧側の能動素子Ａ１を考えると、制御信号によってスイッチ回路Ｃ１がオフとなっている場合、抵抗Ｒ１に電流が流れないので、抵抗Ｒ１とスイッチ回路Ｃ１との接続点の電圧は高圧側電源の電圧＋ＶＤＤである。よって、この電圧が制御端子に供給された能動素子Ａ１はオンとなる。このとき、制御信号の反転信号によってスイッチ回路Ｃ２はオンとなっているため、抵抗Ｒ２とスイッチ回路Ｃ２との接続点の電圧は低くなる。よって、この電圧が制御端子に供給された能動素子Ａ２はオフとなる。従って、出力端子から電圧＋ＶＤＤが出力される。制御信号の極性が変化した場合、同様にして能動素子Ａ１はオフとなり、能動素子Ａ２はオンとなるので、出力端子から電圧−ＶＳＳが出力される。

また、図７に示す様に、上記スイッチング回路を応用した、耐圧が低い能動素子を用いたスイッチング回路として、高圧側電源（電圧＋ＶＤＤ）と低圧側電源（電圧−ＶＳＳ）との間に直列接続された４つの能動素子Ａ１１，Ａ１２，Ａ２１，Ａ２２を備える回路が知られている。このスイッチング回路は、高圧側の能動素子Ａ１１，Ａ１２を制御するために、高圧側電源と低圧側電源との間に直列接続された２つの抵抗Ｒ１１，Ｒ１２とスイッチ回路Ｃ１とをさらに備える。高圧側の一方の能動素子Ａ１１の制御端子には、２つの抵抗Ｒ１１，Ｒ１２の接続点の電圧が供給され、高圧側の他方の能動素子Ａ１２の制御端子には、抵抗Ｒ１２とスイッチ回路Ｃ１との接続点の電圧が供給される。低圧側も同様であり、スイッチング回路は、低圧側の能動素子Ａ２１，Ａ２２を制御するために、高圧側電源と低圧側電源との間に直列接続された２つの抵抗Ｒ２１，Ｒ２２とスイッチ回路Ｃ２とをさらに備える。低圧側の一方の能動素子Ａ２１の制御端子には、２つの抵抗Ｒ２１，Ｒ２２の接続点の電圧が供給され、高圧側の他方の能動素子Ａ２２の制御端子には、抵抗Ｒ２２とスイッチ回路Ｃ２との接続点の電圧が供給される。このスイッチング回路も、図６のスイッチング回路と同様に、制御信号の極性に応じて、出力端子から電圧＋ＶＤＤ又は電圧−ＶＳＳを出力する。

上記スイッチング回路に関連して、例えば、特許文献１に記載されている回路も知られている。

特開平９−３６７１９号公報

ところで、上述した図６の従来のスイッチング回路は高速動作することが好ましい。高圧側電源及び低圧側電源から高電圧（例えば、±数百Ｖ以上）が加えられる能動素子Ａ１，Ａ２を高速にスイッチングするためには、それらの制御端子（例えば、ゲート端子）を低インピーダンスで駆動して、高速に遷移する信号を能動素子Ａ１，Ａ２の制御端子に供給する必要がある。抵抗Ｒ１とスイッチ回路Ｃ１とからなる回路の出力インピーダンスは、抵抗Ｒ１に基づいて決まる。従って、この出力インピーダンスを低くするためには、抵抗Ｒ１を小さくする必要がある。同様に、抵抗Ｒ２も小さくする必要がある。

しかしながら、抵抗Ｒ１，Ｒ２は能動素子Ａ１が接続された高圧側電源に接続されており、抵抗Ｒ１，Ｒ２を小さくすると高圧側電源から流れるバイアス電流が増加する。よって、電力効率が低下すると共に、バイアス電流が増加する分だけ高圧側電源の電力容量を大きくする必要がある。

また、図７の４つの能動素子Ａ１１，Ａ１２，Ａ２１，Ａ２２を直列接続したスイッチング回路では、上記問題点に加え、各能動素子Ａ１１，Ａ１２，Ａ２１，Ａ２２の駆動インピーダンスが異なるため、各能動素子のスイッチングのタイミングが異なってしまい、耐圧が低下する。

以上より、従来のスイッチング回路は、電力効率を低下させずに高速化することが困難であるという問題がある。
そこで、本発明に係る実施例では、電力効率を低下させずに高速動作可能なスイッチング回路を提供する。

本発明の一態様に係る実施例に従ったスイッチング回路は、
入力電圧を第１の電圧に変換して、前記第１の電圧を第１端子と第２端子との間の電圧として出力する、入力側と出力側とが電気的に絶縁された第１の絶縁型ＤＣ／ＤＣコンバータと、
制御信号に応じて、入力された前記第１の電圧を出力するか否か切り替える第１のスイッチ回路と、
前記第１のスイッチ回路から出力された電圧の過渡特性を制御して、過渡特性が制御された電圧を出力する第１の制御回路と、
高圧側電源に一端が接続され、出力端子に他端が接続され、制御端子と前記他端との間に加えられた、前記第１の制御回路から出力された電圧に応じてオンまたはオフに制御される第１の能動素子と、
前記第１のスイッチ回路がオンの時に前記第１の能動素子の前記制御端子と前記他端とを電気的に開放し、前記第１のスイッチ回路がオフの時に前記第１の能動素子の前記制御端子と前記他端とを電気的に接続する第２のスイッチ回路と、
前記入力電圧を第２の電圧に変換して、前記第２の電圧を第３端子と第４端子との間の電圧として出力する、入力側と出力側とが電気的に絶縁された第２の絶縁型ＤＣ／ＤＣコンバータと、
前記制御信号に応じて、前記第１のスイッチ回路とは相補的に、入力された前記第２の電圧を出力するか否か切り替える第３のスイッチ回路と、
前記第３のスイッチ回路から出力された電圧の過渡特性を制御して、過渡特性が制御された電圧を出力する第２の制御回路と、
前記出力端子に一端が接続され、低圧側電源に他端が接続され、制御端子と前記他端との間に加えられた、前記第２の制御回路から出力された電圧に応じてオンまたはオフに制御される第２の能動素子と、
前記第３のスイッチ回路がオンの時に前記第２の能動素子の前記制御端子と前記他端とを電気的に開放し、前記第３のスイッチ回路がオフの時に前記第２の能動素子の前記制御端子と前記他端とを電気的に接続する第４のスイッチ回路と、を備える
ことを特徴とする。

また、前記スイッチング回路において、
前記第１の制御回路が前記第１のスイッチ回路から出力された電圧の過渡特性を制御して、前記第２の制御回路が前記第３のスイッチ回路から出力された電圧の過渡特性を制御することで、前記出力端子から出力されるパルス信号のスルーレートが制御されても良い。

また、前記スイッチング回路において、
前記第１の制御回路と前記第２の制御回路は、それぞれ、電圧入力端子と、基準端子と、電圧出力端子とを有しており、前記電圧入力端子と前記基準端子との間の電圧の過渡特性を制御して、過渡特性が制御された電圧を前記電圧出力端子と前記基準端子との間から出力し、
前記第１のスイッチ回路は、前記第１の絶縁型ＤＣ／ＤＣコンバータの前記第１端子と、前記第１の制御回路の前記電圧入力端子との間に接続され、
前記第１の能動素子の前記他端は、前記第１の絶縁型ＤＣ／ＤＣコンバータの前記第２端子と、前記第１の制御回路の前記基準端子とに接続され、
前記第１の能動素子の前記制御端子は、前記第１の制御回路の前記電圧出力端子に接続され、
前記第３のスイッチ回路は、前記第２の絶縁型ＤＣ／ＤＣコンバータの前記第３端子と、前記第２の制御回路の前記電圧入力端子との間に接続され、
前記第２の能動素子の前記他端は、前記第２の絶縁型ＤＣ／ＤＣコンバータの前記第４端子に接続され、
前記第２の能動素子の前記制御端子は、前記第２の制御回路の前記電圧出力端子に接続されても良い。

また、前記スイッチング回路において、
前記第１の制御回路と前記第２の制御回路は、ローパスフィルタであっても良い。

また、前記スイッチング回路において、
前記第１の能動素子と前記第２の能動素子は、バイポーラトランジスタ、ＭＯＳＦＥＴまたはＩＧＢＴであっても良い。

また、前記スイッチング回路において、
前記第１のスイッチ回路と、前記第２のスイッチ回路と、前記第３のスイッチ回路と、前記第４のスイッチ回路とは、フォトカプラまたはフォトＭＯＳであっても良い。

また、前記スイッチング回路において、
前記入力電圧を第３の電圧に変換して、前記第３の電圧を第５端子と第６端子との間の電圧として出力する、入力側と出力側とが電気的に絶縁された第３の絶縁型ＤＣ／ＤＣコンバータと、
前記制御信号に応じて、入力された前記第３の電圧を出力するか否かを切り替える第５のスイッチ回路と、
前記第５のスイッチ回路から出力された電圧の過渡特性を制御して、過渡特性が制御された電圧を出力する第３の制御回路と、
前記高圧側電源と前記第１の能動素子の前記一端との間に一端と他端とが接続され、制御端子と前記他端との間に加えられた、前記第３の制御回路から出力された電圧に応じてオンまたはオフに制御される第３の能動素子と、
前記第５のスイッチ回路がオンの時に前記第３の能動素子の前記制御端子と前記他端とを電気的に開放し、前記第５のスイッチ回路がオフの時に前記第３の能動素子の前記制御端子と前記他端とを電気的に接続する第６のスイッチ回路と、
前記入力電圧を第４の電圧に変換して、前記第４の電圧を第７端子と第８端子との間の電圧として出力する、入力側と出力側とが電気的に絶縁された第４の絶縁型ＤＣ／ＤＣコンバータと、
前記制御信号に応じて、前記第１のスイッチ回路とは相補的に、入力された前記第４の電圧を出力するか否かを切り替える第７のスイッチ回路と、
前記第７のスイッチ回路から出力された電圧の過渡特性を制御して、過渡特性が制御された電圧を出力する第４の制御回路と、
前記第２の能動素子の前記他端と前記低圧側電源との間に一端と他端とが接続され、制御端子と前記他端との間に加えられた、前記第４の制御回路から出力された電圧に応じてオンまたはオフに制御される第４の能動素子と、
前記第７のスイッチ回路がオンの時に前記第４の能動素子の前記制御端子と前記他端とを電気的に開放し、前記第７のスイッチ回路がオフの時に前記第４の能動素子の前記制御端子と前記他端とを電気的に接続する第８のスイッチ回路と、をさらに備えても良い。

また、前記スイッチング回路において、
前記第１の制御回路が前記第１のスイッチ回路から出力された電圧の過渡特性を制御して、前記第２の制御回路が前記第３のスイッチ回路から出力された電圧の過渡特性を制御して、前記第３の制御回路が前記第５のスイッチ回路から出力された電圧の過渡特性を制御して、前記第４の制御回路が前記第７のスイッチ回路から出力された電圧の過渡特性を制御することで、前記出力端子から出力されるパルス信号のスルーレートが制御されても良い。

また、前記スイッチング回路において、
前記第１の制御回路、前記第２の制御回路、前記第３の制御回路および前記第４の制御回路は、ローパスフィルタであっても良い。

また、前記スイッチング回路において、
前記第１の能動素子、前記第２の能動素子、前記第３の能動素子および前記第４の能動素子は、バイポーラトランジスタ、ＭＯＳＦＥＴまたはＩＧＢＴであっても良い。

また、前記スイッチング回路において、
前記第１のスイッチ回路、前記第２のスイッチ回路、前記第３のスイッチ回路、前記第４のスイッチ回路、前記第５のスイッチ回路、前記第６のスイッチ回路、前記第７のスイッチ回路、前記第８のスイッチ回路は、フォトカプラまたはフォトＭＯＳであっても良い。

また、前記スイッチング回路において、
前記出力端子に容量性負荷が接続されても良い。

また、前記スイッチング回路において、
前記出力端子と前記容量性負荷との間に、誘導性負荷が直列に接続されても良い。

また、前記スイッチング回路において、
前記高圧側電源は正の高圧側電圧を出力し、前記低圧側電源は負の低圧側電圧を出力しても良い。

また、前記スイッチング回路において、
前記高圧側電圧と前記低圧側電圧は、絶対値が等しくても良い。

また、前記スイッチング回路において、
前記高圧側電圧と前記低圧側電圧は、絶対値が異なっても良い。

また、前記スイッチング回路において、
前記高圧側電源は正の高圧側電圧を出力し、前記低圧側電源は前記高圧側電圧より低い正の低圧側電圧を出力しても良い。

本発明の一態様に係るスイッチング回路によれば、絶縁型ＤＣ／ＤＣコンバータの出力電圧を制御回路に加えるか否かをスイッチ回路で切り替えるようにしている。絶縁型ＤＣ／ＤＣコンバータの出力インピーダンスは低インピーダンスであるため、この構成により、制御回路に加えられる電圧を高速に遷移させることができる。制御回路は、入力された高速に遷移する電圧の過渡特性を制御して能動素子の制御端子に出力するので、この過渡特性を適切に設定することで、能動素子をオン又はオフに高速に制御できる。その上、このように過渡特性を適切に設定することで、負荷インピーダンスに対して適切なスルーレートを有するパルス信号を出力できるので、そのパルス信号の波形の劣化を防ぐことができる。

また、高圧側電源及び低圧側電源には能動素子のみが接続されるので、これらの電力容量は、能動素子のスイッチング動作でパルス信号を出力するのに必要な容量で良い。以上により、スイッチング回路を、電力効率を低下させず且つパルス信号の波形を劣化させずに高速化できる。

さらに、直列接続された４つの能動素子の制御端子に、それぞれ対応する制御回路を接続するようにして、４つの制御回路に、それぞれ対応する絶縁型ＤＣ／ＤＣコンバータの出力電圧を加えるようにしている。これにより、各制御回路を等しい低インピーダンスで駆動して、各能動素子のスイッチングのタイミングを等しくできる。従って、制御回路の過渡特性を適切に設定することで、耐圧を低下させずにスイッチング回路を高速化できる。また、このように制御回路の過渡特性を適切に設定することで、負荷インピーダンスに対して適切なスルーレートを有するパルス信号を出力できるので、そのパルス信号の波形の劣化を防ぐことができる。

図１は、本発明の実施例１に係るスイッチング回路の回路図である。 図２（ａ）は、本発明の実施例１に係るスイッチング回路のスイッチ回路の回路図であり、図２（ｂ）は、スイッチング回路の制御回路の回路図である。 図３は、本発明の実施例１に係るスイッチング回路の波形図である。 図４は、本発明の実施例２に係るスイッチング回路の回路図である。 図５は、本発明の実施例２に係るスイッチング回路の波形図である。 図６は、従来のスイッチング回路の回路図である。 図７は、従来の他のスイッチング回路の回路図である。

以下、本発明に係る各実施例について図面に基づいて説明する。

図１は、本発明の実施例１に係るスイッチング回路の回路図である。図１に示すように、このスイッチング回路は、第１の絶縁型ＤＣ／ＤＣコンバータＢ１と、第２の絶縁型ＤＣ／ＤＣコンバータＢ２と、第１のスイッチ回路Ｃ１と、第２のスイッチ回路Ｃ２と、第３のスイッチ回路Ｃ３と、第４のスイッチ回路Ｃ４と、第１の能動素子Ａ１と、第２の能動素子Ａ２と、第１の制御回路Ｄ１と、第２の制御回路Ｄ２と、インバーター１０と、を備える。

本実施例では、第１のスイッチ回路Ｃ１、第２のスイッチ回路Ｃ２、第３のスイッチ回路Ｃ３および第４のスイッチ回路Ｃ４は、フォトＭＯＳである。ただし、これらのスイッチ回路は、例えば、フォトカプラ等でもよい。
また、本実施例では、第１の制御回路Ｄ１及び第２の制御回路Ｄ２は、ローパスフィルタである。これらの回路構成の詳細について、以下に説明する。

図２（ａ）は、本発明の実施例１に係るスイッチング回路のスイッチ回路Ｃ１，Ｃ２，Ｃ３，Ｃ４の等価回路図である。図２（ａ）に示すように、第１から第４のスイッチ回路Ｃ１，Ｃ２，Ｃ３，Ｃ４は、それぞれ発光ダイオード２０とトランジスタ２１とを有する。発光ダイオード２０は、制御端子Ｃ１ａ，Ｃ２ａ，Ｃ３ａ，Ｃ４ａを介してアノードに制御信号が入力され、制御端子Ｃ１ｂ，Ｃ２ｂ，Ｃ３ｂ，Ｃ３ｄを介してカソードが接地されている。

発光ダイオード２０は、制御信号が加えられると発光する。トランジスタ２１は、この光を受けると、端子Ｃ１ｃ，Ｃ２ｃ，Ｃ３ｃ，Ｃ４ｃと端子Ｃ１ｄ，Ｃ２ｄ，Ｃ３ｄ，Ｃ４ｄとの間が導通する。

図２（ｂ）は、本発明の実施例１に係るスイッチング回路の制御回路Ｄ１，Ｄ２の等価回路図である。図２（ｂ）に示すように、第１の制御回路Ｄ１及び第２の制御回路Ｄ２は、それぞれ抵抗Ｒと容量Ｃとを有する。抵抗Ｒは、電圧入力端子Ｄ１ａ，Ｄ２ａと、電圧出力端子Ｄ１ｂ，Ｄ２ｂとの間に接続されている。容量Ｃは、電圧出力端子Ｄ１ｂ，Ｄ２ｂと、基準端子Ｄ１ｃ，Ｄ２ｃとの間に接続されている。本実施例では、第１の制御回路Ｄ１と第２の制御回路Ｄ２は、抵抗Ｒの値が等しい。また、容量Ｃの値も等しい。

また、本実施例では、第１の能動素子Ａ１及び第２の能動素子Ａ２は、Ｎ型ＭＯＳＦＥＴである。本実施例では、第１の能動素子Ａ１及び第２の能動素子Ａ２の一端Ａ１ａ，Ａ２ａはＮ型ＭＯＳＦＥＴのドレインに対応し、他端Ａ１ｂ，Ａ２ｂはソースに対応し、制御端子Ａ１ｃ，Ａ２ｃはゲートに対応する。ただし、これらの能動素子は、例えば、バイポーラトランジスタまたはＩＧＢＴ（Insulated Gate Bipolar Transistor）等でもよい。

スイッチング回路の高圧側について説明する。第１の絶縁型ＤＣ／ＤＣコンバータＢ１は、入力端子Ｂ１ａと入力端子Ｂ１ｂとの間に入力された入力電圧を第１の電圧Ｖ１に変換して、この第１の電圧Ｖ１を第１端子Ｂ１ｃと第２端子Ｂ１ｄとの間の電圧として出力する。第１の絶縁型ＤＣ／ＤＣコンバータＢ１は、入力側と出力側とが電気的に絶縁されている。

第１のスイッチ回路Ｃ１は、端子Ｃ１ｃと端子Ｃ１ｄとが、第１の絶縁型ＤＣ／ＤＣコンバータＢ１の第１端子Ｂ１ｃと、第１の制御回路Ｄ１の電圧入力端子Ｄ１ａとの間に接続されている。第１のスイッチ回路Ｃ１は、制御端子Ｃ１ａに制御信号が入力され、制御端子Ｃ１ｂが接地されている。第１のスイッチ回路Ｃ１の制御端子Ｃ１ａ，Ｃ１ｂと、端子Ｃ１ｃ，Ｃ１ｄとの間は、電気的に絶縁されている。
第１のスイッチ回路Ｃ１は、制御信号に応じてオン又はオフに制御されて、端子Ｃ１ｃに入力された第１の電圧Ｖ１を、端子Ｃ１ｄから出力するか否か切り替える。

第１の制御回路Ｄ１は、電圧入力端子Ｄ１ａが第１のスイッチ回路Ｃ１の端子Ｃ１ｄに接続され、基準端子Ｄ１ｃが第１の絶縁型ＤＣ／ＤＣコンバータＢ１の第２端子Ｂ１ｄに接続されている。

第１の制御回路Ｄ１は、第１のスイッチ回路Ｃ１から出力された、電圧入力端子Ｄ１ａと基準端子Ｄ１ｃとの間の電圧Ｖｉ１の過渡特性を制御して、過渡特性が制御された電圧Ｖｏ１を電圧出力端子Ｄ１ｂと基準端子Ｄ１ｃとの間から出力する。

第１の能動素子Ａ１は、高圧側電源に一端Ａ１ａが接続されて高圧側電圧＋ＶＤＤが供給され、出力端子Ｏ１に他端Ａ１ｂが接続されている。第１の能動素子Ａ１の他端Ａ１ｂは、第１の絶縁型ＤＣ／ＤＣコンバータＢ１の第２端子Ｂ１ｄと、第１の制御回路Ｄ１の基準端子Ｄ１ｃと、にさらに接続されている。第１の能動素子Ａ１の制御端子Ａ１ｃは、第１の制御回路Ｄ１の電圧出力端子Ｄ１ｂに接続されている。

これにより、第１の能動素子Ａ１は、制御端子Ａ１ｃと他端Ａ１ｂとの間に加えられた電圧（即ち、第１の制御回路Ｄ１から出力された電圧Ｖｏ１）に応じてオンまたはオフに制御される。

第２のスイッチ回路Ｃ２は、端子Ｃ２ｃが、第１のスイッチ回路Ｃ１の端子Ｃ１ｄと、第１の制御回路Ｄ１の電圧入力端子Ｄ１ａとに接続され、端子Ｃ２ｄが、第１の絶縁型ＤＣ／ＤＣコンバータＢ１の第２端子Ｂ１ｄに接続されている。また、第２のスイッチ回路Ｃ２は、制御端子Ｃ２ａに制御信号の反転信号が入力され、制御端子Ｃ２ｂが接地されている。第２のスイッチ回路Ｃ２の制御端子Ｃ２ａ，Ｃ２ｂと、端子Ｃ２ｃ，Ｃ２ｄとの間は、電気的に絶縁されている。上記制御信号の反転信号は、インバーター１０により制御信号を反転して生成される。

これにより、第２のスイッチ回路Ｃ２は、第１のスイッチ回路Ｃ１がオンの時に、第１の能動素子Ａ１の制御端子Ａ１ｃと他端Ａ１ｂとを電気的に開放する。また、第２のスイッチ回路Ｃ２は、第１のスイッチ回路Ｃ１がオフの時に、第１の能動素子Ａ１の制御端子Ａ１ｃと他端Ａ１ｂとを第１の制御回路Ｄ１を介して電気的に接続する。

次に、スイッチング回路の低圧側について説明する。第２の絶縁型ＤＣ／ＤＣコンバータＢ２は、入力端子Ｂ２ａと入力端子Ｂ２ｂとの間に入力された入力電圧を第２の電圧Ｖ２に変換して、この第２の電圧Ｖ２を第３端子Ｂ２ｃと第４端子Ｂ２ｄとの間の電圧として出力する。第２の絶縁型ＤＣ／ＤＣコンバータＢ２は、入力側と出力側とが電気的に絶縁されている。本実施例では、第２の電圧Ｖ２は第１の電圧Ｖ１と等しい。

第３のスイッチ回路Ｃ３は、端子Ｃ３ｃと端子Ｃ３ｄとが、第２の絶縁型ＤＣ／ＤＣコンバータＢ２の第３端子Ｂ２ｃと、第２の制御回路Ｄ２の電圧入力端子Ｄ２ａとの間に接続されている。第３のスイッチ回路Ｃ３は、制御端子Ｃ３ａに制御信号の反転信号が入力され、制御端子Ｃ３ｂが接地されている。第３のスイッチ回路Ｃ３の制御端子Ｃ３ａ，Ｃ３ｂと、端子Ｃ３ｃ，Ｃ３ｄとの間は、電気的に絶縁されている。

第３のスイッチ回路Ｃ３は、制御信号に応じてオン又はオフに制御されて、第１のスイッチ回路Ｃ１とは相補的に、端子Ｃ３ｃに入力された第２の電圧Ｖ２を、端子Ｃ３ｄから出力するか否か切り替える。

第２の制御回路Ｄ２は、電圧入力端子Ｄ２ａが第３のスイッチ回路Ｃ３の端子Ｃ３ｄに接続され、基準端子Ｄ２ｃが第２の絶縁型ＤＣ／ＤＣコンバータＢ２の第４端子Ｂ２ｄに接続されている。

第２の制御回路Ｄ２は、第３のスイッチ回路Ｃ３から出力された、電圧入力端子Ｄ２ａと基準端子Ｄ２ｃとの間の電圧Ｖｉ２の過渡特性を制御して、過渡特性が制御された電圧Ｖｏ２を電圧出力端子Ｄ２ｂと基準端子Ｄ２ｃとの間から出力する。

第２の能動素子Ａ２は、出力端子Ｏ１に一端Ａ２ａが接続され、低圧側電源に他端Ａ２ｂが接続されて低圧側電圧−ＶＳＳが供給されている。第２の能動素子Ａ２の他端Ａ２ｂは、第２の絶縁型ＤＣ／ＤＣコンバータＢ２の第４端子Ｂ２ｄと、第２の制御回路Ｄ２の基準端子Ｄ２ｃと、にさらに接続されている。第２の能動素子Ａ２の制御端子Ａ２ｃは、第２の制御回路Ｄ２の電圧出力端子Ｄ２ｂに接続されている。

これにより、第２の能動素子Ａ２は、制御端子Ａ２ｃと他端Ａ２ｂとの間に加えられた電圧（即ち、第２の制御回路Ｄ２から出力された電圧Ｖｏ２）に応じてオンまたはオフに制御される。

第４のスイッチ回路Ｃ４は、端子Ｃ４ｃが、第３のスイッチ回路Ｃ３の端子Ｃ３ｄと、第２の制御回路Ｄ２の電圧入力端子Ｄ２ａとに接続され、端子Ｃ４ｄが、第２の絶縁型ＤＣ／ＤＣコンバータＢ２の第４端子Ｂ２ｄに接続されている。また、第４のスイッチ回路Ｃ４は、制御端子Ｃ４ａに制御信号が入力され、制御端子Ｃ４ｂが接地されている。第４のスイッチ回路Ｃ４の制御端子Ｃ４ａ，Ｃ４ｂと、端子Ｃ４ｃ，Ｃ４ｄとの間は、電気的に絶縁されている。

これにより、第４のスイッチ回路Ｃ４は、第３のスイッチ回路Ｃ３がオンの時に、第２の能動素子Ａ２の制御端子Ａ２ｃと他端Ａ２ｂとを電気的に開放する。また、第４のスイッチ回路Ｃ４は、第３のスイッチ回路Ｃ３がオフの時に、第２の能動素子Ａ２の制御端子Ａ２ｃと他端Ａ２ｂとを第２の制御回路Ｄ２を介して電気的に接続する。

出力端子Ｏ２は接地されている。出力端子Ｏ１と出力端子Ｏ２との間から、高圧パルス信号ＶＯＵＴが出力される。出力端子Ｏ１には、例えば、容量性負荷が接続可能となっている。この場合、容量性負荷には直流電流が流れず、過渡的な電流のみが流れる。そのため、第１の能動素子Ａ１の一端Ａ１ａと他端Ａ１ｂとの間、及び、第２の能動素子Ａ２の一端Ａ２ａと他端Ａ２ｂとの間に直流電流が流れないので、これらに直流の電圧降下が発生しない。よって、高圧パルス信号ＶＯＵＴにおいて、正確な高圧側電圧＋ＶＤＤと低圧側電圧−ＶＳＳとが得られる。

本実施例においては、高圧側電圧＋ＶＤＤと低圧側電圧−ＶＳＳは、絶対値が等しいとする。
また、本実施例においては、第１の能動素子Ａ１と第２の能動素子Ａ２は、等しい電気的特性を有しているものとする。

次に、図３を参照して、スイッチング回路の動作を説明する。図３は、スイッチング回路の波形図である。

（１）制御信号がローレベルからハイレベルに変化する時
時刻ｔ１において、制御信号がローレベルからハイレベルに変化すると、第１のスイッチ回路Ｃ１の端子Ｃ１ｃと端子Ｃ１ｄとの間は、非導通状態から導通状態になる。また、時刻ｔ１において、制御信号の反転信号（図示せず）がハイレベルからローレベルに変化すると、第２のスイッチ回路Ｃ２の端子Ｃ２ｃと端子Ｃ２ｄとの間は、導通状態から非導通状態になる。従って、制御回路Ｄ１の電圧入力端子Ｄ１ａと基準端子Ｄ１ｃとの間に加えられる電圧Ｖｉ１は、時刻ｔ１において、ゼロから第１の電圧Ｖ１に立ち上がる。

一方、時刻ｔ１において、第３のスイッチ回路Ｃ３の端子Ｃ３ｃと端子Ｃ３ｄとの間は、導通状態から非導通状態になると共に、第４のスイッチ回路Ｃ４の端子Ｃ４ｃと端子Ｃ４ｄとの間は、非導通状態から導通状態になる。従って、制御回路Ｄ２の電圧入力端子Ｄ２ａと基準端子Ｄ２ｃとの間に加えられる電圧Ｖｉ２は、時刻ｔ１において、第２の電圧Ｖ２からゼロに立ち下がる。

電圧Ｖｉ１が立ち上がることにより、電圧Ｖｏ１は、第１の制御回路Ｄ１における抵抗Ｒと容量Ｃの時定数によって徐々に増加していき、時刻ｔ２において第１の能動素子Ａ１のしきい値電圧を超える。これにより、第１の能動素子Ａ１はオンして電流を流し始める。また、電圧Ｖｉ２が立ち下がることにより、電圧Ｖｏ２は、第２の制御回路Ｄ２の時定数によって徐々に減少していき、第２の能動素子Ａ２の電流駆動能力は低下していく。これにより高圧パルス信号ＶＯＵＴは、低圧側電圧−ＶＳＳから立ち上がり始める。

時刻ｔ２の後、電圧Ｖｏ１はさらに増加して、電圧Ｖｏ２はさらに減少する。これにより、時刻ｔ３において、第２の能動素子Ａ２はオフして、これにより高圧パルス信号ＶＯＵＴは高圧側電圧＋ＶＤＤに達する。

（２）パルス信号がハイレベルからローレベルに変化する時
時刻ｔ４において、制御信号がハイレベルからローレベルに変化すると、第１のスイッチ回路Ｃ１の端子Ｃ１ｃと端子Ｃ１ｄとの間は、導通状態から非導通状態になる。また、時刻ｔ１において、制御信号の反転信号がローレベルからハイレベルに変化すると、第２のスイッチ回路Ｃ２の端子Ｃ２ｃと端子Ｃ２ｄとの間は、非導通状態から導通状態になる。従って、電圧Ｖｉ１は、時刻ｔ４において、第１の電圧Ｖ１からゼロに立ち下がる。

一方、時刻ｔ４において、第３のスイッチ回路Ｃ３の端子Ｃ３ｃと端子Ｃ３ｄとの間は、非導通状態から導通状態になると共に、第４のスイッチ回路Ｃ４の端子Ｃ４ｃと端子Ｃ４ｄとの間は、導通状態から非導通状態になる。従って、電圧Ｖｉ２は、時刻ｔ４において、ゼロから第２の電圧Ｖ２に立ち上がる。

電圧Ｖｏ２は、時定数によって徐々に増加していき、時刻ｔ５において第２の能動素子Ａ２のしきい値電圧を超える。これにより、第２の能動素子Ａ２はオンして電流を流し始める。また、電圧Ｖｏ１は、時定数によって徐々に減少していき、第１の能動素子Ａ１の電流駆動能力は低下していく。これにより高圧パルス信号ＶＯＵＴは、高圧側電圧＋ＶＤＤから立ち下がり始める。

時刻ｔ５の後、電圧Ｖｏ２はさらに増加して、電圧Ｖｏ１はさらに減少する。これにより、時刻ｔ６において、第１の能動素子Ａ１はオフして、高圧パルス信号ＶＯＵＴは低圧側電圧−ＶＳＳに達する。

上記（１）と（２）を交互に繰り返すことにより、スイッチング回路は、出力端子Ｏ１から、高圧パルス信号ＶＯＵＴとして高圧側電圧＋ＶＤＤと低圧側電圧−ＶＳＳとを交互に繰り返し出力する。

また、第１の制御回路Ｄ１と第２の制御回路Ｄ２における時定数を大きくすることで、高圧パルス信号ＶＯＵＴが低圧側電圧−ＶＳＳから高圧側電圧＋ＶＤＤに遷移するまでの時間（時刻ｔ２からｔ３までの時間）と、高圧側電圧＋ＶＤＤから低圧側電圧−ＶＳＳに遷移するまでの時間（時刻ｔ５からｔ６までの時間）とを、図３の例より長くすることができる。即ち、第１の制御回路Ｄ１が第１のスイッチ回路Ｃ１から出力された電圧Ｖｉ１の過渡特性を制御して、第２の制御回路Ｄ２が第３のスイッチ回路Ｃ３から出力された電圧Ｖｉ２の過渡特性を制御することで、出力端子Ｏ１から出力される高圧パルス信号ＶＯＵＴのスルーレートが制御される。

ここで、スイッチング回路の出力端子Ｏ１に、長いケーブル（例えば、３ｍなど）を介して容量性負荷が接続された場合を考える。このような場合、出力端子Ｏ１と容量性負荷との間に直列に接続されるケーブルの寄生インダクタンス（誘導性負荷）が無視できない値となる。これにより、高圧パルス信号ＶＯＵＴの立ち上がり及び立ち下がりが高速すぎる場合、高圧パルス信号ＶＯＵＴにリンギングが発生する。即ち、高圧パルス信号ＶＯＵＴの波形が劣化する。本実施例によれば、第１の制御回路Ｄ１と第２の制御回路Ｄ２によって、高圧パルス信号ＶＯＵＴのスルーレートを制御できるので、ケーブルの長さに応じた適切なスルーレートに設定することで、図６の従来のスイッチング回路よりも高速化した上で、高圧パルス信号ＶＯＵＴのリンギングを抑えることができる。

なお、出力端子Ｏ１の電圧は高圧側電圧＋ＶＤＤと低圧側電圧−ＶＳＳとの間で変化するので、第１の絶縁型ＤＣ／ＤＣコンバータＢ１の第２端子Ｂ１ｄの電圧も高圧側電圧＋ＶＤＤと低圧側電圧−ＶＳＳとの間で変化する。しかし、前述のように第１の絶縁型ＤＣ／ＤＣコンバータＢ１は入力側と出力側とが電気的に絶縁されているので、第２端子Ｂ１ｄの電圧が入力電圧より高く又は低くなっても第１の絶縁型ＤＣ／ＤＣコンバータＢ１の動作に影響はない。同様に、第２の絶縁型ＤＣ／ＤＣコンバータＢ２の第４端子Ｂ２ｄの電圧は低圧側電圧−ＶＳＳであるが、低圧側電圧−ＶＳＳが負電圧等であったとしても第２の絶縁型ＤＣ／ＤＣコンバータＢ２の動作に影響はない。

また、第１のスイッチ回路Ｃ１についても、前述のように制御端子Ｃ１ａ，Ｃ１ｂと、端子Ｃ１ｃ，Ｃ１ｄとが電気的に絶縁されているので、端子Ｃ１ｃ，Ｃ１ｄの電圧は第１のスイッチ回路Ｃ１の動作に影響しない。第２から第４のスイッチ回路Ｃ２，Ｃ３，Ｃ４についても同様である。

以上で説明した様に、本実施例によれば、第１の絶縁型ＤＣ／ＤＣコンバータＢ１の出力電圧Ｖ１を制御回路Ｄ１の電圧入力端子Ｄ１ａと基準端子Ｄ１ｃとの間に加えるか否かを第１のスイッチ回路Ｃ１で切り替えるようにしている。また、第２の絶縁型ＤＣ／ＤＣコンバータＢ２の出力電圧Ｖ２を制御回路Ｄ２に加えるか否かを第３のスイッチ回路Ｃ３で切り替えるようにしている。第１および第２の絶縁型ＤＣ／ＤＣコンバータＢ１，Ｂ２の出力インピーダンスは低インピーダンスであるため、この構成により第１および第２の制御回路Ｄ１，Ｄ２に加えられる電圧を高速に遷移させることができる。第１および第２の制御回路Ｄ１，Ｄ２は、入力された高速に遷移する電圧の過渡特性を制御して、第１および第２の能動素子Ａ１，Ａ２の制御端子に出力するので、この過渡特性を適切に設定することで、第１および第２の能動素子Ａ１，Ａ２をオン又はオフに高速に制御できる。その上、このように過渡特性を適切に設定することで、負荷インピーダンスに対して適切なスルーレートを有する高圧パルス信号ＶＯＵＴを出力できるので、その高圧パルス信号ＶＯＵＴの波形の劣化を防ぐことができる。

また、高圧側電源及び低圧側電源には第１及び第２の能動素子Ａ１，Ａ２のみが接続されるので、これら電源の電力容量は、第１及び第２の能動素子Ａ１，Ａ２のスイッチング動作で高圧パルス信号ＶＯＵＴを出力するのに必要な容量で良い。

このように、本実施例によれば、スイッチング回路を、電力効率を低下させず且つ高圧パルス信号ＶＯＵＴの波形を劣化させずに高速化できる。

図４は、本発明の実施例２に係るスイッチング回路の回路図である。図４に示すように、このスイッチング回路は、図１の実施例１の構成に加え、第３の絶縁型ＤＣ／ＤＣコンバータＢ３と、第４の絶縁型ＤＣ／ＤＣコンバータＢ４と、第５のスイッチ回路Ｃ５と、第６のスイッチ回路Ｃ６と、第７のスイッチ回路Ｃ７と、第８のスイッチ回路Ｃ８と、第３の能動素子Ａ３と、第４の能動素子Ａ４と、第３の制御回路Ｄ３と、第４の制御回路Ｄ４と、をさらに備える。

これら以外の構成は、図１の実施例１の構成と同一であるため、同一の構成要素に同一の符号を付し、説明を省略する。

第３の絶縁型ＤＣ／ＤＣコンバータＢ３は、入力端子Ｂ３ａと入力端子Ｂ３ｂとの間に入力された入力電圧を第３の電圧Ｖ３に変換して、この第３の電圧Ｖ３を第５端子Ｂ３ｃと第６端子Ｂ３ｄとの間の電圧として出力する。第３の絶縁型ＤＣ／ＤＣコンバータＢ３は、入力側と出力側とが電気的に絶縁されている。本実施例では、第３の電圧Ｖ３は第１の電圧Ｖ１と等しい。

第５のスイッチ回路Ｃ５は、端子Ｃ５ｃと端子Ｃ５ｄとが、第３の絶縁型ＤＣ／ＤＣコンバータＢ３の第５端子Ｂ３ｃと、第３の制御回路Ｄ３の電圧入力端子Ｄ３ａとの間に接続されている。第５のスイッチ回路Ｃ５は、制御端子Ｃ５ａに制御信号が入力され、制御端子Ｃ５ｂが接地されている。第５のスイッチ回路Ｃ５の制御端子Ｃ５ａ，Ｃ５ｂと、端子Ｃ５ｃ，Ｃ５ｄとの間は、電気的に絶縁されている。
第５のスイッチ回路Ｃ５は、制御信号に応じてオン又はオフに制御されて、端子Ｃ５ｃに入力された第３の電圧Ｖ３を、端子Ｃ５ｄから出力するか否か切り替える。

第３の制御回路Ｄ３は、電圧入力端子Ｄ３ａが第５のスイッチ回路Ｃ５の端子Ｃ５ｄに接続され、基準端子Ｄ３ｃが第３の絶縁型ＤＣ／ＤＣコンバータＢ３の第６端子Ｂ３ｄに接続されている。

第３の制御回路Ｄ３は、第５のスイッチ回路Ｃ５から出力された、電圧入力端子Ｄ３ａと基準端子Ｄ３ｃとの間の電圧Ｖｉ３の過渡特性を制御して、過渡特性が制御された電圧Ｖｏ３を電圧出力端子Ｄ３ｂと基準端子Ｄ３ｃとの間から出力する。

第３の能動素子Ａ３は、高圧側電源と第１の能動素子Ａ１の一端Ａ１ａとの間に一端Ａ３ａと他端Ａ３ｂとが接続され、その一端Ａ３ａに高圧側電圧＋ＶＤＤが供給されている。第３の能動素子Ａ３の他端Ａ３ｂは、第３の絶縁型ＤＣ／ＤＣコンバータＢ３の第６端子Ｂ３ｄと、第３の制御回路Ｄ３の基準端子Ｄ３ｃと、にさらに接続されている。第３の能動素子Ａ３の制御端子Ａ３ｃは、第３の制御回路Ｄ３の電圧出力端子Ｄ３ｂに接続されている。

これにより、第３の能動素子Ａ３は、制御端子Ａ３ｃと他端Ａ３ｂとの間に加えられた電圧（即ち、第３の制御回路Ｄ３から出力された電圧Ｖｏ３）に応じてオンまたはオフに制御される。

第６のスイッチ回路Ｃ６は、端子Ｃ６ｃが、第５のスイッチ回路Ｃ５の端子Ｃ５ｄと、第３の制御回路Ｄ３の電圧入力端子Ｄ３ａとに接続され、端子Ｃ６ｄが、第３の絶縁型ＤＣ／ＤＣコンバータＢ３の第６端子Ｂ３ｄに接続されている。また、第６のスイッチ回路Ｃ６は、制御端子Ｃ６ａに制御信号の反転信号が入力され、制御端子Ｃ６ｂが接地されている。第６のスイッチ回路Ｃ６の制御端子Ｃ６ａ，Ｃ６ｂと、端子Ｃ６ｃ，Ｃ６ｄとの間は、電気的に絶縁されている。

これにより、第６のスイッチ回路Ｃ６は、第５のスイッチ回路Ｃ５がオンの時に、第３の能動素子Ａ３の制御端子Ａ３ｃと他端Ａ３ｂとを電気的に開放する。また、第６のスイッチ回路Ｃ６は、第５のスイッチ回路Ｃ５がオフの時に、第３の能動素子Ａ３の制御端子Ａ３ｃと他端Ａ３ｂとを第３の制御回路Ｄ３を介して電気的に接続する。

第４の絶縁型ＤＣ／ＤＣコンバータＢ４は、入力端子Ｂ４ａと入力端子Ｂ４ｂとの間に入力された入力電圧を第４の電圧Ｖ４に変換して、この第４の電圧Ｖ４を第７端子Ｂ４ｃと第８端子Ｂ４ｄとの間の電圧として出力する。第４の絶縁型ＤＣ／ＤＣコンバータＢ４は、入力側と出力側とが電気的に絶縁されている。本実施例では、第４の電圧Ｖ４は第１の電圧Ｖ１と等しい。

第７のスイッチ回路Ｃ７は、端子Ｃ７ｃと端子Ｃ７ｄとが、第４の絶縁型ＤＣ／ＤＣコンバータＢ４の第７端子Ｂ４ｃと、第４の制御回路Ｄ４の電圧入力端子Ｄ４ａとの間に接続されている。第７のスイッチ回路Ｃ７は、制御端子Ｃ７ａに制御信号の反転信号が入力され、制御端子Ｃ７ｂが接地されている。第７のスイッチ回路Ｃ７の制御端子Ｃ７ａ，Ｃ７ｂと、端子Ｃ７ｃ，Ｃ７ｄとの間は、電気的に絶縁されている。

第７のスイッチ回路Ｃ７は、制御信号に応じてオン又はオフに制御されて、第１のスイッチ回路Ｃ１とは相補的に、端子Ｃ７ｃに入力された第４の電圧Ｖ４を、端子Ｃ７ｄから出力するか否か切り替える。

第４の制御回路Ｄ４は、電圧入力端子Ｄ４ａが第７のスイッチ回路Ｃ７の端子Ｃ７ｄに接続され、基準端子Ｄ４ｃが第４の絶縁型ＤＣ／ＤＣコンバータＢ４の第８端子Ｂ４ｄに接続されている。

第４の制御回路Ｄ４は、第７のスイッチ回路Ｃ７から出力された、電圧入力端子Ｄ４ａと基準端子Ｄ４ｃとの間の電圧Ｖｉ４の過渡特性を制御して、過渡特性が制御された電圧Ｖｏ４を電圧出力端子Ｄ４ｂと基準端子Ｄ４ｃとの間から出力する。

第４の能動素子Ａ４は、第２の能動素子Ａ２の他端Ａ２ｂと低圧側電源との間に一端Ａ４ａと他端Ａ４ｂとが接続されて、その他端Ａ４ｂに低圧側電圧−ＶＳＳが供給されている。第４の能動素子Ａ４の他端Ａ４ｂは、第４の絶縁型ＤＣ／ＤＣコンバータＢ４の第８端子Ｂ４ｄと、第４の制御回路Ｄ４の基準端子Ｄ４ｃと、にさらに接続されている。第４の能動素子Ａ４の制御端子Ａ４ｃは、第４の制御回路Ｄ４の電圧出力端子Ｄ４ｂに接続されている。

これにより、第４の能動素子Ａ４は、制御端子Ａ４ｃと他端Ａ４ｂとの間に加えられた電圧（即ち、第４の制御回路Ｄ４から出力された電圧Ｖｏ４）に応じてオンまたはオフに制御される。

第８のスイッチ回路Ｃ８は、端子Ｃ８ｃが、第７のスイッチ回路Ｃ７の端子Ｃ７ｄと、第４の制御回路Ｄ４の電圧入力端子Ｄ４ａとに接続され、端子Ｃ７ｄが、第４の絶縁型ＤＣ／ＤＣコンバータＢ４の第８端子Ｂ４ｄに接続されている。また、第８のスイッチ回路Ｃ８は、制御端子Ｃ８ａに制御信号が入力され、制御端子Ｃ８ｂが接地されている。第８のスイッチ回路Ｃ８の制御端子Ｃ８ａ，Ｃ８ｂと、端子Ｃ８ｃ，Ｃ８ｄとの間は、電気的に絶縁されている。

これにより、第８のスイッチ回路Ｃ８は、第７のスイッチ回路Ｃ７がオンの時に、第４の能動素子Ａ４の制御端子Ａ４ｃと他端Ａ４ｂとを電気的に開放する。また、第８のスイッチ回路Ｃ８は、第７のスイッチ回路Ｃ７がオフの時に、第４の能動素子Ａ４の制御端子Ａ４ｃと他端Ａ４ｂとを第４の制御回路Ｄ４を介して電気的に接続する。

このように、第１の能動素子Ａ１、第２の能動素子Ａ２、第３の能動素子Ａ３および第４の能動素子Ａ４が高圧側電源と低圧側電源との間に直列接続されているので、これらの能動素子として、実施例１より耐圧が低い能動素子を用いることができる。
本実施例においては、第１の能動素子Ａ１、第２の能動素子Ａ２、第３の能動素子Ａ３および第４の能動素子Ａ４は、等しい電気的特性を有しているものとする。

次に、図５を参照して、本発明の実施例２のスイッチング回路の動作を説明する。図５は、実施例２に係るスイッチング回路の波形図である。本実施例では、電圧Ｖｉ１と電圧Ｖｉ３は同じ波形であり、電圧Ｖｉ２と電圧Ｖｉ４は同じ波形であるとする。また、電圧Ｖｏ１と電圧Ｖｏ３は同じ波形であり、電圧Ｖｏ２と電圧Ｖｏ４は同じ波形であるとする。

（１）制御信号がローレベルからハイレベルに変化する時
時刻ｔ１において、制御信号がローレベルからハイレベルに変化すると、第１のスイッチ回路Ｃ１の端子Ｃ１ｃと端子Ｃ１ｄとの間、および、第５のスイッチ回路Ｃ５の端子Ｃ５ｃと端子Ｃ５ｄとの間は、非導通状態から導通状態になる。また、時刻ｔ１において、制御信号の反転信号がハイレベルからローレベルに変化すると、第２のスイッチ回路Ｃ２の端子Ｃ２ｃと端子Ｃ２ｄとの間、および、第６のスイッチ回路Ｃ６の端子Ｃ６ｃと端子Ｃ６ｄとの間は、導通状態から非導通状態になる。

従って、制御回路Ｄ１の電圧入力端子Ｄ１ａと基準端子Ｄ１ｃとの間に加えられる電圧Ｖｉ１は、時刻ｔ１において、ゼロから第１の電圧Ｖ１に立ち上がる。また、制御回路Ｄ３の電圧入力端子Ｄ３ａと基準端子Ｄ３ｃとの間に加えられる電圧Ｖｉ３は、時刻ｔ１において、ゼロから第３の電圧Ｖ３（＝Ｖ１）に立ち上がる。

一方、時刻ｔ１において、第３のスイッチ回路Ｃ３の端子Ｃ３ｃと端子Ｃ３ｄとの間、および、第７のスイッチ回路Ｃ７の端子Ｃ７ｃと端子Ｃ７ｄとの間は、導通状態から非導通状態になる。また、第４のスイッチ回路Ｃ４の端子Ｃ４ｃと端子Ｃ４ｄとの間、および、第８のスイッチ回路Ｃ８の端子Ｃ８ｃと端子Ｃ８ｄとの間、非導通状態から導通状態になる。

従って、制御回路Ｄ２の電圧入力端子Ｄ２ａと基準端子Ｄ２ｃとの間に加えられる電圧Ｖｉ２は、時刻ｔ１において、第２の電圧Ｖ２からゼロに立ち下がる。制御回路Ｄ４の電圧入力端子Ｄ４ａと基準端子Ｄ４ｃとの間に加えられる電圧Ｖｉ４は、時刻ｔ１において、第４の電圧Ｖ４（＝Ｖ２）からゼロに立ち下がる。

電圧Ｖｏ１は、第１の制御回路Ｄ１における抵抗Ｒと容量Ｃの時定数によって徐々に増加していき、時刻ｔ２において第１の能動素子Ａ１のしきい値電圧を超える。電圧Ｖｏ３は、第３の制御回路Ｄ３の時定数によって徐々に増加していき、時刻ｔ２において第３の能動素子Ａ３のしきい値電圧を超える。これにより、第１の能動素子Ａ１と第３の能動素子Ａ３は、ほぼ同時にオンして電流を流し始める。

また、電圧Ｖｏ２は、第２の制御回路Ｄ２の時定数によって徐々に減少していき、第２の能動素子Ａ２の電流駆動能力は低下していく。電圧Ｖｏ４は、第４の制御回路Ｄ４の時定数によって徐々に減少していき、第４の能動素子Ａ４の電流駆動能力は低下していく。これにより高圧パルス信号ＶＯＵＴは、低圧側電圧−ＶＳＳから立ち上がり始める。

時刻ｔ２の後、電圧Ｖｏ１，Ｖｏ３はさらに増加して、電圧Ｖｏ２，Ｖｏ４はさらに減少する。これにより、時刻ｔ３において、第２の能動素子Ａ２と第４の能動素子Ａ４はほぼ同時にオフして、高圧パルス信号ＶＯＵＴは高圧側電圧＋ＶＤＤに達する。

（２）パルス信号がハイレベルからローレベルに変化する時
時刻ｔ４において、制御信号がハイレベルからローレベルに変化すると、第１のスイッチ回路Ｃ１の端子Ｃ１ｃと端子Ｃ１ｄとの間、および、第５のスイッチ回路Ｃ５の端子Ｃ５ｃと端子Ｃ５ｄとの間は、導通状態から非導通状態になる。また、時刻ｔ１において、制御信号の反転信号がローレベルからハイレベルに変化すると、第２のスイッチ回路Ｃ２の端子Ｃ２ｃと端子Ｃ２ｄとの間、および、第６のスイッチ回路Ｃ６の端子Ｃ６ｃと端子Ｃ６ｄとの間は、非導通状態から導通状態になる。

従って、電圧Ｖｉ１は、時刻ｔ４において、第１の電圧Ｖ１からゼロに立ち下がる。また、電圧Ｖｉ３は、時刻ｔ４において、第３の電圧Ｖ３（＝Ｖ１）からゼロに立ち下がる。

一方、時刻ｔ４において、第３のスイッチ回路Ｃ３の端子Ｃ３ｃと端子Ｃ３ｄとの間、および、第７のスイッチ回路Ｃ７の端子Ｃ７ｃと端子Ｃ７ｄとの間は、非導通状態から導通状態になる。また、第４のスイッチ回路Ｃ４の端子Ｃ４ｃと端子Ｃ４ｄとの間、および、第８のスイッチ回路Ｃ８の端子Ｃ８ｃと端子Ｃ８ｄとの間は、導通状態から非導通状態になる。

従って、電圧Ｖｉ２は、時刻ｔ４において、ゼロから第２の電圧Ｖ２に立ち上がる。電圧Ｖｉ４は、時刻ｔ４において、ゼロから第４の電圧Ｖ４（＝Ｖ２）に立ち上がる。

電圧Ｖｏ２は、時定数によって徐々に増加していき、時刻ｔ５において第２の能動素子Ａ２のしきい値電圧を超える。電圧Ｖｏ４は、時定数によって徐々に増加していき、時刻ｔ５において第４の能動素子Ａ４のしきい値電圧を超える。これにより、第２の能動素子Ａ２と第４の能動素子Ａ４は、ほぼ同時にオンして電流を流し始める。

また、電圧Ｖｏ１は、時定数によって徐々に減少していき、第１の能動素子Ａ１の電流駆動能力は低下していく。電圧Ｖｏ３は、時定数によって徐々に減少していき、第３の能動素子Ａ３の電流駆動能力は低下していく。これにより高圧パルス信号ＶＯＵＴは、高圧側電圧＋ＶＤＤから立ち下がり始める。

時刻ｔ５の後、電圧Ｖｏ２，Ｖｏ４はさらに増加して、電圧Ｖｏ１，Ｖｏ３はさらに減少する。これにより、時刻ｔ６において、第１の能動素子Ａ１と第３の能動素子Ａ３はほぼ同時にオフして、高圧パルス信号ＶＯＵＴは低圧側電圧−ＶＳＳに達する。

上記（１）と（２）を交互に繰り返すことにより、実施例１と同様に、実施例２のスイッチング回路は、出力端子Ｏ１から、高圧パルス信号ＶＯＵＴとして高圧側電圧＋ＶＤＤと低圧側電圧−ＶＳＳとを交互に繰り返し出力する。

また、第１から第４の制御回路Ｄ１〜Ｄ４における時定数を大きくすることで、実施例１と同様に、高圧パルス信号ＶＯＵＴが低圧側電圧−ＶＳＳから高圧側電圧＋ＶＤＤに遷移するまでの時間（時刻ｔ２からｔ３までの時間）と、高圧側電圧＋ＶＤＤから低圧側電圧−ＶＳＳに遷移するまでの時間（時刻ｔ５からｔ６までの時間）とを、図５の例より長くすることができる。即ち、第１の制御回路Ｄ１が第１のスイッチ回路Ｃ１から出力された電圧Ｖｉ１の過渡特性を制御して、第２の制御回路Ｄ２が第３のスイッチ回路Ｃ３から出力された電圧Ｖｉ２の過渡特性を制御して、第３の制御回路Ｄ３が第５のスイッチ回路Ｃ５から出力された電圧Ｖｉ３の過渡特性を制御して、第４の制御回路Ｄ４が第７のスイッチ回路Ｃ７から出力された電圧Ｖｉ４の過渡特性を制御することで、出力端子Ｏ１から出力される高圧パルス信号ＶＯＵＴのスルーレートが制御される。

以上で説明した様に、本実施例によれば、直列接続された４つの能動素子Ａ１〜Ａ４の制御端子に、それぞれ対応する制御回路Ｄ１〜Ｄ４を接続するようにしている。その上で、４つの制御回路Ｄ１〜Ｄ４に、それぞれ対応する絶縁型ＤＣ／ＤＣコンバータＢ１〜Ｂ４の出力電圧Ｖ１〜Ｖ４を、対応するスイッチ回路Ｃ１，Ｃ３，Ｃ５，Ｃ７を介して加えるようにしている。これにより、各制御回路Ｄ１〜Ｄ４を等しい低インピーダンスで駆動して、各能動素子Ａ１〜Ａ４のスイッチングのタイミングを等しくできる。従って、制御回路Ｄ１〜Ｄ４の過渡特性を適切に設定することで、耐圧を低下させずにスイッチング回路を高速化できる。

また、このように制御回路Ｄ１〜Ｄ４の過渡特性を適切に設定することで、負荷インピーダンスに対して適切なスルーレートを有する高圧パルス信号ＶＯＵＴを出力できるので、その高圧パルス信号ＶＯＵＴの波形の劣化を防ぐことができる。

以上、本発明の実施例を詳述してきたが、具体的な構成は上記実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲で種々に変形して実施することができる。

例えば、実施例１，２では、第１から第４の制御回路Ｄ１〜Ｄ４として、抵抗Ｒと容量Ｃによるローパスフィルタを用いる一例について説明したが、これに限られない。第１から第４の制御回路Ｄ１〜Ｄ４を、任意の立ち上がり特性及び立ち下り特性を有する電圧Ｖｏ１〜Ｖｏ４を出力可能なように構成してもよい。
また、第１から第４の制御回路Ｄ１〜Ｄ４を、外部からの時定数制御信号によって時定数を制御可能なように構成しても良い。

また、高圧側電圧＋ＶＤＤと低圧側電圧−ＶＳＳは、絶対値が異なっても良い。また、高圧側電圧＋ＶＤＤは正の電圧であり、低圧側電圧−ＶＳＳは高圧側電圧＋ＶＤＤより低い正の電圧であっても良い。また、高圧側電圧＋ＶＤＤは負の電圧であり、低圧側電圧−ＶＳＳは高圧側電圧より低い負の電圧でも良い。このように構成することにより、様々な高圧パルス信号ＶＯＵＴを得ることができる。

また、第１から第４の電圧Ｖ１〜Ｖ４は、互いに異なる電圧であっても良い。

さらに、実施例２では４つの能動素子Ａ１，Ａ２，Ａ３，Ａ４を直列接続する一例について説明したが、より多くの能動素子を直列接続しても良い。

Ａ１ 第１の能動素子
Ａ２ 第２の能動素子
Ａ３ 第３の能動素子
Ａ４ 第４の能動素子
Ｂ１ 第１の絶縁型ＤＣ／ＤＣコンバータ
Ｂ２ 第２の絶縁型ＤＣ／ＤＣコンバータ
Ｂ３ 第３の絶縁型ＤＣ／ＤＣコンバータ
Ｂ４ 第４の絶縁型ＤＣ／ＤＣコンバータ
Ｃ１ 第１のスイッチ回路
Ｃ２ 第２のスイッチ回路
Ｃ３ 第３のスイッチ回路
Ｃ４ 第４のスイッチ回路
Ｃ５ 第５のスイッチ回路
Ｃ６ 第６のスイッチ回路
Ｃ７ 第７のスイッチ回路
Ｃ８ 第８のスイッチ回路
Ｄ１ 第１の制御回路
Ｄ２ 第２の制御回路
Ｄ３ 第３の制御回路
Ｄ４ 第４の制御回路
１０ インバーター

Claims (12)

1. 入力電圧を第１の電圧に変換して、前記第１の電圧を第１端子と第２端子との間の電圧として出力する、入力側と出力側とが電気的に絶縁された第１の絶縁型ＤＣ／ＤＣコンバータと、
   制御信号に応じて、入力された前記第１の電圧を出力するか否か切り替える第１のスイッチ回路と、
   前記第１のスイッチ回路から出力された電圧の過渡特性を制御して、過渡特性が制御された電圧を出力する第１の制御回路と、
   高圧側電源に一端が接続され、出力端子に他端が接続され、制御端子と前記他端との間に加えられた、前記第１の制御回路から出力された電圧に応じてオンまたはオフに制御される第１の能動素子と、
   前記入力電圧を第２の電圧に変換して、前記第２の電圧を第３端子と第４端子との間の電圧として出力する、入力側と出力側とが電気的に絶縁された第２の絶縁型ＤＣ／ＤＣコンバータと、
   前記制御信号に応じて、前記第１のスイッチ回路とは相補的に、入力された前記第２の電圧を出力するか否か切り替える第３のスイッチ回路と、
   前記第３のスイッチ回路から出力された電圧の過渡特性を制御して、過渡特性が制御された電圧を出力する第２の制御回路と、
   前記出力端子に一端が接続され、低圧側電源に他端が接続され、制御端子と前記他端との間に加えられた、前記第２の制御回路から出力された電圧に応じてオンまたはオフに制御される第２の能動素子と、
   前記入力電圧を第３の電圧に変換して、前記第３の電圧を第５端子と第６端子との間の電圧として出力する、入力側と出力側とが電気的に絶縁された第３の絶縁型ＤＣ／ＤＣコンバータと、
   前記制御信号に応じて、入力された前記第３の電圧を出力するか否かを切り替える第５のスイッチ回路と、
   前記第５のスイッチ回路から出力された電圧の過渡特性を制御して、過渡特性が制御された電圧を出力する第３の制御回路と、
   前記高圧側電源と前記第１の能動素子の前記一端との間に一端と他端とが接続され、制御端子と前記他端との間に加えられた、前記第３の制御回路から出力された電圧に応じてオンまたはオフに制御される第３の能動素子と、
   前記入力電圧を第４の電圧に変換して、前記第４の電圧を第７端子と第８端子との間の電圧として出力する、入力側と出力側とが電気的に絶縁された第４の絶縁型ＤＣ／ＤＣコンバータと、
   前記制御信号に応じて、前記第１のスイッチ回路とは相補的に、入力された前記第４の電圧を出力するか否かを切り替える第７のスイッチ回路と、
   前記第７のスイッチ回路から出力された電圧の過渡特性を制御して、過渡特性が制御された電圧を出力する第４の制御回路と、
   前記第２の能動素子の前記他端と前記低圧側電源との間に一端と他端とが接続され、制御端子と前記他端との間に加えられた、前記第４の制御回路から出力された電圧に応じてオンまたはオフに制御される第４の能動素子と、を備える
   ことを特徴とするスイッチング回路。
2. 前記第１のスイッチ回路がオンの時に前記第１の能動素子の前記制御端子と前記他端とを電気的に開放し、前記第１のスイッチ回路がオフの時に前記第１の能動素子の前記制御端子と前記他端とを電気的に接続する第２のスイッチ回路と、
   前記第３のスイッチ回路がオンの時に前記第２の能動素子の前記制御端子と前記他端とを電気的に開放し、前記第３のスイッチ回路がオフの時に前記第２の能動素子の前記制御端子と前記他端とを電気的に接続する第４のスイッチ回路と、
   前記第５のスイッチ回路がオンの時に前記第３の能動素子の前記制御端子と前記他端とを電気的に開放し、前記第５のスイッチ回路がオフの時に前記第３の能動素子の前記制御端子と前記他端とを電気的に接続する第６のスイッチ回路と、
   前記第７のスイッチ回路がオンの時に前記第４の能動素子の前記制御端子と前記他端とを電気的に開放し、前記第７のスイッチ回路がオフの時に前記第４の能動素子の前記制御端子と前記他端とを電気的に接続する第８のスイッチ回路と、を備える
   ことを特徴とする請求項１に記載のスイッチング回路。
3. 前記第１の制御回路が前記第１のスイッチ回路から出力された電圧の過渡特性を制御して、前記第２の制御回路が前記第３のスイッチ回路から出力された電圧の過渡特性を制御して、前記第３の制御回路が前記第５のスイッチ回路から出力された電圧の過渡特性を制御して、前記第４の制御回路が前記第７のスイッチ回路から出力された電圧の過渡特性を制御することで、前記出力端子から出力されるパルス信号のスルーレートが制御される
   ことを特徴とする請求項２に記載のスイッチング回路。
4. 前記第１の制御回路、前記第２の制御回路、前記第３の制御回路および前記第４の制御回路は、ローパスフィルタである
   ことを特徴とする請求項２または請求項３に記載のスイッチング回路。
5. 前記第１の能動素子、前記第２の能動素子、前記第３の能動素子および前記第４の能動素子は、バイポーラトランジスタ、ＭＯＳＦＥＴまたはＩＧＢＴである
   ことを特徴とする請求項２から請求項４の何れかに記載のスイッチング回路。
6. 前記第１のスイッチ回路、前記第２のスイッチ回路、前記第３のスイッチ回路、前記第４のスイッチ回路、前記第５のスイッチ回路、前記第６のスイッチ回路、前記第７のスイッチ回路、前記第８のスイッチ回路は、フォトカプラまたはフォトＭＯＳである
   ことを特徴とする請求項２から請求項５の何れかに記載のスイッチング回路。
7. 前記出力端子に容量性負荷が接続される
   ことを特徴とする請求項１から請求項６の何れかに記載のスイッチング回路。
8. 前記出力端子と前記容量性負荷との間に、誘導性負荷が直列に接続される
   ことを特徴とする請求項７に記載のスイッチング回路。
9. 前記高圧側電源は正の高圧側電圧を出力し、前記低圧側電源は負の低圧側電圧を出力する
   ことを特徴とする請求項１から請求項８の何れかに記載のスイッチング回路。
10. 前記高圧側電圧と前記低圧側電圧は、絶対値が等しい
    ことを特徴とする請求項９に記載のスイッチング回路。
11. 前記高圧側電圧と前記低圧側電圧は、絶対値が異なる
    ことを特徴とする請求項９に記載のスイッチング回路。
12. 前記高圧側電源は正の高圧側電圧を出力し、前記低圧側電源は前記高圧側電圧より低い正の低圧側電圧を出力する
    ことを特徴とする請求項１から請求項８の何れかに記載のスイッチング回路。

Images