JP6780596B2 - スイッチング回路 - Google Patents

Description

本明細書に開示の技術は、スイッチング回路に関する。

スイッチング素子をスイッチングさせることで電流を制御するスイッチング回路が知られている。スイッチング素子に接続されている他の素子の短絡等によって、スイッチング素子に過電流が流れる場合がある。過電流が流れる場合には、なるべく早くスイッチング素子をオフして、スイッチング素子を保護する必要がある。スイッチング素子を過電流から保護するための１つの制御方法は、スイッチング素子に流れる電流が閾値を超えたときに、スイッチング素子をオフするというものである。しかしながら、この制御方法では、電流が急激に増加する場合（すなわち、電流の増加率が極めて高い場合）に、電流が閾値を超えてからスイッチング素子がオフするまでの間の期間内に電流がさらに高い値まで増加し、スイッチング素子を適切に保護できない場合がある。

これに対し、特許文献１には、スイッチング素子に流れる電流の増加率が閾値を超えたときに、スイッチング素子をオフするスイッチング回路が開示されている。このスイッチング回路は、スイッチング素子が接続されている配線の寄生インダクタンスを利用して、スイッチング素子に流れる電流の増加率を検出する。電流の増加率が閾値を超えたときに、スイッチング素子をオフさせる。この制御方法では、スイッチング素子に流れる電流が高い値まで増加する前の段階で電流の増加率に基づいてスイッチング素子をオフさせる。したがって、スイッチング素子を過電流から好適に保護することができる。

特開２０１７−２２８３０号公報

特許文献１のスイッチング回路では、配線の寄生インダクタンスを利用して、スイッチング素子に流れる電流の増加率を検出する。しかしながら、配線の寄生インダクタンスは製品毎にばらつきが大きいので、特許文献１のスイッチング回路ではスイッチング素子に流れる電流の増加率を正確に検出できない場合があった。このため、過電流からスイッチング素子を適切に保護できない場合があった。したがって、本明細書では、スイッチング素子を過電流から安定して保護することが可能なスイッチング回路を提案する。

本明細書が開示するスイッチング回路は、第１スイッチング素子を有し、前記第１スイッチング素子をスイッチングさせる。このスイッチング回路は、前記第１スイッチング素子に流れる電流に応じて変化する電位が印加される電流検出配線と、前記電流検出配線と第１配線との間に接続されており、第１の時定数を有しており、前記第１配線の電位を前記電流検出配線の電位に追随させる第１回路と、前記電流検出配線と第２配線との間に接続されており、前記第１の時定数よりも大きい第２の時定数を有しており、前記第２配線の電位を前記電流検出配線の電位に追随させる第２回路と、前記第１スイッチング素子に電流が流れていないときに前記第２配線の電位を前記第１配線の電位よりも高い電位に保持する電位保持回路と、前記第１配線の電位が前記第２配線の電位を超えたときに前記第１スイッチング素子をオフする制御回路を有する。

このスイッチング回路では、電流検出配線の電位が第１スイッチング素子に流れる電流に応じて変化する。第１スイッチング素子に電流が流れていないときには、電位保持回路によって第２配線の電位が第１配線の電位よりも高い電位に保持される。第１スイッチング素子をオンさせると、第１スイッチング素子に電流が流れる。このとき、第１スイッチング素子に流れる電流の増加率が高い場合（すなわち、そのまま放置すると過電流となる場合）に、電流検出配線の電位が急激に上昇する。第１回路の動作によって、第１配線の電位は電流検出配線の電位に追随して上昇する。第２回路の動作によって、第２配線の電位は電流検出配線の電位に追随して上昇する。このとき、第１回路の時定数（第１の時定数）が第２回路の時定数（第２の時定数）よりも小さいので、第１配線の電位が第２配線の電位よりも速く上昇する。このため、第１配線の電位が第２配線の電位よりも高くなる。すると、制御回路が、第１スイッチング素子を強制的にオフして、第１スイッチング素子に流れる電流を停止させる。第１スイッチング素子に流れる電流の急激な上昇が生じた段階で第１スイッチング素子をオフすることができるので、第１スイッチング素子に過電流が流れることを防止することができる。また、通常動作においても、第１スイッチング素子がオンすると、第１スイッチング素子に流れる電流が増加する。この場合には、電流の増加率が低いので、電流検出配線の電位の上昇速度が遅い。このため、第１配線の電位と第２配線の電位が電流検出配線の電位の上昇速度と略同じ上昇速度で上昇する。この場合には、第２配線の初期電位（第１スイッチング素子に電流が流れていないときに電位保持回路が保持する電位）が第１配線の初期電位よりも高いので、電位の上昇中でも第２配線の電位が第１配線の電位よりも高い状態が維持される。すなわち、この場合には、第１配線の電位が第２配線の電位よりも高くならない。したがって、通常動作では、制御装置は、第１スイッチング素子の強制的なオフを行わない。このため、第１スイッチング素子は、通常のタイミングでオン‐オフする。このように、このスイッチング回路では、電流の増加率が高い場合（そのまま放置すると過電流が流れる場合）には第１スイッチング素子を強制的にオフして第１スイッチング素子を保護することができ、通常動作時には通常動作を継続することができる。したがって、このスイッチング回路によれば、第１スイッチング素子を過電流から好適に保護することができる。また、このスイッチング回路では、寄生インダクタンス等の寄生素子を利用しないので、特性のばらつきが少ない。したがって、このスイッチング回路によれば、安定して第１スイッチング素子を過電流から保護することができる。

モータ駆動回路１０の回路図。 スイッチング回路５０の回路図。 タイプ２における各値の変化を示すグラフ。 タイプ１における各値の変化を示すグラフ。 通常のオン動作における各値の変化を示すグラフ。

実施形態のスイッチング回路は、図１に示すモータ駆動回路１０に内蔵されている。モータ駆動回路１０は、車両に搭載されている。モータ駆動回路１０は、バッテリ１２の直流電力を三相交流電力に変換して走行用モータ１４に供給する。モータ駆動回路１０は、コンバータ回路２０とインバータ回路２２を有している。バッテリ１２とコンバータ回路２０は、第１高電位配線２６と低電位配線２８によって接続されている。コンバータ回路２０とインバータ回路２２は、第２高電位配線３０と低電位配線２８によって接続されている。

コンバータ回路２０は、平滑化コンデンサ３２、リアクトル３４、スイッチング素子の直列回路３６ａ及び平滑化コンデンサ３８を有している。リアクトル３４は、第１高電位配線２６に介装されている。平滑化コンデンサ３２は、リアクトル３４よりもバッテリ１２側の部分の第１高電位配線２６と低電位配線２８の間に接続されている。直列回路３６ａは、第２高電位配線３０と低電位配線２８の間に直列に接続されている。直列回路３６ａは、スイッチング素子４０ａとスイッチング素子４０ｂを有している。本実施形態では、スイッチング素子４０ａ、４０ｂはＩＧＢＴ（insulated gate bipolar transistor）である。但し、スイッチング素子４０ａ、４０ｂとして、ＭＯＳＦＥＴ等の他のスイッチング素子を用いてもよい。スイッチング素子４０ａのコレクタが第２高電位配線３０に接続されている。スイッチング素子４０ａのエミッタがスイッチング素子４０ｂのコレクタに接続されており、スイッチング素子４０ｂのエミッタが、低電位配線２８に接続されている。スイッチング素子４０ａのエミッタとスイッチング素子４０ｂのコレクタの間の配線に、リアクトル３４よりも下流側の部分の第１高電位配線２６が接続されている。直列回路３６ａは、ダイオード４２ａとダイオード４２ｂをさらに有している。スイッチング素子４０ａに対して並列に、ダイオード４２ａが接続されている。ダイオード４２ａのアノードがスイッチング素子４０ａのエミッタに接続されており、ダイオード４２ａのカソードがスイッチング素子４０ａのコレクタに接続されている。スイッチング素子４０ｂに対して並列に、ダイオード４２ｂが接続されている。ダイオード４２ｂのアノードがスイッチング素子４０ｂのエミッタに接続されており、ダイオード４２ｂのカソードがスイッチング素子４０ｂのコレクタに接続されている。平滑化コンデンサ３８は、第２高電位配線３０と低電位配線２８の間に接続されている。コンバータ回路２０は、スイッチング素子４０ａ、４０ｂを交互にオンさせることで、バッテリ１２の直流電圧を昇圧して、第２高電位配線３０と低電位配線２８の間に出力する。

インバータ回路２２は、３つの直列回路３６ｂ、３６ｃ、３６ｄを有している。直列回路３６ｂ、３６ｃ、３６ｄのそれぞれは、第２高電位配線３０と低電位配線２８の間に接続されている。直列回路３６ｂ、３６ｃ、３６ｄの構成は、直列回路３６ａの構成と略等しい。直列回路３６ｂ、３６ｃ、３６ｄのそれぞれにおいて、２つのスイッチング素子の間の配線に、出力配線３１が接続されている。各出力配線３１は、走行用モータ１４に接続されている。インバータ回路２２は、直列回路３６ｂ、３６ｃ、３６ｄのそれぞれのスイッチング素子をスイッチングさせることで、第２高電位配線３０と低電位配線２８の間の直流電力（コンバータ回路２０の出力電力）を三相交流電力に変換する。三相交流電力は、出力配線３１によって走行用モータ１４に供給される。

図２は、直列回路３６ａのスイッチング素子４０ｂのゲートの電位を制御するスイッチング回路５０を示している。スイッチング回路５０は、スイッチング素子４０ｂと、制御基板４８を有している。なお、図２では、低電位配線２８の電位を、グランドとして示している。

直列回路３６ａは、スイッチング素子４０ａ、スイッチング素子４０ｂ、ダイオード４２ａ及びダイオード４２ｂを樹脂により封止した部品（いわゆる、パワーカード）により構成されている。パワーカードは、封止樹脂の内部から外部に突出する複数の端子を有している。制御基板４８を含む外部の回路は、パワーカードの端子を介してパワーカードの内部のスイッチング素子及びダイオードに接続される。図２に示すように、スイッチング素子４０ｂは、主電流が流れるエミッタ端子Ｅに加えて、主電流よりも小さい電流が流れるセンスエミッタ端子ＳＥを有している。また、パワーカードは、電流センス抵抗４４を有している。センスエミッタ端子ＳＥは、電流センス抵抗４４を介してグランド（すなわち、低電位配線２８）に接続されている。エミッタ端子Ｅは、グランド（すなわち、低電位配線２８）に直接接続されている。センスエミッタ端子ＳＥには、エミッタ端子Ｅに流れる主電流に略比例する小電流が流れる。この小電流は、センスエミッタ端子ＳＥから、電流センス抵抗４４を介してグランドへ向かって流れる。したがって、センスエミッタ端子ＳＥの電位は、センスエミッタ端子ＳＥに流れる電流（すなわち、電流センス抵抗４４に流れる電流）に比例する。したがって、センスエミッタ端子ＳＥの電位は、エミッタ端子Ｅに流れる主電流（すなわち、スイッチング素子４０ｂに流れる主電流）に略比例する。

制御基板４８は、電流検出配線５２、第１フィルタ回路５４、第１検出配線５５、第２フィルタ回路５６、第２検出配線５７、定電流源５８、コンパレータ６０、コンパレータ６２及びゲート制御回路７０を有している。

ゲート制御回路７０は、外部から入力されるＰＷＭ（Pulse Width Modulation）信号を受信する。ゲート制御回路７０は、ＰＷＭ信号に従ってスイッチング素子４０ｂのゲートの電位を制御することで、スイッチング素子４０ｂをスイッチングさせる。また、ゲート制御回路７０は、コンパレータ６０から信号ＳＣ１を受信するとともに、コンパレータ６２から信号ＳＣ２を受信する。信号ＳＣ１と信号ＳＣ２は、共に、低電位（以下、ＬＯＷという）と高電位（以下、ＨＩＧＨという）の間で変動する信号である。ゲート制御回路７０は、信号ＳＣ１がＨＩＧＨまたは信号ＳＣ２がＨＩＧＨとなった場合に、ＰＷＭ信号に係らず、スイッチング素子４０ｂをオフさせる。以下では、この場合のオフ動作を、強制オフ動作という場合がある。強制オフ動作は、スイッチング素子４０ｂを過電流から保護するために行われる。

電流検出配線５２は、スイッチング素子４０ｂのセンスエミッタ端子ＳＥに接続されている。したがって、電流検出配線５２の電位は、スイッチング素子４０ｂに流れる主電流（エミッタ端子Ｅに流れる電流）に対して正の相関（主電流が増えると電流検出配線５２の電位が上昇する関係）を有する。より詳細には、電流検出配線５２の電位は、スイッチング素子４０ｂに流れる主電流に略比例する。

第１フィルタ回路５４は、電流検出配線５２と第１検出配線５５との間に接続されている。第１フィルタ回路５４は、いわゆるＲＣ直列回路（積分回路）であり、抵抗５４ａとコンデンサ５４ｂを有している。抵抗５４ａは、電流検出配線５２と第１検出配線５５の間に接続されている。抵抗５４ａの抵抗値は、Ｒ１である。コンデンサ５４ｂは、第１検出配線５５とグランドの間に接続されている。コンデンサ５４ｂの静電容量はＣ１である。したがって、第１フィルタ回路５４の時定数は、Ｒ１Ｃ１である。第１フィルタ回路５４は、第１検出配線５５の電位を時定数Ｒ１Ｃ１で電流検出配線５２の電位に追随させる。第１フィルタ回路５４は、ノイズフィルタとして機能する。第１フィルタ回路５４は、電流検出配線５２の電位の低周波数成分を第１検出配線５５へ通過させ、高周波数成分（すなわち、ノイズ）を第１検出配線５５へ通過させない。

第２フィルタ回路５６は、電流検出配線５２と第２検出配線５７との間に接続されている。第２フィルタ回路５６は、いわゆるＲＣ直列回路（積分回路）であり、抵抗５６ａとコンデンサ５６ｂを有している。抵抗５６ａは、電流検出配線５２と第２検出配線５７の間に接続されている。抵抗５６ａの抵抗値は、Ｒ２である。コンデンサ５６ｂは、第２検出配線５７とグランドの間に接続されている。コンデンサ５６ｂの静電容量はＣ２である。したがって、第２フィルタ回路５６の時定数は、Ｒ２Ｃ２である。第２フィルタ回路５６は、第２検出配線５７の電位を時定数Ｒ２Ｃ２で電流検出配線５２の電位に追随させる。なお、時定数Ｒ２Ｃ２は、時定数Ｒ１Ｃ１よりも大きい。したがって、第２検出配線５７の電位波形は、第１検出配線５５の電位波形よりもなまった波形となる。また、第２フィルタ回路５６は、ノイズフィルタとして機能する。第２フィルタ回路５６は、電流検出配線５２の電位の低周波数成分を第２検出配線５７へ通過させ、高周波数成分（すなわち、ノイズ）を第２検出配線５７へ通過させない。

定電流源５８は、電位ＶＭが印加されている配線５９と第２検出配線５７の間に接続されている。定電流源５８は、配線５９から第２検出配線５７に向かって略一定値の電流を流す。定電流源５８に流れる電流は、第２検出配線５７、抵抗５６ａ、電流検出配線５２及び電流センス抵抗４４を通ってグランドへ流れる。このため、電流検出配線５２の電位が一定の場合（変化していない場合）には、第２検出配線５７の電位は、電流検出配線５２の電位よりも高くなる。他方、電流検出配線５２の電位が一定の場合には、抵抗５４ａに電流が流れないので、第１検出配線５５の電位は、電流検出配線５２の電位と略等しくなる。このため、電流検出配線５２の電位が一定の場合には、第２検出配線５７の電位が、第１検出配線５５の電位よりも高くなる。

コンパレータ６０の非反転入力端子には、第１検出配線５５が接続されている。コンパレータ６０の反転入力端子は、参照電位Ｖｒｅｆに接続されている。コンパレータ６０の出力端子は、ゲート制御回路７０に接続されている。コンパレータ６０は、非反転入力端子と反転入力端子の電位に基づいて、出力端子に信号ＳＣ１を出力する。信号ＳＣ１は、ゲート制御回路７０へ送信される。コンパレータ６０は、非反転入力端子の電位（すなわち、第１検出配線５５の電位）が反転入力端子の電位（すなわち、参照電位Ｖｒｅｆ）以下の場合は信号ＳＣ１をＬＯＷに制御し、非反転入力端子の電位が反転入力端子の電位よりも高い場合は信号ＳＣ１をＨＩＧＨに制御する。

コンパレータ６２の非反転入力端子には、第１検出配線５５が接続されている。コンパレータ６２の反転入力端子には、第２検出配線５７が接続されている。コンパレータ６２の出力端子は、ゲート制御回路７０に接続されている。コンパレータ６２は、非反転入力端子と反転入力端子の電位に基づいて、出力端子に信号ＳＣ２を出力する。信号ＳＣ２は、ゲート制御回路７０へ送信される。コンパレータ６２は、非反転入力端子の電位（すなわち、第１検出配線５５の電位）が反転入力端子の電位（すなわち、第２検出配線５７の電位）以下の場合は信号ＳＣ２をＬＯＷに制御し、非反転入力端子の電位が反転入力端子の電位よりも高い場合は信号ＳＣ２をＨＩＧＨに制御する。

上述したように、スイッチング素子４０ａとスイッチング素子４０ｂは、第２高電位配線３０と低電位配線２８の間に直列に接続されている。また、上述したように、スイッチング素子４０ｂは、ゲート制御回路７０によって、オンとオフを繰り返すように制御される。スイッチング素子４０ａも、図示しないゲート制御回路によって、オンとオフを繰り返すように制御される。スイッチング素子４０ａとスイッチング素子４０ｂは、交互にオンするように制御される。スイッチング素子４０ａとスイッチング素子４０ｂが同時にオン状態になると、第２高電位配線３０と低電位配線２８の間が短絡し、スイッチング素子４０ａとスイッチング素子４０ｂに過電流が流れる。このため、スイッチング素子４０ａとスイッチング素子４０ｂは、同時にオン状態とならないように制御される。しかしながら、スイッチング素子４０ａまたは４０ｂが、短絡故障により常時オン状態となる場合がある。このため、スイッチング素子４０ａとスイッチング素子４０ｂが同時にオン状態となり、第２高電位配線３０と低電位配線２８が短絡するおそれがある。なお、スイッチング素子４０ａ、４０ｂのいずれもが短絡故障するおそれがあるが、以下では、スイッチング素子４０ｂが正常であり、スイッチング素子４０ａが短絡故障する場合において、スイッチング素子４０ｂを保護する動作について説明する。

スイッチング素子４０ａの短絡故障によって第２高電位配線３０と低電位配線２８の間が短絡する場合、２つのタイプが存在する。タイプ１は、スイッチング素子４０ａが短絡故障している状態でスイッチング素子４０ｂがオンする場合であり、タイプ２は、スイッチング素子４０ｂがオン状態のときにスイッチング素子４０ａが短絡故障する場合である。タイプ１、２におけるスイッチング回路５０の動作について、以下に説明する。

図３は、タイプ２を示している。なお、図３及び後述する図４、５において、参照符号Ｖｓｅは、センスエミッタ端子ＳＥの電位（すなわち、電流検出配線５２の電位）を示し、参照符号Ｖ５５は第１検出配線５５の電位を示し、参照符号Ｖ５７は第２検出配線５７の電位を示す。

図３は、タイミングｔ１において、スイッチング素子４０ａが短絡故障した場合を示している。図３において、タイミングｔ１よりも前の期間Ｔ０の間は、スイッチング素子４０ａがオフ状態であり、スイッチング素子４０ｂがオン状態である。期間Ｔ０の間は、スイッチング素子４０ａがオフしていることで直列回路３６ａに電流が流れていないので、スイッチング素子４０ｂの主電流は略ゼロである。したがって、期間Ｔ０の間は、電位Ｖｓｅが略ゼロに保たれている。期間Ｔ０の間は、電位Ｖｓｅが一定であるので、第１検出配線５５の電位Ｖ５５は電位Ｖｓｅと略同電位（すなわち、略ゼロ）に保たれている。このため、期間Ｔ０の間は、電位Ｖ５５が参照電位Ｖｒｅｆよりも低く、コンパレータ６０は信号ＳＣ１をＬＯＷに維持している。また、期間Ｔ０の間は、電位Ｖｓｅが一定であるので、第２検出配線５７の電位Ｖ５７は、定電流源５８が流す電流の影響によって、電位Ｖｓｅよりも少し高い電位Ｖａに保たれている。したがって、期間Ｔ０の間は、電位Ｖ５５が電位Ｖ５７よりも低い。このため、期間Ｔ０の間は、コンパレータ６２は、信号ＳＣ２をＬＯＷに維持している。なお、参照電位Ｖｒｅｆは、電位Ｖａよりも高い電位に設定されている。

タイミングｔ１において、スイッチング素子４０ａが短絡故障する。すると、第２高電位配線３０と低電位配線２８の間が短絡し、スイッチング素子４０ｂに流れる主電流が急激に増加する。このため、タイミングｔ１の直後に、電位Ｖｓｅが急激に上昇する。この場合、スイッチング素子４０ｂがオンしている状態でスイッチング素子４０ａが短絡故障するので、主電流の増加する速度が速い。このため、電位Ｖｓｅの上昇速度ｄＶｓｅ／ｄｔも速い。タイミングｔ１以降に、電位Ｖｓｅの上昇に伴って、第１検出配線５５の電位Ｖ５５及び第２検出配線５７の電位Ｖ５７も上昇する。しかしながら、第１フィルタ回路５４が時定数Ｒ１Ｃ１を有するので、電位Ｖ５５の上昇速度ｄＶ５５／ｄｔは電位Ｖｓｅの上昇速度ｄＶｓｅ／ｄｔよりも遅い。また、第２フィルタ回路５６が時定数Ｒ２Ｃ２を有するので、電位Ｖ５７の上昇速度ｄＶ５７／ｄｔは電位Ｖｓｅの上昇速度ｄＶｓｅ／ｄｔよりも遅い。さらに、時定数Ｒ２Ｃ２が時定数Ｒ１Ｃ１よりも大きいので、電位Ｖ５７の上昇速度ｄＶ５７／ｄｔは電位Ｖ５５の上昇速度ｄＶ５５／ｄｔよりも遅い。その結果、タイミングｔ２において、電位Ｖ５５が電位Ｖ５７よりも大きくなる。すると、コンパレータ６２が信号ＳＣ２をＬＯＷからＨＩＧＨに上昇させる。したがって、ゲート制御回路７０がスイッチング素子４０ｂの強制オフ動作を実行する。このため、タイミングｔ２から微小時間遅れたタイミングｔ４において、スイッチング素子４０ｂの主電流（すなわち、電位Ｖｓｅ）が減少を開始する。主電流（すなわち、電位Ｖｓｅ）は、タイミングｔ４からタイミングｔ５にかけて減少する。なお、ゲート制御回路７０は、信号ＳＣ２が一旦ＨＩＧＨになると、スイッチング素子４０ｂをオフ状態に維持する。このため、タイミングｔ５以降において、主電流（すなわち、電位Ｖｓｅ）は略ゼロに維持される。

なお、タイミングｔ３において電位Ｖ５５が参照電位Ｖｒｅｆを超えるためコンパレータ６０が信号ＳＣ１をＬＯＷからＨＩＧＨに上昇させるが、タイミングｔ３の前のタイミングｔ２で信号ＳＣ２が既にＨＩＧＨになっているので、タイミングｔ３において信号ＳＣ１がＨＩＧＨになっても回路の動作に影響はない。

以上に説明したように、タイプ２においては、電位Ｖｓｅの上昇率ｄＶｓｅ／ｄｔが大きいので、電位Ｖ５７と電位Ｖ５５が電位Ｖｓｅに対して遅れて上昇する。また、時定数の差によって、電位Ｖ５５が電位Ｖ５７よりも速く上昇する。その結果、タイミングｔ２において電位Ｖ５５が電位Ｖ５７を超え、強制オフ動作が開始する。したがって、タイミングｔ４において主電流を低下させることができる。このように、主電流（すなわち、電位Ｖｓｅ）の増加速度が速いタイプ２では、電位Ｖ５５が参照電位Ｖｒｅｆに達するタイミングｔ３よりも早いタイミングｔ２において第２高電位配線３０と低電位配線２８の間の短絡を検出することができる。このため、早いタイミングで強制オフ動作を開始することができる。したがって、主電流が過剰に高くなることを防止することができる。すなわち、スイッチング素子４０ｂを過電流から保護することができる。

図４は、タイプ１を示している。図４は、タイミングｔ６よりも前の期間ではスイッチング素子４０ａとスイッチング素子４０ｂの両方がオフしており、タイミングｔ６においてスイッチング素子４０ａが短絡故障し、タイミングｔ７においてスイッチング素子４０ｂがオンした場合を示している。

図４において、タイミングｔ７よりも前の期間Ｔ１の間は、スイッチング素子４０ｂがオフ状態である。タイミングｔ６においてスイッチング素子４０ａが短絡故障するが、スイッチング素子４０ｂがオフ状態であるので、タイミングｔ６以降も期間Ｔ１の間は第２高電位配線３０と低電位配線２８の間の短絡は生じない。このため、期間Ｔ１の間は、スイッチング素子４０ｂの主電流（すなわち、電位Ｖｓｅ）は略ゼロである。したがって、期間Ｔ１の間は、電位Ｖ５５が略ゼロに維持されており、電位Ｖ５７が電位Ｖａに維持されており、信号ＳＣ１がＬＯＷであり、信号ＳＣ２がＬＯＷである。

タイミングｔ７において、スイッチング素子４０ｂがオンすると、第２高電位配線３０と低電位配線２８の間が短絡する。このため、タイミングｔ７以降にスイッチング素子４０ｂに流れる主電流（すなわち、電位Ｖｓｅ）が急激に増加する。但し、タイプ１ではスイッチング素子４０ｂのスイッチング速度に応じた速度で主電流が増加するので、タイプ１の主電流の増加速度は、タイプ２の主電流の増加速度よりも遅い。したがって、図４では、図３よりも、電位Ｖｓｅの上昇速度ｄＶｓｅ／ｄｔが遅い。一例では、タイプ１における上昇速度ｄＶｓｅ／ｄｔは、タイプ２における上昇速度ｄＶｓｅ／ｄｔの半分以下である。タイミングｔ７以降に、電位Ｖｓｅの上昇に伴って、第１検出配線５５の電位Ｖ５５及び第２検出配線５７の電位Ｖ５７が上昇する。タイプ１では、電位Ｖｓｅの上昇速度ｄＶｓｅ／ｄｔがそれほど速くないので、電位Ｖ５７及び電位Ｖ５５が電位Ｖｓｅの上昇速度と略同じ上昇速度で上昇する。また、電位Ｖ５７の初期電位（すなわち、電位Ｖａ）は、電位Ｖ５５の初期電位（すなわち、０Ｖ）よりも高い。このため、電位の上昇中において、電位Ｖ５７が電位Ｖ５５よりも高い状態が維持される。このため、電位Ｖ５５が電位Ｖ５７よりも高くならず、コンパレータ６２が信号ＳＣ２をＬＯＷに維持する。電位Ｖ５５が上昇することで、タイミングｔ８において電位Ｖ５５が参照電位Ｖｒｅｆを超える。このため、タイミングｔ８において、コンパレータ６０が信号ＳＣ１をＬＯＷからＨＩＧＨに上昇させる。したがって、ゲート制御回路７０がスイッチング素子４０ｂの強制オフ動作を実行する。このため、タイミングｔ８から微小時間遅れたタイミングｔ９において、スイッチング素子４０ｂの主電流（すなわち、電位Ｖｓｅ）が減少を開始する。スイッチング素子４０ｂの主電流（すなわち、電位Ｖｓｅ）は、タイミングｔ９からタイミングｔ１０にかけて減少する。なお、ゲート制御回路７０は、信号ＳＣ１が一旦ＨＩＧＨになると、スイッチング素子４０ｂをオフ状態に維持する。このため、タイミングｔ１０以降において、主電流（すなわち、電位Ｖｓｅ）は略ゼロに維持される。

以上に説明したように、タイプ１においては、電位Ｖｓｅの上昇率ｄＶｓｅ／ｄｔがそれほど大きくないので、電位Ｖ５５と電位Ｖ５７が電位Ｖｓｅの上昇速度と略同じ上昇速度で上昇する。なお、タイプ１における電位Ｖ５５の上昇速度ｄＶ５５／ｄｔはタイプ２における電位Ｖ５５の上昇速度ｄＶ５５／ｄｔ以下であり、タイプ１における電位Ｖ５７の上昇速度ｄＶ５７／ｄｔはタイプ２における電位Ｖ５７の上昇速度ｄＶ５７／ｄｔ以下である。タイプ１では、電位Ｖ５５と電位Ｖ５７が電位Ｖｓｅの上昇速度と略同じ上昇速度で上昇するので、電位Ｖ５５が電位Ｖ５７を超えない。タイプ１では、主電流の増加によってタイミングｔ８で電位Ｖ５５が参照電位Ｖｒｅｆを超えるので、強制オフ動作が開始する。したがって、タイミングｔ９において主電流を低下させることができる。このように、主電流（すなわち、電位Ｖｓｅ）の増加速度がそれほど速くないタイプ１では、電位Ｖ５５が参照電位Ｖｒｅｆに達した段階で、短絡が検出され、強制オフ動作が開始する。タイプ１では、タイプ２に比べて、強制オフ動作を開始するタイミングが遅い（つまり、主電流（すなわち、電位Ｖｓｅ）がある程度増加した段階で、短絡が検出され、強制オフ動作が開始する。）。しかしながら、主電流の増加速度がそれほど速くないので、強制オフ動作を開始するタイミングがそれほど早くなくても主電流はそれほど増加しない。したがって、タイプ１でも、主電流（すなわち、電位Ｖｓｅ）が過剰に高くなることを防止することができる。すなわち、スイッチング素子４０ｂを過電流から保護することができる。

なお、ゲート制御回路７０は、スイッチング素子４０ｂのゲートを放電することで、スイッチング素子４０ｂをオフする。強制オフ動作時にゲートの電位を低下させる速度は、タイプ２の方がタイプ１よりも速い。すなわち、強制オフ動作時のゲート電流の大きさは、タイプ２の方がタイプ１よりも大きい。このため、図３、４を比較することで明らかなように、短絡を検出したタイミングから主電流（すなわち、電位Ｖｓｅ）が減少し始めるタイミングまでの期間Δｔは、タイプ２（すなわち、図３）の方がタイプ１（すなわち、図４）よりも短い。さらに、強制オフ動作における主電流（すなわち、電位Ｖｓｅ）の減少速度（図３ではタイミングｔ４とタイミングｔ５の間の期間における減少速度ｄＶｓｅ／ｄｔ、図４ではタイミングｔ９とタイミングｔ１０の間の期間における減少速度ｄＶｓｅ／ｄｔ）は、タイプ２（すなわち、図３）の方がタイプ１（すなわち、図４）よりも速い。主電流の増加速度が速いタイプ２においては、ゲートを速く放電させることで、スイッチング素子４０ｂを過電流から好適に保護することができる。また、主電流の増加速度がそれほど速くないタイプ１においては、ゲートの放電速度をそれほど速くしなくても、スイッチング素子４０ｂを過電流から好適に保護することができる。また、タイプ１では、ゲートの放電速度をタイプ２よりも遅くすることで、ノイズの発生を抑制することができる。

また、図５は、スイッチング素子４０ａで短絡故障が発生しない場合のスイッチング素子４０ｂのオン動作（通常のオン動作）を示している。タイミングｔ１１の前の期間Ｔ２では、スイッチング素子４０ａとスイッチング素子４０ｂの両方がオフしている。タイミングｔ１において、スイッチング素子４０ｂがオンする。すると、第１高電位配線２６からスイッチング素子４０ｂへ向かって電流が流れ、スイッチング素子４０ｂの主電流（すなわち、電位Ｖｓｅ）が増加する。このときの電位Ｖｓｅの上昇速度ｄＶｓｅ／ｄｔはそれほど早くないので、電位Ｖ５５と電位Ｖ５７が電位Ｖｓｅの上昇速度と略同じ上昇速度で上昇する。このため、電位Ｖ５７が電位Ｖ５５よりも高い状態が維持され、信号ＳＣ２がＬＯＷに維持される。また、通常のオン動作では、高い主電流が流れないので、電位Ｖｓｅがそれほど上昇せず、電位Ｖ５５もそれほど上昇しない。このため、電位Ｖ５５は、参照電位Ｖｒｅｆに達しない。したがって、信号ＳＣ１がＬＯＷに維持される。このため、通常のオン動作では、スイッチング素子４０ｂの強制オフ動作は行われない。

以上に説明したように、タイプ２では、主電流の増加速度が速いので、電位Ｖ５５と電位Ｖ５７が電位Ｖｓｅに対して遅れて上昇する。このため、電位Ｖ５５と電位Ｖ５７の上昇速度が時定数に依存することとなる。第１フィルタ回路５４の時定数Ｒ１Ｃ１が第２フィルタ回路５６の時定数Ｒ２Ｃ２よりも小さいので、電位Ｖ５５が電位Ｖ５７よりも速く上昇する。このため、電位Ｖ５５が電位Ｖ５７を超えたタイミングで、第２高電位配線３０と低電位配線２８の間の短絡が検出される。これによって、早期に短絡を検出し、早いタイミングでスイッチング素子４０ｂを強制的にオフさせることができる。これによって、主電流の増加速度が速いタイプ２において、過電流を防止することができる。また、通常のオン動作では、主電流の増加速度がそれほど速くないので、電位Ｖ５５と電位Ｖ５７が電位Ｖｓｅの上昇速度と略同じ上昇速度で電位Ｖｓｅに追随する。このため、通常のオン動作では、電位Ｖ５５が電位Ｖ５７を超えない。したがって、通常のオン動作では、信号ＳＣ２はＨＩＧＨにならない。通常のオン動作では、信号ＳＣ２に基づく強制オフ動作は実行されない。また、タイプ１では、主電流の増加速度がそれほど速くないので、電位Ｖ５５が電位Ｖ５７を超えない。タイプ１では、電位Ｖ５５が参照電位Ｖｒｅｆを超えたタイミングで、第２高電位配線３０と低電位配線２８の間の短絡が検出され、強制オフ動作が行われる。タイプ１では、タイプ２よりも強制オフ動作が実施されるタイミングが遅いが、主電流の増加速度がそれほど速くないので、スイッチング素子４０ｂを過電流から適切に保護することができる。また、通常のオン動作では、主電流がそれほど高い値まで増加しないので、電位Ｖ５５が参照電位Ｖｒｅｆを超えない。このため、通常のオン動作では、信号ＳＣ１はＨＩＧＨにならない。通常のオン動作では、信号ＳＣ１に基づく強制オフ動作は実行されない。したがって、通常のオン動作において、強制オフ動作が行われることが防止される。このように、スイッチング回路５０によれば、通常のオン動作においては強制オフ動作を行うことなく、タイプ１及びタイプ２の場合に強制オフ動作を行うことができる。

また、上述した実施形態では、主電流の増加速度が速いことを第１フィルタ回路５４と第２フィルタ回路５６の時定数の差を利用して検出する。別の方法として、主電流を検出し、デジタル処理によって主電流の増加速度を算出して強制オフ動作を行う構成も考え得る。しかしながら、この場合、Ａ／Ｄ変換処理や主電流の増加速度の算出処理に時間がかかるので、主電流の増加速度が速いときにそれほど速く強制オフ動作を行うことができない。上述した実施形態のスイッチング回路５０では、デジタルでの演算が不要であるので、強制オフ動作をより速く行うことができる。したがって、主電流の増加速度が速いときに、スイッチング素子４０ｂをより適切に保護することができる。

また、上述したように、直列回路３６ａはパワーカードと呼ばれる部品（封止樹脂により覆われた成型部品）により構成されるのに対し、制御基板４８はプリント配線基板とそれに実装された電子部品により構成される。直列回路３６ａ（すなわち、パワーカード）と制御基板４８とを接続する配線が多いと、それらの配線との接続用にパワーカードの端子を増やす必要があり、パワーカードが大型化、複雑化する。このため、直列回路３６ａ（すなわち、パワーカード）と制御基板４８とを接続する配線は、極力少ないことが好ましい。上述した実施形態では、主電流の増加速度の検出のために必要な配線（パワーカードと制御基板４８とを接続する配線）が電流検出配線５２のみであるので、パワーカードが従来に比べて大型化、複雑化することがない。

なお、上述した実施形態では、スイッチング素子４０ｂの強制オフ動作について説明した。しかしながら、スイッチング素子４０ａに対して、上述した実施形態と同様の制御基板（強制オフ動作が可能な制御基板）を接続してもよい。また、図１のインバータ回路２２の直列回路３６ｂ、３６ｃ、３６ｄにおいても、第２高電位配線３０と低電位配線２８の短絡が生じるおそれがある。したがって、直列回路３６ｂ、３６ｃ、３６ｄに含まれるスイッチング素子の少なくとも１つに対して、上述した実施形態と同様の強制オフ動作が可能な制御基板を接続してもよい。また、スイッチング素子と他の素子（例えば、ダイオード、リアクトル等）の直列回路において、上述した実施形態と同様の強制オフ動作が可能な制御基板をスイッチング素子に接続してもよい。

また、上述した実施例では、スイッチング回路５０がコンパレータ６０とコンパレータ６２を有していた。しかしながら、電流の増加速度が速い場合のみにスイッチング素子４０ｂを強制的にオフしたい場合や、タイプ１については別の手段によってスイッチング素子４０ｂを保護する場合には、スイッチング回路５０がコンパレータ６０を有していなくてもよい。

上述した実施形態の構成要素と、請求項の構成要素との関係について説明する。実施形態のスイッチング素子４０ｂは、請求項の第１スイッチング素子の一例である。実施形態のスイッチング素子４０ａは、請求項の第２スイッチング素子の一例である。実施形態の第１検出配線５５は、請求項の第１配線の一例である。実施形態の第１フィルタ回路５４は、請求項の第１回路の一例である。実施形態の第２検出配線５７は、請求項の第２配線の一例である。実施形態の第２フィルタ回路５６は、請求項の第２回路の一例である。実施形態の定電流源５８と抵抗５６ａは、請求項の電位保持回路の一例である。実施形態のゲート制御回路７０は、請求項の制御回路の一例である。実施形態の電位Ｖａは、請求項の電位保持回路が保持する電位の一例である。実施形態の参照電位Ｖｒｅｆは、請求項の閾値の一例である。実施形態のセンスエミッタ端子ＳＥは、請求項の低電位側端子の一例である。

本明細書が開示する技術要素について、以下に列記する。なお、以下の各技術要素は、それぞれ独立して有用なものである。

本明細書が開示する一例のスイッチング回路では、制御回路が、第１配線の電位が閾値を超えたときに、第１スイッチング素子をオフしてもよい。また、前記閾値が、電位保持回路が保持する電位よりも高くてもよい。

電流増加率がそれほど高くない過電流が流れる場合がある。電流増加率がそれほど高くない場合には、第１配線の電位が第２配線の電位よりも高くならないので、第１配線の電位と第２配線の電位の関係から過電流を検出することができない。これに対し、上記の構成では、第１配線の電位が閾値を超えたときにも、第１スイッチング素子をオフする。第１配線の電位が閾値を超えることは、第１スイッチング素子に高い電流が流れていることを意味する。したがって、第１スイッチング素子をオフすることで、第１スイッチング素子を過電流から保護することができる。この制御では、第１スイッチング素子に流れる電流が比較的高くなった段階で第１スイッチング素子をオフするが、電流増加率がそれほど高くないので、この制御でも第１スイッチング素子を過電流から適切に保護することができる。

本明細書が開示する一例のスイッチング回路は、第１スイッチング素子に対して直列に接続された第２スイッチング素子をさらに有していてもよい。

このように第１スイッチング素子と第２スイッチング素子の直列回路は、インバータ回路やＤＣ−ＤＣコンバータ回路で用いられる。この場合に、第２スイッチング素子が短絡故障した状態で第１スイッチング素子がオンする場合をタイプ１とし、第１スイッチング素子がオン状態のときに第２スイッチング素子が短絡故障する場合をタイプ２として、それぞれのタイプについて以下に説明する。タイプ２では、第１スイッチング素子に電流増加率が高い過電流が流れるおそれがあり、タイプ１では、第１スイッチング素子に電流増加率がそれほど高くない過電流が流れるおそれがある。タイプ２では、第１配線の電位が第２配線の電位を超えるので、制御回路が第１スイッチング素子を強制的にオフさせる。このため、第１スイッチング素子が、電流増加率が高い過電流から保護される。タイプ１では、第１配線の電位が閾値を超えるので、制御回路が第１スイッチング素子を強制的にオフさせる。このため、第１スイッチング素子が、電流増加率がそれほど高くない過電流から保護される。

本明細書が開示する一例のスイッチング回路では、制御回路が、第１配線の電位が前記閾値を超えたときに、第１スイッチング素子のゲートの電位を第１の速度で低下させてもよい。また、制御回路が、第１配線の電位が第２配線の電位を超えたときに、第１スイッチング素子のゲートの電位を第２の速度で低下させてもよい。第２の速度が第１の速度よりも速くてもよい。

タイプ２では、電流増加率が高いので、高速（第２の速度）で第１スイッチング素子のゲートの電位を低下させることで、第１スイッチング素子を素早くオフさせる。これによって、第１スイッチング素子をより好適に保護することができる。タイプ１では、電流増加率がそれほど高くないので、比較的低速（第１の速度）で第１スイッチング素子のゲートの電位を低下させても、第１スイッチング素子を好適に保護することができる。また、第１スイッチング素子のゲートの電位を比較的低速で低下させることで、ノイズの発生を抑制することができる。

本明細書が開示する一例のスイッチング回路では、第１回路が、電流検出配線と第１配線とを接続する第１抵抗と、第１基準電位が印加される第１基準電位配線と第１配線とを接続する第１コンデンサを有していてもよい。また、第２回路が、電流検出配線と第２配線とを接続する第２抵抗と、第１基準電位配線と第２配線とを接続する第２コンデンサを有していてもよい。第１抵抗の抵抗値をＲ１、第１コンデンサの静電容量をＣ１、第２抵抗の抵抗値をＲ２、第２コンデンサの静電容量をＣ２としたときに、Ｒ１Ｃ１＜Ｒ２Ｃ２の関係が満たされてもよい。

本明細書が開示する一例のスイッチング回路は、第１スイッチング素子の低電位側端子と第１基準電位配線とを接続する電流センス抵抗をさらに有していてもよい。電流検出配線が、低電位側端子に接続されていてもよい。電位保持回路が、第１基準電位よりも高い第２基準電位が印加される第２基準電位配線から第２配線へ電流を流す電流源を有していてもよい。

この構成によれば、第１スイッチング素子がオフしているときに、第２基準電位配線から、電流源、第２配線、第２抵抗、電流検出配線、電流センス抵抗を介して第１基準電位配線へ電流が流れる。このように電流が流れることで、第１スイッチング素子がオフしているときに、第２配線の電位が、第１配線の電位よりも高い電位に保持される。

以上、実施形態について詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独あるいは各種の組み合わせによって技術有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの１つの目的を達成すること自体で技術有用性を持つものである。

１０：モータ駆動回路
１２：バッテリ
１４：走行用モータ
２０：コンバータ回路
２２：インバータ回路
２６：第１高電位配線
２８：低電位配線
３０：第２高電位配線
３１：出力配線
３２：平滑化コンデンサ
３４：リアクトル
３６ａ〜３６ｄ：直列回路
３８：平滑化コンデンサ
４０ａ、４０ｂ：スイッチング素子
４２ａ、４２ｂ：ダイオード
４４：電流センス抵抗
４８：制御基板
５０：スイッチング回路
５２：電流検出配線
５４：第１フィルタ回路
５４ａ：抵抗
５４ｂ：コンデンサ
５５：第１検出配線
５６：第２フィルタ回路
５６ａ：抵抗
５６ｂ：コンデンサ
５７：第２検出配線
５８：定電流源
６０、６２：コンパレータ
６２：コンパレータ
７０：ゲート制御回路

Claims (6)

1. 第１スイッチング素子を有し、前記第１スイッチング素子をスイッチングさせるスイッチング回路であって、
   前記第１スイッチング素子に流れる電流に応じて変化する電位が印加される電流検出配線と、
   前記電流検出配線と第１配線との間に接続されており、第１の時定数を有しており、前記第１配線の電位を前記電流検出配線の電位に追随させる第１回路と、
   前記電流検出配線と第２配線との間に接続されており、前記第１の時定数よりも大きい第２の時定数を有しており、前記第２配線の電位を前記電流検出配線の電位に追随させる第２回路と、
   前記第１スイッチング素子に電流が流れていないときに、前記第２配線の電位を前記第１配線の電位よりも高い電位に保持する電位保持回路と、
   前記第１配線の電位が前記第２配線の電位を超えたときに、前記第１スイッチング素子をオフする制御回路、
   を有するスイッチング回路。
2. 前記制御回路が、前記第１配線の電位が閾値を超えたときに、前記第１スイッチング素子をオフし、
   前記閾値が、前記電位保持回路が保持する前記電位よりも高い、
   請求項１のスイッチング回路。
3. 前記第１スイッチング素子に対して直列に接続された第２スイッチング素子をさらに有する請求項２のスイッチング回路。
4. 前記制御回路が、前記第１配線の電位が前記閾値を超えたときに、前記第１スイッチング素子のゲートの電位を第１の速度で低下させ、
   前記制御回路が、前記第１配線の電位が前記第２配線の電位を超えたときに、前記第１スイッチング素子の前記ゲートの電位を第２の速度で低下させ、
   前記第２の速度が前記第１の速度よりも速い、
   請求項３のスイッチング回路。
5. 前記第１回路が、前記電流検出配線と前記第１配線とを接続する第１抵抗と、第１基準電位が印加される第１基準電位配線と前記第１配線とを接続する第１コンデンサを有し、
   前記第２回路が、前記電流検出配線と前記第２配線とを接続する第２抵抗と、前記第１基準電位配線と前記第２配線とを接続する第２コンデンサを有し、
   前記第１抵抗の抵抗値をＲ１、前記第１コンデンサの静電容量をＣ１、前記第２抵抗の抵抗値をＲ２、前記第２コンデンサの静電容量をＣ２としたときに、Ｒ１Ｃ１＜Ｒ２Ｃ２の関係が満たされる、
   請求項１〜４のいずれか一項のスイッチング回路。
6. 前記第１スイッチング素子の低電位側端子と前記第１基準電位配線とを接続する電流センス抵抗をさらに有し、
   前記電流検出配線が、前記低電位側端子に接続されており、
   前記電位保持回路が、前記第１基準電位よりも高い第２基準電位が印加される第２基準電位配線から前記第２配線へ電流を流す電流源を有する、
   請求項５のスイッチング回路。

Images