JP7342573B2 - 電力変換装置 - Google Patents

電力変換装置 Download PDF

Info

Publication number
JP7342573B2
JP7342573B2 JP2019177488A JP2019177488A JP7342573B2 JP 7342573 B2 JP7342573 B2 JP 7342573B2 JP 2019177488 A JP2019177488 A JP 2019177488A JP 2019177488 A JP2019177488 A JP 2019177488A JP 7342573 B2 JP7342573 B2 JP 7342573B2
Authority
JP
Japan
Prior art keywords
circuit
semiconductor element
short circuit
transient voltage
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019177488A
Other languages
English (en)
Other versions
JP2021057948A (ja
Inventor
裕一 佐藤
勝哉 池上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2019177488A priority Critical patent/JP7342573B2/ja
Publication of JP2021057948A publication Critical patent/JP2021057948A/ja
Application granted granted Critical
Publication of JP7342573B2 publication Critical patent/JP7342573B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Power Conversion In General (AREA)
  • Inverter Devices (AREA)

Description

本明細書が開示する技術は、電力変換装置に関する。
特許文献1に、半導体素子の制御装置が開示されている。この制御装置では、スイッチング動作を行う半導体素子のゲート電圧と、半導体素子のセンス電流の両者を監視することによって、半導体素子に流れる短絡電流を検出するように構成されている。
特開2011-29818号公報
上記した半導体素子の制御装置では、半導体素子のゲート電圧と、半導体素子のセンス電流との両者を用いて、短絡電流の検出を行っている。このように、センス電流に加えて、ゲート電圧をさらに利用することで、センス電流にスイッチングノイズが乗った場合でも、それを過電流や短絡として誤検知することを避けることできる。しかしながら、例えば二つの半導体素子を並列接続して駆動させる場合、それらのゲートチャージ特性には少なからず個体差が存在することから、過渡状態においてゲート電圧が意図せず上昇するおそれがある。これを避けるためには、センス電流とゲート電圧との両者を監視する場合でも、それぞれに対してスイッチング直後にマスク期間を設ける必要があり、その結果、過電流や短絡を検知し損ねるおそれが生じる。本明細書では、これらの問題を解決又は少なくとも低減し、短絡等を検出し得る技術を提供する。
本明細書が開示する電力変換装置は、上アームの半導体素子と、上アームの半導体素子に直列に接続された下アームの半導体素子と、上アームの半導体素子に流れる電流の経路に隣接配置され、当該電流に起因する磁界の変化に応じた第1過渡電圧を出力する第1検出器と、下アームの半導体素子に流れる電流の経路に隣接配置され、当該電流に起因する磁界の変化に応じた第2過渡電圧を出力する第2検出器と、第1検出器及び前記第2検出部に接続されており、第1過渡電圧及び前記第2過渡電圧が互いに同じ向きであって、且つ、それぞれが第1閾値を超える状態が所定時間に亘って継続したときに、所定の短絡検知信号を出力する短絡検出回路とを備える。
通常、上下のアームに設けられた二つの半導体素子は、択一的にターンオンされることから、各々の半導体素子に流れる電流が、同じタイミングで同じ方向に上昇することはない。それに対して、二つの半導体素子に短絡が生じると、各々の半導体素子に流れる電流は、互いに同じ向きで急激に上昇していく。その結果、各々の検出器12、22から出力される二つの過渡電圧も、互いに同じ向き(極性)で急伸し、第1閾値を超える状態が少なくともスイッチング時間に亘って継続する。従って、短絡検出回路は、二つの過渡電圧が、互いに同じ向きであって、且つ、それぞれが第1閾値を超える状態が所定時間に亘って継続したときに、短絡と判断することができる。
ここで、上下アームの半導体素子が直列接続された回路構造では、短絡に関して二つの故障モードが考えられる。その一つは、一方のアームの半導体素子がショート故障した状態で、他方のアームの半導体素子がターンオンされることによって、上下アームに短絡電流が流れる故障である。本明細書では、これをタイプ1の故障と称する。他の一つは、一方のアームの半導体素子がターンオンされた状態で、他方のアームの半導体素子がショート故障することによって、上下アームに短絡電流が流れる故障である。本明細書では、これをタイプ2の故障と称する。タイプ1の故障と比べてタイプ2の故障では、上下アームに流れる短絡電流が急激に上昇する。そのため、タイプ2の故障については、より早期に検出されることが望まれる。
従って、本技術の一実施形態として、短絡検出回路は、第1過渡電圧と第2過渡電圧との少なくとも一方が、第1閾値よりも大きい第2閾値を超えたときに、所定の第2短絡信号を出力してもよい。前述したように、タイプ2の故障が生じたときは、タイプ1の故障が生じたときよりも、上下アームに流れる短絡電流が急激に上昇する。その結果、短絡検出回路に入力される第1過渡電圧や第2過渡電圧も顕著に上昇し、その大きさは、通常状態において想定されるスイッチングノイズを十分に上回る。従って、上述した第2閾値は、スイッチングノイズを検知し得ない十分に高いレベルに設定することができ、それによって、特にマスク期間を設けることなく、タイプ2の故障を直ちに検出することができる。また、タイプ2の故障が生じたときは、第2短絡検出信号が出力される一方で、タイプ1の故障が生じたときは、前述した第1短絡検出信号のみが出力されるので、それら二つの故障を区別して検知することができる。
実施例の電力変換装置の要部の構成を示す電気回路図。 実施例の電力変換装置の通常状態における半導体素子10、20の動作を示すタイムチャート。 実施例の電力変換装置の半導体素子10、20の動作を示すタイムチャートであって、特に、タイプ1の故障時における動作を示すタイムチャート。 実施例の電力変換装置の一部のユニット化の一例を示す図。 実施例の電力変換装置の他の一部のユニット化の一例を示す図。 一変形例の電力変換装置の要部の構成を示す電気回路図。 一変形例の電力変換装置の半導体素子10、20の動作を示すタイムチャートであって、特に、タイプ2の故障時における動作を示すタイムチャート。
図面を参照して、実施例の電力変換装置について説明する。本実施例の電力変換装置は、例えば電気自動車に搭載され、電源とモータとの間で電力変換を行うことができる。以下の説明では、電力変換装置の要部について主に説明するが、本実施例で説明する技術は、例えばDC-DCコンバータやインバータといった各種の電力変換装置に採用することができる。
図1に示すように、電力変換装置は、二つの半導体素子10、20と、二つの検出器12、22と、二つの駆動回路16、26と、遮断回路36とを備える。二つの半導体素子10、20は、上アーム側に配置された第1半導体素子10と、下アーム側に配置された第2半導体素子20とを含む。第1半導体素子10と第2半導体素子20は、図示しない直流電源に対して直列に接続されている。
第1半導体素子10と第2半導体素子20との各ゲートには、それぞれ第1駆動回路16と第2駆動回路26とが接続されている。第1駆動回路16は、外部の制御装置から入力される第1PWM信号PWM1に基づいて、第1半導体素子10を断続的にオンオフさせる。第2駆動回路26は、外部の制御装置から入力される第2PWM信号PWM2に基づいて、第2半導体素子20を断続的にオンオフさせる。第1駆動回路16と第2駆動回路26には、遮断回路36が接続されており、各々の駆動回路16、26は、遮断回路36から出力されるフェール信号FS(又はその他の保護動作指令信号)に基づいて、対応する半導体素子10、20の動作を禁止又は制限することができる。
第1検出器12は、第1半導体素子10に流れる電流の経路に隣接配置されており、当該電流に起因する磁界の変化に応じた第1過渡電圧Vt1を出力する。第1検出器12の具体的な構成は特に限定されない。一例ではあるが、本実施例における第1検出器12は、例えばコの字型やC型といったアンテナ部を有しており、それが磁界の変化に応じて誘導起電力を発生する一種のコイルとして機能する。なお、図1において第1半導体素子10と直列に接続されたコイル12aは、当該電流の経路に存在するインダクタンスを模式的に示すものであり、実際にコイルのような素子が存在することを意味しない。これらの構成により、第1半導体素子10に流れる電流の変化率が大きいときほど、第1過渡電圧Vt1の大きさも大きくなる。
第2検出器22は、第2半導体素子20に流れる電流の経路に隣接配置されており、当該電流に起因する磁界の変化に応じた第2過渡電圧Vt2を出力する。第2検出器22の具体的な構成についても特に限定されず、例えば上述した第1検出器12と同じ構成を、第2検出器22にも採用することができる。また、なお、図2において第2半導体素子20と直列に接続されたコイル22aについても、当該電流の経路に存在するインダクタンスを模式的に示すものであり、実際にコイルのような素子が存在することを意味しない。これらの構成により、第2半導体素子20に流れる電流の変化率が大きいときほど、第2過渡電圧Vt2の大きさも大きくなる。
電力変換装置は、短絡検出回路30をさらに備える。短絡検出回路30は、二つの比較器14、24と、論理積回路(AND回路)32と、フィルタ34を含む。二つの比較器14、24は、第1比較器14と第2比較器24とを含む。第1比較器14は、第1検出器12に接続されており、第1検出器12からの第1過渡電圧Vt1が入力される。第1比較器14には、第1閾値V1の基準電圧がさらに入力される。これにより、第1比較器14は、第1検出器12からの第1過渡電圧Vt1が第1閾値V1を超えたときに、ハイレベルの信号を出力する。第1比較器14が出力する信号は、論理積回路32に入力される。即ち、第1半導体素子10に流れる電流の変化率が、第1閾値V1に対応する所定の上限値を超えたときに、第1比較器14から論理積回路32へ、ハイレベルの信号が入力される。
同様に、第2比較器24は、第2検出器22に接続されており、第2検出器22からの第2過渡電圧Vt2が入力される。第2比較器24にも、第1閾値V1の基準電圧がさらに入力される。これにより、第2比較器24についても、第2検出器22からの第2過渡電圧Vt2が第1閾値V1を超えたときに、ハイレベルの信号を出力する。第2比較器24が出力する信号もまた、論理積回路32に入力される。即ち、第2半導体素子20に流れる電流の変化率が、前記した所定の上限値を超えたときに、第2比較器24から論理積回路32へハイレベルの信号が入力される。
論理積回路32は、二つの入力端子を有し、その一方は第1比較器14に接続され、他方は第2比較器24に接続されている。また、論理積回路32は一つの出力端子をさらに有し、その出力端子にはフィルタ34が接続されている。論理積回路32は、二つの比較器14、24がそれぞれハイレベルの信号を出力しているときに、出力端子からハイレベルの信号(又はその他の所定の信号)を出力する。論理積回路32が出力する信号は、フィルタ34に入力される。
フィルタ34は、ローパスフィルタの一種であり、論理積回路32から所定時間に亘ってハイレベルの信号を受け取ったときに、所定の第1短絡検知信号SS1を出力する。正常な動作時においても、スイッチングノイズ等の影響により、論理積回路32からハイレベルの信号が一時的に出力されることがある。フィルタ34は、このような信号を排除するものであり、これによって、スイッチングノイズ等が過電流や短絡として誤検知されることが避けられる。フィルタ34が出力する第1短絡検知信号SS1は、短絡検出回路30の出力信号として、遮断回路36へ入力される。前述したように、遮断回路36は、駆動回路16、26に接続されている。遮断回路36は、短絡検出回路30から第1短絡検知信号SS1を受け取ると、駆動回路16、26へフェール信号FSを出力して、駆動回路16、26による半導体素子10、20の動作を禁止又は制限する。
次に図2-図3を参照して、短絡検出回路30がタイプ1の故障を検出するプロセスの詳細を示す。図2は、通常状態における電力変換装置の動作を示すタイムチャートである。図3は、タイプ1の故障が発生したときの電力変換装置の動作を示すタイムチャートである。これらのタイムチャートにおいて、下側部分SW1は、第1スイッチング素子10に係る挙動を示し、上側部分SW2は、第2スイッチング素子20に係る挙動を示す。図2、3において、Vt1、Vt2は、第1過渡電圧及び第2過渡電圧をそれぞれ示す。Ic1、Ic2は、第1半導体素子10及び第2半導体素子20に流れる電流をそれぞれ示す。Vge1、Vge2は、第1半導体素子10及び第2半導体素子20におけるゲート-エミッタ間の電圧(以下、単にゲート電圧という)をそれぞれ示す。
先ず、電力変換装置が正常な状態であれば、直列に接続された一方の第1半導体素子10に電流が流れているときに、他方の第2半導体素子20には電流は流れない。従って、第1スイッチング素子10の電流変化を示す第1過渡電圧Vt1については、一時的に増大する一方で、第2スイッチング素子20の電流変化を示す第2過渡電圧Vt2については、有意な変化が現れない。これに対して、図3に示すように、第2半導体素子20がショート故障している状態で、時刻t0に第1半導体素子10がターンオンされると、タイプ1の故障が発生してしまう。
時刻t1では、第1半導体素子10のゲート電圧Vge1が、ゲート閾値電圧に到達することで、第1半導体素子10に電流Ic1が流れ始める。このとき、ショート故障している第2半導体素子10にも、同じように電流Ic2が流れ始める。回路が短絡しているので、それらの電流Ic1、Ic2は同じ向きで急激に上昇する。その結果、第1過渡電圧Vt1及び第2過渡電圧Vt2も、同じ向きでそれぞれ急伸して、第1閾値V1を上回る。従って、論理積回路32には、第1比較器14と第2比較器24との両者から、ハイレベルの信号が入力される。論理積回路32は、二つの比較器14、24からハイレベルの信号がそれぞれ入力されると、フィルタ34へ信号を出力し、フィルタ34は短絡判断のためのカウントを開始する。
時刻t2では、フィルタ34によるカウントが、前述した所定時間に達することにより、フィルタ34から遮断回路36へ、第1短絡検出信号SS1が出力される。この所定時間の目安は、通常動作のオン時間(数百nsec)程度とすることができる。第1短絡検出信号SS1を受け取った遮断回路36は、フェール信号FSを二つの駆動回路16、26へそれぞれ出力する。これにより、時刻t3において、フェール信号FSを受け取った各々の駆動回路16、26が、対応する半導体素子10、20の動作を禁止又は制限することができる。ここでは、第1駆動回路16が、第1PWM信号PWM1にかかわらず、第1半導体素子10のターンオフを開始する。その後、時刻t4において、第1半導体素子10のターンオフが完了し、各々の半導体素子10、20に流れる電流Ic1、Ic2が、完全に遮断される。
以上のように、一方の半導体素子(例えば、第2半導体素子20)がショート故障しているときに、他方の半導体素子(例えば、第1半導体素子10)がターンオンされた場合には、短絡が生じ、双方の半導体素子10、20に短絡電流が流れる。このときの短絡電流、即ち、各々の半導体素子10、20に流れる電流Ic1、Ic2は、互いに同じ向きで急激に上昇していく。その結果、各々の検出器12、22から出力される二つの過渡電圧Vt1、Vt2も、互いに同じ向きで急伸し、第1閾値V1を超える状態が少なくともスイッチング時間に亘って継続する。そのことから、本実施例の短絡検出回路30は、二つの過渡電圧Vt1、Vt2が、互いに同じ向きであって、且つ、それぞれが第1閾値V1を超える状態が所定時間に亘って継続したときに、短絡と判断して第1短絡信号を出力する。
図4は、半導体素子10、20と検出器12、22とのモジュール化の一例を示す。この半導体モジュールでは、上下アームの半導体素子10、20と、複数の電力端子40と、複数の信号端子42と、二つの検出器12、22とが、一体にパッケージ化されている。複数の信号端子42には、第1駆動回路16と電気的に接続される信号端子42aと、比較器14、24と電気的に接続される信号端子42bと、第2駆動回路26と電気的に接続される信号端子42cが含まれる。検出器12、22は半導体素子10、20の誘導電流を検出するため、大電流通電端子40と、半導体素子10、20との間に配置される。
図5は、短絡検出回路30と二つの駆動回路16、26と遮断回路36とのモジュール化の一例を示す。このモジュールには、短絡検出回路30と二つの駆動回路16、26と遮断回路36とを含む高圧部と、当該高圧部にカプラ44を介して接続された低圧制御部46が設けられている。高圧部は高耐圧ICで構成されており、短絡検出回路30と二つの駆動回路16、26とは、レベルシフト回路によって絶縁されている。なお、図4、図5に示すモジュール化は一例であり、本技術の具体的な構成を限定するものではない。
次に、図6、図7を参照して、電力変換装置の一変形例について説明する。前述したように、上下アームの半導体素子10、20が直列接続された回路構造では、タイプ1の故障とタイプ2の故障が考えられ、タイプ2の故障については、より早期に検出されることが望まれる。本変形例の電力変換装置は、タイプ1の故障とタイプ2の故障を区別して検出可能であるとともに、タイプ2の故障についてはより早期に検出することができる。
図6に示すように、本変形例の電力変換装置では、図1に示す電力変換装置と比較して、短絡検出回路30、130の構成が変更されている。詳しくは、本変形例における短絡検出回路130は、二つの比較器114、124と、論理和回路(OR回路)132をさらに備える。二つの比較器114、124は、第3比較器114と第4比較器124とを含む。その他の構成については、両者の電力変換装置の間で共通しているので、ここでは同一の符号を付すことによって重複する説明を省略する。
第3比較器114は、第1検出器12に接続されており、第1検出器12からの第1過渡電圧Vt1が入力される。第3比較器14には、第2閾値V2の基準電圧がさらに入力される。これにより、第3比較器114は、第1検出器12からの第1過渡電圧Vt1が第2閾値V2を超えたときに、ハイレベルの信号を出力する。ここで、第2閾値V2は、第1閾値V1よりも大きい。第3比較器114が出力する信号は、論理和回路132に入力される。即ち、第1半導体素子10に流れる電流の変化率が、第2閾値V2に対応する第2の上限値を超えたときに、第3比較器114から論理和回路132へ、ハイレベルの信号が入力される。
同様に、第4比較器124は、第2検出器22に接続されており、第2検出器22からの第2過渡電圧Vt2が入力される。第4比較器124にも、第2閾値V2の基準電圧がさらに入力される。これにより、第4比較器124についても、第2検出器22からの第2過渡電圧Vt2が第2閾値V2を超えたときに、ハイレベルの信号を出力する。第4比較器124が出力する信号もまた、論理和回路132に入力される。即ち、第2半導体素子20に流れる電流の変化率が、前記した第2の上限値を超えたときに、第4比較器124から論理和回路132へハイレベルの信号が入力される。
論理和回路132は、二つの入力端子を有し、その一方は第3比較器114に接続され、他方は第4比較器124に接続されている。また、論理和回路132は一つの出力端子をさらに有し、その出力端子には遮断回路36が接続されている。論理和回路132は、第3比較器114又は第4比較器124がハイレベルの信号を出力したときに、出力端子からハイレベルの信号(又はその他の所定の信号)を、第2短絡検知信号SS2として出力する。論理和回路132が出力する第2短絡検知信号SS2は、遮断回路36に入力される。遮断回路36は、第1短絡検知信号SS1のときと同様に、第2短絡検知信号SS2を受け取ると、駆動回路16、26へフェール信号FSを出力して、駆動回路16、26による半導体素子10、20の動作を禁止又は制限する。
次に、図7を参照して、短絡検出回路130がタイプ2の故障を検出するプロセスの詳細を示す。図7は、タイプ2の故障が発生したときの本変形例の電力変換装置の動作を示すタイムチャートである。このタイムチャートにおいても、下側部分SW1は、第1スイッチング素子10に係る挙動を示し、上側部分SW2は、第2スイッチング素子20に係る挙動を示す。時刻t0において、第1半導体素子10は既にターンオンされており、第2半導体素子20はターンオフされた状態である。
時刻t1では、第2半導体素子20においてショート故障し、短絡が発生することで、上下アームに短絡電流が急激に流れ始める(タイプ2の故障が発生)。このとき、二つの半導体素子10、20に流れる電流Ic1、Ic2は、互いに同じ向きで急激に増大する。これにより、第1検出器12からの第1過渡電圧Vt1及び第2検出器22からの第2過渡電圧Vt2についても、互いに同じ向きで急伸する。前述したように、タイプ2の故障が生じたときには、タイプ1の故障が生じた時よりも、上下アームに流れる短絡電流が急激に上昇する。タイプ1の故障では、スイッチング素子10、20のスイッチング動作に伴って短絡電流が上昇するのに対して、タイプ2の故障では、短絡時にそのようなスイッチング動作を伴わないためである。従って、タイプ2の故障が発生すると、二つの過渡電圧Vt1、Vt2は、第1閾値V1よりも大きい第2閾値V2に達するまで上昇する。
時刻t2では、二つの過渡電圧Vt1、Vt2の少なくとも一方が第2閾値V2に達することで、論理和回路132から遮断回路36へ、第2短絡検知信号SS2が出力される。第2短絡検知信号SS2を受け取った遮断回路36は、フェール信号FSを二つの駆動回路16、26へそれぞれ出力する。これにより、時刻t3において、フェール信号FSを受け取った各々の駆動回路16、26が、対応する半導体素子10、20の動作を禁止又は制限することができる。ここでは、第1駆動回路16が、第1PWM信号PWM1にかかわらず、第1半導体素子10のターンオフを開始する。その後、時刻t4において、第1半導体素子10のターンオフが完了し、各々の半導体素子10、20に流れる電流Ic1、Ic2が、完全に遮断される。
以上のように、本変形例の短絡検出回路130は、第1過渡電圧Vt1と第2過渡電圧Vt2との少なくとも一方が、第1閾値V1よりも大きい第2閾値V2を超えたときに、所定の第2短絡信号を出力する。前述したように、タイプ2の故障が生じたときは、タイプ1の故障が生じたときよりも、上下アームに流れる短絡電流が急激に上昇する。その結果、短絡検出回路130に入力される第1過渡電圧や第2過渡電圧も顕著に上昇し、その大きさは、通常状態において想定されるスイッチングノイズを十分に上回る。従って、上述した第2閾値V2は、スイッチングノイズを検知し得ない十分に高いレベルに設定することができ、それによって、特にマスク期間を設けることなく、タイプ2の故障を直ちに検出することができる。また、タイプ2の故障が生じたときは、第2短絡検出信号SS2が出力される一方で、タイプ1の故障が生じたときは、第1短絡検出信号SS1のみが出力されるので、例えば遮断回路5は、それら二つの故障を区別して検知することができる。
以上、いくつかの具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書又は図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものである。
10、20:半導体素子
12、22:検出器
14、24、114、124:比較器
16、26:駆動回路
30、130:短絡検出回路
32:論理積回路(AND回路)
34:フィルタ
36:遮断回路
40:電力端子
42:信号端子群
44:カプラ
46:低圧制御部
132:論理和回路(OR回路)
V1:第1閾値
V2:第2閾値
Vt1:第1過渡電圧
Vt2:第2過渡電圧

Claims (2)

  1. 上アームの半導体素子と、
    前記上アームの半導体素子に直列に接続された下アームの半導体素子と、
    前記上アームの半導体素子に流れる電流の経路に隣接配置され、当該電流に起因する磁界の変化に応じた第1過渡電圧を出力する第1検出器と、
    前記下アームの半導体素子に流れる電流の経路に隣接配置され、当該電流に起因する磁界の変化に応じた第2過渡電圧を出力する第2検出器と、
    前記第1検出器及び前記第2検出に接続されており、前記第1過渡電圧及び前記第2過渡電圧が互いに同じ向きであって、且つ、それぞれが第1閾値を超える状態が所定時間に亘って継続したときに、所定の短絡検知信号を出力する短絡検出回路と、
    を備える、電力変換装置。
  2. 前記短絡検出回路は、前記第1過渡電圧と前記第2過渡電圧との少なくとも一方が、前記第1閾値よりも大きい第2閾値を超えたときに、所定の第2短絡検知信号を出力する、請求項1に記載の電力変換装置。
JP2019177488A 2019-09-27 2019-09-27 電力変換装置 Active JP7342573B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019177488A JP7342573B2 (ja) 2019-09-27 2019-09-27 電力変換装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019177488A JP7342573B2 (ja) 2019-09-27 2019-09-27 電力変換装置

Publications (2)

Publication Number Publication Date
JP2021057948A JP2021057948A (ja) 2021-04-08
JP7342573B2 true JP7342573B2 (ja) 2023-09-12

Family

ID=75271257

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019177488A Active JP7342573B2 (ja) 2019-09-27 2019-09-27 電力変換装置

Country Status (1)

Country Link
JP (1) JP7342573B2 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005136452A (ja) 2003-10-28 2005-05-26 Sharp Corp スイッチング回路及びそれを用いたオーディオ信号再生装置及びスイッチング素子保護方法
JP2014127728A (ja) 2012-12-25 2014-07-07 Nissan Motor Co Ltd 短絡故障保護装置及び短絡故障保護方法
WO2018193527A1 (ja) 2017-04-18 2018-10-25 三菱電機株式会社 過電流検出回路及び電力変換装置
JP2019022348A (ja) 2017-07-18 2019-02-07 トヨタ自動車株式会社 スイッチング回路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005136452A (ja) 2003-10-28 2005-05-26 Sharp Corp スイッチング回路及びそれを用いたオーディオ信号再生装置及びスイッチング素子保護方法
JP2014127728A (ja) 2012-12-25 2014-07-07 Nissan Motor Co Ltd 短絡故障保護装置及び短絡故障保護方法
WO2018193527A1 (ja) 2017-04-18 2018-10-25 三菱電機株式会社 過電流検出回路及び電力変換装置
JP2019022348A (ja) 2017-07-18 2019-02-07 トヨタ自動車株式会社 スイッチング回路

Also Published As

Publication number Publication date
JP2021057948A (ja) 2021-04-08

Similar Documents

Publication Publication Date Title
US10224920B2 (en) Soft shutdown modular circuitry for power semiconductor switches
US9214877B2 (en) Gate driving circuit having a fault detecting circuit for a semiconductor switching device
JP5801001B2 (ja) 駆動保護回路、半導体モジュール及び自動車
CN102280869B (zh) 开关装置
US7489487B2 (en) Multi-level power converter
JP4575441B2 (ja) 三つの電圧レベルのスイッチングのためのコンバータ回路における漏電処理のための方法
US20180287500A1 (en) Dc-dc converter
JP5146555B2 (ja) スイッチング素子の駆動回路
US10355580B2 (en) DC-DC converter with protection circuit limits
JP2007259533A (ja) 半導体素子の保護回路
US10530250B2 (en) Multiphase converter
JP2013106464A (ja) 半導体装置
US10348187B2 (en) DC-DC converter having a reverse flow protection function
CN112886541B (zh) 一种变换器及igbt门极驱动的保护电路和方法
JP2019161725A (ja) 電力変換装置及びインバータの制御方法
EP3454465B1 (en) Power conversion device and driving method of power switch
JP2020136875A (ja) 半導体モジュールおよび駆動回路
JP6952840B1 (ja) スイッチング装置および電力変換装置
JP6497565B2 (ja) Dcdcコンバータ
KR100689328B1 (ko) 인버터 보호 장치
JP7342573B2 (ja) 電力変換装置
JP2010259313A (ja) 電力変換装置
JP5444612B2 (ja) 電力変換装置の短絡保護回路
JP2015029397A (ja) 半導体電力変換装置
JP2021065039A (ja) スイッチの駆動装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20200720

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220913

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230530

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230707

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230801

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230814

R151 Written notification of patent or utility model registration

Ref document number: 7342573

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151