JP2005136452A

JP2005136452A - スイッチング回路及びそれを用いたオーディオ信号再生装置及びスイッチング素子保護方法

Info

Publication number: JP2005136452A
Application number: JP2003366859A
Authority: JP
Inventors: Makoto Araki; 誠荒木
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2003-10-28
Filing date: 2003-10-28
Publication date: 2005-05-26
Anticipated expiration: 2023-10-28
Also published as: JP4040013B2

Abstract

【課題】定電圧電源に直列に接続されブリッジ回路を構成する２個のスイッチング素子の一方がオンしたままになるという異常状態のときに、これら２個のスイッチング素子を貫通する貫通電流によってスイッチング素子が破壊されることを防止するスイッチング回路及びそれを用いたオーディオ信号再生装置を提供する。
【解決手段】定電圧電源ＶＢＢとグランドＧＮＤ間に直列に接続されたＭＯＳＦＥＴＭ１、Ｍ２の接続点をスピーカに接続し、ＭＯＳＦＥＴＭ１とＭ２とをオーディオ信号が変換された１ビット信号に応じて交互にオン／オフするディジタルアンプ１を備えたオーディオ信号再生装置において、ＭＯＳＦＥＴＭ１、Ｍ２のドレイン−ソース間電圧が共に所定電圧より小さいときに、ＭＯＳＦＥＴＭ１、Ｍ２を共にオフにして貫通電流を遮断するためのプロテクト信号を出力する保持回路Ｘ６を設ける。
【選択図】図１

Description

本発明は、パワーＭＯＳＦＥＴ（metal-oxide semiconductor field effect transistor：電界効果トランジスタ）等のスイッチング素子の制御により信号を再生する回路等に関する。

従来より、オーディオ信号再生装置等のスイッチング増幅部を構成するスイッチング回路であって、パワーＭＯＳＦＥＴ等のスイッチング素子で構成されたブリッジ回路により、ディジタル信号を制御信号として定電圧をスイッチングして電力増幅するスイッチング回路には、ハーフブリッジ回路とフルブリッジ回路とが用いられている。

図３は、定電圧として＋Ｖｄ、−Ｖｄが印加されたハーフブリッジ回路１０２と、スイッチング信号から高域成分を除去するローパスフィルタ（Low Pass Filter：LPF）１０３とスピーカ１０４とを備えて構成されるオーディオ信号再生装置の一部を示す回路ブロック図である。また、ハーフブリッジ回路１０２を構成するスイッチング素子Ｑ１、Ｑ２を制御してスイッチング動作を行うための制御信号を図４に示す。図４において、Ｓ１がハイサイド側のスイッチング素子Ｑ１をオン／オフする制御信号であり、Ｓ２がローサイド側のスイッチング素子Ｑ２をオン／オフする制御信号である。

スイッチング素子Ｑ１、Ｑ２は、各制御信号がＨ（Ｈｉｇｈ）信号のときにオンとなり、Ｌ（Ｌｏｗ）信号のときオフになる。従って、ハーフブリッジ回路１０２において、スイッチング素子Ｑ１がオンのとき、スイッチング素子Ｑ２はオフであり、スイッチング素子Ｑ１がオフのとき、スイッチング素子Ｑ２はオンとなる。このように、正常動作時においては、スイッチング素子Ｑ１、Ｑ２は交互にオン／オフを繰り返し、いずれもがオンになることはないように制御されている。

図５は、定電圧として＋Ｖｄ、−Ｖｄが印加されたフルブリッジ回路１１２と、スイッチング信号から高域成分を除去するローパスフィルタ１０３とスピーカ１０４とを備えて構成されるオーディオ信号再生装置の一部を示す回路ブロック図である。また、フルブリッジ回路１１２を構成するスイッチング素子Ｑ１１〜Ｑ１４を制御してスイッチング動作を行うための制御信号を図６に示す。図６において、Ｓ１１がスイッチング素子Ｑ１１、Ｑ１４をオン／オフする制御信号であり、Ｓ１２がスイッチング素子Ｑ１２、Ｑ１３をオン／オフする制御信号である。

スイッチング素子Ｑ１１〜Ｑ１４は、各制御信号がＨ（Ｈｉｇｈ）信号のときにオンとなり、Ｌ（Ｌｏｗ）信号のときオフになる。従って、フルブリッジ回路１１２において、スイッチング素子Ｑ１１、Ｑ１４がオンのとき、スイッチング素子Ｑ１２、Ｑ１３はオフであり、スイッチング素子Ｑ１１、Ｑ１４がオフのとき、スイッチング素子Ｑ１２、Ｑ１３はオンとなる。従って、正常動作時において信号電流は、＋Ｖｄからハイサイド側のスイッチング素子Ｑ１１、ＬＰＴ１０３、スピーカ１０４、ローサイド側のスイッチング素子Ｑ１４、−Ｖｄの経路か、または、＋Ｖｄからハイサイド側のスイッチング素子Ｑ１３、ＬＰＴ１０３、スピーカ１０４、ローサイド側のスイッチング素子Ｑ１２、−Ｖｄの経路かのいずれかの経路を流れて、スピーカ１０４を駆動する。

このように、正常動作時においては、スイッチング素子Ｑ１１、Ｑ１４とスイッチング素子Ｑ１２、Ｑ１３とは交互にオン／オフを繰り返し、スイッチング素子Ｑ１１とＱ１２、または、スイッチング素子Ｑ１３とＱ１４が同時にオンになることがないように制御されている。

しかしながら、図３に示すハーフブリッジ回路１０２において、制御信号Ｓ１をスイッチング素子Ｑ１へ供給するドライバ（不図示）や、制御信号Ｓ２をスイッチング素子Ｑ２へ供給するドライバ（不図示）、または、その更に上流の制御機器等（不図示）にスイッチング素子Ｑ１またはＱ２を常時オンさせてしまうような異常が発生した場合には、スイッチング素子Ｑ１とＱ２が同時にオンになる状態が発生し、スイッチング素子Ｑ１とＱ２を貫通する大きな貫通電流が流れ、スイッチング素子Ｑ１、Ｑ２が破壊されてしまう可能性がある。また、スイッチング素子Ｑ１またはＱ２のいずれかが常時オンしてしまうように故障した場合にも、スイッチング素子Ｑ１とＱ２を貫通する大きな貫通電流が流れ、故障していない方のスイッチング素子まで破壊されてしまう可能性がある。

また、図５に示すフルブリッジ回路１１２においても、制御信号Ｓ１１をスイッチング素子Ｑ１１、Ｑ１４へ供給するドライバ（不図示）や、制御信号Ｓ１２をスイッチング素子Ｑ１２、Ｑ１３へ供給するドライバ（不図示）、または、その更に上流の制御機器等（不図示）にスイッチング素子Ｑ１１〜Ｑ１４のいずれかを常時オンさせてしまうような異常が発生した場合には、スイッチング素子Ｑ１１とＱ１２、または、スイッチング素子Ｑ１３とＱ１４が同時にオンになり、スイッチング素子Ｑ１１とＱ１２、または、スイッチング素子Ｑ１３とＱ１４を貫通する大きな貫通電流が流れ、スイッチング素子Ｑ１１〜Ｑ１４のいずれか、または、複数のスイッチング素子が破壊されてしまう可能性がある。また、スイッチング素子Ｑ１１〜Ｑ１４のいずれかが常時オンしてしまうように故障した場合にも、スイッチング素子Ｑ１１とＱ１２、または、スイッチング素子Ｑ１３とＱ１４を貫通する大きな貫通電流が流れ、故障していないスイッチング素子まで破壊されてしまう可能性がある。

従来より、過電流によってスイッチング素子が破壊されることを防止するために、スイッチング素子が接続された電源ラインに抵抗を接続し、この抵抗の両端に発生する電圧からスイッチング素子に流れる電流を検出し、過電流が流れたときにはスイッチング素子をオフする等してスイッチング素子の保護を図ったスイッチング回路がある。

また、Ｈブリッジ回路を構成する複数のＭＯＳＦＥＴのゲートディレイ回路を含む信号検出回路において、昇温検出回路を設けることにより、温度によって前記各ＭＯＳＦＥＴの立ち上がり時または立ち下がり時の切り替わり間隔を制御しているものもある（例えば、特許文献１参照）。
特開平７―１７７０１０号公報

しかしながら、スイッチング素子が接続された電源ラインに過電流検出用の抵抗を接続してスイッチング素子の保護を図ったスイッチング回路は、正常動作時においても、この電流検出用抵抗に信号電流が流れるので、この電流検出用抵抗が発熱するうえ、無駄な消費電力が発生するという問題があった。

また、特許文献１に記載の従来技術では、Ｈブリッジ回路を構成するＭＯＳＦＥＴであって、電源に直列に接続された上下のＭＯＳＦＥＴのターンオン時間、ターンオフ時間の差に基づく貫通電流が流れることを、温度変化が生じても安定的に防ぐことはできるが、前記上下のＭＯＳＦＥＴの一方のＭＯＳＦＥＴがオンしたままになるというような異常な場合に、この上下のＭＯＳＦＥＴを貫通する貫通電流が流れることによるＭＯＳＦＥＴの破壊を防ぐことはできないという問題があった。

本発明は、上記の点に鑑み、定電圧電源に直列に接続されブリッジ回路を構成する２個のスイッチング素子の一方がオンしたままの状態になる異常が発生したときに、これら２個のスイッチング素子を貫通する貫通電流によってスイッチング素子が破壊されることを防止することのできるスイッチング回路及びそれを用いたオーディオ信号再生装置及びスイッチング素子保護方法を提供することを目的とする。

上記目的を達成するために本発明は、高位電源端子と低位電源端子間に直列に接続された第１、第２スイッチング素子を備え、入力信号に応じて第１スイッチング素子をオン、第２スイッチング素子をオフとする第１の期間と第１スイッチング素子をオフ、第２スイッチング素子をオンとする第２の期間とを切り換えて、第１、第２スイッチング素子の接続点から出力を取り出すスイッチング回路において、第１スイッチング素子に流れる電流を検出する第１電流検出手段と、第２スイッチング素子に流れる電流を検出する第２電流検出手段と、第１、第２電流検出手段が共に所定電流値を超える電流を検出したときに第１、第２スイッチング素子をオフにして貫通電流を遮断し第１、第２スイッチング素子を保護する保護手段とを設けたものである。

このようにすると、第１、第２スイッチング素子のいずれか一方がオンしたままの状態になる誤作動等が発生し、第１、第２スイッチング素子を貫通する大きな貫通電流が流れたときに、前記貫通電流が流れたことを検出して遮断することができるので、前記貫通電流が流れ続けることにより第１、第２スイッチング素子が破壊されることを防止することができる。

また、例えば、第１電流検出手段を第１スイッチング素子両端の電圧を検出する第１電圧検出回路にし、第２電流検出手段を第２スイッチング素子両端の電圧を検出する第２電圧検出回路にすると良い。このようにすると、各スイッチングに大きな電流が流れていることをスイッチング素子両端の電圧から検出することができ、電流検出用抵抗等の無駄な消費電力を発生させる電流検出器を取り付ける必要が無くなる。

また、例えば、前記保護手段は、第１電圧検出回路で検出された電圧が第１所定電圧より小さく、且つ、第２電圧検出回路で検出された電圧が第２所定電圧より小さいことを検知して検知信号を出力する検知回路と、前記検知信号を所定時間だけ遅延させる遅延回路と、該遅延回路からの検知信号を保持するとともに保持している間は第１、第２スイッチング素子をオフにして貫通電流を遮断するためのプロテクト信号を出力する保持回路を備えていると良い。

このようにすると、前記検知回路により第１、第２スイッチング素子共に所定の電流値を超える電流が流れていることが検知でき、前記遅延回路により第１、第２スイッチング素子が共にスイッチング動作する微小時間に第１、第２スイッチング素子両端の電圧が不安定になることから生じる誤検出を防止でき、前記保持回路により第１、第２スイッチング素子を流れる貫通電流を遮断するためのプロテクト信号を出力し続けることができるので、第１、第２スイッチング素子を貫通する貫通電流を安定して遮断させることができる。

また、例えば、高位電源端子と低位電源端子間に順次直列に接続された第１、第２スイッチング素子と、前記高位電源端子と低位電源端子間に順次直列に接続された第３、第４スイッチング素子とを備え、入力信号に応じて第１、第４スイッチング素子をオン、第２、第３スイッチング素子をオフとする第１の期間と第１、第４スイッチング素子をオフ、第２、第３スイッチング素子をオンとする第２の期間とを切り換えて、第１、第２スイッチング素子の接続点と第３、第４スイッチング素子の接続点との間から出力を取り出すスイッチング回路において、第１スイッチング素子に流れる電流を検出する第１電流検出手段と、第２スイッチング素子に流れる電流を検出する第２電流検出手段と、第３スイッチング素子に流れる電流を検出する第３電流検出手段と、第４スイッチング素子に流れる電流を検出する第４電流検出手段と、第１、第２電流検出手段が共に第１の所定電流値を超える電流を検出したときに第１、第２スイッチング素子をオフにして第１、第２スイッチング素子の貫通電流を遮断し第１、第２スイッチング素子を保護するとともに、第３、第４電流検出手段が共に第２の所定電流値を超える電流を検出したときに第３、第４スイッチング素子をオフにして第３、第４スイッチング素子の貫通電流を遮断し第３、第４スイッチング素子を保護する保護手段とを設けると良い。

このようにすると、第１、第２スイッチング素子のいずれか一方がオンしたままの状態になる誤作動等が発生し、第１、第２スイッチング素子の貫通電流が流れたときに、該貫通電流が流れたことを検出して遮断することができるので、該貫通電流が流れ続けることにより第１、第２スイッチング素子が破壊されることを防止することができ、また、第３、第４スイッチング素子のいずれか一方がオンしたままの状態になる誤作動等が発生し、第３、第４スイッチング素子の貫通電流が流れたときに、該貫通電流が流れたことを検出して遮断することができるので、該貫通電流が流れ続けることにより第３、第４スイッチング素子が破壊されることを防止することができる。

また、例えば、第１電流検出手段を第１スイッチング素子両端の電圧を検出する第１電圧検出回路にし、第２電流検出手段を第２スイッチング素子両端の電圧を検出する第２電圧検出回路にし、第３電流検出手段を第３スイッチング素子両端の電圧を検出する第３電圧検出回路にし、第４電流検出手段を第４スイッチング素子両端の電圧を検出する第４電圧検出回路にすると良い。このようにすると、各スイッチング素子に大きな電流が流れていることをスイッチング素子両端の電圧から検出することができ、電流検出用抵抗等の無駄な消費電力を発生させる電流検出器を取り付ける必要が無くなる。

また、例えば、前記保護手段は、第１電圧検出回路で検出された電圧が第１所定電圧より小さく、且つ、第２電圧検出回路で検出された電圧が第２所定電圧より小さいことを検知して第１検知信号を出力する第１検知回路と、第１検知信号を第１の所定時間だけ遅延させる第１遅延回路と、第１遅延回路からの第１検知信号を保持するとともに保持している間は第１、第２スイッチング素子をオフにして第１、第２スイッチング素子の貫通電流を遮断するための第１プロテクト信号を出力する第１保持回路と、第３電圧検出回路で検出された電圧が第３所定電圧より小さく、且つ、第４電圧検出回路で検出された電圧が第４所定電圧より小さいことを検知して第２検知信号を出力する第２検知回路と、第２検知信号を第２の所定時間だけ遅延させる第２遅延回路と、第２遅延回路からの第２検知信号を保持するとともに保持している間は第３、第４スイッチング素子をオフにして第３、第４スイッチング素子の貫通電流を遮断するための第２プロテクト信号を出力する第２保持回路とを備えていると良い。

このようにすると、第１検知回路により第１、第２スイッチング素子共に所定の電流値を超える電流が流れていることが検知でき、第１遅延回路により第１、第２スイッチング素子が共にスイッチング動作する微小時間に第１、第２スイッチング素子両端の電圧が不安定になることから生じる誤検出を防止でき、第１保持回路により第１、第２スイッチング素子の貫通電流を遮断するための第１プロテクト信号を出力し続けることができるので、第１、第２スイッチング素子の貫通電流を安定して遮断させることができる。また、第２検知回路により第３、第４スイッチング素子共に所定の電流値を超える電流が流れていることが検知でき、第２遅延回路により第３、第４スイッチング素子がスイッチング動作する微小時間に第３、第４スイッチング素子両端の電圧が不安定になることから生じる誤検出を防止でき、第２保持回路により第３、第４スイッチング素子の貫通電流を遮断するための第２プロテクト信号を出力し続けることができるので、第１、第２スイッチング素子の貫通電流を安定して遮断させることができる。

また、例えば、前記スイッチング素子をＭＯＳＦＥＴにすると、消費電力を少なくして高速でスイッチングできるので、高効率なオーディオ信号再生装置にすることができる。

また、例えば、前記電圧検出回路をＭＯＳＦＥＴのドレイン、ソース間の電圧を検出して増幅する差動増幅回路にすると、ＭＯＳＦＥＴのドレイン、ソース間の電圧を正確に検出することができる。

また、例えば、アナログ信号または多ビットで割り当てられて表現されたディジタル信号から成るオーディオ信号を１ビットで割り当てられる１ビット信号に変換する１ビット信号変換手段と、高位電源端子と低位電源端子間に直列に接続された第１、第２スイッチング素子から成るスイッチング回路と、前記１ビット信号に応じて第１スイッチング素子をオン、第２スイッチング素子をオフとする第１の期間と第１スイッチング素子をオフ、第２スイッチング素子をオンとする第２の期間とを切り換えるドライバとを備え、第１、第２スイッチング素子の接続点に接続されたスピーカから前記オーディオ信号を再生するオーディオ信号再生装置において、前記スイッチング回路に、第１スイッチング素子に流れる電流を検出する第１電流検出手段と、第２スイッチング素子に流れる電流を検出する第２電流検出手段と、第１、第２電流検出手段が共に所定電流値を超える電流を検出したときに第１、第２スイッチング素子をオフにして貫通電流を遮断し第１、第２スイッチング素子を保護する保護手段とを設けると良い。

このようにすると、第１、第２スイッチング素子の誤作動等が発生し、第１、第２スイッチング素子を貫通する大きな貫通電流が流れたときであっても、前記貫通電流が流れたことを検出して第１、第２スイッチング素子をオフにすることができるので、前記貫通電流が流れ続けることにより第１、第２スイッチング素子が破壊されることを防止することのできるオーディオ信号再生装置が実現できる。

また、例えば、アナログ信号または多ビットで割り当てられて表現されたディジタル信号から成るオーディオ信号を１ビットで割り当てられる１ビット信号に変換する１ビット信号変換手段と、高位電源端子と低位電源端子間に順次直列に接続された第１、第２スイッチング素子と、前記高位電源端子と低位電源端子間に順次直列に接続された第３、第４スイッチング素子とから成るスイッチング回路と、前記１ビット信号に応じて第１、第４スイッチング素子をオン、第２、第３スイッチング素子をオフとする第１の期間と第１、第４スイッチング素子をオフ、第２、第３スイッチング素子をオンとする第２の期間とを切り換えるドライバとを備え、第１、第２スイッチング素子の接続点と第３、第４スイッチング素子の接続点との間に接続されたスピーカから前記オーディオ信号を再生するオーディオ信号再生装置において、前記スイッチング回路に、第１スイッチング素子に流れる電流を検出する第１電流検出手段と、第２スイッチング素子に流れる電流を検出する第２電流検出手段と、第３スイッチング素子に流れる電流を検出する第３電流検出手段と、第４スイッチング素子に流れる電流を検出する第４電流検出手段と、第１、第２電流検出手段が共に第１の所定電流値を超える電流を検出したときに第１、第２スイッチング素子をオフにして第１、第２スイッチング素子の貫通電流を遮断し第１、第２スイッチング素子を保護するとともに、第３、第４電流検出手段が共に第２の所定電流値を超える電流を検出したときに第３、第４スイッチング素子をオフにして第３、第４スイッチング素子の貫通電流を遮断し第３、第４スイッチング素子を保護する保護手段とを設けると良い。

このようにすると、第１、第２スイッチング素子の誤作動等が発生し、第１、第２スイッチング素子を貫通する大きな貫通電流が流れたときであっても、前記貫通電流が流れたことを検出して第１、第２スイッチング素子をオフにすることができるので、前記貫通電流が流れ続けることにより第１、第２スイッチング素子が破壊されることを防止できるとともに、第３、第４スイッチング素子の誤作動等が発生し、第３、第４スイッチング素子を貫通する大きな貫通電流が流れたときであっても、前記貫通電流が流れたことを検出して第３、第４スイッチング素子をオフにすることができるので、前記貫通電流が流れ続けることにより第３、第４スイッチング素子が破壊されることを防止することのできるオーディオ信号再生装置が実現できる。

また、例えば、高位電源端子と低位電源端子間に直列に接続された第１、第２スイッチング素子を備え、入力信号に応じて第１スイッチング素子をオン、第２スイッチング素子をオフとする第１の期間と第１スイッチング素子をオフ、第２スイッチング素子をオンとする第２の期間とを切り換えて、第１、第２スイッチング素子の接続点から出力を取り出すスイッチング回路におけるスイッチング素子保護方法において、第１スイッチング素子に流れる電流と第２スイッチング素子に流れる電流とを検出し、該検出した電流値が所定電流値を超えるときに第１、第２スイッチング素子をオフにすると良い。

このようにすると、第１、第２スイッチング素子のいずれか一方がオンしたままの状態になる誤作動等が発生し、第１、第２スイッチング素子を貫通する大きな貫通電流が流れたときに、前記貫通電流が流れたことを検出して第１、第２スイッチング素子をオフにするので、前記貫通電流が流れ続けることにより第１、第２スイッチング素子が破壊されることを防止することができる。

本発明によると、高位電源端子と低位電源端子間に直列に接続された第１、第２スイッチング素子を備え、入力信号に応じて第１スイッチング素子をオン、第２スイッチング素子をオフとする第１の期間と第１スイッチング素子をオフ、第２スイッチング素子をオンとする第２の期間とを切り換えて、第１、第２スイッチング素子の接続点から出力を取り出すスイッチング回路において、第１スイッチング素子に流れる電流を検出する第１電流検出手段と、第２スイッチング素子に流れる電流を検出する第２電流検出手段と、第１、第２電流検出手段が共に所定電流値を超える電流を検出したときに第１、第２スイッチング素子をオフにして貫通電流を遮断し第１、第２スイッチング素子を保護する保護手段とを設けたので、第１、第２スイッチング素子のいずれか一方がオンしたままになる異常な状態が発生し、第１、第２スイッチング素子を貫通する大きな貫通電流が流れたときには、第１、第２スイッチング素子を共にオフにして前記貫通電流が流れるのを遮断することができ、第１、第２スイッチング素子が破壊されることを防止することができる。

また、本発明によると、高位電源端子と低位電源端子間に順次直列に接続された第１、第２スイッチング素子と、前記高位電源端子と低位電源端子間に順次直列に接続された第３、第４スイッチング素子とを備え、入力信号に応じて第１、第４スイッチング素子をオン、第２、第３スイッチング素子をオフとする第１の期間と第１、第４スイッチング素子をオフ、第２、第３スイッチング素子をオンとする第２の期間とを切り換えて、第１、第２スイッチング素子の接続点と第３、第４スイッチング素子の接続点との間から出力を取り出すスイッチング回路において、第１スイッチング素子に流れる電流を検出する第１電流検出手段と、第２スイッチング素子に流れる電流を検出する第２電流検出手段と、第３スイッチング素子に流れる電流を検出する第３電流検出手段と、第４スイッチング素子に流れる電流を検出する第４電流検出手段と、第１、第２電流検出手段が共に第１の所定電流値を超える電流を検出したときに第１、第２スイッチング素子をオフにして第１、第２スイッチング素子の貫通電流を遮断し第１、第２スイッチング素子を保護するとともに、第３、第４電流検出手段が共に第２の所定電流値を超える電流を検出したときに第３、第４スイッチング素子をオフにして第３、第４スイッチング素子の貫通電流を遮断し第３、第４スイッチング素子を保護する保護手段とを設けたので、第１、第２スイッチング素子のいずれか一方がオンしたままになる異常な状態が発生し、第１、第２スイッチング素子を貫通する大きな貫通電流が流れたときには、第１、第２スイッチング素子を共にオフにして前記貫通電流が流れるのを遮断することができ、第１、第２スイッチング素子が破壊されることを防止することができ、また、第３、第４スイッチング素子のいずれか一方がオンしたままになる異常な状態が発生し、第３、第４スイッチング素子を貫通する大きな貫通電流が流れたときには、第３、第４スイッチング素子を共にオフにして前記貫通電流が流れるのを遮断することができ、第３、第４スイッチング素子が破壊されることを防止することができる。

以下に、本発明の実施形態を図面を参照して説明する。図１は、本発明の実施形態のオーディオ信号再生装置の電気的構成を示す回路ブロック図である。図１に示すオーディオ信号再生装置は、ディジタルアンプ（スイッチング回路）１と、ローパスフィルタ２、３と、スピーカ４と、ΔΣ変調部（１ビット信号変換手段）５と、ドライバ６とから構成されている。

ΔΣ変調部５は、アナログ信号または多ビットで表されたディジタル信号を１ビット信号に符号化する方式として良く知られたΔΣ変調方式によって、入力されるオーディオ信号であるアナログ信号または多ビットで表されたディジタル信号を１ビット信号に変換する。そして、ドライバ６はその１ビット信号に基づいて、後段のディジタルアンプ１のスイッチング素子を駆動するための制御信号を生成して前記スイッチング素子に与える。尚、ドライバ６に与えられる前記１ビット信号は、入力されるオーディオ信号であるアナログ信号と基準となる鋸歯状波との比較により生成されるＰＷＭ（Pulse Width Modulation）信号であっても良い。

また、ディジタルアンプ１は、電圧＋ＶＢＢ[Ｖ]を供給する定電圧電源（高位電源端子）ＶＢＢとグランド（低位電源端子）ＧＮＤ間に直列に接続されたＮチャンネル型のＭＯＳＦＥＴ（スイッチング素子）Ｍ１、Ｍ２と、同じく、定電圧電源ＶＢＢとグランドＧＮＤ間に直列に接続されたＮチャンネル型のＭＯＳＦＥＴ（スイッチング素子）Ｍ３、Ｍ４とを備えており、ＭＯＳＦＥＴＭ１、Ｍ２の接続中点とＭＯＳＦＥＴＭ３、Ｍ４の接続中点との間にローパスフィルタ２、３を介してスピーカ４を接続してフルブリッジ回路を構成している。ここで、ＭＯＳＦＥＴＭ１、Ｍ３が定電圧電源ＶＢＢ側に接続されたハイサイドＦＥＴであり、ＭＯＳＦＥＴＭ２、Ｍ４がグランドＧＮＤ側に接続されたローサイドＦＥＴである。

ローパスフィルタ２は、コイルＬ１とコンデンサＣ１とで構成され、コイルＬ１の一端がＭＯＳＦＥＴＭ１、Ｍ２の接続中点に接続され、他端がスピーカ４の一端に接続されるとともに、コンデンサＣ１を介してグランドＧＮＤに接続されている。また、ローパスフィルタ３は、コイルＬ２とコンデンサＣ２とで構成され、コイルＬ２の一端がＭＯＳＦＥＴＭ３、Ｍ４の接続中点に接続され、他端がスピーカ４の他端に接続されるとともに、コンデンサＣ２を介してグランドＧＮＤに接続されている。

ＭＯＳＦＥＴＭ１〜Ｍ４の各ゲートはドライバ６に接続され、ドライバ６はΔΣ変調部５からの１ビット信号に基づいて、ＭＯＳＦＥＴＭ１、Ｍ４をオン、ＭＯＳＦＥＴＭ２、Ｍ３をオフする期間とＭＯＳＦＥＴＭ１、Ｍ４をオフ、ＭＯＳＦＥＴＭ２、Ｍ３をオンする期間とが交互に切り替わるようにＭＯＳＦＥＴＭ１〜Ｍ４のゲートに制御信号を与える。このようにして、定電圧電源ＶＢＢをスイッチングして電力増幅を行い、その出力でスピーカ４を駆動して前記オーディオ信号を再生する。

また、何らかの異常、例えば、ＭＯＳＦＥＴＭ１を駆動するドライバ６の故障や、ＭＯＳＦＥＴＭ１自体の故障等により、ＭＯＳＦＥＴＭ１がオンしたままの状態になった場合、ＭＯＳＦＥＴＭ１、Ｍ４がオン、ＭＯＳＦＥＴＭ２、Ｍ３がオフする期間は問題無いが、ＭＯＳＦＥＴＭ１、Ｍ４がオフ、ＭＯＳＦＥＴＭ２、Ｍ３がオンする期間のときには、オフするはずのＭＯＳＦＥＴＭ１がオンしたままなので、ＭＯＳＦＥＴＭ１、Ｍ２が共にオンしてしまうことになり、定電圧電源ＶＢＢからＭＯＳＦＥＴＭ１、Ｍ２を貫通してグランドＧＮＤに大きな貫通電流が流れることになる。そして、この貫通電流によりＭＯＳＦＥＴＭ１、及び／または、ＭＯＳＦＥＴＭ２は容易に破壊され、また、この貫通電流が流れる経路の配線等も破壊されてしまうことがある。尚、オンしたままの異常な状態になるＭＯＳＦＥＴは、ＭＯＳＦＥＴＭ１〜Ｍ４のいずれのＭＯＳＦＥＴであっても、同様の破壊現象が発生する。

そこで、ディジタルアンプ１には、このような異常な状態におけるＭＯＳＦＥＴ等の破壊を防ぐ保護手段が設けられている。以下に、この保護手段の構成、及び、動作を説明する。先ず、ＭＯＳＦＥＴＭ１のドレイン−ソース間の電圧を検出するために、ダイオードＤ１、Ｄ２、抵抗Ｒ１〜Ｒ４及びオペアンプＸ１とから成る差動増幅回路（電流検出手段、電圧検出回路）が設けられている。オペアンプＸ１の反転入力端子（−）は抵抗Ｒ１を介して逆流防止用のダイオードＤ１のカソードに接続され、ダイオードＤ１のアノードはＭＯＳＦＥＴＭ１のドレインと定電圧電源ＶＢＢ間に接続されている。また、オペアンプＸ１の非反転入力端子（＋）は、抵抗Ｒ３を介して逆流防止用のダイオードＤ２のカソードに接続され、ダイオードＤ２のアノードはＭＯＳＦＥＴＭ１のソースとＭＯＳＦＥＴＭ２のドレイン間に接続されている。そして、オペアンプＸ１の非反転入力端子（＋）と抵抗Ｒ３間に抵抗Ｒ４を介して出力電圧が５[Ｖ]の電源５Ｖが接続され、オペアンプＸ１の出力が抵抗Ｒ２を介して反転入力端子（−）に負帰還されている。

このように接続されたオペアンプＸ１は、図示しない直流電源（＋、−）から±１２[Ｖ]の直流電源を得て動作し、反転入力端子（−）に印加されるＭＯＳＦＥＴＭ１のドレインの電圧と非反転入力端子（＋）に印加されるＭＯＳＦＥＴＭ１のソースの電圧との電圧差を抵抗Ｒ１〜Ｒ４の抵抗値により定まるゲインで５[Ｖ]を基準に反転増幅する。ＭＯＳＦＥＴＭ１のドレインの電圧は常に＋ＶＢＢ[Ｖ]であり、ソースの電圧はＭＯＳＦＥＴＭ１がオンのとき、＋ＶＢＢ[Ｖ]、オフのとき、０[Ｖ]であるので、ＭＯＳＦＥＴＭ１がオンのときは電圧差が無くなり、オペアンプＸ１の出力電圧は５[Ｖ]になる。一方、ＭＯＳＦＥＴＭ１がオフのときは電圧差が＋ＶＢＢ[Ｖ]になるので、オペアンプＸ１の出力電圧は５[Ｖ]より小さくなる。このときの電圧を＋ＶＢＢ[Ｖ]と抵抗Ｒ１〜Ｒ４の抵抗値とから０[Ｖ]になるようにすると、ＭＯＳＦＥＴＭ１のオン／オフに応じて、オペアンプＸ１の出力電圧が５[Ｖ]／０[Ｖ]に変化する。

また、ＭＯＳＦＥＴＭ２のドレイン−ソース間の電圧を検出するために、ダイオードＤ３、Ｄ４、抵抗Ｒ５〜Ｒ８とオペアンプＸ２とから成る差動増幅回路（電流検出手段、電圧検出回路）が設けられている。オペアンプＸ２の反転入力端子（−）は抵抗Ｒ５を介して逆流防止用のダイオードＤ３のカソードに接続され、ダイオードＤ３のアノードはＭＯＳＦＥＴＭ２のドレインに接続されている。また、オペアンプＸ２の非反転入力端子（＋）は、抵抗Ｒ７を介して逆流防止用のダイオードＤ４のカソードに接続され、ダイオードＤ４のアノードはＭＯＳＦＥＴＭ２のソースとグランドＧＮＤ間に接続されている。そして、オペアンプＸ２の非反転入力端子（＋）と抵抗Ｒ７間に抵抗Ｒ８を介して電源５Ｖが接続され、オペアンプＸ２の出力が抵抗Ｒ６を介して反転入力端子（−）に負帰還されている。

このように接続されたオペアンプＸ２は、図示しない直流電源（＋、−）から±１２[Ｖ]の直流電源を得て動作し、反転入力端子（−）に印加されるＭＯＳＦＥＴＭ２のドレインの電圧と非反転入力端子（＋）に印加されるＭＯＳＦＥＴＭ２のソースの電圧との電圧差を抵抗Ｒ５〜Ｒ８の抵抗値により定まるゲインで５[Ｖ]を基準に反転増幅する。ＭＯＳＦＥＴＭ２のソースの電圧は常に０[Ｖ]であり、ドレインの電圧はＭＯＳＦＥＴＭ２がオフのとき、＋ＶＢＢ[Ｖ]、オンのとき、０[Ｖ]であるので、ＭＯＳＦＥＴＭ２がオンのときは電圧差が無くなり、オペアンプＸ２の出力電圧は５[Ｖ]になる。一方、ＭＯＳＦＥＴＭ２がオフのときは電圧差が＋ＶＢＢ[Ｖ]になるので、オペアンプＸ２の出力電圧は５[Ｖ]より小さくなる。例えば、このときの電圧を＋ＶＢＢ[Ｖ]と抵抗Ｒ５〜Ｒ８の抵抗値とから０[Ｖ]になるようにすると、ＭＯＳＦＥＴＭ２のオン／オフに応じて、オペアンプＸ２の出力電圧が５[Ｖ]／０[Ｖ]に変化する。

また、オペアンプＸ１の出力端子はダイオードＤ５を介してＡＮＤ回路（検知回路）Ｕ１の２つの入力端子の一方に接続され、オペアンプＸ２の出力端子はダイオードＤ６を介してＡＮＤ回路Ｕ１の２つの入力端子の他方に接続されている。ＡＮＤ回路Ｕ１は、入力に０[Ｖ]〜５[Ｖ]の間の所定のスレショールドレベルが設定されており、このスレショールドレベルを超える電圧が入力端子に印加されると、入力にＨ（Ｈｉｇｈ）レベルの信号が入力されたと判断する。そして、ＡＮＤ回路Ｕ１は、２つの入力端子に共にＨレベルの信号が入力されたときに出力をＨレベルにする。それ以外のときのＡＮＤ回路Ｕ１の出力はＬ（Ｌｏｗ）レベルである。従って、オペアンプＸ１、Ｘ２の出力電圧が共に５[Ｖ]のとき、即ち、ＭＯＳＦＥＴＭ１、Ｍ２が共にオンしているとき、ＡＮＤ回路Ｕ１は２つの入力端子が共にＨレベルなので出力をＨレベルにし、それ以外のとき、即ち、ＭＯＳＦＥＴＭ１、Ｍ２の少なくとも片方がオフしているとき、ＡＮＤ回路Ｕ１は２つの入力端子が共にＨレベルにならないので、出力をＬレベルにする。

このようにすると、上述したような異常な状態であって、ＭＯＳＦＥＴＭ１、Ｍ２が共にオンした状態でＭＯＳＦＥＴＭ１、Ｍ２を貫通する大きな貫通電流が流れたときのみ、ＡＮＤ回路Ｕ１の出力がＨレベルになる。即ち、ＭＯＳＦＥＴＭ１、Ｍ２が共にオンした状態でＭＯＳＦＥＴＭ１、Ｍ２を貫通する大きな貫通電流が流れていることが検知できる。これは、正常動作時はハイサイドＦＥＴかローサイドＦＥＴのどちらかに大きな電流が流れ、そのとき、もう一方のＦＥＴには小さな電流しか流れず、両サイドのＦＥＴが共にＯＮとなったときには両ＦＥＴ共に大きな貫通電流が流れるという点に着目したものである。

また、ＡＮＤ回路Ｕ１の出力は、抵抗Ｒ１３とコンデンサＣ７とから成る遅延回路に接続されている。ＡＮＤ回路Ｕ１の出力端子が抵抗Ｒ１３の一端に接続され、抵抗Ｒ１３の他端がコンデンサＣ７を介してグランド端子ＧＮＤに接続されている。また、この遅延回路の出力が出る抵抗Ｒ１３とコンデンサＣ７との接続点は、ヒステリシスを有したインバータＸ５の入力端子に接続され、インバータＸ５の出力端子は保持回路Ｘ６に接続されている。

このような構成であると、ＡＮＤ回路Ｕ１の出力がＨレベルである間、抵抗Ｒ１３とコンデンサＣ７との接続点の電圧は、抵抗Ｒ１３とコンデンサＣ７との時定数に応じた時間で上昇し、その電圧がインバータＸ５の出力を反転させる電圧ｖ１を超えたときに、インバータＸ５の出力が反転してＬレベルになる。一方、ＡＮＤ回路Ｕ１の出力がＬレベルになり、抵抗Ｒ１３とコンデンサＣ７との接続点の電圧が降下し、その電圧が電圧ｖ１より低い電圧である電圧ｖ２より低くなったときに、インバータＸ５の出力は反転してＨレベルになる。インバータＸ５にこのようなヒステリシスを持たせたのは、インバータＸ５の出力のチャタリングを防止するためである。

インバータＸ５の出力が一瞬でもＬレベルになったとき、保持回路Ｘ６内部の保持リレー（不図示）がオンになり、オンの状態を保持する。そして、この保持リレーがオンである間、ＭＯＳＦＥＴＭ１及びＭ２を強制的にオフにするプロテクト信号がドライバ６に出力され、ＭＯＳＦＥＴＭ１、Ｍ２は共に強制的にオフにされる。このようにして、ＭＯＳＦＥＴＭ１、Ｍ２を貫通して流れる大きな貫通電流を遮断することができ、この大きな貫通電流によってＭＯＳＦＥＴＭ１、Ｍ２等が破壊されることを保護することができる。尚、このプロテクト信号は、必ずしもドライバ６に出力されてＭＯＳＦＥＴＭ１、Ｍ２を強制的にオフするように用いられなくとも良い。即ち、ＭＯＳＦＥＴＭ１、Ｍ２を貫通する大きな貫通電流を遮断する目的の回路等を作動させるものであれば、これに限らない。例えば、ＭＯＳＦＥＴＭ１、Ｍ２に供給される定電圧電源ＶＢＢの電源ラインを遮断する回路を作動させても良い。

次に、抵抗Ｒ１３とコンデンサＣ７とで構成された遅延回路を設けた理由と、抵抗Ｒ１３の抵抗値とコンデンサＣ７の容量値の設定方法について説明する。この遅延回路は、ＡＮＤ回路Ｕ１が所定時間以上Ｈレベルの出力を継続しなければ、即ち、ＭＯＳＦＥＴＭ１、Ｍ２が共にオン状態になっている時間が所定時間以上継続しなければ、保持回路Ｘ６からプロテクト信号が出力されないようにするために設けられたものである。

図２は、ディジタルアンプ１の出力電圧を取り出すＭＯＳＦＥＴＭ１、Ｍ２の接続点の電圧波形を示した波形図であり、縦軸は電圧、横軸は時間を示している。図２に示す期間ｔ１は、ＭＯＳＦＥＴＭ１がオフからオンに、ＭＯＳＦＥＴＭ２がオンからオフにスイッチングしている期間であり、ＭＯＳＦＥＴＭ１は少しずつオンになりつつあり、ＭＯＳＦＥＴＭ２は少しずつオフになりつつある。従って、ＭＯＳＦＥＴＭ１、Ｍ２の接続点の電圧はグランドＧＮＤの電圧レベル（０[Ｖ]）から定電圧電源端子ＶＢＢの電圧レベル（＋ＶＢＢ[Ｖ]）まで徐々に上昇している。

次に、期間ｔ２は、ＭＯＳＦＥＴＭ１が完全にオンし、ＭＯＳＦＥＴＭ２が完全にオフしている期間であり、ＭＯＳＦＥＴＭ１、Ｍ２の接続点の電圧は＋ＶＢＢ[Ｖ]になっている。そして、期間ｔ３は、ＭＯＳＦＥＴＭ１がオンからオフに、ＭＯＳＦＥＴＭ２がオフからオンにスイッチングしている期間であり、ＭＯＳＦＥＴＭ１は少しずつオフになりつつあり、ＭＯＳＦＥＴＭ２は少しずつオンになりつつある。従って、ＭＯＳＦＥＴＭ１、Ｍ２の接続点の電圧は＋ＶＢＢ[Ｖ]から０[Ｖ]まで徐々に下降している。そして、期間ｔ４は、ＭＯＳＦＥＴＭ１が完全にオフし、ＭＯＳＦＥＴＭ２が完全にオンしている期間であり、ＭＯＳＦＥＴＭ１、Ｍ２の接続点の電圧は０[Ｖ]になっている。以後、期間ｔ１〜ｔ４の状態が繰り返される。

ここで、期間ｔ１、ｔ３は、ＭＯＳＦＥＴＭ１のドレイン−ソース間電圧、及び、ＭＯＳＦＥＴＭ２のドレイン−ソース間電圧共、その電圧が規定できない不安定な状況の期間であり、従って、この期間中に発生したＭＯＳＦＥＴＭ１、Ｍ２のドレイン−ソース間電圧の検出結果は、ＭＯＳＦＥＴＭ１、Ｍ２を貫通する大きな貫通電流を検出したものではない可能性がある。即ち、この期間中にＡＮＤ回路Ｕ１の出力がＨレベルになっても、それはＭＯＳＦＥＴＭ１、Ｍ２を貫通する大きな貫通電流を検出したものではない誤検出の可能性がある。

そこで、この期間中の誤検出を除去するために、ＡＮＤ回路Ｕ１の出力を遅延させる遅延回路を設け、遅延回路を構成する抵抗Ｒ１３とコンデンサＣ７との時定数を、期間ｔ１（ｔ３）＜検出時間＞期間ｔ２（ｔ４）の関係が成立するように設定する。ここで、検出時間とは、抵抗Ｒ１３とコンデンサＣ７との接続点の電圧がグランドＧＮＤのレベルからインバータＸ５の入力感知電圧である電圧ｖ１まで上昇するのに必要な時間のことである。そして、この設定された時定数になるように抵抗Ｒ１３の抵抗値とコンデンサＣ７の容量値が決定される。

このように設定すると、期間ｔ１（ｔ３）中に誤検出が発生し、ＡＮＤ回路Ｕ１の出力がＨレベルになっても、Ｈレベルになっている時間が期間ｔ１（ｔ３）より長く連続しなければインバータＸ５の出力は反転しない。このようにして、ＭＯＳＦＥＴＭ１、Ｍ２のドレイン−ソース間電圧が不安定なスイッチング期間中の誤検出による保護回路の誤動作を防止することができる。

尚、図１にはＭＯＳＦＥＴＭ３、Ｍ４用の保護手段の記載が省略されているが、ＭＯＳＦＥＴＭ１、Ｍ２用の上述した保護手段と同様の保護手段が設けられている。このとき、ＭＯＳＦＥＴＭ３、Ｍ４を保護するためのプロテクト信号を出力するＭＯＳＦＥＴＭ３、Ｍ４用の保持回路は、ＭＯＳＦＥＴＭ１、Ｍ２用の保持回路である保持回路Ｘ６と共用しても良い。そのようにした場合、ＭＯＳＦＥＴＭ１、Ｍ２を貫通する大きな貫通電流、または、ＭＯＳＦＥＴＭ３、Ｍ４を貫通する大きな貫通電流を検知した場合には、ＭＯＳＦＥＴＭ１〜Ｍ４を全て強制的にオフにしても良いし、ＭＯＳＦＥＴＭ１〜Ｍ４に供給される電源ラインを全て遮断するようにしても良い。

尚、本実施形態は、オーディオ信号再生装置を例に説明したが、スイッチング回路でスイッチングする信号はオーディオ信号に限られるものでは無く、スイッチング回路を有する他の装置にも本発明に係るスイッチング回路を用いることは可能である。また、本実施形態のスイッチング回路は、４個のＮチャンネル型のＭＯＳＦＥＴでフルブリッジ回路を構成したスイッチング回路を例に用いたが、ハーフブリッジ回路を構成するスイッチング回路にも本発明が適用可能であるのは言うまでもない。また、ブリッジ回路を構成するスイッチング素子はＮチャンネル型ＭＯＳＦＥＴに限定されるものではなく、Ｐチャンネル型ＭＯＳＦＥＴやバイポーラ型トランジスタ等の他のスイッチング素子であっても良い。

以上のように、本発明によると、高位電源端子と低位電源端子間に直列に接続された第１、第２スイッチング素子を備え、入力信号に応じて第１スイッチング素子をオン、第２スイッチング素子をオフとする第１の期間と第１スイッチング素子をオフ、第２スイッチング素子をオンとする第２の期間とを切り換えて、第１、第２スイッチング素子の接続点から出力を取り出すスイッチング回路において、第１スイッチング素子に流れる電流を検出する第１電流検出手段と、第２スイッチング素子に流れる電流を検出する第２電流検出手段と、第１、第２電流検出手段が共に所定電流値を超える電流を検出したときに第１、第２スイッチング素子をオフにして貫通電流を遮断し第１、第２スイッチング素子を保護する保護手段とを設けたので、第１、第２スイッチング素子のいずれか一方がオンしたままになる異常な状態が発生し、第１、第２スイッチング素子を貫通する大きな貫通電流が流れたときには、第１、第２スイッチング素子を共にオフにして前記貫通電流が流れるのを遮断することができ、第１、第２スイッチング素子が破壊されることを防止することができる。

は、本発明の実施形態のオーディオ信号再生装置の電気的構成を示す回路ブロック図である。は、図１に示すディジタルアンプの出力電圧の波形図である。は、従来のハーフブリッジ回路を有するオーディオ信号再生装置の一部を示す回路ブロック図である。は、図３に示すハーフブリッジ回路の制御信号の波形図である。は、従来のフルブリッジ回路を有するオーディオ信号再生装置の一部を示す回路ブロック図である。は、図５に示すフルブリッジ回路の制御信号の波形図である。

符号の説明

１ディジタルアンプ（スイッチング回路）
２、３ローパスフィルタ
４スピーカ
５ ΔΣ変調部（１ビット信号変換手段）
６ドライバ
Ｃ１、Ｃ２、Ｃ７コンデンサ
Ｄ１〜Ｄ６ダイオード
Ｌ１、Ｌ２コイル
Ｍ１〜Ｍ４ＭＯＳＦＥＴ（スイッチング素子）
Ｑ１、Ｑ２、Ｑ１１〜Ｑ１４スイッチング素子
Ｒ１〜Ｒ８、Ｒ１３抵抗
Ｕ１ＡＮＤ回路（検知回路）
Ｘ１、Ｘ２オペアンプ
Ｘ５インバータ
Ｘ６保持回路
ＶＢＢ定電圧電源（高位電源端子）
ＧＮＤグランド（低位電源端子）

Claims

高位電源端子と低位電源端子間に直列に接続された第１、第２スイッチング素子を備え、入力信号に応じて第１スイッチング素子をオン、第２スイッチング素子をオフとする第１の期間と第１スイッチング素子をオフ、第２スイッチング素子をオンとする第２の期間とを切り換えて、第１、第２スイッチング素子の接続点から出力を取り出すスイッチング回路において、
第１スイッチング素子に流れる電流を検出する第１電流検出手段と、
第２スイッチング素子に流れる電流を検出する第２電流検出手段と、
第１、第２電流検出手段が共に所定電流値を超える電流を検出したときに第１、第２スイッチング素子をオフにして貫通電流を遮断し第１、第２スイッチング素子を保護する保護手段と、
を設けたことを特徴とするスイッチング回路。
第１電流検出手段は、第１スイッチング素子両端の電圧を検出する第１電圧検出回路であり、第２電流検出手段は、第２スイッチング素子両端の電圧を検出する第２電圧検出回路であることを特徴とする請求項１に記載のスイッチング回路。
前記保護手段は、
第１電圧検出回路で検出された電圧が第１所定電圧より小さく、且つ、第２電圧検出回路で検出された電圧が第２所定電圧より小さいことを検知して検知信号を出力する検知回路と、
前記検知信号を所定時間だけ遅延させる遅延回路と、
該遅延回路からの検知信号を保持するとともに保持している間は第１、第２スイッチング素子をオフにして貫通電流を遮断するためのプロテクト信号を出力する保持回路と、
を備えていることを特徴とする請求項２に記載のスイッチング回路。
高位電源端子と低位電源端子間に順次直列に接続された第１、第２スイッチング素子と、前記高位電源端子と低位電源端子間に順次直列に接続された第３、第４スイッチング素子とを備え、入力信号に応じて第１、第４スイッチング素子をオン、第２、第３スイッチング素子をオフとする第１の期間と第１、第４スイッチング素子をオフ、第２、第３スイッチング素子をオンとする第２の期間とを切り換えて、第１、第２スイッチング素子の接続点と第３、第４スイッチング素子の接続点との間から出力を取り出すスイッチング回路において、
第１スイッチング素子に流れる電流を検出する第１電流検出手段と、
第２スイッチング素子に流れる電流を検出する第２電流検出手段と、
第３スイッチング素子に流れる電流を検出する第３電流検出手段と、
第４スイッチング素子に流れる電流を検出する第４電流検出手段と、
第１、第２電流検出手段が共に第１の所定電流値を超える電流を検出したときに第１、第２スイッチング素子をオフにして第１、第２スイッチング素子の貫通電流を遮断し第１、第２スイッチング素子を保護するとともに、第３、第４電流検出手段が共に第２の所定電流値を超える電流を検出したときに第３、第４スイッチング素子をオフにして第３、第４スイッチング素子の貫通電流を遮断し第３、第４スイッチング素子を保護する保護手段と、
を設けたことを特徴とするスイッチング回路。
第１電流検出手段は、第１スイッチング素子両端の電圧を検出する第１電圧検出回路であり、第２電流検出手段は、第２スイッチング素子両端の電圧を検出する第２電圧検出回路であり、第３電流検出手段は、第３スイッチング素子両端の電圧を検出する第３電圧検出回路であり、第４電流検出手段は、第４スイッチング素子両端の電圧を検出する第４電圧検出回路であることを特徴とする請求項４に記載のスイッチング回路。
前記保護手段は、
第１電圧検出回路で検出された電圧が第１所定電圧より小さく、且つ、第２電圧検出回路で検出された電圧が第２所定電圧より小さいことを検知して第１検知信号を出力する第１検知回路と、
第１検知信号を第１の所定時間だけ遅延させる第１遅延回路と、
第１遅延回路からの第１検知信号を保持するとともに保持している間は第１、第２スイッチング素子をオフにして第１、第２スイッチング素子の貫通電流を遮断するための第１プロテクト信号を出力する第１保持回路と、
第３電圧検出回路で検出された電圧が第３所定電圧より小さく、且つ、第４電圧検出回路で検出された電圧が第４所定電圧より小さいことを検知して第２検知信号を出力する第２検知回路と、
第２検知信号を第２の所定時間だけ遅延させる第２遅延回路と、
第２遅延回路からの第２検知信号を保持するとともに保持している間は第３、第４スイッチング素子をオフにして第３、第４スイッチング素子の貫通電流を遮断するための第２プロテクト信号を出力する第２保持回路と、
を備えていることを特徴とする請求項５に記載のスイッチング回路。
前記スイッチング素子が、ＭＯＳＦＥＴであることを特徴とする請求項１〜請求項６に記載のスイッチング回路。
前記電圧検出回路が、ＭＯＳＦＥＴのドレイン、ソース間の電圧を検出して増幅する差動増幅回路であることを特徴とする請求項７に記載のスイッチング回路。
アナログ信号または多ビットで割り当てられて表現されたディジタル信号から成るオーディオ信号を１ビットで割り当てられる１ビット信号に変換する１ビット信号変換手段と、
高位電源端子と低位電源端子間に直列に接続された第１、第２スイッチング素子から成るスイッチング回路と、
前記１ビット信号に応じて第１スイッチング素子をオン、第２スイッチング素子をオフとする第１の期間と第１スイッチング素子をオフ、第２スイッチング素子をオンとする第２の期間とを切り換えるドライバと、
を備え、第１、第２スイッチング素子の接続点に接続されたスピーカから前記オーディオ信号を再生するオーディオ信号再生装置において、
前記スイッチング回路に、
第１スイッチング素子に流れる電流を検出する第１電流検出手段と、
第２スイッチング素子に流れる電流を検出する第２電流検出手段と、
第１、第２電流検出手段が共に所定電流値を超える電流を検出したときに第１、第２スイッチング素子をオフにして貫通電流を遮断し第１、第２スイッチング素子を保護する保護手段と、
を設けたことを特徴とするオーディオ信号再生装置。
アナログ信号または多ビットで割り当てられて表現されたディジタル信号から成るオーディオ信号を１ビットで割り当てられる１ビット信号に変換する１ビット信号変換手段と、
高位電源端子と低位電源端子間に順次直列に接続された第１、第２スイッチング素子と、前記高位電源端子と低位電源端子間に順次直列に接続された第３、第４スイッチング素子とから成るスイッチング回路と、
前記１ビット信号に応じて第１、第４スイッチング素子をオン、第２、第３スイッチング素子をオフとする第１の期間と第１、第４スイッチング素子をオフ、第２、第３スイッチング素子をオンとする第２の期間とを切り換えるドライバと、
を備え、第１、第２スイッチング素子の接続点と第３、第４スイッチング素子の接続点との間に接続されたスピーカから前記オーディオ信号を再生するオーディオ信号再生装置において、
前記スイッチング回路に、
第１スイッチング素子に流れる電流を検出する第１電流検出手段と、
第２スイッチング素子に流れる電流を検出する第２電流検出手段と、
第３スイッチング素子に流れる電流を検出する第３電流検出手段と、
第４スイッチング素子に流れる電流を検出する第４電流検出手段と、
第１、第２電流検出手段が共に第１の所定電流値を超える電流を検出したときに第１、第２スイッチング素子をオフにして第１、第２スイッチング素子の貫通電流を遮断し第１、第２スイッチング素子を保護するとともに、第３、第４電流検出手段が共に第２の所定電流値を超える電流を検出したときに第３、第４スイッチング素子をオフにして第３、第４スイッチング素子の貫通電流を遮断し第３、第４スイッチング素子を保護する保護手段と、
を設けたことを特徴とするオーディオ信号再生装置。
高位電源端子と低位電源端子間に直列に接続された第１、第２スイッチング素子を備え、入力信号に応じて第１スイッチング素子をオン、第２スイッチング素子をオフとする第１の期間と第１スイッチング素子をオフ、第２スイッチング素子をオンとする第２の期間とを切り換えて、第１、第２スイッチング素子の接続点から出力を取り出すスイッチング回路において、
第１スイッチング素子に流れる電流と第２スイッチング素子に流れる電流とを検出し、該検出した電流値が所定電流値を超えるときに第１、第２スイッチング素子をオフにすることを特徴とするスイッチング素子保護方法。