JP3575168B2 - Ｍｏｓｆｅｔ駆動回路 - Google Patents
Ｍｏｓｆｅｔ駆動回路 Download PDFInfo
- Publication number
- JP3575168B2 JP3575168B2 JP13862396A JP13862396A JP3575168B2 JP 3575168 B2 JP3575168 B2 JP 3575168B2 JP 13862396 A JP13862396 A JP 13862396A JP 13862396 A JP13862396 A JP 13862396A JP 3575168 B2 JP3575168 B2 JP 3575168B2
- Authority
- JP
- Japan
- Prior art keywords
- mosfet
- gate
- resistor
- source
- state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Amplifiers (AREA)
Description
【産業上の利用分野】
本発明は、比較的高負荷回路の開閉用として使用されるＭＯＳＦＥＴを駆動するためのＭＯＳＦＥＴ駆動回路に関する。
【０００２】
【従来の技術】
この種のＭＯＳＦＥＴ駆動回路として図４に示す構成のものが存在する。このものは、ドレイン電流Ｉｄを検出するための第１の抵抗Ｒ１をソースとグランドとの間に接続したＭＯＳＦＥＴ１ と、出力端子を第２の抵抗Ｒ２を介してＭＯＳＦＥＴ１ のゲートに接続してＭＯＳＦＥＴ１ を駆動する駆動素子２ と、駆動素子２ を制御する制御部３ と、を備え、ＭＯＳＦＥＴ１ には、ドレインとグランドとの間に負荷Ｌ 及びその負荷Ｌ に電力を供給する主電源Ｅ１を接続してあり、また駆動素子２ には制御電源Ｅ２を接続してある。
【０００３】
そして、図５に示すように、制御部３ の信号によって駆動素子２ が出力端子から駆動信号を出力してＭＯＳＦＥＴ１ のゲートに所定のゲート電圧Ｖｇが与えられると、ＭＯＳＦＥＴ１ のドレインとソースとの間がオン状態に移行し、主電源Ｅ１から負荷Ｌ に流れる負荷電流がドレイン電流ＩｄとしてＭＯＳＦＥＴ１ に流れ、またゲート電圧Ｖｇがなくなると、オフ状態に移行してドレイン電流Ｉｄも流れなくなる。
【０００４】
【発明が解決しようとする課題】
上記した従来のＭＯＳＦＥＴ駆動回路にあっては、ＭＯＳＦＥＴ１ は、ドレインとソースとの間に主電源Ｅ１の高電圧が印加されている状態でゲートに所定のゲート電圧Ｖｇが印加されてオン状態に移行すると、そのドレインとソースとの間に急激な電圧変動が起こることによって、図５に示すように、定格電流以上の大きなドレイン電流Ｉｄが瞬時に流れるために、ＭＯＳＦＥＴ１ が素子破壊を起こすことがある。
【０００５】
またオフ状態に移行する場合には、ドレインとソースとの間に急激な電圧の立上りが起こり、その値が最大定格を越えるレベルであればやはりＭＯＳＦＥＴ１ が素子破壊され、さらには急激な電圧変動等によって発生するノイズが周辺回路の誤動作の原因となることがある。
【０００６】
本発明は、上記事由に鑑みてなしたもので、その目的とするところは、オン及びオフ状態への移行時にそれぞれ起こる電流及び電圧の急激な立上りを緩和することができるＭＯＳＦＥＴ駆動回路を提供することにある。
【０００７】
【課題を解決するための手段】
上記した課題を解決するために、請求項１記載のものは、ドレイン電流を検出するための第１の抵抗をソースとグランドとの間に接続したＭＯＳＦＥＴと、出力端子を第２の抵抗を介してＭＯＳＦＥＴのゲートに接続してＭＯＳＦＥＴを駆動する駆動素子と、駆動素子を制御する制御部と、ＭＯＳＦＥＴのゲートとグランドとの間に第１及び第２のコンデンサを直列接続してなるコンデンサ直列回路と、ＭＯＳＦＥＴのゲートとグランドとの間に第１及び第２のツェナーダイオードを直列接続してなるツェナーダイオード直列回路と、ソースをコンデンサ直列回路及びツェナーダイオード直列回路の両直列接続点に接続しドレインをグランドに接続しゲートを第３の抵抗を介してＭＯＳＦＥＴのソースに接続したＰ型ＭＯＳＦＥＴと、を備えた構成になっている。
【０００８】
請求項２記載のものは、請求項１記載のものにおいて、前記ＭＯＳＦＥＴのソースと前記第３の抵抗との間に高入力インピーダンス素子を接続した構成になっている。
【０００９】
【発明の実施の形態】
本発明の第１実施形態を図１及び図２に基づいて以下に説明する。なお、従来例と実質的に同じ機能を有する部材には同じ符号を付してある。
【００１０】
１ はＭＯＳＦＥＴで、ゲートに所定電圧以上のゲート電圧Ｖｇが印加されるとオフ状態からオン状態へ移行し、ドレイン電流Ｉｄがドレインからソースへ流れる素子であって、いわゆるＮ型のものである。そして、そのソースとグランドとの間には、ドレイン電流Ｉｄを検出するための第１の抵抗Ｒ１を接続し、ドレインとグランドとの間には、負荷Ｌ 及びその負荷Ｌ に電力を供給する主電源Ｅ１を接続してある。
【００１１】
２ は駆動素子で、出力端子を第２の抵抗Ｒ２を介してＭＯＳＦＥＴ１ のゲートに接続してＭＯＳＦＥＴ１ を駆動する素子であり、制御電源Ｅ２を接続してある。
【００１２】
３ は制御部で、駆動素子２ から出力信号を出力するタイミングを制御するよう駆動素子２ に接続されている。
【００１３】
４ はコンデンサ直列回路で、ＭＯＳＦＥＴ１ のゲートとグランドとの間に第１及び第２のコンデンサＣ１，Ｃ２ を直列接続してある。
【００１４】
５ はツェナーダイオード直列回路で、ＭＯＳＦＥＴ１ のゲートとグランドとの間に第１及び第２のツェナーダイオードＺＤ１，ＺＤ２ を直列接続してなり、その直列接続点はコンデンサ直列回路４ の直列接続点と接続してある。
【００１５】
６ はＰ型ＭＯＳＦＥＴで、ソースをコンデンサ直列回路４ 及びツェナーダイオード直列回路５ の両直列接続点に接続し、ドレインをグランドに接続し、ゲートを第３の抵抗Ｒ３を介してＭＯＳＦＥＴ１ のソースに接続してあり、ゲートに所定電圧以上のゲート電圧が印加されるとオン状態からオフ状態へ移行し、ソースからドレインへ流れていたドレイン電流が流れなくなる。
【００１６】
次に動作を説明する。図１において、駆動素子２ から出力信号が出力されていない場合、ＭＯＳＦＥＴ１ はオフ状態にあってドレイン電流Ｉｄが流れずに第１の抵抗Ｒ１の検出信号が存在しないために、Ｐ型ＭＯＳＦＥＴ６ はゲート電圧がグランドと同じとなってオン状態にある。従って、コンデンサ直列回路４ の第２のコンデンサＣ２及びツェナーダイオード直列回路５ の第２のツェナーダイオードＺＤ２ からなる並列回路間はＰ型ＭＯＳＦＥＴ６ により短絡した状態にある。
【００１７】
ここで、駆動素子２ が制御部３ からの制御信号を受けて出力信号を出力すると、第２の抵抗Ｒ２を介して第１のコンデンサＣ１に駆動電流が流れ、図２に示すように、動作周波数の妨げにならない範囲で設定された第２の抵抗Ｒ２と第１のコンデンサＣ１とで決定される時定数でＭＯＳＦＥＴ１ のゲート電圧Ｖｇが徐々に上昇し、第１のツェナーダイオードＺＤ１ で定格電圧Ｖ２よりも低い第１段階の電圧Ｖ１にクランプされる。このゲート電圧Ｖｇの変化に伴って、ドレインからソースへ流れるＭＯＳＦＥＴ１ のドレイン電流Ｉｄも徐々に上昇し、かつ定格電流Ｉ２よりも小さい第１段階の電流Ｉ１に抑えられる。
【００１８】
そしてドレイン電流Ｉｄが第１の抵抗Ｒ１によって検出信号として出力され、第３の抵抗Ｒ３を介してＰ型ＭＯＳＦＥＴ６ のゲートに印加されるが、その検出信号が所定電圧に達すると、Ｐ型ＭＯＳＦＥＴ６ はオン状態からオフ状態へ移行し、短絡状態にあった第２のコンデンサＣ２及び第２のツェナーダイオードＺＤ２ からなる並列回路間は開放される。そうすると、駆動素子２ により第２の抵抗Ｒ２及び第１のツェナーダイオードＺＤ１ を介して第２のコンデンサＣ２が充電され、第２のツェナーダイオードＺＤ２ で定格電圧Ｖ２にクランプされる。このときも動作周波数の妨げにならない範囲で設定された第２の抵抗Ｒ２と第２のコンデンサＣ２とで決定される時定数でＭＯＳＦＥＴ１ のゲート電圧Ｖｇが徐々に上昇し、このゲート電圧Ｖｇの変化に伴って、ドレイン電流Ｉｄも徐々に上昇し、かつ定格電流Ｉ２に達する。
【００１９】
また、ＭＯＳＦＥＴ１ をオン状態からオフ状態へ移行する場合においても、同様にして、ＭＯＳＦＥＴ１ のゲート電圧Ｖｇが徐々に、かつ段階的に下げられることになる。
【００２０】
かかるＭＯＳＦＥＴ駆動回路にあっては、上述したように、ＭＯＳＦＥＴ１ をオフ状態からオン状態へ移行する場合において、ＭＯＳＦＥＴ１ のゲート電圧Ｖｇをコンデンサ直列回路４ により徐々に上昇し、かつツェナーダイオード直列回路５ により第１段階の電圧Ｖ１及び第２段階の定格電圧Ｖ２に分けて段階的に印加することによって、それに伴うＭＯＳＦＥＴ１ のドレイン電流Ｉｄの急激な立上りを緩和し、また、ＭＯＳＦＥＴ１ をオン状態からオフ状態へ移行する場合においても、ＭＯＳＦＥＴ１ のゲート電圧Ｖｇを徐々に、かつ段階的に下げることによって、ドレインとソースとの間の電圧の急激な立上りを緩和しているので、ＭＯＳＦＥＴ１ の素子の破壊を防止できるとともに、ノイズを抑えて周辺回路の誤動作も防止できるようになる。
【００２１】
次に、本発明の第２実施形態を図３に基づいて以下に説明する。なお、第１実施形態と実質的に同じ機能を有する部材には同じ符号を付し、相異するところを説明する。
【００２２】
すなわち、第１実施形態ではＭＯＳＦＥＴ１ のソースと第３の抵抗Ｒ３とを接続しているのに対し、本実施形態ではＭＯＳＦＥＴ１ のソースと第３の抵抗Ｒ３との間に高入力インピーダンス素子７ を接続している。
【００２３】
この高入力インピーダンス素子７ は、出力端子を反転入力端子（−） に負帰還接続した利得１のオペアンプであって、その正転入力端子（＋） をＭＯＳＦＥＴ１ のソースに接続し、出力端子を第３の抵抗Ｒ３に接続してある。
【００２４】
かかるＭＯＳＦＥＴ駆動回路にあっては、ＭＯＳＦＥＴ１ がオン状態のとき、ドレイン電流Ｉｄによる第１の抵抗Ｒ１の検出信号が、高入力インピーダンス素子７ に入力して電圧変換された後に第３の抵抗Ｒ３を介してＰ型ＭＯＳＦＥＴ６ のゲートに印加されるので、ドレイン電流Ｉｄの急激な変動が残存している場合でも、それに伴う電圧変動が直接Ｐ型ＭＯＳＦＥＴ６ のゲートに印加されなくなり、Ｐ型ＭＯＳＦＥＴ６ の破壊を防止できる。
【００２５】
なお、本実施形態では、高入力インピーダンス素子７ として出力端子を反転入力端子（−） に負帰還接続したオペアンプを用いているが、これに限定されるものではない。
【００２６】
【発明の効果】
請求項１記載のものは、ＭＯＳＦＥＴをオフ状態からオン状態へ移行する場合において、ＭＯＳＦＥＴのゲート電圧をコンデンサ直列回路により徐々に上昇し、かつツェナーダイオード直列回路により段階的に印加することによって、それに伴うＭＯＳＦＥＴのドレイン電流の急激な立上りを緩和し、また、ＭＯＳＦＥＴをオン状態からオフ状態へ移行する場合においても、ＭＯＳＦＥＴのゲート電圧を徐々に、かつ段階的に下げることによって、ドレインとソースとの間の電圧の急激な立上りを緩和しているので、ＭＯＳＦＥＴの素子の破壊を防止できるとともに、ノイズを抑えて周辺回路の誤動作も防止できるようになる。
【００２７】
請求項２記載のものは、請求項１記載のものの効果に加えて、ＭＯＳＦＥＴがオン状態のとき、ドレイン電流による第１の抵抗の検出信号が、高入力インピーダンス素子に入力して電圧変換された後に第３の抵抗を介してＰ型ＭＯＳＦＥＴのゲートに印加されるので、ドレイン電流の急激な変動が残存している場合でも、それに伴う電圧変動が直接Ｐ型ＭＯＳＦＥＴのゲートに印加されなくなり、Ｐ型ＭＯＳＦＥＴの破壊を防止できる。
【図面の簡単な説明】
【図１】本発明の第１実施形態を示す回路図である。
【図２】同上のＭＯＳＦＥＴのドレイン電流及びゲート電圧を示す波形である。
【図３】本発明の第２実施形態を示す回路図である。
【図４】従来例を示す回路図である。
【図５】同上のＭＯＳＦＥＴのドレイン電流及びゲート電圧を示す波形である。
【符号の説明】
１ ＭＯＳＦＥＴ
２ 駆動素子
３ 制御部
４ コンデンサ直列回路
５ ツェナーダイオード直列回路
６ Ｐ型ＭＯＳＦＥＴ
７ 高入力インピーダンス素子
Ｉｄ ＭＯＳＦＥＴのドレイン電流
Ｒ１ 第１の抵抗
Ｒ２ 第２の抵抗
Ｒ３ 第３の抵抗
Ｃ１ 第１のコンデンサ
Ｃ２ 第２のコンデンサ
ＺＤ１ 第１のツェナーダイオード
ＺＤ２ 第２のツェナーダイオード
Claims (2)
- ドレイン電流を検出するための第１の抵抗をソースとグランドとの間に接続したＭＯＳＦＥＴと、出力端子を第２の抵抗を介してＭＯＳＦＥＴのゲートに接続してＭＯＳＦＥＴを駆動する駆動素子と、駆動素子を制御する制御部と、ＭＯＳＦＥＴのゲートとグランドとの間に第１及び第２のコンデンサを直列接続してなるコンデンサ直列回路と、ＭＯＳＦＥＴのゲートとグランドとの間に第１及び第２のツェナーダイオードを直列接続してなるツェナーダイオード直列回路と、ソースをコンデンサ直列回路及びツェナーダイオード直列回路の両直列接続点に接続しドレインをグランドに接続しゲートを第３の抵抗を介してＭＯＳＦＥＴのソースに接続したＰ型ＭＯＳＦＥＴと、を備えたことを特徴とするＭＯＳＦＥＴ駆動回路。
- 前記ＭＯＳＦＥＴのソースと前記第３の抵抗との間に高入力インピーダンス素子を接続したことを特徴とする請求項１記載のＭＯＳＦＥＴ駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13862396A JP3575168B2 (ja) | 1996-05-31 | 1996-05-31 | Ｍｏｓｆｅｔ駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13862396A JP3575168B2 (ja) | 1996-05-31 | 1996-05-31 | Ｍｏｓｆｅｔ駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09321545A JPH09321545A (ja) | 1997-12-12 |
| JP3575168B2 true JP3575168B2 (ja) | 2004-10-13 |
Family
ID=15226400
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13862396A Expired - Fee Related JP3575168B2 (ja) | 1996-05-31 | 1996-05-31 | Ｍｏｓｆｅｔ駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3575168B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3565322B2 (ja) | 1999-10-15 | 2004-09-15 | シャープ株式会社 | 光結合素子 |
| JP6343273B2 (ja) * | 2015-11-26 | 2018-06-13 | ミネベアミツミ株式会社 | ブラシレスモータの駆動制御装置、および駆動制御方法 |
-
1996
- 1996-05-31 JP JP13862396A patent/JP3575168B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09321545A (ja) | 1997-12-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7106031B2 (en) | Electric power supply apparatus having input switching circuit | |
| EP2330728A1 (en) | Power control circuit, power supply unit, power supply system, and power controller control method | |
| US20090128106A1 (en) | Power supply controller and semiconductor device | |
| US8427804B2 (en) | Power amplifier | |
| JP2017028779A (ja) | 半導体スイッチング装置 | |
| JP4775044B2 (ja) | スイッチングレギュレータ | |
| US20100046124A1 (en) | Boost DC-DC converter control circuit and boost DC-DC converter having protection circuit interrupting overcurrent | |
| KR20050009151A (ko) | 디씨-디씨 컨버터 컨트롤 회로를 포함하는 반도체 장치 | |
| US7205834B2 (en) | Power amplifier | |
| TWI571055B (zh) | 可降低電磁干擾與電源擾動之切換式驅動器 | |
| JP3575168B2 (ja) | Ｍｏｓｆｅｔ駆動回路 | |
| US20050162189A1 (en) | Current limiter of output transistor | |
| JP5421683B2 (ja) | スイッチング電源装置 | |
| JP2008011585A (ja) | スイッチングレギュレータ | |
| JP4517579B2 (ja) | 電流制御回路 | |
| US7936216B2 (en) | True current limiting | |
| JP2007174764A (ja) | 電源装置 | |
| JP2004282959A (ja) | 電圧制御型駆動素子の駆動装置 | |
| JP2004056254A (ja) | パワーアンプ装置 | |
| JP2021087233A (ja) | 短絡判定装置 | |
| JP2007097333A (ja) | 電源ショート保護回路 | |
| JP2001095240A (ja) | 入力過電圧制限機能を備えた突入電流防止回路 | |
| JP2002315317A (ja) | Ｄｃ／ｄｃコンバータおよびそのスイッチングノイズ低減方法 | |
| JP2015220932A (ja) | 半導体装置 | |
| JP2000092830A (ja) | 電源回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040603 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040615 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040628 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070716 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080716 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090716 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090716 Year of fee payment: 5 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090716 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090716 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100716 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100716 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110716 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120716 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120716 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130716 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |