JP2015220932A - 半導体装置 - Google Patents

Abstract

【課題】トランジスタに流れる電流の検出感度と、トランジスタに逆並列に接続されるダイオードに流れる電流の検出感度とを独立に調整できること。
【解決手段】センストランジスタのエミッタとセンスダイオードのアノードとが接続される第１のノードに接続される反転入力ノードと、メイントランジスタのエミッタとメインダイオードのアノードとが接続される第２のノードに接続される非反転入力ノードとを有するオペアンプと、前記オペアンプのハイ出力によりオンする第１のトランジスタと、前記オペアンプのロー出力によりオンする第２のトランジスタと、前記第１のトランジスタのオンにより前記第１のノードを正電源にプルアップする第１のセンス抵抗と、前記第２のトランジスタのオンにより前記第１のノードを負電源にプルダウンする第２のセンス抵抗とを備える、半導体装置。
【選択図】図１

Description

本発明は、半導体装置に関する。

従来、トランジスタに流れる電流と、トランジスタに逆並列に接続されたダイオードに流れる電流とを、センス抵抗で検出する技術が知られている（例えば、特許文献１を参照）。

特開２００９−２６８０５４号公報

しかしながら、トランジスタに流れる電流と、トランジスタに逆並列に接続されたダイオードに流れる電流とを、共通のセンス抵抗で検出する従来技術では、それらの電流それぞれの検出感度を独立に調整することが難しい。

そこで、トランジスタに流れる電流の検出感度と、トランジスタに逆並列に接続されるダイオードに流れる電流の検出感度とを独立に調整することが可能となる、半導体装置の提供を目的とする。

一つの案では、
トランジスタと、
前記トランジスタに逆並列に接続されるダイオードと、
前記トランジスタに流れる電流に応じたセンス電流を生成するセンストランジスタと、
前記ダイオードに流れる電流に応じたセンスダイオード電流を生成するセンスダイオードと、
前記センストランジスタのエミッタと前記センスダイオードのアノードとが接続される第１のノードに接続される反転入力ノードと、前記トランジスタのエミッタと前記ダイオードのアノードとが接続される第２のノードに接続される非反転入力ノードとを有するオペアンプと、
前記オペアンプのハイ出力によりオンする第１のトランジスタと、
前記オペアンプのロー出力によりオンする第２のトランジスタと、
前記第１のトランジスタのオンにより前記第１のノードを正電源にプルアップする第１のセンス抵抗と、
前記第２のトランジスタのオンにより前記第１のノードを負電源にプルダウンする第２のセンス抵抗とを備える、半導体装置が提供される。

一態様によれば、トランジスタに流れる電流の検出感度と、トランジスタに逆並列に接続されるダイオードに流れる電流の検出感度とを独立に調整できる。なぜならば、ダイオードに流れる電流に応じたセンスダイオード電流は第１のセンス抵抗に流れ、トランジスタに流れる電流に応じたセンス電流は第２のセンス抵抗に流れるので、第１のセンス抵抗と第２のセンス抵抗を別々の抵抗値に設定することが可能だからである。

半導体装置の一例を示す構成図 半導体装置の動作波形の一例を示すタイミングチャート 半導体装置の一例を示す構成図 半導体装置の一例を示す構成図 半導体装置の一例を示す構成図

以下、本発明の実施形態を図面に従って説明する。

図１は、半導体装置の一例である駆動装置１の構成例を示した図である。駆動装置１は、集積回路により形成された構成を有する半導体デバイスでもよいし、ディスクリート部品により形成された構成を有する半導体デバイスでもよい。

駆動装置１は、トランジスタ部１１のメイントランジスタ１２をオンオフ駆動することによって、第１の導電部６１又は第２の導電部６２に接続される誘導性の負荷（例えば、インダクタ、モータなど）を駆動する手段を備えた半導体回路である。駆動装置１が単数又は複数使用される装置として、例えば、メイントランジスタ１２のオンオフ駆動によって電力を入出力間で変換する電力変換装置が挙げられる。電力変換装置の具体例として、直流電力を昇圧又は降圧するコンバータ、直流電力と交流電力との間で電力変換するインバータなどが挙げられる。

例えば、複数の駆動装置１を備える電力変換装置は、誘導性の負荷が接続される中間ノードに対してハイサイドとローサイドのそれぞれに設けられたスイッチング素子１０が直列に接続されたアーム回路を備える。複数の駆動装置１を備える電力変換装置は、３相式のモータを駆動するインバータとして使用される場合、３相式のモータの相数と同数の３個のアーム回路を並列に備える。

導電部６１は、電源の正極等の高電源電位部に導電的に接続される電流経路であり、高電源電位部に他のスイッチング素子又は負荷を介して間接的に接続されてもよい。導電部６２は、電源の負極等の低電源電位部（例えば、グランド電位部）に導電的に接続される電流経路であり、低電源電位部に他のスイッチング素子又は負荷を介して間接的に接続されてもよい。

駆動装置１は、スイッチング素子１０を備えている。スイッチング素子１０は、電流センス機能付きの絶縁ゲート型電圧制御半導体素子である。スイッチング素子１０は、トランジスタ部１１と、ダイオード部１４とを有している。

スイッチング素子１０は、例えば、トランジスタ部１１がInsulated Gate Bipolar Transistor（ＩＧＢＴ）である場合、トランジスタ部１１とダイオード部１４とが共通の半導体基板に設けられたダイオード内蔵ＩＧＢＴである。ダイオード内蔵ＩＧＢＴは、ダイオードのアノード電極とＩＧＢＴのエミッタ電極とを共通電極とし、ダイオードのカソード電極とＩＧＢＴのコレクタ電極とを共通電極とした構造を有している。ダイオード内蔵ＩＧＢＴは、逆導通ＩＧＢＴ（Reverse Conducting（ＲＣ）‐ＩＧＢＴ）とも称される。

トランジスタ部１１の具体例として、ＩＧＢＴ，ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）などのパワートランジスタ素子が挙げられる。図１には、トランジスタ部１１の一例であるＩＧＢＴが図示されている。以下、説明の便宜上、トランジスタ部１１がＩＧＢＴであるとして、説明する。ＭＯＳＦＥＴの場合であれば、「コレクタ」を「ドレイン」に、「エミッタ」を「ソース」に置き換えて読むとよい。

トランジスタ部１１のゲート端子Ｇは、例えば、ゲート端子Ｇに直列接続されたゲート抵抗を介して、制御回路４０の駆動回路４３に接続される制御端子である。トランジスタ部１１のコレクタ端子Ｃは、例えば、接続点ａに接続され、接続点ａを介して導電部６１に接続される第１の主端子である。トランジスタ部１１のエミッタ端子Ｅは、例えば、接続点ｄに接続され、接続点ｄを介して導電部６２に接続される第２の主端子である。トランジスタ部１１のセンスエミッタ端子ＳＥは、例えば、接続点ｂに接続され、接続点ｂを介してオペアンプ５０の反転入力ノード（反転入力端子−）に接続されるセンス端子である。

トランジスタ部１１は、メイントランジスタ１２及びセンストランジスタ１３を含んで構成されている。メイントランジスタ１２及びセンストランジスタ１３は、ＩＧＢＴ等のスイッチング素子である。センストランジスタ１３は、メイントランジスタ１２に並列に接続されている。メイントランジスタ１２とセンストランジスタ１３は、それぞれ、複数のセルトランジスタから構成されてよい。

メイントランジスタ１２及びセンストランジスタ１３のそれぞれのゲート電極は、トランジスタ部１１のゲート端子Ｇに共通接続される制御電極である。メイントランジスタ１２及びセンストランジスタ１３のそれぞれのコレクタ電極は、トランジスタ部１１のコレクタ端子Ｃに共通接続される第１の主電極である。メイントランジスタ１２のエミッタ電極は、トランジスタ部１１のエミッタ端子Ｅに接続される第２の主電極である。センストランジスタ１３のセンスエミッタ電極は、トランジスタ部１１のセンスエミッタ端子ＳＥに接続されるセンス電極である。

センストランジスタ１３は、メイントランジスタ１２に流れる電流に応じた電流を生成するセンストランジスタの一例であり、メイントランジスタ１２に流れる電流が大きいほど大きな電流が流れるセンス素子である。センストランジスタ１３は、例えば、メイントランジスタ１２に流れる主電流Ｉｅに比例したセンス電流Ｉｓｅを出力する。

例えば、コレクタ端子Ｃからトランジスタ部１１に流入するコレクタ電流は、メイントランジスタ１２を流れる主電流Ｉｅとセンストランジスタ１３を流れるセンス電流Ｉｓｅとにセンス比ｎで分割される。センス電流Ｉｓｅは、主電流Ｉｅに応じてセンス比ｎの割合で流れる電流であり、主電流Ｉｅよりも電流値がセンス比ｎによって小さくされた電流である。センス比ｎは、例えば、メイントランジスタ１２のエミッタ電極の面積と、センストランジスタ１３のセンスエミッタ電極の面積との比に応じて決定される。

主電流Ｉｅは、メイントランジスタ１２におけるコレクタ電極とエミッタ電極とを流れ、エミッタ端子Ｅから出力される。エミッタ端子Ｅから出力された主電流Ｉｅは、接続点ｄを介して、導電部６２を流れる。センス電流Ｉｓｅは、センストランジスタ１３におけるコレクタ電極とセンスエミッタ電極とを流れ、センスエミッタ端子ＳＥから出力される。

一方、ダイオード部１４は、メインダイオード１５及びセンスダイオード１６を含んで構成されている。

メインダイオード１５は、メイントランジスタ１２に逆並列に接続されるダイオードの一例であり、エミッタ端子Ｅに接続されるアノードと、コレクタ端子Ｃに接続されるカソードとを有する逆導通素子である。メインダイオード１５のアノード電極は、エミッタ端子Ｅが接続される接続点ｄに接続され、接続点ｄを介して導電部６２に接続されるＰ型電極である。メインダイオード１５のカソード電極は、コレクタ端子Ｃが接続される接続点ａに接続され、接続点ａを介して導電部６１に接続されるＮ型電極である。

センスダイオード１６は、メインダイオード１５に流れる電流に応じた電流を生成するセンスダイオードの一例であり、メインダイオード１５に流れる電流が大きいほど大きな電流が流れるセンス素子である。センスダイオード１６は、例えば、メインダイオード１５に流れるダイオード電流Ｉｄに比例したセンスダイオード電流Ｉｓｄを出力する。

センスダイオード電流Ｉｓｄは、ダイオード電流Ｉｄに応じてセンス比ｍの割合で流れる電流であり、ダイオード電流Ｉｄよりも電流値がセンス比ｍによって小さくされた電流である。

センスダイオード１６のアノード電極は、センスエミッタ端子ＳＥが接続される接続点ｂに接続され、接続点ｂを介してオペアンプ５０の反転入力ノードに接続されるＰ型電極である。センスダイオード１６のカソード電極は、コレクタ端子Ｃが接続される接続点ａに接続され、接続点ａを介して導電部６１に接続されるＮ型電極である。

駆動装置１は、接続点ｂに接続される反転入力ノードと、接続点ｄに接続される非反転入力ノード（非反転入力端子＋）とを有するオペアンプ５０を備える。オペアンプ５０は、反転入力ノードと非反転入力ノードとの電位差である差動入力電圧に応じた電圧を出力ノードｆに出力する差動増幅器である。

接続点ｂは、センストランジスタ１３のセンスエミッタ電極とセンスダイオード１６のアノード電極に接続される第１のノードの一例である。接続点ｄは、メイントランジスタ１２のエミッタ電極とメインダイオード１５のアノード電極に接続される第２のノードの一例である。

駆動装置１は、接続点ｂに対して正電源３３側に設けられるハイサイドトランジスタ３１と、接続点ｂに対して負電源３４側に設けられるローサイドトランジスタ３２とを備える。ハイサイドトランジスタ３１は、オペアンプ５０のハイ出力によりオンする第１のトランジスタの一例であり、例えば、ＮＰＮ型のバイポーラトランジスタである。ローサイドトランジスタ３２は、オペアンプ５０のロー出力によりオンする第２のトランジスタの一例であり、例えば、ＰＮＰ型のバイポーラトランジスタである。

図１の場合、ハイサイドトランジスタ３１は、オペアンプ５０の出力ノードｆに接続されるベースと、正電源３３に接続されるコレクタと、センス抵抗２１の端部に接続されるエミッタとを有する。図１の場合、ローサイドトランジスタ３２は、オペアンプ５０の出力ノードｆに接続されるベースと、負電源３４に接続されるコレクタと、センス抵抗２２の端部に接続されるエミッタとを有する。

駆動装置１は、接続点ｂに対して正電源３３側に設けられるセンス抵抗２１と、接続点ｂに対して負電源３４側に接続されるセンス抵抗２２とを備える。センス抵抗２１は、ハイサイドトランジスタ３１がオペアンプ５０のハイ出力によってオンすることにより、接続点ｂを正電源３３にプルアップする第１のセンス抵抗の一例である。センス抵抗２２は、ローサイドトランジスタ３２がオペアンプ５０のロー出力によってオンすることにより、接続点ｂを負電源３４にプルダウンする第２のセンス抵抗の一例である。

正電源３３は、トランジスタ部１１のエミッタ端子Ｅ（接続点ｄでもよい）を基準電位（ゼロ）とすると、エミッタ端子Ｅのエミッタ電圧よりも高い正の電源電圧を出力する電源ノードの一例であり、電位が略一定の高電源電位部である。負電源３４は、トランジスタ部１１のエミッタ端子Ｅ（接続点ｄでもよい）を基準電位（ゼロ）とすると、エミッタ端子Ｅのエミッタ電圧よりも低い負の電源電圧を出力する電源ノードの一例であり、電位が略一定の低電源電位部である。

センス電流Ｉｓｅがセンスエミッタ端子ＳＥから接続点ｂに流れることで、接続点ｂの電圧が接続点ｄの電圧よりも僅かでも高くなると、オペアンプ５０は、出力ノードｆの電圧を低下させて、ローサイドトランジスタ３２のベースから出力ノードｆを介してベース電流を吸い込む。所定電流値以上のベース電流が吸い込まれると、ローサイドトランジスタ３２はオンするので、接続点ｂはセンス抵抗２２を介して負電源３４にプルダウンされる。接続点ｂがローサイドトランジスタ３２のオンによりセンス抵抗２２を介して負電源３４にプルダウンされると、センス電流Ｉｓｅは接続点ｂからセンス抵抗２２を経由して負電源３４に流れる。オペアンプ５０は、接続点ｂの電圧を接続点ｄに一致させるセンス電流Ｉｓｅが接続点ｂからセンス抵抗２２を経由して負電源３４に流れるように、出力ノードｆの電圧を低下させて、ローサイドトランジスタ３２のベースから吸い込むベース電流量を調整する。

一方、センスダイオード電流Ｉｓｄが接続点ｂからセンスダイオード１６に流れることで、接続点ｂの電圧が接続点ｄの電圧よりも僅かでも低くなると、オペアンプ５０は、出力ノードｆの電圧を上昇させて、出力ノードｆを介してハイサイドトランジスタ３１のベースにベース電流を供給する。所定電流値以上のベース電流が供給されると、ハイサイドトランジスタ３１はオンするので、接続点ｂはセンス抵抗２１を介して正電源３３にプルアップされる。接続点ｂがハイサイドトランジスタ３１のオンによりセンス抵抗２１を介して正電源３３にプルアップされると、センスダイオード電流Ｉｓｄは正電源３３からセンス抵抗２１を経由して接続点ｂに流れる。オペアンプ５０は、接続点ｂの電圧を接続点ｄに一致させるセンスダイオード電流Ｉｓｄが正電源３３からセンス抵抗２１を経由して接続点ｂに流れるように、出力ノードｆの電圧を上昇させて、ハイサイドトランジスタ３１のベースに供給するベース電流量を調整する。

センス電流Ｉｓｅがセンス抵抗２２を経由して流れることにより、主電流Ｉｅの大きさに応じたセンス電圧Ｖｓｅ２が接続点ｈに発生する。接続点ｈは、センス抵抗２２の端部とローサイドトランジスタ３２のエミッタとが接続されるノードである。接続点ｈに発生するセンス電圧Ｖｓｅ２が検出されることによって、主電流Ｉｅの大きさの検出が可能となる。例えば、制御回路４０のコンパレータ４９は、センス電圧Ｖｓｅ２を検出することによって、主電流Ｉｅの大きさを検出できる。

一方、センスダイオード電流Ｉｓｄがセンス抵抗２１を経由して流れることにより、ダイオード電流Ｉｄの大きさに応じたセンス電圧Ｖｓｅ１が接続点ｇに発生する。接続点ｇは、センス抵抗２１の端部とハイサイドトランジスタ３１のエミッタとが接続されるノードである。接続点ｇに発生するセンス電圧Ｖｓｅ１が検出されることによって、ダイオード電流Ｉｄの大きさの検出が可能となる。例えば、制御回路４０のコンパレータ４６は、センス電圧Ｖｓｅ１を検出することによって、ダイオード電流Ｉｄの大きさを検出できる。

このように、主電流Ｉｅが流れることによって発生するセンス電流Ｉｓｅと、ダイオード電流Ｉｄが流れることによって発生するセンスダイオード電流Ｉｓｄとは、それぞれ、別々のセンス抵抗に流れる。よって、主電流Ｉｅが発生するときに流れるセンス電流Ｉｓｅが経由するセンス抵抗２２と、ダイオード電流Ｉｄが発生するときに流れるセンスダイオード電流Ｉｓｄが経由するセンス抵抗２１とを、それぞれ、別々の抵抗値に調整することが可能となる。したがって、主電流Ｉｅの検出感度とダイオード電流Ｉｄの検出感度とを独立に調整することが可能となる。

センス抵抗２１とセンス抵抗２２は、互いに異なる抵抗値を有し、例えば、センス抵抗２１は、センス抵抗２２よりも高い抵抗値を有する。

センス抵抗２１の抵抗値がセンス抵抗２２よりも高いことによって、センスダイオード電流Ｉｓｄの検出感度をセンス電流Ｉｓｅの検出感度よりも上げることができる。これにより、微小なセンスダイオード電流Ｉｓｄを精度良く検出できるので、ダイオード電流Ｉｄの検出感度も上がる。したがって、制御回路４０のコンパレータ４６は、零よりも僅かに大きなダイオード電流Ｉｄがメインダイオード１５に流れていることを、センス電圧Ｖｓｅ１によって高精度に検出できる。

また、センス抵抗２１の抵抗値がセンス抵抗２２よりも高いこと（言い換えれば、センス抵抗２２の抵抗値がセンス抵抗２１よりも低いこと）によって、センス電流Ｉｓｅの検出感度をセンスダイオード電流Ｉｓｄの検出感度よりも下げることができる。これにより、制御回路４０のコンパレータ４９は、主電流Ｉｅが所定値以上の比較的大きな電流（例えば、過電流）であっても、そのような大きな電流をセンス電圧Ｖｓｅ２によって検出できる。また、センス電圧Ｖｓｅ２の絶対値が過大になることを防止でき、センス抵抗２２で発生する損失を抑えることができる。

駆動装置１は、制御回路４０を備えている。制御回路４０は、センス電圧Ｖｓｅ１とセンス電圧Ｖｓｅ２の少なくとも一つの検出結果に基づいて、メイントランジスタ１２及びセンストランジスタ１３をオフさせる制御部の一例である。制御回路４０は、例えば、コンパレータ４６と、コンパレータ４９と、ＡＮＤ回路４８と、ＡＮＤ回路４２と、駆動回路４３とを有している。

制御回路４０は、センスダイオード電流Ｉｓｄがセンス抵抗２１を流れることにより発生するセンス電圧Ｖｓｅ１が所定の基準電圧ＶＲ１以上であることがコンパレータ４６により検出されるとき、メイントランジスタ１２及びセンストランジスタ１３をオフさせる。これにより、ダイオード電流Ｉｄが流れているときに、メイントランジスタ１２及びセンストランジスタ１３がオンすることを防止できる。また、ダイオード電流Ｉｄが流れているときに、メイントランジスタ１２及びセンストランジスタ１３がオンすることによって、ダイオード部１４の損失が増大することを防止できる。

コンパレータ４６は、センスダイオード電流Ｉｓｄがセンス抵抗２１に流れているか否かを検出することによって、ダイオード電流Ｉｄがメインダイオード１５に流れているか否かを判定するダイオード電流判定回路である。

コンパレータ４６は、接続点ｇに接続される反転入力ノードと、基準電圧ＶＲ１を出力する基準電圧部４７に接続される非反転入力ノードとを有している。基準電圧ＶＲ１は、センスダイオード電流Ｉｓｄ（言い換えれば、ダイオード電流Ｉｄ）が流れているか否かを判定するための閾値電圧である。基準電圧ＶＲ１は、例えば、零又は正の一定の電圧値である。

コンパレータ４６は、センス電圧Ｖｓｅ１が基準電圧ＶＲ１以上であることが検出されるとき、ダイオード電流Ｉｄが流れていると判定し、ダイオード電流Ｉｄが流れていると判定したことを表すローレベルの出力信号Ｓ４を出力する。一方。コンパレータ４６は、センス電圧Ｖｓｅ１が基準電圧ＶＲ１未満であることが検出されるとき、ダイオード電流Ｉｄが流れていないと判定し、ダイオード電流Ｉｄが流れていないと判定したことを表すハイレベルの出力信号Ｓ４を出力する。

一方、制御回路４０は、センス電流Ｉｓｅがセンス抵抗２２を流れることにより発生するセンス電圧Ｖｓｅ２が所定の基準電圧ＶＲ２未満であることがコンパレータ４９により検出されるとき、メイントランジスタ１２及びセンストランジスタ１３をオフさせる。これにより、過度の主電流Ｉｅがメイントランジスタ１２に流れることを防止でき、過度のセンス電流Ｉｓｅがセンストランジスタ１３に流れることを防止できる。

コンパレータ４９は、センス電流Ｉｓｅがセンス抵抗２２に流れているか否かを検出することによって、主電流Ｉｅがメイントランジスタ１２に流れているか否かを判定する主電流判定回路である。特に、コンパレータ４９は、所定電流値以上のセンス電流Ｉｓｅがセンス抵抗２２に流れているか否かを検出することによって、過大な主電流Ｉｅがメイントランジスタ１２に流れているか否かを判定する過電流判定回路である。

コンパレータ４９は、接続点ｈに接続される非反転入力ノードと、基準電圧ＶＲ２を出力する基準電圧部４５に接続される反転入力ノードとを有している。基準電圧ＶＲ２は、主電流Ｉｅが過電流であるか否かを判定するための閾値電圧である。基準電圧ＶＲ２は、例えば、負の一定の電圧値である。

コンパレータ４９は、センス電圧Ｖｓｅ２が基準電圧ＶＲ２未満であることが検出されるとき、過大な主電流Ｉｅが流れていると判定し、過大な主電流Ｉｅが流れていると判定したことを表すローレベルの出力信号Ｓ６を出力する。一方、コンパレータ４９は、センス電圧Ｖｓｅ２が基準電圧ＶＲ２以上であることが検出されるとき、過大な主電流Ｉｅが流れていないと判定し、過大な主電流Ｉｅが流れていないことを表すハイレベルの出力信号Ｓ６を出力する。

制御回路４０は、コンパレータ４６の出力信号Ｓ４とコンパレータ４９の出力信号Ｓ６が入力されるＡＮＤ回路４８を有している。ＡＮＤ回路４８は、出力信号Ｓ４の電圧レベルと出力信号Ｓ６の電圧レベルとに基づいて、メイントランジスタ１２及びセンストランジスタ１３をオフさせるか否かを判定するオフ判定回路である。ＡＮＤ回路４８は、出力信号Ｓ４と出力信号Ｓ６との論理積を演算して出力信号Ｓ５を出力する。

ＡＮＤ回路４２は、指令信号Ｓ１の電圧レベルと出力信号Ｓ５の電圧レベルとに基づいて、メイントランジスタ１２及びセンストランジスタ１３をオンさせるかオフさせるかを判定するオンオフ判定回路である。ＡＮＤ回路４２は、指令信号Ｓ１と出力信号Ｓ５との論理積を演算してプレ駆動信号Ｓ２を出力する。指令信号Ｓ１は、メイントランジスタ１２及びセンストランジスタ１３のオンオフを指令する信号であり、駆動装置１よりも上位のマイクロコンピュータ等の外部装置から供給される信号（例えば、パルス幅変調信号）である。

ＡＮＤ回路４２は、指令信号Ｓ１と出力信号Ｓ５の少なくとも一方がメイントランジスタ１２及びセンストランジスタ１３のオフを指示するローレベルの信号である場合、ローレベルのプレ駆動信号Ｓ２を出力する。ローレベルのプレ駆動信号Ｓ２は、メイントランジスタ１２及びセンストランジスタ１３をオフさせるための信号である。つまり、ＡＮＤ回路４２は、メイントランジスタ１２及びセンストランジスタ１３のオンを指示するハイレベルの指令信号Ｓ１を受けても、出力信号Ｓ５がローレベルであるとき、ローレベルのプレ駆動信号Ｓ２を出力する。

一方、ＡＮＤ回路４２は、指令信号Ｓ１と出力信号Ｓ５のいずれも、メイントランジスタ１２及びセンストランジスタ１３のオンを指示するハイレベルの信号である場合、ハイレベルのプレ駆動信号Ｓ２を出力する。ハイレベルのプレ駆動信号Ｓ２は、メイントランジスタ１２及びセンストランジスタ１３をオンさせるための信号である。

駆動回路４３は、ＡＮＤ回路４２から出力されるプレ駆動信号Ｓ２と同論理のゲート駆動信号Ｓ３を出力する。駆動回路４３は、メイントランジスタ１２及びセンストランジスタ１３を駆動できるように、プレ駆動信号Ｓ２の電圧レベルを高くシフトして、プレ駆動信号Ｓ２の電圧レベルよりも大きなゲート駆動信号Ｓ３を出力する。

これにより、制御回路４０は、ダイオード電流Ｉｄがメインダイオード１５に流れることと過大な主電流Ｉｅがメイントランジスタ１２に流れることとの少なくとも一方が検出されたとき、メイントランジスタ１２及びセンストランジスタ１３をオフできる。一方、通常の主電流Ｉｅがメイントランジスタ１２に流れていることが検出されているとき、メイントランジスタ１２及びセンストランジスタ１３をオンできる。

図２は、駆動装置１の動作波形の一例を示したタイミングチャートである。図２について、図１を参照して、以下説明する。

電流Ｉｓｗは、導電部６２を流れる電流であり、主電流Ｉｅとダイオード電流Ｉｄとの和にほぼ等しい。なお、センス電流Ｉｓｅは主電流Ｉｅよりも十分小さく、センスダイオード電流Ｉｓｄはダイオード電流Ｉｄよりも十分小さいため、センス電流Ｉｓｅ及びセンスダイオード電流Ｉｓｄは、電流Ｉｓｗに対して無視できる大きさである。

電流Ｉｓｗが負の値である期間は、電流Ｉｓｗが、メインダイオード１５及びセンスダイオード１６の順方向と同方向に流れていることを表す。メインダイオード１５及びセンスダイオード１６の順方向とは、アノード電極からカソード電極に向かう方向である。一方、電流Ｉｓｗが正の値である期間は、電流Ｉｓｗが、メインダイオード１５及びセンスダイオード１６の順方向とは逆向きの方向に流れていることを表す。メインダイオード１５及びセンスダイオード１６の順方向とは逆向きの方向とは、コレクタ端子Ｃからエミッタ端子Ｅ又はセンスエミッタ端子ＳＥに向かう方向である。

コンパレータ４６は、センス電圧Ｖｓｅ１が基準電圧ＶＲ１を跨ぐことが検出される時点で、出力信号Ｓ４の電圧レベルを反転させる。なお、出力信号Ｓ４のチャタリングを防止するため、基準電圧ＶＲ１は、ヒステリシスを有してもよい。

コンパレータ４６は、センス電圧Ｖｓｅ１が基準電圧ＶＲ１よりも大きな値から小さな値に変化することが検出される時点ｔ１で、センスダイオード電流Ｉｓｄ（言い換えれば、ダイオード電流Ｉｄ）の流れが終わることを検出することができ、出力信号Ｓ４をローレベルからハイレベルに切り替える。一方、コンパレータ４６は、センス電圧Ｖｓｅ１が基準電圧ＶＲ１よりも小さな値から大きな値に変化することが検出される時点ｔ４で、センスダイオード電流Ｉｓｄ（言い換えれば、ダイオード電流Ｉｄ）の流れが始まることを検出することができ、出力信号Ｓ４をハイレベルからローレベルに切り替える。

コンパレータ４９は、センス電圧Ｖｓｅ２が基準電圧ＶＲ２を跨ぐことが検出される時点で、出力信号Ｓ６の電圧レベルを反転させる。なお、出力信号Ｓ６のチャタリングを防止するため、基準電圧ＶＲ２は、ヒステリシスを有してもよい。

コンパレータ４９は、センス電圧Ｖｓｅ２が基準電圧ＶＲ２よりも大きな値から小さな値に変化することが検出される時点ｔ２で、過大な主電流Ｉｅが流れていることを検出することができ、出力信号Ｓ６をハイレベルらローレベルに切り替える。一方、コンパレータ４９は、センス電圧Ｖｓｅ２が基準電圧ＶＲ２よりも小さな値から大きな値に変化することが検出される時点ｔ３で、過大な主電流Ｉｅが流れていないことを検出でき、出力信号Ｓ６をローレベルからハイレベルに切り替える。

図２に示されるように、メイントランジスタ１２及びセンストランジスタ１３のオンを指示するハイレベルの指令信号Ｓ１があっても、ダイオード電流Ｉｄが流れている期間は出力信号Ｓ４がローレベルになるので、プレ駆動信号Ｓ２はローレベルになる（時点ｔ１以前、又は時点ｔ４以後）。これにより、メイントランジスタ１２及びセンストランジスタ１３がオフされるので、ダイオード電流Ｉｄが流れているときに、メイントランジスタ１２及びセンストランジスタ１３がオンすることを防止できる。

また、指令信号Ｓ１がハイレベルである場合において、出力信号Ｓ４も出力信号Ｓ６もハイレベルであるとき、プレ駆動信号Ｓ２はハイレベルになる（時点ｔ１から時点ｔ２までの期間）。これにより、メイントランジスタ１２及びセンストランジスタ１３がオンされるので、主電流Ｉｅを流すことができる。

また、ハイレベルの指令信号Ｓ１があっても、過大な主電流Ｉｅが検出されると、出力信号Ｓ６はレーベルになるので、プレ駆動信号Ｓ２はローレベルになる（時点ｔ２）。これにより、メイントランジスタ１２及びセンストランジスタ１３がオフされるので、過度の主電流Ｉｅ及びセンス電流Ｉｓｅが流れることを防止できる。

なお、図２は、電流Ｉｓｗを変化させたときの各部の動作の関係を説明するためのシミュレーション波形を示している。そのため、メイントランジスタ１２及びセンストランジスタ１３がオフされる時点ｔ２以降でも、電流Ｉｓｗが上昇している期間がある。実際は、メイントランジスタ１２及びセンストランジスタ１３が時点ｔ２でオフされることにより、主電流Ｉｅの低下に伴い電流Ｉｓｗも低下する。

図３は、半導体装置の一例である駆動装置２の構成例を示した図である。上述の駆動装置の構成例と同一の構成、動作及び効果についての説明は省略する。オペアンプの数は、複数あってもよい。駆動装置２は、２つのオペアンプ５１，５２を有する点で、図１と異なる。第１のオペアンプ５１及び第２のオペアンプ５２は、それぞれ、接続点ｂに接続される反転入力ノードと、接続点ｄに接続される非反転入力ノードとを有する。図３の回路動作も、図２と同様である。

図４は、半導体装置の一例である駆動装置３の構成例を示した図である。上述の駆動装置の構成例と同一の構成、及び効果についての説明は省略する。ハイサイドトランジスタとローサイドトランジスタは、ＭＯＳトランジスタでもよい。駆動装置３は、ハイサイドトランジスタ３５にｎチャネル型のＭＯＳトランジスタを使用し、ローサイドトランジスタ３６にｐチャネル型のＭＯＳトランジスタを使用する。

図４の場合、ハイサイドトランジスタ３５は、オペアンプ５０の出力ノードｆに接続されるゲートと、正電源３３に接続されるドレインと、センス抵抗２１の端部に接続されるソースとを有する。図４の場合、ローサイドトランジスタ３６は、オペアンプ５０の出力ノードｆに接続されるゲートと、負電源３４に接続されるドレインと、センス抵抗２２の端部に接続されるソースとを有する。図４の回路動作も、図２と同様である。

図５は、半導体装置の一例である駆動装置４の構成例を示した図である。上述の駆動装置の構成例と同一の構成、動作及び効果についての説明は省略する。駆動装置４は、センス抵抗２１とハイサイドトランジスタ３１との位置が図１に対して置換された構成を有し、センス抵抗２２とローサイドトランジスタ３２との位置が図１に対して置換された構成を有している。

すなわち、図１の場合、センス抵抗２１は、接続点ｂに接続される一端と、ハイサイドトランジスタ３１のエミッタに接続される他端とを有し、センス抵抗２２は、接続点ｂに接続される一端と、ローサイドトランジスタ３２のエミッタに接続される他端とを有する。これに対し、図５の場合、センス抵抗２２は、正電源３３に接続される一端と、ハイサイドトランジスタ３１のコレクタに接続される他端とを有し、センス抵抗２２は、負電源３４に接続される一端と、ローサイドトランジスタ３２のコレクタに接続される他端とを有する。

センス電圧Ｖｓｅ１が発生する接続点ｉは、センス抵抗２１の端部とハイサイドトランジスタ３１のコレクタとが接続されるノードである。センス電圧Ｖｓｅ２が発生する接続点ｊは、センス抵抗２２の端部とローサイドトランジスタ３２のコレクタとが接続されるノードである。

以上、半導体装置を実施形態により説明したが、本発明は上記実施形態に限定されるものではない。他の実施形態の一部又は全部との組み合わせや置換などの種々の変形及び改良が、本発明の範囲内で可能である。

例えば、トランジスタ等のスイッチング素子は、ＩＧＢＴに限らず、Ｎチャネル型のＭＯＳＦＥＴでもよいし、Ｐチャネル型のＭＯＳＦＥＴでもよい。

１，２，３，４ 駆動装置（半導体装置の例）
１０ スイッチング素子
１１ トランジスタ部
１２ メイントランジスタ
１３ センストランジスタ
１４ ダイオード部
１５ メインダイオード
１６ センスダイオード
２１，２２ センス抵抗
３１，３５ ハイサイドトランジスタ
３２，３６ ローサイドトランジスタ
３３ 正電源
３４ 負電源
４０ 制御回路
４５，４７ 基準電圧部
４６，４９ コンパレータ
５０，５１，５２ オペアンプ
６１，６２ 導電部

Claims (8)

1. トランジスタと、
   前記トランジスタに逆並列に接続されるダイオードと、
   前記トランジスタに流れる電流に応じたセンス電流を生成するセンストランジスタと、
   前記ダイオードに流れる電流に応じたセンスダイオード電流を生成するセンスダイオードと、
   前記センストランジスタのエミッタと前記センスダイオードのアノードとが接続される第１のノードに接続される反転入力ノードと、前記トランジスタのエミッタと前記ダイオードのアノードとが接続される第２のノードに接続される非反転入力ノードとを有するオペアンプと、
   前記オペアンプのハイ出力によりオンする第１のトランジスタと、
   前記オペアンプのロー出力によりオンする第２のトランジスタと、
   前記第１のトランジスタのオンにより前記第１のノードを正電源にプルアップする第１のセンス抵抗と、
   前記第２のトランジスタのオンにより前記第１のノードを負電源にプルダウンする第２のセンス抵抗とを備える、半導体装置。
2. 前記第１のセンス抵抗は、前記第２のセンス抵抗よりも高い抵抗値を有する、請求項１に記載の半導体装置。
3. 前記第１のセンス抵抗は、前記第１のノードに接続される一端と、前記第１のトランジスタに接続される他端とを有し、
   前記第２のセンス抵抗は、前記第１のノードに接続される一端と、前記第２のトランジスタに接続される他端とを有する、請求項１又は２に記載の半導体装置。
4. 前記オペアンプは、前記第１のトランジスタに接続される第１のオペアンプと、前記第２のトランジスタに接続される第２のオペアンプとを有し、
   前記第１のオペアンプ及び前記第２のオペアンプは、それぞれ、前記第１のノードに接続される反転入力ノードと、前記第２のノードに接続される非反転入力ノードとを有する、請求項１から３のいずれか一項に記載の半導体装置。
5. 前記第１のセンス抵抗と前記第２のセンス抵抗の少なくとも一方のセンス抵抗に発生するセンス電圧の検出結果に基づいて、前記トランジスタをオフさせる制御部を備える、請求項１から４のいずれか一項に記載の半導体装置。
6. 前記制御部は、前記ダイオードに電流が流れているとき、前記トランジスタをオフさせる、請求項５に記載の半導体装置。
7. 前記制御部は、前記トランジスタをオンさせる指令を受けても、前記ダイオードに電流が流れているとき、前記トランジスタをオフさせる、請求項６に記載の半導体装置。
8. 前記制御部は、前記ダイオードに電流が流れることと前記トランジスタに所定値以上の電流が流れることとの少なくとも一方が検出されたとき、前記トランジスタをオフさせる、請求項５から７のいずれか一項に記載の半導体装置。

Images