JP4775044B2

JP4775044B2 - スイッチングレギュレータ

Info

Publication number: JP4775044B2
Application number: JP2006066350A
Authority: JP
Inventors: 功佐野; 宏明加茂
Original assignee: Fuji Electric Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 2006-03-10
Filing date: 2006-03-10
Publication date: 2011-09-21
Anticipated expiration: 2026-03-10
Also published as: JP2007244156A

Description

本発明は、降圧同期整流型のスイッチングレギュレータに関し、特に、出力の高速過度応答とスイッチング素子のアバランシェ破壊を改善したスイッチングレギュレータに関する。

ノートパソコン等の電子機器には、定電圧電源として例えばＩＣ化された降圧同期整流型のスイッチングレギュレータが使用されている（例えば、特許文献１参照）。図７はこのような従来のスイッチングレギュレータの構成を示す回路図である。

図７に示すスイッチングレギュレータは、電源入力端子Ｔｉに接続されたスイッチング素子であるＰチャネルの出力ＭＯＳトランジスタＰＭＴ１と同期スイッチング素子であるＮチャネルの同期出力ＭＯＳトランジスタＮＭＴ１の直列回路を有し、それらの接続点であるＡ点のＤＣ／ＤＣ出力端子Ｔｏ側にインダクタＬ１および平滑コンデンサＣ１の直列回路が接続された構成を有している。ＤＣ／ＤＣ出力端子Ｔｏの出力電圧は電圧検出用抵抗Ｒ１とＲ２により分圧され、その分圧された電圧が検出電圧としてエラーアンプＱ１に入力され、基準電圧との誤差が増幅される。エラーアンプＱ１の出力は三角波発振回路１からの三角波とＰＷＭコンパレータＱ２で比較され、ＰＷＭコンパレータＱ２からエラーアンプＱ１の出力に応じたデューティ比のＰＷＭパルスが出力される。ドライバ２，３はそのＰＷＭパルスにより各々の出力ＭＯＳトランジスタＰＭＴ１、同期出力ＭＯＳトランジスタＮＭＴ１を駆動する。

図８は図７に示す従来のスイッチングレギュレータの動作を示すタイミングチャートである。ここでは、エラーアンプＱ１へ入力する基準電圧、ＤＣ／ＤＣ出力、出力ＭＯＳトランジスタＰＭＴ１および同期出力ＭＯＳトランジスタＮＭＴ１のゲート電圧、インダクタＬ１に流れるインダクタ電流、およびＡ点の電圧を示している。

ＰＷＭコンパレータＱ２は、エラーアンプＱ１の出力を三角波と比較することで、出力ＭＯＳトランジスタＰＭＴ１、同期出力ＭＯＳトランジスタＮＭＴ１を駆動するオン（ＯＮ）デューティを決定する信号をドライバ２，３に出力する。これにより、基準電圧と、エラーアンプＱ１に入力される電圧検出用抵抗Ｒ１，Ｒ２により分圧された検出電圧が等しくなるように制御され、出力電圧が一定に保たれる。
特開２００３−７０２４２号公報

しかしながら、上記のような従来のスイッチングレギュレータにおいては、基準電圧を変化させてＤＣ／ＤＣ出力電圧をそれまでとは異なる低い電圧に設定しようとしたとき、図８に示すように、同期出力ＭＯＳトランジスタＮＭＴ１がオンし続けるため、インダクタ電流は平滑コンデンサＣ１から同期出力ＭＯＳトランジスタＮＭＴ１を経由してグランドへ流れることになる。このとき、出力の設定電圧と平滑コンデンサＣ１の容量によるが、インダクタ電流は負側に大きく増え続ける。そして、設定電圧まで出力電圧が低下し、再び定常状態の制御が始まると、同期出力ＭＯＳトランジスタＮＭＴ１がオフ（ＯＦＦ）するものの、インダクタ電流が流れ続けようとしてＡ点に付随する浮遊容量に流れ込み、出力ＭＯＳトランジスタＰＭＴ１のボディダイオード経由でインダクタ電流が電源側へ流れる前にＡ点の電圧が高電圧に跳ね上がる。このときの電圧値によっては、同期出力ＭＯＳトランジスタＮＭＴ１のアバランシェ耐圧を超えて、ドレイン接合にダメージを与え、場合によっては破壊することがあるという問題点がある。このことは、負荷が急に軽くなった場合も同様である。

特許文献１では、同期出力ＭＯＳトランジスタを制御することで、同期出力ＭＯＳトランジスタを経由してグランドへ流れる電流を遮断しているが、出力電圧を高速で変化させるようなアプリケーション（例えばＷ−ＣＤＭＡ方式のＰＡ（パワーアンプ）用電源などの場合）では、平滑コンデンサの電荷が抜ける経路は電圧検出用抵抗しかなく、一般にこの電圧検出用抵抗は変換効率を確保するためにできるだけ無効電流を減らすように数ｋΩから数百ｋΩの高抵抗値となっており、出力電圧が設定電圧になるまで時間がかかってしまう。

本発明は、このような点に鑑みてなされたものであり、基準電圧を変化させたときや負荷が急に軽くなったときに、同期出力ＭＯＳトランジスタ経由でグランドへ流れる電流を遮断することができ、同期出力ＭＯＳトランジスタがアバランシェ耐圧を超える電圧を印加されて破壊するのを防止できるスイッチングレギュレータを提供することを目的とする。

本発明では上記課題を解決するために、電源入力端子にスイッチング駆動される出力ＭＯＳトランジスタと同期出力ＭＯＳトランジスタの直列回路が接続され、それらの接続点の出力側にインダクタおよび平滑コンデンサの直列回路が接続された降圧同期整流型のスイッチングレギュレータにおいて、スイッチングレギュレータの出力電圧を検出した検出電圧と基準電圧との誤差を増幅するエラーアンプと、前記エラーアンプの出力と三角波発振回路からの三角波とを比較し、前記エラーアンプの出力に応じたデューティ比のパルスを出力するＰＷＭコンパレータと、前記ＰＷＭコンパレータの出力パルスにより前記出力ＭＯＳトランジスタと前記同期出力ＭＯＳトランジスタを駆動するそれぞれのドライバと、前記同期出力ＭＯＳトランジスタに流れる逆電流を検出する逆電流検出手段と、前記平滑コンデンサの電荷を放電させる放電素子と、を備え、前記逆電流検出手段が前記同期出力ＭＯＳトランジスタの逆電流を検出したときに前記放電素子を通して前記平滑コンデンサの電荷を放電させることを特徴とするスイッチングレギュレータが提供される。

このようなスイッチングレギュレータによれば、同期出力ＭＯＳトランジスタの逆電流を検出したときに放電素子を通して平滑コンデンサの電荷を放電させるので、基準電圧を変化させたときや負荷が急に軽くなったときに、同期出力ＭＯＳトランジスタ経由でグランドへ流れる電流を遮断することができ、同期出力ＭＯＳトランジスタがアバランシェ耐圧を超えて破壊するのを防止できる。

また、本発明では上記課題を解決するために、電源入力端子にスイッチング駆動される出力ＭＯＳトランジスタと同期出力ＭＯＳトランジスタの直列回路が接続され、それらの接続点の出力側にインダクタおよび平滑コンデンサの直列回路が接続された降圧同期整流型のスイッチングレギュレータにおいて、スイッチングレギュレータの出力電圧を検出した検出電圧と基準電圧との誤差を増幅するエラーアンプと、前記エラーアンプの出力と三角波発振回路からの三角波とを比較し、前記エラーアンプの出力に応じたデューティ比のパルスを出力するＰＷＭコンパレータと、前記ＰＷＭコンパレータの出力パルスにより前記出力ＭＯＳトランジスタと前記同期出力ＭＯＳトランジスタを駆動するそれぞれのドライバと、前記エラーアンプの出力を基準値と比較する電荷放電用コンパレータと、前記平滑コンデンサの電荷を放電させる放電素子と、を備え、前記電荷放電用コンパレータにより前記エラーアンプの出力が前記基準値より低いと判断されたときに前記放電素子を通して前記平滑コンデンサの電荷を放電させることを特徴とするスイッチングレギュレータが提供される。

このようなスイッチングレギュレータによれば、エラーアンプの出力が基準値より低いと判断されたときに放電素子を通して平滑コンデンサの電荷を放電させるので、基準電圧を変化させたときや負荷が急に軽くなったときに、同期出力ＭＯＳトランジスタ経由でグランドへ流れる電流を遮断することができ、同期出力ＭＯＳトランジスタがアバランシェ耐圧を超えて破壊するのを防止できる。

また、本発明では上記課題を解決するために、電源入力端子にスイッチング駆動される出力ＭＯＳトランジスタと同期出力ＭＯＳトランジスタの直列回路が接続され、それらの接続点の出力側にインダクタおよび平滑コンデンサの直列回路が接続された降圧同期整流型のスイッチングレギュレータにおいて、スイッチングレギュレータの出力電圧を検出した検出電圧と基準電圧との誤差を増幅するエラーアンプと、前記検出電圧と前記基準電圧とを比較して前記エラーアンプと相補型出力をする相補型アンプと、前記エラーアンプの出力と三角波発振回路からの三角波とを比較し、前記エラーアンプの出力に応じたデューティ比のパルスを出力するＰＷＭコンパレータと、前記ＰＷＭコンパレータの出力パルスにより前記出力ＭＯＳトランジスタと前記同期出力ＭＯＳトランジスタを駆動するそれぞれのドライバと、前記同期出力ＭＯＳトランジスタに流れる逆電流を検出する逆電流検出手段と、前記平滑コンデンサの電荷を放電させる放電素子と、を備え、前記逆電流検出手段が前記同期出力ＭＯＳトランジスタの逆電流を検出したときに前記相補型アンプの出力により前記放電素子を通して前記平滑コンデンサの電荷を放電させることを特徴とするスイッチングレギュレータが提供される。

本発明のスイッチングレギュレータは、同期出力ＭＯＳトランジスタの逆電流を検出したときに放電素子を通して平滑コンデンサの電荷を放電させるので、基準電圧を変化させたときや負荷が急に軽くなったときに、同期出力ＭＯＳトランジスタ経由でグランドへ流れる電流を遮断することができ、同期出力ＭＯＳトランジスタがアバランシェ耐圧を超えて破壊するのを防止できるという利点がある。

以下、本発明の実施の形態を図面を参照して説明する。
図１は本発明の第１の実施の形態のスイッチングレギュレータの構成を示す回路図であり、図７と同一符号は同一構成要素を示している。このスイッチングレギュレータは、電源入力端子Ｔｉにスイッチング駆動されるＰチャネルの出力ＭＯＳトランジスタＰＭＴ１とＮチャネルの同期出力ＭＯＳトランジスタＮＭＴ１の直列回路が接続され、それらの接続点であるＡ点のＤＣ／ＤＣ出力端子Ｔｏ側にインダクタＬ１および平滑コンデンサＣ１の直列回路が接続された降圧同期整流型のスイッチングレギュレータである。

ＤＣ／ＤＣ出力端子Ｔｏの出力電圧は電圧検出用抵抗Ｒ１とＲ２により分圧され、その分圧された電圧が検出電圧としてエラーアンプＱ１に入力され、基準電圧との誤差が増幅される。エラーアンプＱ１の出力は三角波発振回路１からの三角波とＰＷＭコンパレータＱ２で比較され、ＰＷＭコンパレータＱ２からエラーアンプＱ１の出力に応じたデューティ比のＰＷＭパルスが出力される。ドライバ２，３はそのＰＷＭパルスにより各々の出力ＭＯＳトランジスタＰＭＴ１、同期出力ＭＯＳトランジスタＮＭＴ１を駆動する。

同期出力ＭＯＳトランジスタＮＭＴ１に流れる電流を検出する電流検出手段として、同期出力ＭＯＳトランジスタＮＭＴ１と並列に接続されたＮチャネルの電流センスＭＯＳトランジスタＮＭＴ２に直列接続された電流検出用抵抗Ｒ３の両端の電位を比較する逆電流検出コンパレータＱ３が設けられ、平滑コンデンサＣ１の電荷を放電させる放電素子として、平滑コンデンサＣ１と並列に接続されたＮチャネルの放電用ＭＯＳトランジスタＮＭＴ３が設けられており、逆電流検出コンパレータＱ３が同期出力ＭＯＳトランジスタＮＭＴ１の逆電流を検出したときに放電用ＭＯＳトランジスタＮＭＴ３を通して平滑コンデンサＣ１の電荷を放電させる。

すなわち、逆電流検出コンパレータＱ３の出力により切り替わる切替スイッチＳＷ１を有しており、逆電流検出コンパレータＱ３が同期出力ＭＯＳトランジスタＮＭＴ１の逆電流を検出してその出力をＨ（ハイ）としたときは、切替スイッチＳＷ１によりＰＷＭコンパレータＱ２の出力パルスを放電用ＭＯＳトランジスタＮＭＴ３のドライバ４に入力する。これにより、ドライバＮＭＴ３を駆動して平滑コンデンサＣ１の電荷を放電させる。また、このときドライバ３はＬ（ロー）を出力する。なお、エラーアンプＱ１の出力端子と非反転入力端子の間には、位相補償回路としてコンデンサＣ２と抵抗Ｒ４の直列回路が接続されている。

図２は第１の実施の形態のスイッチングレギュレータの動作を示すタイミングチャートである。ここでは、エラーアンプＱ１へ入力する基準電圧、ＤＣ／ＤＣ出力、三角波発振回路１からの三角波、エラーアンプＱ１の出力、出力ＭＯＳトランジスタＰＭＴ１および同期出力ＭＯＳトランジスタＮＭＴ１のゲート電圧、インダクタＬ１に流れるインダクタ電流、放電用ＭＯＳトランジスタＮＭＴ３のゲート電圧、およびＡ点の電圧を示している。

ＰＷＭコンパレータＱ２は、エラーアンプＱ１の出力を三角波と比較することで、出力ＭＯＳトランジスタＰＭＴ１、同期出力ＭＯＳトランジスタＮＭＴ１を駆動するオンデューティを決定する信号をドライバ２，３に出力する。これにより、基準電圧と、エラーアンプＱ１に入力される電圧検出用抵抗Ｒ１，Ｒ２により分圧された検出電圧が等しくなるように制御され、出力電圧が一定に保たれる。

ここで、基準電圧を変化させて出力電圧を低い設定電圧に変化させようとしたとき、最初は出力電圧が設定電圧より高いため、同期出力ＭＯＳトランジスタＮＭＴ１経由で出力側からグランドに向かって電流が流れるのを逆電流検出コンパレータＱ３により検出し、所定期間ドライバ３を介して同期出力ＭＯＳトランジスタＮＭＴ１のゲートをオフにするとともに、切替スイッチＳＷ１をドライバ４の方へ切り替えて放電用ＭＯＳトランジスタＮＭＴ３のゲートを駆動する。

すなわち、電流センスＭＯＳトランジスタＮＭＴ２のソースとグランド間に挿入された電流検出用抵抗Ｒ３によりＤＣ／ＤＣ出力側からインダクタＬ１、同期出力ＭＯＳトランジスタＮＭＴ１を経由してグランドに流れる電流を検出し、グランドに電流が流れることを検出したら切替スイッチＳＷ１をドライバ３からドライバ４に切り替え、ＤＣ／ＤＣ出力端子Ｔｏとグランド間に挿入されている放電用ＭＯＳトランジスタＮＭＴ３のゲートを駆動する。

これにより、平滑コンデンサＣ１の電荷をインダクタＬ１を経由することなくグランドへ放電させることができ、出力電圧を設定電圧へ高速で応答させることができる。負荷が急に軽くなったときも同様である。

このように、本実施の形態のスイッチングレギュレータでは、基準電圧を変化させたとき、あるいは負荷が急に軽くなったときに、同期出力ＭＯＳトランジスタＮＭＴ１経由でグランドへ流れる電流を遮断することができ、同期出力ＭＯＳトランジスタＮＭＴ１がアバランシェ耐圧を超えて破壊するのを防止することができる。

なお、逆電流検出コンパレータＱ３は、同期出力ＭＯＳトランジスタＮＭＴ１に逆電流が流れているか、もしくは逆電流が必然的に流れる状態になっていることを検出して、切替スイッチＳＷ１を放電用ＭＯＳトランジスタＮＭＴ３のドライバ４側にするだけであり、元には戻さない。元に戻すのは、三角波発振回路１から三角波に同期されて出力されるパルス信号であり、ドライバ３，４と切替スイッチＳＷ１が一種のフリップフロップになっている。

また、逆電流検出コンパレータＱ３には負電源は供給されていないので、最低出力レベルはグランドレベルである。すなわち、逆電流検出コンパレータＱ３は電流がゼロもしくは順方向に流れているときにＬ（グランドレベル）を出力し、逆方向に流れているときだけＨ（高レベル）を出力する。

また、エラーアンプＱ１の入出力間にＣＲの位相補償回路が接続されているが、このＣＲの時定数は１０μｓ程度である（Ｃ＝１００ｐＦ、Ｒ＝１００ｋΩ）。また、放電用ＭＯＳトランジスタＮＭＴ３のオン抵抗は数Ω（２〜３Ω）であり、位相補償素子の時定数が小さく、放電用ＭＯＳトランジスタＮＭＴ３のオン抵抗があるため、瞬時に放電が完了するわけではないので、エラーアンプＱ１は出力電圧の低下に追随できるようなっている。

図３は本発明の第２の実施の形態のスイッチングレギュレータの構成を示す回路図であり、図１と同一符号は同一構成要素を示している。本実施の形態では、第１の実施の形態の切替スイッチＳＷ１に代えて、エラーアンプＱ１の出力を基準値と比較する電荷放電用コンパレータＱ４を備えており、電荷放電用コンパレータＱ４によりエラーアンプＱ１の出力が基準値より低いと判断されたときに放電用ＭＯＳトランジスタＮＭＴ３を通して平滑コンデンサＣ１の電荷を放電させる。Ｔ１は出力電圧検出端子である。

図４は第２の実施の形態のスイッチングレギュレータの動作を示すタイミングチャートである。基本的な動作は図１の回路と同様であるので省略するが、基準電圧を変えて設定電圧を低い電圧にしたとき、出力電圧が設定電圧より高いため、エラーアンプＱ１の出力がグランド近傍もしくはそれ以下の電位にあることを電荷放電用コンパレータＱ４で検出し、ＤＣ／ＤＣ出力端子Ｔｏとグランド間に挿入されている放電用ＭＯＳトランジスタＮＭＴ３のゲートをオンするように切り替える。これにより、出力電圧を設定電圧に高速で応答させることができる。

また、同期出力ＭＯＳトランジスタＮＭＴ１に逆電流（図８に示すインダクタ電流が破線より下にある場合に相当）が流れたことを逆電流検出コンパレータＱ３で検出してその出力をＨにすることにより、同期出力ＭＯＳトランジスタＮＭＴ１のゲートをオフにするため、逆電流がインダクタＬ１や同期出力ＭＯＳトランジスタＮＭＴ１に流れることはない。

このように、本実施の形態のスイッチングレギュレータにおいても、基準電圧を変化させたとき、あるいは負荷が急に軽くなったときに、同期出力ＭＯＳトランジスタＮＭＴ１経由でグランドへ流れる電流を遮断することができ、同期出力ＭＯＳトランジスタＮＭＴ１がアバランシェ耐圧を超えて破壊するのを防止することができる。

なお、逆電流検出コンパレータＱ３は、逆電流の検出時に同期出力ＭＯＳトランジスタＮＭＴ１のドライバ３の出力をＬにするだけで、元には戻らないが、三角波発振回路１から三角波に同期されて出力されるパルス信号により元に戻される。また、電荷放電用コンパレータＱ４はヒステリシスコンパレータであり、基準値は２種類の値を持っている。

図５は本発明の第３の実施の形態のスイッチングレギュレータの構成を示す回路図であり、図１および図３と同一符号は同一構成要素を示している。本実施の形態では、図３の第２の実施の形態の電荷放電用コンパレータＱ４に代えて、エラーアンプＱ１へ入力される検出電圧と基準電圧とを比較してエラーアンプＱ１と相補型出力をする相補型アンプＱ５を備えており、逆電流検出コンパレータＱ３が同期出力ＭＯＳトランジスタＮＭＴ１の逆電流を検出したときにこの相補型アンプＱ５の出力により放電用ＭＯＳトランジスタＮＭＴ３を通して平滑コンデンサＣ１の電荷を放電させる。

上記相補型アンプＱ５とエラーアンプＱ１は、非反転入力（＋）と反転入力（−）が逆になっており、相補型アンプＱ５の出力端子と反転入力端子の間にもコンデンサＣ３と抵抗Ｒ６の直列回路が位相補償回路として接続されている。また、同期出力ＭＯＳトランジスタＮＭＴ１のドライバ３の出力側には双方向スイッチ（アナログスイッチ）ＳＷ２が接続され、放電用ＭＯＳトランジスタＮＭＴ３のゲートにはプルダウン抵抗Ｒ５が接続されている。

図６は第３の実施の形態のスイッチングレギュレータの動作を示すタイミングチャートである。基本的な動作は図１および図３の回路と同様であるので説明は省略するが、基準電圧を変えて設定電圧を低い電圧にしたとき、出力電圧が設定電圧より高いため、同期出力ＭＯＳトランジスタＮＭＴ１経由で出力側からグランドに向かって電流が流れるのを逆電流検出コンパレータＱ３により検出しその出力をＨにすることにより、同期出力ＭＯＳトランジスタＮＭＴ１のゲートをオフにするとともに、双方向スイッチＳＷ２を導通させて放電用ＭＯＳトランジスタＮＭＴ３のゲートを相補型アンプＱ５の出力で駆動する。これにより、出力電圧を設定電圧に高速で応答させることができる。

すなわち、逆電流検出コンパレータＱ３が同期出力ＭＯＳトランジスタＮＭＴ１の逆電流を検出したときは、同期出力ＭＯＳトランジスタＮＭＴ１のドライバ３の出力をＬに固定するとともに、相補型アンプＱ５の出力を放電用ＭＯＳトランジスタＮＭＴ３のゲートに入力し、逆電流検出コンパレータＱ３が同期出力ＭＯＳトランジスタＮＭＴ１の逆電流を検出しないときは、同期出力ＭＯＳトランジスタＮＭＴ１のドライバ３の出力をアクティブにするとともに、放電用ＭＯＳトランジスタＮＭＴ３のゲートをＬにする。

以上により、出力の設定電圧を低い電圧に変化させたとき、あるいはＤＣ／ＤＣ出力の負荷が急に軽くなったときのオーバーシュート時などに、インダクタＬ１から同期出力ＭＯＳトランジスタＮＭＴ１を経由してグランドへ抜ける電流を遮断することができ、同期出力ＭＯＳトランジスタＮＭＴ１をアバランシェ破壊から保護することができる。

また、相補型アンプＱ５の出力で放電用ＭＯＳトランジスタＮＭＴ３を駆動するので、設定電圧と大きく異なる場合は駆動能力が高く、設定電圧に近い場合は駆動能力が小さくなるように動作し、放電（電荷引き抜き）しすぎによるアンダーシュートも小さくすることができる。

本発明の第１の実施の形態のスイッチングレギュレータの構成を示す回路図である。第１の実施の形態のスイッチングレギュレータの動作を示すタイミングチャートである。本発明の第２の実施の形態のスイッチングレギュレータの構成を示す回路図である。第２の実施の形態のスイッチングレギュレータの動作を示すタイミングチャートである。本発明の第３の実施の形態のスイッチングレギュレータの構成を示す回路図である。第３の実施の形態のスイッチングレギュレータの動作を示すタイミングチャートである。従来のスイッチングレギュレータの構成を示す回路図である。従来のスイッチングレギュレータの動作を示すタイミングチャートである。

符号の説明

１三角波発振回路
２，３，４ドライバ
Ｃ１平滑コンデンサ
ＮＭＴ１同期出力ＭＯＳトランジスタ
ＮＭＴ２電流センスＭＯＳトランジスタ
ＮＭＴ３放電用ＭＯＳトランジスタ
ＰＭＴ１出力ＭＯＳトランジスタ
Ｑ１エラーアンプ
Ｑ２ＰＷＭコンパレータ
Ｑ３逆電流検出コンパレータ
Ｑ４電荷放電用コンパレータ
Ｑ５相補型アンプ
Ｒ１，Ｒ２電圧検出用抵抗
Ｒ３電流検出用抵抗
Ｒ５プルダウン抵抗
ＳＷ１切替スイッチ
ＳＷ２双方向スイッチ

Claims

電源入力端子にスイッチング駆動される出力ＭＯＳトランジスタと同期出力ＭＯＳトランジスタの直列回路が接続され、それらの接続点の出力側にインダクタおよび平滑コンデンサの直列回路が接続された降圧同期整流型のスイッチングレギュレータにおいて、
スイッチングレギュレータの出力電圧を検出した検出電圧と基準電圧との誤差を増幅するエラーアンプと、
前記エラーアンプの出力と三角波発振回路からの三角波とを比較し、前記エラーアンプの出力に応じたデューティ比のパルスを出力するＰＷＭコンパレータと、
前記ＰＷＭコンパレータの出力パルスにより前記出力ＭＯＳトランジスタと前記同期出力ＭＯＳトランジスタを駆動するそれぞれのドライバと、
前記同期出力ＭＯＳトランジスタに流れる逆電流を検出する逆電流検出手段と、
前記平滑コンデンサの電荷を放電させる放電素子と、を備え、
前記逆電流検出手段が前記同期出力ＭＯＳトランジスタの逆電流を検出したときに前記放電素子を通して前記平滑コンデンサの電荷を放電させることを特徴とするスイッチングレギュレータ。
前記逆電流検出手段は、前記同期出力ＭＯＳトランジスタと並列に接続された電流センスＭＯＳトランジスタに直列接続された電流検出用抵抗の両端の電位を比較する逆電流検出コンパレータからなり、
前記放電素子は、前記平滑コンデンサと並列に接続された放電用ＭＯＳトランジスタからなり、
前記逆電流検出コンパレータの出力により切り替わる切替スイッチを有し、
前記逆電流検出コンパレータが前記同期出力ＭＯＳトランジスタの逆電流を検出したときは前記切替スイッチにより、前記ＰＷＭコンパレータの出力パルスの前記同期出力ＭＯＳトランジスタのドライバへの入力を前記放電用ＭＯＳトランジスタのドライバへの入力に切り替えることを特徴とする請求項１記載のスイッチングレギュレータ。
電源入力端子にスイッチング駆動される出力ＭＯＳトランジスタと同期出力ＭＯＳトランジスタの直列回路が接続され、それらの接続点の出力側にインダクタおよび平滑コンデンサの直列回路が接続された降圧同期整流型のスイッチングレギュレータにおいて、
スイッチングレギュレータの出力電圧を検出した検出電圧と基準電圧との誤差を増幅するエラーアンプと、
前記エラーアンプの出力と三角波発振回路からの三角波とを比較し、前記エラーアンプの出力に応じたデューティ比のパルスを出力するＰＷＭコンパレータと、
前記ＰＷＭコンパレータの出力パルスにより前記出力ＭＯＳトランジスタと前記同期出力ＭＯＳトランジスタを駆動するそれぞれのドライバと、
前記エラーアンプの出力を基準値と比較する電荷放電用コンパレータと、
前記平滑コンデンサの電荷を放電させる放電素子と、を備え、
前記電荷放電用コンパレータにより前記エラーアンプの出力が前記基準値より低いと判断されたときに前記放電素子を通して前記平滑コンデンサの電荷を放電させることを特徴とするスイッチングレギュレータ。
前記同期出力ＭＯＳトランジスタと並列に接続された電流センスＭＯＳトランジスタに直列接続された電流検出用抵抗の両端の電位を比較する逆電流検出コンパレータからなる逆電流検出手段を有し、
前記逆電流検出手段が前記同期出力ＭＯＳトランジスタの逆電流を検出したときは前記同期出力ＭＯＳトランジスタのゲートをオフにすることを特徴とする請求項３記載のスイッチングレギュレータ。
電源入力端子にスイッチング駆動される出力ＭＯＳトランジスタと同期出力ＭＯＳトランジスタの直列回路が接続され、それらの接続点の出力側にインダクタおよび平滑コンデンサの直列回路が接続された降圧同期整流型のスイッチングレギュレータにおいて、
スイッチングレギュレータの出力電圧を検出した検出電圧と基準電圧との誤差を増幅するエラーアンプと、
前記検出電圧と前記基準電圧とを比較して前記エラーアンプと相補型出力をする相補型アンプと、
前記エラーアンプの出力と三角波発振回路からの三角波とを比較し、前記エラーアンプの出力に応じたデューティ比のパルスを出力するＰＷＭコンパレータと、
前記ＰＷＭコンパレータの出力パルスにより前記出力ＭＯＳトランジスタと前記同期出力ＭＯＳトランジスタを駆動するそれぞれのドライバと、
前記同期出力ＭＯＳトランジスタに流れる逆電流を検出する逆電流検出手段と、
前記平滑コンデンサの電荷を放電させる放電素子と、を備え、
前記逆電流検出手段が前記同期出力ＭＯＳトランジスタの逆電流を検出したときに前記相補型アンプの出力により前記放電素子を通して前記平滑コンデンサの電荷を放電させることを特徴とするスイッチングレギュレータ。
前記逆電流検出手段は、前記同期出力ＭＯＳトランジスタと並列に接続された電流センスＭＯＳトランジスタに直列接続された電流検出用抵抗の両端の電位を比較する逆電流検出コンパレータからなり、
前記放電素子は、前記平滑コンデンサと並列に接続された放電用ＭＯＳトランジスタからなり、
前記逆電流検出コンパレータが前記同期出力ＭＯＳトランジスタの逆電流を検出したときは前記同期出力ＭＯＳトランジスタのドライバの出力を停止し、前記逆電流検出コンパレータが前記同期出力ＭＯＳトランジスタの逆電流を検出しないときは前記同期出力ＭＯＳトランジスタのドライバの出力をアクティブにすることを特徴とする請求項５記載のスイッチングレギュレータ。