JP4775044B2 - スイッチングレギュレータ - Google Patents
スイッチングレギュレータ Download PDFInfo
- Publication number
- JP4775044B2 JP4775044B2 JP2006066350A JP2006066350A JP4775044B2 JP 4775044 B2 JP4775044 B2 JP 4775044B2 JP 2006066350 A JP2006066350 A JP 2006066350A JP 2006066350 A JP2006066350 A JP 2006066350A JP 4775044 B2 JP4775044 B2 JP 4775044B2
- Authority
- JP
- Japan
- Prior art keywords
- mos transistor
- output
- reverse current
- synchronous
- switching regulator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000001360 synchronised effect Effects 0.000 claims description 95
- 238000001514 detection method Methods 0.000 claims description 56
- 239000003990 capacitor Substances 0.000 claims description 41
- 238000009499 grossing Methods 0.000 claims description 38
- 230000000295 complement effect Effects 0.000 claims description 14
- 238000007599 discharging Methods 0.000 claims description 12
- 230000010356 wave oscillation Effects 0.000 claims description 11
- 102100028085 Glycylpeptide N-tetradecanoyltransferase 1 Human genes 0.000 description 39
- 101000578329 Homo sapiens Glycylpeptide N-tetradecanoyltransferase 1 Proteins 0.000 description 39
- 101100463355 Arabidopsis thaliana NMT3 gene Proteins 0.000 description 19
- 101100416886 Papaver somniferum RNMT gene Proteins 0.000 description 19
- 101100241858 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) OAC1 gene Proteins 0.000 description 10
- 230000015556 catabolic process Effects 0.000 description 10
- 101150092906 pmt1 gene Proteins 0.000 description 10
- 238000010586 diagram Methods 0.000 description 8
- 102100023122 Glycylpeptide N-tetradecanoyltransferase 2 Human genes 0.000 description 3
- 101000979544 Homo sapiens Glycylpeptide N-tetradecanoyltransferase 2 Proteins 0.000 description 3
- 230000002457 bidirectional effect Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Images
Landscapes
- Rectifiers (AREA)
- Dc-Dc Converters (AREA)
Description
図1は本発明の第1の実施の形態のスイッチングレギュレータの構成を示す回路図であり、図7と同一符号は同一構成要素を示している。このスイッチングレギュレータは、電源入力端子Tiにスイッチング駆動されるPチャネルの出力MOSトランジスタPMT1とNチャネルの同期出力MOSトランジスタNMT1の直列回路が接続され、それらの接続点であるA点のDC/DC出力端子To側にインダクタL1および平滑コンデンサC1の直列回路が接続された降圧同期整流型のスイッチングレギュレータである。
2,3,4 ドライバ
C1 平滑コンデンサ
NMT1 同期出力MOSトランジスタ
NMT2 電流センスMOSトランジスタ
NMT3 放電用MOSトランジスタ
PMT1 出力MOSトランジスタ
Q1 エラーアンプ
Q2 PWMコンパレータ
Q3 逆電流検出コンパレータ
Q4 電荷放電用コンパレータ
Q5 相補型アンプ
R1,R2 電圧検出用抵抗
R3 電流検出用抵抗
R5 プルダウン抵抗
SW1 切替スイッチ
SW2 双方向スイッチ
Claims (6)
- 電源入力端子にスイッチング駆動される出力MOSトランジスタと同期出力MOSトランジスタの直列回路が接続され、それらの接続点の出力側にインダクタおよび平滑コンデンサの直列回路が接続された降圧同期整流型のスイッチングレギュレータにおいて、
スイッチングレギュレータの出力電圧を検出した検出電圧と基準電圧との誤差を増幅するエラーアンプと、
前記エラーアンプの出力と三角波発振回路からの三角波とを比較し、前記エラーアンプの出力に応じたデューティ比のパルスを出力するPWMコンパレータと、
前記PWMコンパレータの出力パルスにより前記出力MOSトランジスタと前記同期出力MOSトランジスタを駆動するそれぞれのドライバと、
前記同期出力MOSトランジスタに流れる逆電流を検出する逆電流検出手段と、
前記平滑コンデンサの電荷を放電させる放電素子と、を備え、
前記逆電流検出手段が前記同期出力MOSトランジスタの逆電流を検出したときに前記放電素子を通して前記平滑コンデンサの電荷を放電させることを特徴とするスイッチングレギュレータ。 - 前記逆電流検出手段は、前記同期出力MOSトランジスタと並列に接続された電流センスMOSトランジスタに直列接続された電流検出用抵抗の両端の電位を比較する逆電流検出コンパレータからなり、
前記放電素子は、前記平滑コンデンサと並列に接続された放電用MOSトランジスタからなり、
前記逆電流検出コンパレータの出力により切り替わる切替スイッチを有し、
前記逆電流検出コンパレータが前記同期出力MOSトランジスタの逆電流を検出したときは前記切替スイッチにより、前記PWMコンパレータの出力パルスの前記同期出力MOSトランジスタのドライバへの入力を前記放電用MOSトランジスタのドライバへの入力に切り替えることを特徴とする請求項1記載のスイッチングレギュレータ。 - 電源入力端子にスイッチング駆動される出力MOSトランジスタと同期出力MOSトランジスタの直列回路が接続され、それらの接続点の出力側にインダクタおよび平滑コンデンサの直列回路が接続された降圧同期整流型のスイッチングレギュレータにおいて、
スイッチングレギュレータの出力電圧を検出した検出電圧と基準電圧との誤差を増幅するエラーアンプと、
前記エラーアンプの出力と三角波発振回路からの三角波とを比較し、前記エラーアンプの出力に応じたデューティ比のパルスを出力するPWMコンパレータと、
前記PWMコンパレータの出力パルスにより前記出力MOSトランジスタと前記同期出力MOSトランジスタを駆動するそれぞれのドライバと、
前記エラーアンプの出力を基準値と比較する電荷放電用コンパレータと、
前記平滑コンデンサの電荷を放電させる放電素子と、を備え、
前記電荷放電用コンパレータにより前記エラーアンプの出力が前記基準値より低いと判断されたときに前記放電素子を通して前記平滑コンデンサの電荷を放電させることを特徴とするスイッチングレギュレータ。 - 前記同期出力MOSトランジスタと並列に接続された電流センスMOSトランジスタに直列接続された電流検出用抵抗の両端の電位を比較する逆電流検出コンパレータからなる逆電流検出手段を有し、
前記逆電流検出手段が前記同期出力MOSトランジスタの逆電流を検出したときは前記同期出力MOSトランジスタのゲートをオフにすることを特徴とする請求項3記載のスイッチングレギュレータ。 - 電源入力端子にスイッチング駆動される出力MOSトランジスタと同期出力MOSトランジスタの直列回路が接続され、それらの接続点の出力側にインダクタおよび平滑コンデンサの直列回路が接続された降圧同期整流型のスイッチングレギュレータにおいて、
スイッチングレギュレータの出力電圧を検出した検出電圧と基準電圧との誤差を増幅するエラーアンプと、
前記検出電圧と前記基準電圧とを比較して前記エラーアンプと相補型出力をする相補型アンプと、
前記エラーアンプの出力と三角波発振回路からの三角波とを比較し、前記エラーアンプの出力に応じたデューティ比のパルスを出力するPWMコンパレータと、
前記PWMコンパレータの出力パルスにより前記出力MOSトランジスタと前記同期出力MOSトランジスタを駆動するそれぞれのドライバと、
前記同期出力MOSトランジスタに流れる逆電流を検出する逆電流検出手段と、
前記平滑コンデンサの電荷を放電させる放電素子と、を備え、
前記逆電流検出手段が前記同期出力MOSトランジスタの逆電流を検出したときに前記相補型アンプの出力により前記放電素子を通して前記平滑コンデンサの電荷を放電させることを特徴とするスイッチングレギュレータ。 - 前記逆電流検出手段は、前記同期出力MOSトランジスタと並列に接続された電流センスMOSトランジスタに直列接続された電流検出用抵抗の両端の電位を比較する逆電流検出コンパレータからなり、
前記放電素子は、前記平滑コンデンサと並列に接続された放電用MOSトランジスタからなり、
前記逆電流検出コンパレータが前記同期出力MOSトランジスタの逆電流を検出したときは前記同期出力MOSトランジスタのドライバの出力を停止し、前記逆電流検出コンパレータが前記同期出力MOSトランジスタの逆電流を検出しないときは前記同期出力MOSトランジスタのドライバの出力をアクティブにすることを特徴とする請求項5記載のスイッチングレギュレータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006066350A JP4775044B2 (ja) | 2006-03-10 | 2006-03-10 | スイッチングレギュレータ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006066350A JP4775044B2 (ja) | 2006-03-10 | 2006-03-10 | スイッチングレギュレータ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007244156A JP2007244156A (ja) | 2007-09-20 |
JP4775044B2 true JP4775044B2 (ja) | 2011-09-21 |
Family
ID=38589110
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006066350A Active JP4775044B2 (ja) | 2006-03-10 | 2006-03-10 | スイッチングレギュレータ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4775044B2 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5015035B2 (ja) * | 2008-02-27 | 2012-08-29 | 株式会社リコー | 降圧型スイッチングレギュレータ |
JP4966249B2 (ja) | 2008-05-07 | 2012-07-04 | コーセル株式会社 | スイッチング電源装置 |
JP2009296713A (ja) * | 2008-06-03 | 2009-12-17 | Mitsumi Electric Co Ltd | Dc−dcコンバータおよび電源制御用半導体集積回路 |
EP2451063A1 (en) | 2009-06-30 | 2012-05-09 | Fujitsu Limited | Dc-dc converter, module, power supply device and electronic apparatus |
JP5645700B2 (ja) * | 2011-02-16 | 2014-12-24 | キヤノン株式会社 | 放電回路、放電回路を有する電源及び画像形成装置 |
CN102594111A (zh) * | 2012-02-24 | 2012-07-18 | 中兴通讯股份有限公司 | 一种快速放电电路 |
JP6745672B2 (ja) * | 2016-08-03 | 2020-08-26 | ローム株式会社 | スイッチング制御回路、スイッチング電源装置、電子機器 |
CN107888070B (zh) * | 2016-09-29 | 2019-12-10 | 联芯科技有限公司 | 降压式变换器 |
US10790747B1 (en) * | 2019-10-07 | 2020-09-29 | Analog Devices International Unlimited Company | Inductor current shunt for mitigation of load dump transients in DC-DC regulators |
CN111522385B (zh) * | 2020-06-23 | 2022-02-01 | 上海安路信息科技股份有限公司 | Pmos输出功率管的低压差稳压器 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3405871B2 (ja) * | 1995-11-28 | 2003-05-12 | 富士通株式会社 | 直流−直流変換制御回路および直流−直流変換装置 |
JP4545525B2 (ja) * | 2004-08-24 | 2010-09-15 | ルネサスエレクトロニクス株式会社 | 直流電圧変換用の半導体集積回路およびスイッチング電源装置 |
-
2006
- 2006-03-10 JP JP2006066350A patent/JP4775044B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2007244156A (ja) | 2007-09-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4775044B2 (ja) | スイッチングレギュレータ | |
JP3614156B2 (ja) | 電源回路 | |
JP4691404B2 (ja) | スイッチング制御回路、自励型dc−dcコンバータ | |
KR101014738B1 (ko) | 승압/강압형 스위칭 조절기 및 역전류 방지 방법 | |
US8384367B2 (en) | Step-down switching regulator | |
JP5735732B2 (ja) | Dc/dcコンバータ制御回路、およびdc/dcコンバータ制御方法 | |
US7394231B2 (en) | Current-mode control for switched step up-step down regulators | |
JP4890940B2 (ja) | 昇降圧スイッチングレギュレータ及びその制御方法 | |
JP4997891B2 (ja) | Dc−dcコンバータ及びdc−dcコンバータの制御方法 | |
JP5034399B2 (ja) | スイッチングレギュレータ | |
US9350347B2 (en) | Level shift circuit and DC-DC converter for using the same | |
JP4717449B2 (ja) | スイッチング・レギュレータ回路 | |
JP4841329B2 (ja) | Dc−dcコンバータ | |
JP2006271191A (ja) | チャージポンプ方式dc/dcコンバータ回路 | |
US9063558B2 (en) | Current limiting circuit configured to limit output current of driver circuit | |
JP3637904B2 (ja) | 電源回路 | |
JP5056221B2 (ja) | ソフトスタート回路およびdc−dcコンバータ | |
JP2022146584A (ja) | 降圧dc/dcコンバータならびにそのコントローラおよびその制御方法、電子機器 | |
US6995483B2 (en) | Synchronous buck and boost regulator power reduction circuit using high side sensing | |
JP4548100B2 (ja) | Dc−dcコンバータ | |
JP4908019B2 (ja) | スイッチングレギュレータ | |
JP6588634B2 (ja) | スイッチングレギュレータ、半導体集積回路、及び電子機器 | |
JP2007189771A (ja) | 電源装置 | |
US8044641B2 (en) | Step-down switching regulator with turn off undershoot prevention | |
JP2007151322A (ja) | 電源回路およびdc−dcコンバータ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081211 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20091112 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20091112 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091112 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110422 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110511 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110531 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110613 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4775044 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140708 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |