JP5056221B2 - ソフトスタート回路およびｄｃ−ｄｃコンバータ - Google Patents

Description

本発明は、スイッチング電源回路の電源投入時にソフトスタート信号を生成するソフトスタート回路、およびソフトスタート機能を有するＤＣ−ＤＣコンバータに関し、とくに集積回路のチップ面積を縮小したソフトスタート回路およびＤＣ−ＤＣコンバータに関する。

図４は、従来のＤＣ−ＤＣコンバータの一例を示すブロック図である。
ＤＣ−ＤＣコンバータは、スイッチング素子を介して電源電圧Ｖｄｄを断続的にインダクタＬと平滑用コンデンサＣｏｕｔの直列回路に印加し、当該直列回路により平滑化した出力電圧Ｖｏｕｔを得るようにしたものである。この直列回路には、インダクタＬに対して直流の電源電圧Ｖｄｄを印加して、そこに磁気エネルギーを充電する際に、オフからオンに切り替わるスイッチング素子としてのＰチャネルのＦＥＴＭｐと、インダクタＬに充電された磁気エネルギーを放電する際にオフからオンに切り替わるＮチャネルのＦＥＴＭｎとが接続されている。なお、ＮチャネルのＦＥＴＭｎの替わりに転流ダイオードを設ける場合もある。

これらのＦＥＴＭｐ，Ｍｎは、電源電圧Ｖｄｄと接地間に直列に接続され、誤差増幅器１０およびパルス幅変調（ＰＷＭ）用の比較器２０によって制御されるドライバ回路２１，２２により、所定のタイミングでオンオフ制御される。こうした構成のＤＣ−ＤＣコンバータには、通常、起動時の過電流やオーバシュートを防止するためのソフトスタート機能が設けられている。

すなわち、誤差増幅器１０には、出力電圧Ｖｏｕｔから分圧抵抗Ｒを介してフィードバックされる分圧電圧Ｖｆ、ＤＣ−ＤＣコンバータの起動開始指令ｄｉｓｃを契機としてレベルが上昇するソフトスタート信号Ｖｓｓ、および出力電圧Ｖｏｕｔの目標レベルに応じた大きさの基準電圧信号Ｖｒｅｆが入力されている。この誤差増幅器１０から出力される誤差電圧Ｖｅは、比較器２０でＰＷＭ周波数を決める三角波発生回路１１１からのランプ信号と比較され、ドライバ回路２１，２２にスイッチング信号を出力している。

図５は、ＤＣ−ＤＣコンバータからの出力電圧の目標値指令電圧を示す図である。
ソフトスタート信号Ｖｓｓは、起動開始指令ｄｉｓｃを契機として時刻ｔ０から緩やかに電圧上昇する。基準電圧信号Ｖｒｅｆは、ここでは電源電圧Ｖｄｄの数分の１程度の値に設定される。誤差増幅器１０では、ソフトスタート信号Ｖｓｓあるいは基準電圧信号Ｖｒｅｆのうちの電圧が低い方の信号である低レベル信号が目標値指令電圧となり（図５に示す太線）、これと分圧電圧Ｖｆの誤差を増幅して誤差電圧Ｖｅを出力する。これによりＤＣ−ＤＣコンバータの出力電圧は緩やかに上昇し、時刻ｔ１以降は基準電圧信号Ｖｒｅｆに対応した所定の電圧を出力する定常状態となる。

また、図４とは異なり、ソフトスタート信号Ｖｓｓを誤差増幅器１０ではなく比較器２０に入力する方式もある（例えば、特許文献１参照。）。この場合、基準電圧信号Ｖｒｅｆのみが目標値指令電圧となり、誤差増幅器１０は基準電圧信号Ｖｒｅｆと分圧電圧Ｖｆから誤差電圧Ｖｅを生成・出力する。そして、比較器２０（この場合、比較器２０は３入力となる）は誤差電圧Ｖｅあるいはソフトスタート信号Ｖｓｓのうちの電圧が低い方の信号である低レベル信号と三角波発生回路１１１からのランプ信号とを比較して、ドライバ回路２１，２２にスイッチング信号を出力する。電源投入直後は値の小さなソフトスタート信号Ｖｓｓと三角波発生回路１１１からのランプ信号とでスイッチング信号が生成されるため、ＤＣ−ＤＣコンバータのスイッチング素子のオン時比率が小さなものになり、ＤＣ−ＤＣコンバータの出力電圧は緩やかに上昇する。この方式自体は周知であるので、これ以上の詳細な説明は省略する。

図６は、ソフトスタート信号Ｖｓｓを生成する従来のソフトスタート回路の一例を示すブロック図である。
このソフトスタート回路１００は、定電流源Ｉ０、ＰチャネルのＦＥＴＭ１，Ｍ２、基準抵抗Ｒ０、ＮチャネルのＦＥＴＭ０、およびキャパシタＣ０によって構成されている。ここでは、説明を簡略化するために、ミラー比が１：１のカレントミラー回路がＦＥＴＭ１，Ｍ２により構成されているものとする。基準抵抗Ｒ０は、ソフトスタート信号Ｖｓｓの初期値を設定するための抵抗であって、初期値が０Ｖの場合には不要である。

基準抵抗Ｒ０とＮチャネルのＦＥＴＭ０の直列回路と並列に、ソフトスタート電圧を決定するキャパシタＣ０が接続されている。Ｌレベルの起動開始指令ｄｉｓｃがＦＥＴＭ０のゲート信号として供給されると、定電流源Ｉ０によるキャパシタＣ０の充電が開始される。このときソフトスタート信号Ｖｓｓは、傾きｄＶｓｓ／ｄｔ＝Ｉ０／Ｃ０で、電源電圧Ｖｄｄまで上昇する。なお、起動開始指令ｄｉｓｃがＨレベルの間は、電流Ｉ０が抵抗Ｒ０を介して接地（ＧＮＤ）に流れるため、ソフトスタート信号Ｖｓｓ＝Ｉ０・Ｒ０となっている。

このようなソフトスタート回路１００によれば、起動開始直後の目標値指令を基準電圧信号Ｖｒｅｆより低い電圧値に設定することによって、起動時の過電流やオーバシュートを確実に防止できる。ただし、キャパシタＣ０を集積回路に内蔵する場合には、チップ面積削減の観点から、同じ特性をより小さな容量で実現することが望ましい。

ところが、ソフトスタート信号の傾きｄＶｓｓ／ｄｔを小さくするためには、キャパシタＣ０の容量値を大きく設定しなければならず、集積回路化するうえで不都合があった。そこで、ソフトスタート回路のキャパシタに流入する充電電流を小さく設定することで、ソフトスタート信号の電圧値の傾きを小さくすることが考えられている。

例えば特許文献２には、定電流ｉ１を生成する定電流源Ｉ１と、定電流ｉ１から第１ミラー電流ｍ１を生成する第１カレントミラー回路（Ｎａ〜Ｎｂ、Ｐａ〜Ｐｂ）と、定電流ｉ１から第１ミラー電流ｍ１よりも小さい第２ミラー電流ｍ２を生成する第２カレントミラー回路（Ｎａ、Ｎｃ）と、第１、第２ミラー電流ｍ１，ｍ２の差分電流（ｍ１−ｍ２）が流し込まれるコンデンサＣｓｓと、を有して成り、その充電電圧Ｖｃの分圧電圧をソフトスタート電圧Ｖｓｓとして出力する構成とされ、占有面積の拡大や精度の悪化を招くことなく、ソフトスタート電圧の上昇をより緩やかなものとすることが可能なソフトスタート回路が示されている。
特開２００６−２１７７２０号公報（段落番号［００１１］〜［００１６］、図３） 特開２００７−４３８６２号公報（段落番号［００３９］〜［００５０］、図５）

上述した特許文献２に記載のソフトスタート回路では、精度のよいソフトスタート信号の立ち上り特性を得るために、定電流回路Ｉ１に対する電流ｍ１を注入するカレントミラーのミラー比Ｍ１と、電流ｍ２を排出するカレントミラーのミラー比Ｍ２とが厳密に維持される必要がある。しかし、集積回路の製造上でのばらつき、回路特性の経時的な変化、あるいは温度特性などを考慮したとき、ミラー比を維持することは容易ではない。

例えば、ｍ１−ｍ２＝０．２×Ｉ１を得るために、Ｍ１＝１．０，Ｍ２＝０．８を設定したときに、Ｍ１とＭ２が逆方向に０．０５だけ変化すると、ｍ１−ｍ２＝０．９５Ｉ１−０．８５Ｉ１＝０．１×Ｉ１となり、要求値０．２×Ｉ１の半分となってしまう。

また、別の問題としては、コンデンサＣｓｓの積分電圧を抵抗Ｒａ，Ｒｂで分圧するには、その間にバッファＢＵＦを設けてインピーダンス変換する必要がある。ところが、バッファＢＵＦを設けると、その消費電流およびレイアウト面積（チップサイズ）の増大を招く。

なお、バッファＢＵＦがないと、ＣＲの時定数回路を定電流で積分する形になり、積分電圧は（Ｒａ＋Ｒｂ）×Ｉｏ×（１−ｅｘｐ〔−ｔ／｛Ｃｓｓ×（Ｒａ＋Ｒｂ）｝〕）となる。ここで、Ｉｏは積分電流であって、上述した充電電流の電流値（ｍ１−ｍ２）に相当する。この場合、時間が経つほど電圧の上昇が遅くなるので、スイッチング電源がソフトスタート動作から外れるのに時間がかかるという問題がある。また、充電電流Ｉｏを小さくしようとすると、積分電圧の最終値が充電電流Ｉｏと抵抗値（Ｒａ＋Ｒｂ）で定まるため、適当な最終値を得るためには大きな抵抗値が必要となる。半導体集積回路装置においては、大きな抵抗は大きなレイアウト面積を必要とするから、結局チップ面積を増大させてしまう。

また、抵抗Ｒａ，Ｒｂに電流を流し続けるために低消費電流化が困難であり、さらに、電流を減らそうとすると抵抗値を大きくせざるを得ず、抵抗のレイアウト面積が大きくなってしまうという問題が生ずる。

本発明はこのような点に鑑みてなされたものであり、使用する容量値を効果的に削減できる回路設計が可能なソフトスタート回路を提供することを目的とする。
また、本発明の別の目的は、集積回路化されたソフトスタート機能を有するＤＣ−ＤＣコンバータを提供することである。

本発明では、上記問題を解決するために、スイッチング電源回路の電源投入時にソフトスタート信号を生成するソフトスタート回路において、前記スイッチング電源回路の起動時に充電が開始される主キャパシタと、第１および第２のキャパシタが互いに直列接続され前記主キャパシタと並列接続した容量分圧回路と、前記主キャパシタと前記容量分圧回路の前記第１のキャパシタとの接続点に充電電流を供給するための定電流源と、前記容量分圧回路の分圧接続点と前記スイッチング電源回路の入力電源端子との間に接続されたスイッチ素子と、を備え、前記第１および第２のキャパシタの接続点である前記容量分圧回路の分圧接続点の電圧値を前記ソフトスタート信号として出力し、前記スイッチ素子をソフトスタート動作完了後にオンにすることを特徴とするソフトスタート回路が提供される。

本発明によれば、主キャパシタと並列に、容量分圧回路を構成する２つのキャパシタの直列回路を接続し、２つのキャパシタの接続点である容量分圧回路の分圧接続点の電圧をソフトスタート回路の出力電圧Ｖｓｓとするようにしたので、ソフトスタート回路を小さなチップ面積で構成しても、ソフトスタート電圧の傾斜を緩やかにできる。また、容量分圧回路の分圧接続点とスイッチング電源回路の入力電源端子との間にスイッチ素子を接続して、ソフトスタート動作完了後にオンにするようにしたことで、容量分圧回路の第２のキャパシタにおけるリーク電流によるスタート信号の電圧低下を防止できる。

以下、図面を参照してこの発明の実施の形態について説明するが、先に、関連技術について説明する。図１は、関連技術に係るソフトスタート回路を示す回路図である。
ソフトスタート回路１０１は、ＰチャネルのＦＥＴＭ１とＭ２、および定電流源Ｉ０が図６の従来回路と同様に構成されている。主キャパシタＣ０には、基準抵抗Ｒ０とＮチャネルのＦＥＴＭ０の直列回路が並列に接続され、ＦＥＴＭ０のゲートには起動開始指令ｄｉｓｃが印加されている。

従来のソフトスタート回路１００と異なる点は、第１のキャパシタＣ１と第２のキャパシタＣ２を互いに直列接続した容量分圧回路が、主キャパシタＣ０に対して並列に接続されていることである。ここでは、ＦＥＴＭ０と同様、ゲートに起動開始指令ｄｉｓｃが印加されているＮチャネルのＦＥＴＭ０Ａが、第１のキャパシタＣ１に対して並列に接続されている。

主キャパシタＣ０の両端電圧を分圧した、容量分圧回路の２つのキャパシタＣ１，Ｃ２の接続点（分圧接続点）Ｐの電圧値が、ソフトスタート信号Ｖｓｓとして出力される。定電流源Ｉ０から主キャパシタＣ０と容量分圧回路の第１のキャパシタＣ１との接続点に充電電流を供給することで、このソフトスタート信号Ｖｓｓが所定の変化をするように構成されている。

ソフトスタート回路１０１では、起動開始指令ｄｉｓｃがＨレベルの間は、ＦＥＴＭ０とＦＥＴＭ０Ａがともに導通状態となり、ソフトスタート信号Ｖｓｓの電圧値はＩ０・Ｒ０に保持される。起動開始指令ｄｉｓｃがＬレベルとなると、主キャパシタＣ０への充電が開始される。このとき、主キャパシタＣ０と容量分圧回路を構成する第１、第２のキャパシタＣ１，Ｃ２は、それらの容量値の間にＣ１，Ｃ２≪Ｃ０の関係があるものとし、分圧比Ｄ＝Ｃ１／（Ｃ１＋Ｃ２）とする。

したがって、ソフトスタート信号Ｖｓｓは、その初期値がＩ０・Ｒ０によって決まり、その傾きはｄＶｓｓ／ｄｔ＝Ｄ・Ｉ０／Ｃ０となる。また、ソフトスタート信号の最大電圧値は、Ｄ・Ｖｄｄ＋（１−Ｄ）・Ｉ０・Ｒ０で固定され、従来回路のソフトスタート信号のように、電源電圧Ｖｄｄまでは上昇しない。

このような構成のソフトスタート回路１０１では、従来のソフトスタート回路１００（図６）に比べると、傾きがＤ倍となるため、傾きを従来と同じにするならば主キャパシタＣ０の容量値をＤ（＜１）倍に減らすことが可能である。したがって、分圧比Ｄが小さいほど、主キャパシタＣ０の容量値の削減効果は大きくなるという利点がある。

但し、上述したソフトスタート回路１０１では、ソフトスタート信号ＶｓｓがＤ・Ｖｄｄ＋（１−Ｄ）・Ｉ０・Ｒ０＞Ｖｒｅｆの条件を満たすように、分圧比ＤおよびＩ０・Ｒ０を定める必要がある。また、次に説明するように、キャパシタＣ２におけるリーク電流も考慮する必要がある。

次に、図２によって、ソフトスタート回路１０１におけるソフトスタート信号の電圧低下防止対策について説明する。
図２は、関連技術に係る電圧低下防止の対策を施したソフトスタート回路の構成を示す回路図である。

図１のソフトスタート回路１０１では、図５に示す時刻ｔ１でソフトスタート動作から定常動作に移行した後、長時間が経過すると、微小なリーク電流によりソフトスタート信号Ｖｓｓの電圧値が基準電圧信号Ｖｒｅｆより低下するおそれがある。

これを確実に防止するために、図２に示すソフトスタート回路１０２では、第１のキャパシタＣ１と並列にリーク素子１０ａを追加している。この種のリーク素子１０ａは、例えばＰチャネルのＭＯＳＦＥＴを複数段ダイオード接続するなどして構成できる。

図３は、実施の形態に係るソフトスタート回路の構成を示す回路図である。
このソフトスタート回路１０３では、電源電圧Ｖｄｄと分圧接続点Ｐとの間に、ＰチャネルのＭＯＳＦＥＴＭｘを接続し、ソフトスタート動作完了を検出した時点で、そのゲート信号をＨレベルからＬレベルに切り替えるようにしている。このような構成であれば、ソフトスタート動作から定常動作に移行した後、継続して分圧接続点Ｐが電源電圧Ｖｄｄに吊り上げられるから、ソフトスタート信号Ｖｓｓは基準電圧信号Ｖｒｅｆよりも十分に高い電圧値を維持できる。

以上に説明した実施の形態から明らかなように、本発明のソフトスタート回路１０３は、第１および第２のキャパシタＣ１，Ｃ２による容量分圧回路を主キャパシタＣ０と並列に設けることで、より小さい容量のキャパシタを使用して同じ電圧変化率が得られる。したがって、図４に示すようなソフトスタート信号Ｖｓｓを誤差増幅器１０に入力するタイプの、もしくはソフトスタート信号Ｖｓｓを誤差増幅器１０ではなく比較器２０に入力するタイプの、集積回路化されたソフトスタート機能を有するＤＣ−ＤＣコンバータを構成するうえで都合がよい。また、電源電圧Ｖｄｄと分圧接続点Ｐとの間にＭＯＳＦＥＴＭｘを接続し、ソフトスタート動作から定常動作に移行した後にオンにすることで、第２のキャパシタＣ２におけるリーク電流によるスタート信号Ｖｓｓの電圧低下を防止できる。

なお、本発明は主キャパシタＣ０を一定電流（Ｉ０）により充電する場合に限られるものではなく、パルス状の電流（電荷）を断続的に印加して充電されるような場合であっても、同様に適用可能である。

関連技術に係るソフトスタート回路を示す回路図である。 関連技術に係る電圧低下防止の対策を施したソフトスタート回路の構成を示す図である。 実施の形態に係るソフトスタート回路の構成を示す図である。 従来のＤＣ−ＤＣコンバータの一例を示すブロック図である。 ＤＣ−ＤＣコンバータからの出力電圧の目標値指令電圧を示す図である。 従来のソフトスタート回路の一例を示すブロック図である。

符号の説明

１０ 誤差増幅器
２０ パルス幅変調（ＰＷＭ）用の比較器
２１，２２ ドライバ回路
１０１〜１０３ ソフトスタート回路
Ｃ０ 主キャパシタ
Ｃ１ 第１のキャパシタ
Ｃ２ 第２のキャパシタ
Ｃｏｕｔ 平滑用コンデンサ
ｄｉｓｃ 起動開始指令
Ｉ０ 定電流源
Ｌ インダクタ
Ｍｐ，Ｍｎ ＦＥＴ
Ｍ０，Ｍ０Ａ，Ｍ１，Ｍ２，Ｍｘ ＦＥＴ
Ｒ０ 抵抗
Ｖｄｄ 電源電圧

Claims (3)

1. スイッチング電源回路の電源投入時にソフトスタート信号を生成するソフトスタート回路において、
   前記スイッチング電源回路の起動時に充電が開始される主キャパシタと、
   第１および第２のキャパシタが互いに直列接続され前記主キャパシタと並列接続した容量分圧回路と、
   前記主キャパシタと前記容量分圧回路の前記第１のキャパシタとの接続点に充電電流を供給するための定電流源と、
   前記容量分圧回路の分圧接続点と前記スイッチング電源回路の入力電源端子との間に接続されたスイッチ素子と、
   を備え、
   前記第１および第２のキャパシタの接続点である前記容量分圧回路の分圧接続点の電圧値を前記ソフトスタート信号として出力し、前記スイッチ素子をソフトスタート動作完了後にオンにすることを特徴とするソフトスタート回路。
2. 発振信号を発振する発振器と、
   基準電圧信号を発生する基準電圧発生回路と、
   電源出力電圧を検出してフィードバック電圧を出力する出力電圧検出手段と、
   電源投入時に徐々に上昇するソフトスタート信号を出力するソフトスタート回路と、
   前記ソフトスタート信号あるいは前記基準電圧信号のうちの低レベル信号と前記フィードバック電圧との誤差電圧を誤差信号として出力する誤差増幅器と、
   前記誤差信号と前記発振信号とを比較してパルス幅変調信号をスイッチング素子へ供給するパルス幅変調比較器と、
   を備え、前記ソフトスタート回路を請求項１に記載の回路で構成したことを特徴とするＤＣ−ＤＣコンバータ。
3. 発振信号を発振する発振器と、
   基準電圧信号を発生する基準電圧発生回路と、
   電源出力電圧を検出してフィードバック電圧を出力する出力電圧検出手段と、
   電源投入時に徐々に上昇するソフトスタート信号を出力するソフトスタート回路と、
   前記基準電圧信号と前記フィードバック電圧との誤差電圧を誤差信号として出力する誤差増幅器と、
   前記ソフトスタート信号あるいは前記誤差信号のうちの低レベル信号と前記発振信号とを比較してパルス幅変調信号をスイッチング素子へ供給するパルス幅変調比較器と、
   を備え、前記ソフトスタート回路を請求項１に記載の回路で構成したことを特徴とするＤＣ−ＤＣコンバータ。

Images