JP2000092824A - スイッチングレギュレータおよびｌｓｉシステム - Google Patents
スイッチングレギュレータおよびｌｓｉシステムInfo
- Publication number
- JP2000092824A JP2000092824A JP10257102A JP25710298A JP2000092824A JP 2000092824 A JP2000092824 A JP 2000092824A JP 10257102 A JP10257102 A JP 10257102A JP 25710298 A JP25710298 A JP 25710298A JP 2000092824 A JP2000092824 A JP 2000092824A
- Authority
- JP
- Japan
- Prior art keywords
- potential
- switch
- switching regulator
- output node
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【課題】 広範囲の負荷電流に対して、高い電力変換効
率を実現するスイッチングレギュレータを提供する。 【解決手段】電源Ｖｄｄと電源Ｖｓｓとの間にスイッチ
ＳＷ１，ＳＷ２が直列に設けられている。スイッチ制御
部１０はスイッチＳＷ２がオン状態の場合に、ノードＶ
１の電位が電位Ｖｓｓを越えているとき、スイッチＳＷ
２を強制的にオフ状態にする。すなわち、平滑回路４を
流れる電流ＩＬの向きをノードＶ１の電位によって検知
し、電流ＩＬが出力ノードＶ１側に流れて電源Ｖｓｓに
流れ込むことを防止して、電力変換効率の劣化を防ぐ。
これにより、平滑回路４内に抵抗を設けないで断続モー
ド動作を実現することができ、負荷電流が小さいときの
電力変換効率を、負荷電流が大きいときの直流電力損失
を増大させることなく改善することができる。
率を実現するスイッチングレギュレータを提供する。 【解決手段】電源Ｖｄｄと電源Ｖｓｓとの間にスイッチ
ＳＷ１，ＳＷ２が直列に設けられている。スイッチ制御
部１０はスイッチＳＷ２がオン状態の場合に、ノードＶ
１の電位が電位Ｖｓｓを越えているとき、スイッチＳＷ
２を強制的にオフ状態にする。すなわち、平滑回路４を
流れる電流ＩＬの向きをノードＶ１の電位によって検知
し、電流ＩＬが出力ノードＶ１側に流れて電源Ｖｓｓに
流れ込むことを防止して、電力変換効率の劣化を防ぐ。
これにより、平滑回路４内に抵抗を設けないで断続モー
ド動作を実現することができ、負荷電流が小さいときの
電力変換効率を、負荷電流が大きいときの直流電力損失
を増大させることなく改善することができる。
Description
【０００１】
【発明の属する技術分野】本発明は、スイッチングレギ
ュレータに関し、特に、広い負荷電流の範囲にわたって
高い電力変換効率で動作可能にするための制御や構成に
関する。
ュレータに関し、特に、広い負荷電流の範囲にわたって
高い電力変換効率で動作可能にするための制御や構成に
関する。
【０００２】
【従来の技術】図８は降圧型の同期整流方式のスイッチ
ングレギュレータの一般的な構成を示す図である。図８
に示すスイッチングレギュレータは「ＰＷＭ降圧型スイ
ッチングレギュレータ」と一般的に呼ばれる。すなわ
ち、ノードＶ２の電位が目標電位に一致するように、Ｐ
ＷＭ（Pulse Width modulation :パルス幅変調）信号Ｐ
ＷＭによってフィードバック制御がかけられる。スイッ
チ制御部５０はＰＷＭ信号ＰＷＭに応じて、第１および
第２のスイッチＳＷ１およびＳＷ２のいずれかをオンさ
せる。ここでは、ＰＷＭ信号ＰＷＭが“Ｌ”のとき第１
のスイッチＳＷ１をオンさせ、“Ｈ”のとき第２のスイ
ッチＳＷ２をオンさせるものとする。これにより、ノー
ドＶ１には矩形状の出力波形が現れ、このノードＶ１の
出力波形はＬＣによって構成された平滑回路４によって
平滑化される。平滑化された電位はノードＶ２から負荷
回路８に供給される。
ングレギュレータの一般的な構成を示す図である。図８
に示すスイッチングレギュレータは「ＰＷＭ降圧型スイ
ッチングレギュレータ」と一般的に呼ばれる。すなわ
ち、ノードＶ２の電位が目標電位に一致するように、Ｐ
ＷＭ（Pulse Width modulation :パルス幅変調）信号Ｐ
ＷＭによってフィードバック制御がかけられる。スイッ
チ制御部５０はＰＷＭ信号ＰＷＭに応じて、第１および
第２のスイッチＳＷ１およびＳＷ２のいずれかをオンさ
せる。ここでは、ＰＷＭ信号ＰＷＭが“Ｌ”のとき第１
のスイッチＳＷ１をオンさせ、“Ｈ”のとき第２のスイ
ッチＳＷ２をオンさせるものとする。これにより、ノー
ドＶ１には矩形状の出力波形が現れ、このノードＶ１の
出力波形はＬＣによって構成された平滑回路４によって
平滑化される。平滑化された電位はノードＶ２から負荷
回路８に供給される。
【０００３】ＰＷＭ信号ＰＷＭは、ノードＶ２の電位が
目標電位よりも低いときは第１のスイッチＳＷ１をオン
させ、高いときは第２のスイッチＳＷ２をオンさせるよ
うに生成された、フィードバック制御の最終結果として
の信号である。このようなフィードバック制御には多く
の方式があるが、本発明の本質とは直接関係がないので
本願明細書ではその詳細な説明は省略する。もちろん、
フィードバック制御の代わりにフィードフォワード制御
を用いる場合もある。
目標電位よりも低いときは第１のスイッチＳＷ１をオン
させ、高いときは第２のスイッチＳＷ２をオンさせるよ
うに生成された、フィードバック制御の最終結果として
の信号である。このようなフィードバック制御には多く
の方式があるが、本発明の本質とは直接関係がないので
本願明細書ではその詳細な説明は省略する。もちろん、
フィードバック制御の代わりにフィードフォワード制御
を用いる場合もある。
【０００４】図９は図８に示すスイッチングレギュレー
タの動作を示すタイミングチャートである。同図中、
（ａ）は負荷電流Ｉｏが大きいとき、（ｂ）は負荷電流
Ｉｏが小さいときの動作を示している。図９に示すよう
に、第１のスイッチＳＷ１がオンしているときはノード
Ｖ１の電位はほぼ電位Ｖｄｄになり、一方、第２のスイ
ッチＳＷ２がオンしているときはノードＶ１の電位はほ
ぼ電位Ｖｓｓになる。図９ではノードＶ１の電位は電位
Ｖｄｄ，Ｖｓｓからずれているが、これは第１および第
２のスイッチＳＷ１，ＳＷ２のオン抵抗が零でないため
電位降下が生じるからである。
タの動作を示すタイミングチャートである。同図中、
（ａ）は負荷電流Ｉｏが大きいとき、（ｂ）は負荷電流
Ｉｏが小さいときの動作を示している。図９に示すよう
に、第１のスイッチＳＷ１がオンしているときはノード
Ｖ１の電位はほぼ電位Ｖｄｄになり、一方、第２のスイ
ッチＳＷ２がオンしているときはノードＶ１の電位はほ
ぼ電位Ｖｓｓになる。図９ではノードＶ１の電位は電位
Ｖｄｄ，Ｖｓｓからずれているが、これは第１および第
２のスイッチＳＷ１，ＳＷ２のオン抵抗が零でないため
電位降下が生じるからである。
【０００５】スイッチングレギュレータの電力変換効率
ηは式（１）のように表すことができる。 η＝（Ａｖｅ（Ｖ２）×Ｉｏ）／（Ｖｄｄ×Ｉｉ） …（１） ここで、Ａｖｅ（Ｖ２）はノードＶ２の平均出力電圧、
Ｉｉは入力電流である。各素子が理想的であれば、 Ａｖｅ（Ｖ２）×Ｉｏ＝Ｖｄｄ×Ｉｉ …（２） となり、電力変換効率ηは１００％になる。ところが実
際の回路では、スイッチングトランジスタのオン抵抗、
コイルの寄生抵抗、配線抵抗またはコンデンサの等価直
列抵抗のような様々な抵抗成分によって電力を損失する
ため、電力変換効率ηは１００％よりも低くなる。な
お、抵抗成分による損失以外にも、スイッチングトラン
ジスタのゲート容量を駆動するための電力損失やスイッ
チングトランジスタのスイッチングによる基板電流損失
等が存在するが、ここでは考慮しないものとする。
ηは式（１）のように表すことができる。 η＝（Ａｖｅ（Ｖ２）×Ｉｏ）／（Ｖｄｄ×Ｉｉ） …（１） ここで、Ａｖｅ（Ｖ２）はノードＶ２の平均出力電圧、
Ｉｉは入力電流である。各素子が理想的であれば、 Ａｖｅ（Ｖ２）×Ｉｏ＝Ｖｄｄ×Ｉｉ …（２） となり、電力変換効率ηは１００％になる。ところが実
際の回路では、スイッチングトランジスタのオン抵抗、
コイルの寄生抵抗、配線抵抗またはコンデンサの等価直
列抵抗のような様々な抵抗成分によって電力を損失する
ため、電力変換効率ηは１００％よりも低くなる。な
お、抵抗成分による損失以外にも、スイッチングトラン
ジスタのゲート容量を駆動するための電力損失やスイッ
チングトランジスタのスイッチングによる基板電流損失
等が存在するが、ここでは考慮しないものとする。
【０００６】抵抗成分による損失をＲｏｓｓとすると、
電力変換効率ηは式（３）のようになる。 η＝（Ａｖｅ（Ｖ２）×Ｉｏ）／（Ａｖｅ（Ｖ２）×Ｉｏ＋Ｒｏｓｓ） …（３） そして抵抗成分の損失Ｒｏｓｓは、大きく直流電力損失
ＲｏｓｓＤと交流電力損失ＲｏｓｓＡとに分けることが
でき、それぞれ式（４），（５）のように表すことがで
きる。 ＲｏｓｓＤ＝Ａｖｅ（Ｉｏ）×Ａｖｅ（Ｉｏ）×Ｒ …（４） ＲｏｓｓＡ＝ΔＩ×ΔＩ×Ｒ／１２ …（５） ここで、Ａｖｅ（Ｉｏ）は平均負荷電流、ΔＩは最大電
流リプル、Ｒは電流パス上に存在する全抵抗成分の和を
表している。抵抗成分Ｒが零であれば損失Ｒｏｓｓも零
になり、電力変換効率ηは１００％になるが、実際には
抵抗成分Ｒの値は０．５Ω〜１Ω程度であり、これが電
力変換効率低下の原因になる。
電力変換効率ηは式（３）のようになる。 η＝（Ａｖｅ（Ｖ２）×Ｉｏ）／（Ａｖｅ（Ｖ２）×Ｉｏ＋Ｒｏｓｓ） …（３） そして抵抗成分の損失Ｒｏｓｓは、大きく直流電力損失
ＲｏｓｓＤと交流電力損失ＲｏｓｓＡとに分けることが
でき、それぞれ式（４），（５）のように表すことがで
きる。 ＲｏｓｓＤ＝Ａｖｅ（Ｉｏ）×Ａｖｅ（Ｉｏ）×Ｒ …（４） ＲｏｓｓＡ＝ΔＩ×ΔＩ×Ｒ／１２ …（５） ここで、Ａｖｅ（Ｉｏ）は平均負荷電流、ΔＩは最大電
流リプル、Ｒは電流パス上に存在する全抵抗成分の和を
表している。抵抗成分Ｒが零であれば損失Ｒｏｓｓも零
になり、電力変換効率ηは１００％になるが、実際には
抵抗成分Ｒの値は０．５Ω〜１Ω程度であり、これが電
力変換効率低下の原因になる。
【０００７】式（４）から分かるように、直流電力損失
ＲｏｓｓＤは負荷電流Ｉｏが大きいほど大きくなる。ま
た、最大電流リプルΔＩの値は負荷電流Ｉｏの大きさに
よらず一定であるため、式（５）から分かるように、交
流電力損失ＲｏｓｓＡは負荷電流Ｉｏの大きさには依存
しない。
ＲｏｓｓＤは負荷電流Ｉｏが大きいほど大きくなる。ま
た、最大電流リプルΔＩの値は負荷電流Ｉｏの大きさに
よらず一定であるため、式（５）から分かるように、交
流電力損失ＲｏｓｓＡは負荷電流Ｉｏの大きさには依存
しない。
【０００８】式（３）〜（５）から、スイッチングレギ
ュレータの電力変換効率ηは負荷電流Ｉｏの大きさに応
じて変化し、電力変換効率ηが最も高くなる負荷電流Ｉ
ｏのポイントいわゆる最適点が存在することが分かる。
換言すれば、負荷電流Ｉｏが最適点から小さくなるにつ
れて、または大きくなるにつれて、スイッチングレギュ
レータの電力変換効率ηは劣化することになる。
ュレータの電力変換効率ηは負荷電流Ｉｏの大きさに応
じて変化し、電力変換効率ηが最も高くなる負荷電流Ｉ
ｏのポイントいわゆる最適点が存在することが分かる。
換言すれば、負荷電流Ｉｏが最適点から小さくなるにつ
れて、または大きくなるにつれて、スイッチングレギュ
レータの電力変換効率ηは劣化することになる。
【０００９】
【発明が解決しようとする課題】ところが、スイッチン
グレギュレータとしては、高い電力変換効率を広範囲な
負荷電流に対して維持できるのが好ましい。特に半導体
集積回路では、負荷電流が小さい場合であってもある程
度の電力変換効率を維持できるスイッチングレギュレー
タが必要とされる。
グレギュレータとしては、高い電力変換効率を広範囲な
負荷電流に対して維持できるのが好ましい。特に半導体
集積回路では、負荷電流が小さい場合であってもある程
度の電力変換効率を維持できるスイッチングレギュレー
タが必要とされる。
【００１０】このようなニーズに対して、図１０に示す
ような構成がすでに提案されている（B.Murari他「Smar
t Power ICs」pp334-336,Springer,1995）。図１０の構
成では、コイル５に流れる電流ＩＬの向きを検知する目
的で、平滑回路４ＡのノードＶ２とＶ３との間に抵抗９
が挿入されている。すなわち、抵抗９の両端の電位すな
わちノードＶ２，Ｖ３の電位を比較し、ノードＶ３の電
位がノードＶ２の電位よりも高いときはコイル５の電流
ＩＬの向きは右向きであると判定し、ノードＶ３の電位
がノードＶ２の電位よりも低いときはコイル５の電流Ｉ
Ｌの向きは左向きであると判定する。
ような構成がすでに提案されている（B.Murari他「Smar
t Power ICs」pp334-336,Springer,1995）。図１０の構
成では、コイル５に流れる電流ＩＬの向きを検知する目
的で、平滑回路４ＡのノードＶ２とＶ３との間に抵抗９
が挿入されている。すなわち、抵抗９の両端の電位すな
わちノードＶ２，Ｖ３の電位を比較し、ノードＶ３の電
位がノードＶ２の電位よりも高いときはコイル５の電流
ＩＬの向きは右向きであると判定し、ノードＶ３の電位
がノードＶ２の電位よりも低いときはコイル５の電流Ｉ
Ｌの向きは左向きであると判定する。
【００１１】スイッチ制御部６０は抵抗９の両端の電位
を比較する比較器６１と、比較器６１の出力とＰＷＭ信
号ＰＷＭとを入力とするＡＮＤ回路６２とを備え、ＡＮ
Ｄ回路６２の出力信号を第２のスイッチＳＷ２の制御信
号として出力する。すなわち、スイッチ制御部６０は次
のような制御を行う。ＰＷＭ信号ＰＷＭが“Ｈ”の期間
中は第２のスイッチＳＷ２をオンさせる。ただし、ノー
ドＶ３の電位がノードＶ２の電位よりも低いときは強制
的に第２のスイッチＳＷ２をオフする。このような制御
方法をとることによって、負荷電流が小さいときの電力
変換効率は、以下の理由によって大幅に改善される。 １．ΔＩが小さくなるため、交流電力損失が小さくな
る。
を比較する比較器６１と、比較器６１の出力とＰＷＭ信
号ＰＷＭとを入力とするＡＮＤ回路６２とを備え、ＡＮ
Ｄ回路６２の出力信号を第２のスイッチＳＷ２の制御信
号として出力する。すなわち、スイッチ制御部６０は次
のような制御を行う。ＰＷＭ信号ＰＷＭが“Ｈ”の期間
中は第２のスイッチＳＷ２をオンさせる。ただし、ノー
ドＶ３の電位がノードＶ２の電位よりも低いときは強制
的に第２のスイッチＳＷ２をオフする。このような制御
方法をとることによって、負荷電流が小さいときの電力
変換効率は、以下の理由によって大幅に改善される。 １．ΔＩが小さくなるため、交流電力損失が小さくな
る。
【００１２】２．電流ＩＬが電源Ｖｓｓに流れ込まない
ため、第１のスイッチＳＷ１のオン期間にコンデンサ７
に充電した電荷が負荷電流Ｉｏとして消費される時間
は、図８の構成と比較して長くなる。
ため、第１のスイッチＳＷ１のオン期間にコンデンサ７
に充電した電荷が負荷電流Ｉｏとして消費される時間
は、図８の構成と比較して長くなる。
【００１３】理由１では交流損失を、理由２ではスイッ
チングトランジスタのゲート容量を駆動するための電力
損失を少なくでき、ともに、負荷電流Ｉｏが小さいとき
の電力変換効率を改善させる。負荷電流Ｉｏが大きいと
きは、コイル５の電流ＩＬの向きは常に右向きになるた
め、図１０のスイッチングレギュレータの動作は図８の
スイッチングレギュレータの動作と等しくなる。
チングトランジスタのゲート容量を駆動するための電力
損失を少なくでき、ともに、負荷電流Ｉｏが小さいとき
の電力変換効率を改善させる。負荷電流Ｉｏが大きいと
きは、コイル５の電流ＩＬの向きは常に右向きになるた
め、図１０のスイッチングレギュレータの動作は図８の
スイッチングレギュレータの動作と等しくなる。
【００１４】図１１は図１０に示すスイッチングレギュ
レータの、負荷電流Ｉｏが小さいときの動作を示すタイ
ミングチャートである。図１１を図９（ｂ）と比較する
と分かるように、図８の構成では第１および第２のスイ
ッチＳＷ１，ＳＷ２のいずれかが必ずオンしていたのに
対し、図１０の構成では第１および第２のスイッチＳＷ
１，ＳＷ２のいずれもオンしないという状態が存在す
る。図１０に示すスイッチ制御部６０は、第２のスイッ
チＳＷ２がオンしている場合にコイル５の電流ＩＬが左
向きに流れているときは、第２のスイッチＳＷ２を強制
的にオフするため、それ以降は第１および第２のスイッ
チＳＷ１，ＳＷ２がいずれもオフ状態になる。このと
き、ノードＶ１の電位は、コイル５と寄生容量６とによ
って決定される共振周波数で振動する。またそのときの
コイルに流れる電流ＩＬは、零電流を中心として振動す
る。
レータの、負荷電流Ｉｏが小さいときの動作を示すタイ
ミングチャートである。図１１を図９（ｂ）と比較する
と分かるように、図８の構成では第１および第２のスイ
ッチＳＷ１，ＳＷ２のいずれかが必ずオンしていたのに
対し、図１０の構成では第１および第２のスイッチＳＷ
１，ＳＷ２のいずれもオンしないという状態が存在す
る。図１０に示すスイッチ制御部６０は、第２のスイッ
チＳＷ２がオンしている場合にコイル５の電流ＩＬが左
向きに流れているときは、第２のスイッチＳＷ２を強制
的にオフするため、それ以降は第１および第２のスイッ
チＳＷ１，ＳＷ２がいずれもオフ状態になる。このと
き、ノードＶ１の電位は、コイル５と寄生容量６とによ
って決定される共振周波数で振動する。またそのときの
コイルに流れる電流ＩＬは、零電流を中心として振動す
る。
【００１５】スイッチングレギュレータでは、図１１に
示すような負荷電流が小さいときの動作を断続モードと
呼び、また図９に示すような負荷電流が大きいときの動
作を連続モードと呼ぶ。連続モードと断続モードとを併
せもつ図１０のような構成は広く用いられている。
示すような負荷電流が小さいときの動作を断続モードと
呼び、また図９に示すような負荷電流が大きいときの動
作を連続モードと呼ぶ。連続モードと断続モードとを併
せもつ図１０のような構成は広く用いられている。
【００１６】しかし、図１０の構成では次のような欠点
がある。
がある。
【００１７】まず、部品点数が増大する。現在の半導体
技術では、コイルや大容量コンデンサを集積する技術は
確立していない。このため、図１０のスイッチングレギ
ュレータを構成する場合、コイル５やコンデンサ７は半
導体集積回路の外付け部品として設ける必要がある。こ
のため、抵抗９もまた外付け部品として設けなければな
らず、図８の構成と比較して部品点数が増大することに
なる。
技術では、コイルや大容量コンデンサを集積する技術は
確立していない。このため、図１０のスイッチングレギ
ュレータを構成する場合、コイル５やコンデンサ７は半
導体集積回路の外付け部品として設ける必要がある。こ
のため、抵抗９もまた外付け部品として設けなければな
らず、図８の構成と比較して部品点数が増大することに
なる。
【００１８】また、平滑回路４Ａ内に抵抗９を設けるの
で、負荷電流が大きいときの電力変換効率の劣化を招く
ことになる。すなわち、抵抗９の抵抗値Ｒ１は、元の寄
生抵抗に加算されて、負荷電流が大きいときの直流電力
損失を増大させる要因となり、電力変換効率を劣化させ
ることになる。
で、負荷電流が大きいときの電力変換効率の劣化を招く
ことになる。すなわち、抵抗９の抵抗値Ｒ１は、元の寄
生抵抗に加算されて、負荷電流が大きいときの直流電力
損失を増大させる要因となり、電力変換効率を劣化させ
ることになる。
【００１９】前記の問題に鑑み、本発明は、スイッチン
グレギュレータとして、部品点数の増大を招くことな
く、かつ、負荷電流が大きいときの直流電力損失を増大
させないで、負荷電流が小さいときの電力変換効率を改
善することを課題とする。
グレギュレータとして、部品点数の増大を招くことな
く、かつ、負荷電流が大きいときの直流電力損失を増大
させないで、負荷電流が小さいときの電力変換効率を改
善することを課題とする。
【００２０】
【課題を解決するための手段】前記の課題を解決するた
めに、請求項１の発明が講じた解決手段は、同期整流方
式のスイッチングレギュレータとして、第１の電位を供
給する第１の電源と前記第１の電位よりも低い第２の電
位を供給する第２の電源との間に設けられ、互いに直列
に配置された第１および第２のスイッチと、制御信号に
応じて前記第１および第２のスイッチのオンオフを制御
するスイッチ制御部と、前記第１のスイッチと前記第２
のスイッチとの間の出力ノードの電位を平滑化する平滑
回路とを備え、前記スイッチ制御部は、前記制御信号の
指示に従って前記第２のスイッチをオン状態にしている
場合において、前記出力ノードの電位が第１の所定の電
位を越えているときには、前記第２のスイッチをオフ状
態にするよう構成されているものである。
めに、請求項１の発明が講じた解決手段は、同期整流方
式のスイッチングレギュレータとして、第１の電位を供
給する第１の電源と前記第１の電位よりも低い第２の電
位を供給する第２の電源との間に設けられ、互いに直列
に配置された第１および第２のスイッチと、制御信号に
応じて前記第１および第２のスイッチのオンオフを制御
するスイッチ制御部と、前記第１のスイッチと前記第２
のスイッチとの間の出力ノードの電位を平滑化する平滑
回路とを備え、前記スイッチ制御部は、前記制御信号の
指示に従って前記第２のスイッチをオン状態にしている
場合において、前記出力ノードの電位が第１の所定の電
位を越えているときには、前記第２のスイッチをオフ状
態にするよう構成されているものである。
【００２１】請求項１の発明によると、第２のスイッチ
がオン状態の場合において、出力ノードの電位が第１の
所定の電位を越えているときには、第２のスイッチはオ
フ状態になる。すなわち、平滑回路を流れる電流の向き
を出力ノードの電位によって検知し、平滑回路を流れる
電流が出力ノード側に流れて第２の電源に流れ込むこと
を、第２のスイッチをオフ状態にすることによって防止
する。これにより、平滑回路内に抵抗を設けないで、断
続モード動作を実現することができる。したがって、部
品点数の増大を招くことなく、かつ、負荷電流が大きい
ときの直流電力損失を増大させないで、負荷電流が小さ
いときの電力変換効率を改善することができる。
がオン状態の場合において、出力ノードの電位が第１の
所定の電位を越えているときには、第２のスイッチはオ
フ状態になる。すなわち、平滑回路を流れる電流の向き
を出力ノードの電位によって検知し、平滑回路を流れる
電流が出力ノード側に流れて第２の電源に流れ込むこと
を、第２のスイッチをオフ状態にすることによって防止
する。これにより、平滑回路内に抵抗を設けないで、断
続モード動作を実現することができる。したがって、部
品点数の増大を招くことなく、かつ、負荷電流が大きい
ときの直流電力損失を増大させないで、負荷電流が小さ
いときの電力変換効率を改善することができる。
【００２２】そして、請求項２の発明では、前記請求項
１のスイッチングレギュレータにおける第１の所定の電
位は、前記第２の電位とほぼ等しい電位とする。
１のスイッチングレギュレータにおける第１の所定の電
位は、前記第２の電位とほぼ等しい電位とする。
【００２３】また、請求項３の発明では、前記請求項１
のスイッチングレギュレータにおけるスイッチ制御部
は、前記制御信号の指示に従って前記第１のスイッチを
オフ状態にしている場合において、前記出力ノードの電
位が第２の所定の電位を越えているときには、前記第１
のスイッチをオン状態にするよう構成されているものと
する。
のスイッチングレギュレータにおけるスイッチ制御部
は、前記制御信号の指示に従って前記第１のスイッチを
オフ状態にしている場合において、前記出力ノードの電
位が第２の所定の電位を越えているときには、前記第１
のスイッチをオン状態にするよう構成されているものと
する。
【００２４】請求項３の発明によると、第１のスイッチ
がオフ状態の場合において、出力ノードの電位が第２の
所定の電位を越えているときには、第１のスイッチはオ
ン状態になる。すなわち、出力ノードの電位が過度に高
くなり、オフ状態にある第１のスイッチを介して第１の
電源に電荷が流れこむおそれがあるとき、第１のスイッ
チをオン状態にして第１のスイッチの抵抗値を小さくす
る。これにより、出力ノードの電位が過度に高くなった
ときの、オフ状態の第１のスイッチによる電力損失を防
ぐことができる。
がオフ状態の場合において、出力ノードの電位が第２の
所定の電位を越えているときには、第１のスイッチはオ
ン状態になる。すなわち、出力ノードの電位が過度に高
くなり、オフ状態にある第１のスイッチを介して第１の
電源に電荷が流れこむおそれがあるとき、第１のスイッ
チをオン状態にして第１のスイッチの抵抗値を小さくす
る。これにより、出力ノードの電位が過度に高くなった
ときの、オフ状態の第１のスイッチによる電力損失を防
ぐことができる。
【００２５】そして、請求項４の発明では、前記請求項
３のスイッチングレギュレータにおける第２の所定の電
位は、前記第１の電位とほぼ等しい電位とする。
３のスイッチングレギュレータにおける第２の所定の電
位は、前記第１の電位とほぼ等しい電位とする。
【００２６】また、請求項５の発明が講じた解決手段
は、同期整流方式のスイッチングレギュレータとして、
第１の電位を供給する第１の電源と前記第１の電位より
も低い第２の電位を供給する第２の電源との間に設けら
れ、互いに直列に配置された第１および第２のスイッチ
と、制御信号に応じて前記第１および第２のスイッチの
オンオフを制御するスイッチ制御部と、前記第１のスイ
ッチと前記第２のスイッチとの間の出力ノードの電位を
平滑化する平滑回路とを備え、前記スイッチ制御部は、
前記制御信号の指示に従って前記第１のスイッチをオフ
状態にしている場合において、前記出力ノードの電位が
第２の所定の電位を越えたときには、前記第１のスイッ
チをオン状態にするよう構成されているものである。
は、同期整流方式のスイッチングレギュレータとして、
第１の電位を供給する第１の電源と前記第１の電位より
も低い第２の電位を供給する第２の電源との間に設けら
れ、互いに直列に配置された第１および第２のスイッチ
と、制御信号に応じて前記第１および第２のスイッチの
オンオフを制御するスイッチ制御部と、前記第１のスイ
ッチと前記第２のスイッチとの間の出力ノードの電位を
平滑化する平滑回路とを備え、前記スイッチ制御部は、
前記制御信号の指示に従って前記第１のスイッチをオフ
状態にしている場合において、前記出力ノードの電位が
第２の所定の電位を越えたときには、前記第１のスイッ
チをオン状態にするよう構成されているものである。
【００２７】そして、請求項６の発明では、前記請求項
５のスイッチングレギュレータにおける第２の所定の電
位は、前記第１の電位とほぼ等しい電位とする。
５のスイッチングレギュレータにおける第２の所定の電
位は、前記第１の電位とほぼ等しい電位とする。
【００２８】また、請求項７の発明では、前記請求項１
または５のスイッチングレギュレータにおける第１およ
び第２のスイッチは、トランジスタによって構成されて
いるものとする。
または５のスイッチングレギュレータにおける第１およ
び第２のスイッチは、トランジスタによって構成されて
いるものとする。
【００２９】さらに、請求項８の発明は、ＬＳＩシステ
ムとして、前記請求項１または５のスイッチングレギュ
レータと、前記スイッチングレギュレータから供給され
た電圧によって動作するＬＳＩコア部とを備えたもので
ある。
ムとして、前記請求項１または５のスイッチングレギュ
レータと、前記スイッチングレギュレータから供給され
た電圧によって動作するＬＳＩコア部とを備えたもので
ある。
【００３０】
【発明の実施の形態】（第１の実施形態）図１は本発明
の第１の実施形態に係るスイッチングレギュレータの構
成を示す図である。図１において、図８に示す従来のス
イッチングレギュレータと共通の構成要素には図８と同
一の符号を付している。
の第１の実施形態に係るスイッチングレギュレータの構
成を示す図である。図１において、図８に示す従来のス
イッチングレギュレータと共通の構成要素には図８と同
一の符号を付している。
【００３１】図１において、ＳＷ１はＰＭＯＳトランジ
スタからなる第１のスイッチ、ＳＷ２はＮＭＯＳトラン
ジスタからなる第２のスイッチ、１０は制御信号として
のＰＷＭ信号ＰＷＭに応じて第１および第２のスイッチ
ＳＷ１，ＳＷ２を制御するスイッチ制御部、４は第１の
スイッチＳＷ１と第２のスイッチＳＷ２との間の出力ノ
ードＶ１の電位を平滑化する平滑回路である。第１およ
び第２のスイッチＳＷ１，ＳＷ２は、第１の電位として
の電位Ｖｄｄを供給する第１の電源（以下「電源Ｖｄ
ｄ」と記す）と第２の電位としての電位Ｖｓｓを供給す
る第２の電源（以下「電源Ｖｓｓ」と記す）との間に、
直列に設けられている。また平滑回路４はコイル５およ
びコンデンサ７によって構成されており、さらに、配線
容量やスイッチの拡散容量、コイルの寄生容量等からな
る寄生容量６を有している。平滑化回路４によって平滑
化された電位はノードＶ２から負荷回路８（図では電流
源として表している）に供給される。
スタからなる第１のスイッチ、ＳＷ２はＮＭＯＳトラン
ジスタからなる第２のスイッチ、１０は制御信号として
のＰＷＭ信号ＰＷＭに応じて第１および第２のスイッチ
ＳＷ１，ＳＷ２を制御するスイッチ制御部、４は第１の
スイッチＳＷ１と第２のスイッチＳＷ２との間の出力ノ
ードＶ１の電位を平滑化する平滑回路である。第１およ
び第２のスイッチＳＷ１，ＳＷ２は、第１の電位として
の電位Ｖｄｄを供給する第１の電源（以下「電源Ｖｄ
ｄ」と記す）と第２の電位としての電位Ｖｓｓを供給す
る第２の電源（以下「電源Ｖｓｓ」と記す）との間に、
直列に設けられている。また平滑回路４はコイル５およ
びコンデンサ７によって構成されており、さらに、配線
容量やスイッチの拡散容量、コイルの寄生容量等からな
る寄生容量６を有している。平滑化回路４によって平滑
化された電位はノードＶ２から負荷回路８（図では電流
源として表している）に供給される。
【００３２】図１に示すスイッチングレギュレータの動
作は、図８に示す従来のスイッチングレギュレータの動
作と基本的には同様である。すなわち、スイッチ制御部
１０は、原則として、ＰＷＭ信号ＰＷＭが“Ｌ”のとき
は第１のスイッチＳＷ１をオン状態にし、ＰＷＭ信号Ｐ
ＷＭが“Ｈ”のときは第２のスイッチＳＷ２をオン状態
にする。
作は、図８に示す従来のスイッチングレギュレータの動
作と基本的には同様である。すなわち、スイッチ制御部
１０は、原則として、ＰＷＭ信号ＰＷＭが“Ｌ”のとき
は第１のスイッチＳＷ１をオン状態にし、ＰＷＭ信号Ｐ
ＷＭが“Ｈ”のときは第２のスイッチＳＷ２をオン状態
にする。
【００３３】本実施形態の特徴は、スイッチ制御部１０
が、出力ノードＶ１の電位が電位Ｖｓｓを越えているか
否かを検知する機能を有しており、この検知結果を第２
のスイッチＳＷ２の制御に反映させる点である。スイッ
チ制御部１０は、第２のスイッチＳＷ２の制御を、以下
のような条件に従って行う。 ＜第２のスイッチＳＷ２の制御＞ ＰＷＭ＝Ｈ なら ＳＷ２→ＯＮ ｉｆ Ｖ１＞Ｖｓｓ ＳＷ２→ＯＦＦ すなわち、ＰＷＭ信号ＰＷＭが“Ｈ”の期間中は第２の
スイッチＳＷ２をオン状態にする。ただし、出力ノード
Ｖ１の電位が第１の所定の電位すなわち電位Ｖｓｓを越
えているときは、強制的に第２のスイッチＳＷ２をオフ
状態にする。
が、出力ノードＶ１の電位が電位Ｖｓｓを越えているか
否かを検知する機能を有しており、この検知結果を第２
のスイッチＳＷ２の制御に反映させる点である。スイッ
チ制御部１０は、第２のスイッチＳＷ２の制御を、以下
のような条件に従って行う。 ＜第２のスイッチＳＷ２の制御＞ ＰＷＭ＝Ｈ なら ＳＷ２→ＯＮ ｉｆ Ｖ１＞Ｖｓｓ ＳＷ２→ＯＦＦ すなわち、ＰＷＭ信号ＰＷＭが“Ｈ”の期間中は第２の
スイッチＳＷ２をオン状態にする。ただし、出力ノード
Ｖ１の電位が第１の所定の電位すなわち電位Ｖｓｓを越
えているときは、強制的に第２のスイッチＳＷ２をオフ
状態にする。
【００３４】第２のスイッチＳＷ２がオン状態の場合、
コイル５の電流ＩＬがノードＶ２側に（図１において右
向きに）流れているときは、第２のスイッチＳＷ２のオ
ン抵抗によってノードＶ１の電位は電位Ｖｓｓよりも低
くなる。一方、コイル５の電流ＩＬが出力ノードＶ１側
に（図１において左向きに）流れているときは、出力ノ
ードＶ１の電位は電位Ｖｓｓよりも高くなる。すなわ
ち、第２のスイッチＳＷ２がオン状態のとき、コイル５
を流れる電流ＩＬの向きは、出力ノードＶ１の電位によ
って検知することができる。
コイル５の電流ＩＬがノードＶ２側に（図１において右
向きに）流れているときは、第２のスイッチＳＷ２のオ
ン抵抗によってノードＶ１の電位は電位Ｖｓｓよりも低
くなる。一方、コイル５の電流ＩＬが出力ノードＶ１側
に（図１において左向きに）流れているときは、出力ノ
ードＶ１の電位は電位Ｖｓｓよりも高くなる。すなわ
ち、第２のスイッチＳＷ２がオン状態のとき、コイル５
を流れる電流ＩＬの向きは、出力ノードＶ１の電位によ
って検知することができる。
【００３５】本実施形態では、このような知見に基づ
き、平滑回路４を流れる電流ＩＬの向きを出力ノードＶ
１の電位によって検知する。そして、第２のスイッチＳ
Ｗ２がオン状態の場合において、出力ノードＶ１の電位
が電位Ｖｓｓを越えているとき、平滑回路４を流れる電
流ＩＬが出力ノードＶ１側に流れて電源Ｖｓｓに流れ込
むことを、第２のスイッチＳＷ２をオフ状態にすること
によって防止する。
き、平滑回路４を流れる電流ＩＬの向きを出力ノードＶ
１の電位によって検知する。そして、第２のスイッチＳ
Ｗ２がオン状態の場合において、出力ノードＶ１の電位
が電位Ｖｓｓを越えているとき、平滑回路４を流れる電
流ＩＬが出力ノードＶ１側に流れて電源Ｖｓｓに流れ込
むことを、第２のスイッチＳＷ２をオフ状態にすること
によって防止する。
【００３６】図２は図１のスイッチングレギュレータの
負荷電流Ｉｏが小さいときの動作を示すタイミングチャ
ートである。図２と図１０に示すスイッチングレギュレ
ータの動作を示す図１１とを比較すると、出力ノードＶ
１の電位、コイル５の電流ＩＬおよびノードＶ２の電位
の変化には何ら違いはない。すなわち、図１のスイッチ
ングレギュレータは、図１０のスイッチングレギュレー
タと全く同等の断続モード動作を実現できる。
負荷電流Ｉｏが小さいときの動作を示すタイミングチャ
ートである。図２と図１０に示すスイッチングレギュレ
ータの動作を示す図１１とを比較すると、出力ノードＶ
１の電位、コイル５の電流ＩＬおよびノードＶ２の電位
の変化には何ら違いはない。すなわち、図１のスイッチ
ングレギュレータは、図１０のスイッチングレギュレー
タと全く同等の断続モード動作を実現できる。
【００３７】しかも、図１０に示す従来のスイッチング
レギュレータでは、平滑回路４Ａに抵抗９を付加してい
たのに対し、本実施形態では、出力ノードＶ１の電位と
電位Ｖｓｓとを比較しているので、平滑回路４に抵抗を
付加する必要がない。このため図８の構成と比較して、
外付け部品点数が増大することはなく、また、負荷電流
が大きいときの直流電圧損失も増大することはない。
レギュレータでは、平滑回路４Ａに抵抗９を付加してい
たのに対し、本実施形態では、出力ノードＶ１の電位と
電位Ｖｓｓとを比較しているので、平滑回路４に抵抗を
付加する必要がない。このため図８の構成と比較して、
外付け部品点数が増大することはなく、また、負荷電流
が大きいときの直流電圧損失も増大することはない。
【００３８】以上のように本実施形態によると、平滑回
路に抵抗を設けることなく、負荷電流が小さいときの電
力変換効率を改善することができる。したがって、負荷
電流の広い範囲にわたって、高い電力変換効率を維持す
ることが可能になる。
路に抵抗を設けることなく、負荷電流が小さいときの電
力変換効率を改善することができる。したがって、負荷
電流の広い範囲にわたって、高い電力変換効率を維持す
ることが可能になる。
【００３９】また図１では、スイッチ制御部１０内の第
２のスイッチＳＷ２を制御する回路は、出力ノードＶ１
の電位と電位Ｖｓｓとを入力とする比較器１１と、比較
器１１の出力とＰＷＭ信号ＰＷＭとを入力とするＡＮＤ
回路１２とによって構成されている。そしてＡＮＤ回路
１２の出力信号が第２のスイッチＳＷ２の制御信号とし
て用いられている。このような簡易な構成によって、本
実施形態に係る第２のスイッチＳＷ２の制御を容易に実
現することができる。もちろん、スイッチ制御部１０内
の第２のスイッチＳＷ２を制御する回路の構成は図１に
示すものに限られるものではなく、同様の制御が実現で
きるものであれば他の構成であってもかまわない。
２のスイッチＳＷ２を制御する回路は、出力ノードＶ１
の電位と電位Ｖｓｓとを入力とする比較器１１と、比較
器１１の出力とＰＷＭ信号ＰＷＭとを入力とするＡＮＤ
回路１２とによって構成されている。そしてＡＮＤ回路
１２の出力信号が第２のスイッチＳＷ２の制御信号とし
て用いられている。このような簡易な構成によって、本
実施形態に係る第２のスイッチＳＷ２の制御を容易に実
現することができる。もちろん、スイッチ制御部１０内
の第２のスイッチＳＷ２を制御する回路の構成は図１に
示すものに限られるものではなく、同様の制御が実現で
きるものであれば他の構成であってもかまわない。
【００４０】（第２の実施形態）図３は本発明の第２の
実施形態に係るスイッチングレギュレータの構成を示す
図である。図３において、図１と共通の構成要素には図
１と同一の符号を付しており、ここではその詳細な説明
を省略する。
実施形態に係るスイッチングレギュレータの構成を示す
図である。図３において、図１と共通の構成要素には図
１と同一の符号を付しており、ここではその詳細な説明
を省略する。
【００４１】図３に示すスイッチングレギュレータの動
作は、図１に示すスイッチングレギュレータの動作と基
本的には同様である。本実施形態の特徴は、スイッチ制
御部１０Ａが第１の実施形態に係る第２のスイッチＳＷ
２の制御に加えて、第１のスイッチＳＷ１の新たな制御
を行う点である。
作は、図１に示すスイッチングレギュレータの動作と基
本的には同様である。本実施形態の特徴は、スイッチ制
御部１０Ａが第１の実施形態に係る第２のスイッチＳＷ
２の制御に加えて、第１のスイッチＳＷ１の新たな制御
を行う点である。
【００４２】第１の実施形態に係る図１の構成や従来の
図１０の構成では、第１および第２のスイッチＳＷ１，
ＳＷ２がともにオフ状態のとき、平滑回路のＬＣの共振
によって出力ノードＶ１の電位が大きく振れて、場合に
よっては電位Ｖｄｄを越えてしまうことがあった。この
とき、出力ノードＶ１から電源Ｖｄｄに電荷が戻され、
この際に、第１のスイッチＳＷ１を構成するＰＭＯＳト
ランジスタの寄生ダイオードによる電力損失が生じてし
まうという問題があった。
図１０の構成では、第１および第２のスイッチＳＷ１，
ＳＷ２がともにオフ状態のとき、平滑回路のＬＣの共振
によって出力ノードＶ１の電位が大きく振れて、場合に
よっては電位Ｖｄｄを越えてしまうことがあった。この
とき、出力ノードＶ１から電源Ｖｄｄに電荷が戻され、
この際に、第１のスイッチＳＷ１を構成するＰＭＯＳト
ランジスタの寄生ダイオードによる電力損失が生じてし
まうという問題があった。
【００４３】図４は典型的なＰＭＯＳトランジスタの断
面構造を示す図である。図４に示すように、Ｐ型のドレ
イン領域Ｄとｎ型ウェルｎ−ｗｅｌｌとの間に寄生ダイ
オード３１が構成されている。ＰＭＯＳトランジスタの
閾値電圧および寄生ダイオード３１の閾値電圧のうちの
低い方をＶｔとすると、出力ノードＶ１の電位はほぼ
（Ｖｄｄ＋Ｖｔ）でリミットされる。図５は図１０の構
成において、出力ノードＶ１の電位が（Ｖｄｄ＋Ｖｔ）
にリミットされたときの動作を示す図である。
面構造を示す図である。図４に示すように、Ｐ型のドレ
イン領域Ｄとｎ型ウェルｎ−ｗｅｌｌとの間に寄生ダイ
オード３１が構成されている。ＰＭＯＳトランジスタの
閾値電圧および寄生ダイオード３１の閾値電圧のうちの
低い方をＶｔとすると、出力ノードＶ１の電位はほぼ
（Ｖｄｄ＋Ｖｔ）でリミットされる。図５は図１０の構
成において、出力ノードＶ１の電位が（Ｖｄｄ＋Ｖｔ）
にリミットされたときの動作を示す図である。
【００４４】寄生ダイオード３１の閾値電圧の方が低い
とすると、出力ノードＶ１の電位が（Ｖｄｄ＋Ｖｔ）よ
りも高くなったときは第１のスイッチＳＷ１のドレイン
領域Ｄから基板を通して電源Ｖｄｄに向かって、すなわ
ち寄生ダイオード３１の順方向に電流が流れる。このと
き、寄生ダイオード３１の等価オン抵抗によって電力損
失が生じてしまう。
とすると、出力ノードＶ１の電位が（Ｖｄｄ＋Ｖｔ）よ
りも高くなったときは第１のスイッチＳＷ１のドレイン
領域Ｄから基板を通して電源Ｖｄｄに向かって、すなわ
ち寄生ダイオード３１の順方向に電流が流れる。このと
き、寄生ダイオード３１の等価オン抵抗によって電力損
失が生じてしまう。
【００４５】そこで本実施形態では、オフ状態にある第
１のスイッチＳＷ１による電力損失が生じないように、
スイッチ制御部１０Ａは、第１のスイッチＳＷ１の制御
を、以下のような条件に従って行う。
１のスイッチＳＷ１による電力損失が生じないように、
スイッチ制御部１０Ａは、第１のスイッチＳＷ１の制御
を、以下のような条件に従って行う。
【００４６】＜第１のスイッチＳＷ１の制御＞ ＰＷＭ＝Ｈ なら ＳＷ１→ＯＦＦ ｉｆ Ｖ１＞Ｖｄｄ ＳＷ１→ＯＮ すなわち、ＰＷＭ信号ＰＷＭが“Ｈ”の期間中は第１の
スイッチＳＷ１をオフ状態にする。ただし、出力ノード
Ｖ１の電位が第２の所定の電位としての電位Ｖｄｄを越
えているときは、さらに強制的に第１のスイッチＳＷ１
をオン状態にする。
スイッチＳＷ１をオフ状態にする。ただし、出力ノード
Ｖ１の電位が第２の所定の電位としての電位Ｖｄｄを越
えているときは、さらに強制的に第１のスイッチＳＷ１
をオン状態にする。
【００４７】図１や図１０の構成では、出力ノードＶ１
の電位が過度に高くなり電荷が電源Ｖｄｄに戻される際
には、第１のスイッチＳＷ１の寄生ダイオード３１の等
価オン抵抗による電力損失が生じるが、本実施形態では
前記の制御によって、電荷が電源Ｖｄｄに戻される際の
電力損失は第１のスイッチＳＷ１のオン抵抗によるもの
になる。ＰＭＯＳトランジスタのオン抵抗は寄生ダイオ
ード３１の等化オン抵抗に比べてはるかに小さいので、
電荷が電源Ｖｄｄに戻される際の電力損失は、本実施形
態に係る第１のスイッチＳＷ１の制御によって格段に小
さくなる。
の電位が過度に高くなり電荷が電源Ｖｄｄに戻される際
には、第１のスイッチＳＷ１の寄生ダイオード３１の等
価オン抵抗による電力損失が生じるが、本実施形態では
前記の制御によって、電荷が電源Ｖｄｄに戻される際の
電力損失は第１のスイッチＳＷ１のオン抵抗によるもの
になる。ＰＭＯＳトランジスタのオン抵抗は寄生ダイオ
ード３１の等化オン抵抗に比べてはるかに小さいので、
電荷が電源Ｖｄｄに戻される際の電力損失は、本実施形
態に係る第１のスイッチＳＷ１の制御によって格段に小
さくなる。
【００４８】図６は図３のスイッチングレギュレータの
動作を示すタイミングチャートである。図６に示すよう
に、出力ノードＶ１の最高電位は図２と比較して低く制
限されている。これは、出力ノードＶ１の最高電位は、
図１や図１０の構成では寄生ダイオード３１の等価オン
抵抗によって制限されていたが、図３の構成では第１の
スイッチＳＷ１のオン抵抗によって制限されるからであ
る。
動作を示すタイミングチャートである。図６に示すよう
に、出力ノードＶ１の最高電位は図２と比較して低く制
限されている。これは、出力ノードＶ１の最高電位は、
図１や図１０の構成では寄生ダイオード３１の等価オン
抵抗によって制限されていたが、図３の構成では第１の
スイッチＳＷ１のオン抵抗によって制限されるからであ
る。
【００４９】以上のように本実施形態によると、断続モ
ード動作時に出力ノードＶ１の電位に共振現象が生じて
電源Ｖｄｄに電荷が戻される場合であっても、オフ状態
の第１のスイッチＳＷ１による電力損失を防ぐことがで
きるので、従来よりも高い電力変換効率を実現すること
が可能になる。
ード動作時に出力ノードＶ１の電位に共振現象が生じて
電源Ｖｄｄに電荷が戻される場合であっても、オフ状態
の第１のスイッチＳＷ１による電力損失を防ぐことがで
きるので、従来よりも高い電力変換効率を実現すること
が可能になる。
【００５０】また図３では、スイッチ制御部１０Ａ内の
第１のスイッチＳＷ１を制御する回路は、出力ノードＶ
１の電位と電位Ｖｄｄとを入力とする比較器１３と、比
較器１３の出力とＰＷＭ信号ＰＷＭとを入力とするＡＮ
Ｄ回路１４とによって構成されている。そしてＡＮＤ回
路１４の出力信号が第１のスイッチＳＷ１の制御信号と
して用いられている。このような簡易な構成によって、
本実施形態に係る第１のスイッチＳＷ１の制御を容易に
実現することができる。もちろん、スイッチ制御部１０
Ａ内の第１のスイッチＳＷ１を制御する回路の構成は図
３に示すものに限られるものではなく、同様の制御が実
現できるものであれば他の構成であってもかまわない。
第１のスイッチＳＷ１を制御する回路は、出力ノードＶ
１の電位と電位Ｖｄｄとを入力とする比較器１３と、比
較器１３の出力とＰＷＭ信号ＰＷＭとを入力とするＡＮ
Ｄ回路１４とによって構成されている。そしてＡＮＤ回
路１４の出力信号が第１のスイッチＳＷ１の制御信号と
して用いられている。このような簡易な構成によって、
本実施形態に係る第１のスイッチＳＷ１の制御を容易に
実現することができる。もちろん、スイッチ制御部１０
Ａ内の第１のスイッチＳＷ１を制御する回路の構成は図
３に示すものに限られるものではなく、同様の制御が実
現できるものであれば他の構成であってもかまわない。
【００５１】なお第１の実施形態では第２のスイッチＳ
Ｗ２の制御のための基準電位を電位Ｖｓｓとしたが、電
位Ｖｓｓ以外の電位を基準電位としてもよい。例えば図
１の比較器１１の遅延時間等を考慮して、電位Ｖｓｓよ
りもわずかに高いレベルまたはわずかに低いレベルを第
２のスイッチＳＷ２の制御のための基準電位として設定
してもよい。また第２の実施形態では第１のスイッチＳ
Ｗ１の制御のための基準電位を電位Ｖｄｄとしたが、電
位Ｖｄｄ以外の電位を基準電位としてもよい。例えば図
３の比較器１３の遅延時間を考慮して、電位Ｖｄｄより
もわずかに高いレベルやわすかに低いレベルを第１のス
イッチＳＷ１の制御のための基準電位として設定しても
よい。
Ｗ２の制御のための基準電位を電位Ｖｓｓとしたが、電
位Ｖｓｓ以外の電位を基準電位としてもよい。例えば図
１の比較器１１の遅延時間等を考慮して、電位Ｖｓｓよ
りもわずかに高いレベルまたはわずかに低いレベルを第
２のスイッチＳＷ２の制御のための基準電位として設定
してもよい。また第２の実施形態では第１のスイッチＳ
Ｗ１の制御のための基準電位を電位Ｖｄｄとしたが、電
位Ｖｄｄ以外の電位を基準電位としてもよい。例えば図
３の比較器１３の遅延時間を考慮して、電位Ｖｄｄより
もわずかに高いレベルやわすかに低いレベルを第１のス
イッチＳＷ１の制御のための基準電位として設定しても
よい。
【００５２】また、第１の実施形態に係る第２のスイッ
チＳＷ２の制御のための基準電位を設定可能に構成して
もよい。この基準電位の値によってスイッチングレギュ
レータの断続モード動作への移行のしやすさが変わるの
で、この基準電位の設定変更により、断続モードへの移
行しやすさを調整することが可能になる。
チＳＷ２の制御のための基準電位を設定可能に構成して
もよい。この基準電位の値によってスイッチングレギュ
レータの断続モード動作への移行のしやすさが変わるの
で、この基準電位の設定変更により、断続モードへの移
行しやすさを調整することが可能になる。
【００５３】図７は本発明に係るスイッチングレギュレ
ータを用いて構成されたＬＳＩシステムの例を示す図で
ある。図７において、ＬＳＩ２０はＬＳＩコア部２１と
ＤＣ／ＤＣ変換器２２とを備えており、外付け部品とし
て平滑回路４を備えている。２３ａ〜２３ｅはＬＳＩ２
０のパッドである。ＤＣ／ＤＣ変換器２２は例えば第１
または第２の実施形態で示したような、第１および第２
のスイッチＳＷ１，ＳＷ２並びにスイッチ制御部１０，
１０Ａからなるものであり、ＤＣ／ＤＣ変換器２２およ
び平滑回路４によって本発明に係るスイッチングレギュ
レータが構成されている。ＤＣ／ＤＣ変換器２２はパッ
ド２３ａ，２３ｂに供給された電源電位Ｖｄｄ，Ｖｓｓ
を第１または第２の実施形態に係る動作によって電圧Ｖ
１に変換し、パッド２３ｃに出力する。平滑回路４はＤ
Ｃ／ＤＣ変換器２２の出力電圧Ｖ１を平滑化して電圧Ｖ
２として出力する。平滑回路４の出力電圧Ｖ２は、ＬＳ
Ｉコア部２１の内部電源電圧として供給される。
ータを用いて構成されたＬＳＩシステムの例を示す図で
ある。図７において、ＬＳＩ２０はＬＳＩコア部２１と
ＤＣ／ＤＣ変換器２２とを備えており、外付け部品とし
て平滑回路４を備えている。２３ａ〜２３ｅはＬＳＩ２
０のパッドである。ＤＣ／ＤＣ変換器２２は例えば第１
または第２の実施形態で示したような、第１および第２
のスイッチＳＷ１，ＳＷ２並びにスイッチ制御部１０，
１０Ａからなるものであり、ＤＣ／ＤＣ変換器２２およ
び平滑回路４によって本発明に係るスイッチングレギュ
レータが構成されている。ＤＣ／ＤＣ変換器２２はパッ
ド２３ａ，２３ｂに供給された電源電位Ｖｄｄ，Ｖｓｓ
を第１または第２の実施形態に係る動作によって電圧Ｖ
１に変換し、パッド２３ｃに出力する。平滑回路４はＤ
Ｃ／ＤＣ変換器２２の出力電圧Ｖ１を平滑化して電圧Ｖ
２として出力する。平滑回路４の出力電圧Ｖ２は、ＬＳ
Ｉコア部２１の内部電源電圧として供給される。
【００５４】
【発明の効果】以上のように本発明によると、平滑回路
を流れる電流の向きを出力ノードの電位によって検知
し、この検知結果を用いて第２のスイッチをオフ状態に
する制御を行うので、平滑回路内に抵抗を設けることな
く、断続モード動作を実現することができる。したがっ
て、部品点数の増大を招くことなく、かつ、負荷電流が
大きいときの直流電力損失を増大させないで、負荷電流
が小さいときの電力変換効率を改善することができる。
を流れる電流の向きを出力ノードの電位によって検知
し、この検知結果を用いて第２のスイッチをオフ状態に
する制御を行うので、平滑回路内に抵抗を設けることな
く、断続モード動作を実現することができる。したがっ
て、部品点数の増大を招くことなく、かつ、負荷電流が
大きいときの直流電力損失を増大させないで、負荷電流
が小さいときの電力変換効率を改善することができる。
【００５５】また、出力ノードの電位が過度に高くなっ
たときの、オフ状態の第１のスイッチによる電力損失を
防ぐことができる。
たときの、オフ状態の第１のスイッチによる電力損失を
防ぐことができる。
【図１】本発明の第１の実施形態に係るスイッチングレ
ギュレータの構成を示す図である。
ギュレータの構成を示す図である。
【図２】図１のスイッチングレギュレータの動作を示す
タイミングチャートである。
タイミングチャートである。
【図３】本発明の第２の実施形態に係るスイッチングレ
ギュレータの構成を示す図である。
ギュレータの構成を示す図である。
【図４】典型的なＰＭＯＳトランジスタの断面構造を示
す図である。
す図である。
【図５】図１０のスイッチングレギュレータの、オフ状
態の第１のスイッチＳＷ１によって出力ノードＶ１の電
位がリミットされたときの動作を示すタイミングチャー
トである。
態の第１のスイッチＳＷ１によって出力ノードＶ１の電
位がリミットされたときの動作を示すタイミングチャー
トである。
【図６】図３のスイッチングレギュレータの動作を示す
タイミングチャートである。
タイミングチャートである。
【図７】本発明に係るスイッチングレギュレータを用い
たＬＳＩシステムの構成例を示す図である。
たＬＳＩシステムの構成例を示す図である。
【図８】従来のスイッチングレギュレータの一般的な構
成を示す図である。
成を示す図である。
【図９】図８のスイッチングレギュレータの動作を示す
タイミングチャートであり、（ａ）は負荷電流が大きい
ときのタイミングチャート、（ｂ）は負荷電流が小さい
ときのタイミングチャートである。
タイミングチャートであり、（ａ）は負荷電流が大きい
ときのタイミングチャート、（ｂ）は負荷電流が小さい
ときのタイミングチャートである。
【図１０】断続モード動作が可能な従来のスイッチング
レギュレータの構成を示す図である。
レギュレータの構成を示す図である。
【図１１】図１０のスイッチングレギュレータの動作を
示すタイミングチャートである。
示すタイミングチャートである。
Ｖｄｄ 第１の電位、第１の電源 Ｖｓｓ 第２の電位、第２の電源 ＳＷ１ 第１のスイッチ ＳＷ２ 第２のスイッチ Ｖ１ 出力ノード ＰＷＭ ＰＷＭ信号 ４ 平滑回路 １０，１０Ａ スイッチ制御部 ２０ ＬＳＩ ２１ ＬＳＩコア部 ２２ ＤＣ／ＤＣ変換器
フロントページの続き (72)発明者 木下 雅善 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 里見 勝治 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 山本 裕雄 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 山本 明 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 中平 博幸 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Ｆターム(参考） 5H730 AA14 AS01 AS05 BB13 DD04 DD26 DD32 EE13 EE19 FD01 FD31 FF01 FG05 FV02
Claims (8)
- 【請求項１】 同期整流方式のスイッチングレギュレー
タであって、 第１の電位を供給する第１の電源と前記第１の電位より
も低い第２の電位を供給する第２の電源との間に設けら
れ、互いに直列に配置された第１および第２のスイッチ
と、 制御信号に応じて、前記第１および第２のスイッチのオ
ンオフを制御するスイッチ制御部と、 前記第１のスイッチと前記第２のスイッチとの間の出力
ノードの電位を平滑化する平滑回路とを備え、 前記スイッチ制御部は、 前記制御信号の指示に従って前記第２のスイッチをオン
状態にしている場合において、前記出力ノードの電位が
第１の所定の電位を越えているときには、前記第２のス
イッチをオフ状態にするよう構成されているスイッチン
グレギュレータ。 - 【請求項２】 請求項１記載のスイッチングレギュレー
タにおいて、 前記第１の所定の電位は、前記第２の電位とほぼ等しい
電位であることを特徴とするスイッチングレギュレー
タ。 - 【請求項３】 請求項１記載のスイッチングレギュレー
タにおいて、 前記スイッチ制御部は、 前記制御信号の指示に従って前記第１のスイッチをオフ
状態にしている場合において、前記出力ノードの電位が
第２の所定の電位を越えているときには、前記第１のス
イッチをオン状態にするよう構成されていることを特徴
とするスイッチングレギュレータ。 - 【請求項４】 請求項３記載のスイッチングレギュレー
タにおいて、 前記第２の所定の電位は、前記第１の電位とほぼ等しい
電位であることを特徴とするスイッチングレギュレー
タ。 - 【請求項５】 同期整流方式のスイッチングレギュレー
タであって、 第１の電位を供給する第１の電源と前記第１の電位より
も低い第２の電位を供給する第２の電源との間に設けら
れ、互いに直列に配置された第１および第２のスイッチ
と、 制御信号に応じて、前記第１および第２のスイッチのオ
ンオフを制御するスイッチ制御部と、 前記第１のスイッチと前記第２のスイッチとの間の出力
ノードの電位を平滑化する平滑回路とを備え、 前記スイッチ制御部は、 前記制御信号の指示に従って前記第１のスイッチをオフ
状態にしている場合において、前記出力ノードの電位が
所定の電位を越えているときには、前記第１のスイッチ
をオン状態にするよう構成されているスイッチングレギ
ュレータ。 - 【請求項６】 請求項５記載のスイッチングレギュレー
タにおいて、 前記所定の電位は、前記第１の電位とほぼ等しい電位で
あることを特徴とするスイッチングレギュレータ。 - 【請求項７】 請求項１または５記載のスイッチングレ
ギュレータにおいて、 前記第１および第２のスイッチは、トランジスタによっ
て構成されていることを特徴とするスイッチングレギュ
レータ。 - 【請求項８】 請求項１または５記載のスイッチングレ
ギュレータと、 前記スイッチングレギュレータから供給された電圧によ
って動作するＬＳＩコア部とを備えたＬＳＩシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10257102A JP2000092824A (ja) | 1998-09-10 | 1998-09-10 | スイッチングレギュレータおよびｌｓｉシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10257102A JP2000092824A (ja) | 1998-09-10 | 1998-09-10 | スイッチングレギュレータおよびｌｓｉシステム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000092824A true JP2000092824A (ja) | 2000-03-31 |
Family
ID=17301769
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10257102A Withdrawn JP2000092824A (ja) | 1998-09-10 | 1998-09-10 | スイッチングレギュレータおよびｌｓｉシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000092824A (ja) |
Cited By (40)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004056983A (ja) * | 2002-07-24 | 2004-02-19 | Seiko Epson Corp | 電源回路 |
| US6870354B2 (en) | 2002-07-24 | 2005-03-22 | Seiko Epson Corporation | Power source circuit |
| EP1551097A1 (en) * | 2003-12-31 | 2005-07-06 | STMicroelectronics S.r.l. | Power conversion device with synchronous rectifier driving and voltage oscillation limitation during a discontinuous operating mode |
| JP2006060977A (ja) * | 2004-08-24 | 2006-03-02 | Renesas Technology Corp | 電源制御用半導体集積回路およびスイッチング電源装置 |
| WO2006120842A1 (ja) * | 2005-05-09 | 2006-11-16 | Rohm Co., Ltd. | スイッチングレギュレータ及びこれを備えた電子機器 |
| JP2006325290A (ja) * | 2005-05-17 | 2006-11-30 | Rohm Co Ltd | 降圧型スイッチングレギュレータおよびその制御回路ならびにそれを用いた電子機器 |
| JP2006325289A (ja) * | 2005-05-17 | 2006-11-30 | Rohm Co Ltd | 降圧型スイッチングレギュレータおよびその制御回路ならびにそれを用いた電子機器 |
| JP2006333689A (ja) * | 2005-05-30 | 2006-12-07 | Fuji Electric Device Technology Co Ltd | Ｄｃ−ｄｃコンバータ |
| JP2006333636A (ja) * | 2005-05-26 | 2006-12-07 | Rohm Co Ltd | 降圧型スイッチングレギュレータおよびその制御回路ならびにそれを用いた電子機器 |
| WO2007007539A1 (ja) * | 2005-07-08 | 2007-01-18 | Rohm Co., Ltd. | 降圧型スイッチングレギュレータおよびその制御回路ならびにそれを用いた電子機器 |
| US7170272B2 (en) | 2004-11-30 | 2007-01-30 | Renesas Technology Corp. | Semiconductor integrated circuit for controlling power supply, an electronic component and a power supply device |
| JP2007068269A (ja) * | 2005-08-29 | 2007-03-15 | Renesas Technology Corp | スイッチング電源と半導体集積回路 |
| US7202652B2 (en) | 2002-06-13 | 2007-04-10 | Rohm Co, Ltd. | Motor driving apparatus incorporating switch device driving apparatus |
| JP2007236194A (ja) * | 2005-11-25 | 2007-09-13 | Ricoh Co Ltd | 同期整流型スイッチングレギュレータ |
| JP2007252113A (ja) * | 2006-03-16 | 2007-09-27 | Ricoh Co Ltd | スイッチングレギュレータ |
| JP2007259515A (ja) * | 2006-03-20 | 2007-10-04 | Ricoh Co Ltd | 高効率電源回路および該高効率電源回路を組み込んだ電子機器 |
| US7323850B2 (en) | 2004-08-02 | 2008-01-29 | Matsushita Electric Industrial Co., Ltd. | Current detection circuit and switching power supply using the same |
| US7327126B2 (en) | 2004-07-15 | 2008-02-05 | Nec Electronics Corporation | Diode circuit |
| WO2008018523A1 (fr) * | 2006-08-10 | 2008-02-14 | Toyota Jidosha Kabushiki Kaisha | Circuit de conversion de puissance |
| JP2008035641A (ja) * | 2006-07-28 | 2008-02-14 | Fuji Electric Device Technology Co Ltd | Ｄｃ−ｄｃコンバータの制御回路及び方法 |
| JP2008061413A (ja) * | 2006-08-31 | 2008-03-13 | Daikin Ind Ltd | ゲート駆動回路 |
| JP2008067495A (ja) * | 2006-09-07 | 2008-03-21 | Ricoh Co Ltd | スイッチングレギュレータ |
| JP2008086132A (ja) * | 2006-09-28 | 2008-04-10 | Fujitsu Ltd | 同期整流型電源装置の制御回路、同期整流型電源装置及びその制御方法 |
| JPWO2006006257A1 (ja) * | 2004-07-12 | 2008-04-24 | 株式会社村田製作所 | Ｄｃ−ｄｃコンバータ |
| US7420356B2 (en) | 2004-02-19 | 2008-09-02 | Rohm Co., Ltd | Current direction detection circuit and switching regulator having the same |
| WO2009111438A2 (en) * | 2008-03-03 | 2009-09-11 | Intersil Americas Inc. | High-side sensing of zero inductor current for step down dc-dc converter |
| US7679942B2 (en) | 2006-03-17 | 2010-03-16 | Ricoh Company, Ltd. | Step-down DC-to-DC converter |
| JP2010193547A (ja) * | 2009-02-16 | 2010-09-02 | Toyota Motor Corp | 同期整流型ｄｃ−ｄｃコンバータ |
| US7839130B2 (en) | 2007-05-11 | 2010-11-23 | Ricoh Company, Ltd. | Switching regulator capable of preventing reverse current |
| WO2011139975A2 (en) * | 2010-05-07 | 2011-11-10 | Xandex, Inc. | Hybrid rectifier |
| JP4815564B2 (ja) * | 2004-09-14 | 2011-11-16 | エスティー‐エリクソン、ソシエテ、アノニム | 動的オフセット補正を備えるｄｃ／ｄｃコンバータ |
| CN102651607A (zh) * | 2011-02-23 | 2012-08-29 | 保锐科技股份有限公司 | 电源控制装置及电源控制方法 |
| WO2012144163A1 (ja) * | 2011-04-20 | 2012-10-26 | ルネサスエレクトロニクス株式会社 | Ｄｃｄｃコンバータ及びその制御方法 |
| US8456143B2 (en) | 2007-12-14 | 2013-06-04 | Mitsumi Electric Co., Ltd. | DC-DC converter and semiconductor integrated circuit for controlling power source |
| KR101477626B1 (ko) * | 2014-01-09 | 2014-12-30 | 주식회사 동운아나텍 | Dc-dc 컨버터용 소프트 스타트 장치 |
| JP2015122946A (ja) * | 2013-12-20 | 2015-07-02 | エフォア オーユーイー | 同期整流器及びそれを制御する方法 |
| JPWO2016098196A1 (ja) * | 2014-12-17 | 2017-04-27 | 三菱電機株式会社 | レベルシフト回路、集積回路、およびパワー半導体モジュール |
| US9722587B2 (en) | 2015-07-31 | 2017-08-01 | Rohm Co., Ltd. | Power supply circuit |
| CN111884506A (zh) * | 2019-05-03 | 2020-11-03 | 茂达电子股份有限公司 | 降压转换器的过冲降低电路 |
| US11750086B2 (en) | 2019-06-11 | 2023-09-05 | Denso Corporation | Drive circuit for power converter |
-
1998
- 1998-09-10 JP JP10257102A patent/JP2000092824A/ja not_active Withdrawn
Cited By (64)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7202652B2 (en) | 2002-06-13 | 2007-04-10 | Rohm Co, Ltd. | Motor driving apparatus incorporating switch device driving apparatus |
| JP2004056983A (ja) * | 2002-07-24 | 2004-02-19 | Seiko Epson Corp | 電源回路 |
| US6870354B2 (en) | 2002-07-24 | 2005-03-22 | Seiko Epson Corporation | Power source circuit |
| US6998824B2 (en) | 2002-07-24 | 2006-02-14 | Seiko Epson Corporation | Power supply circuit having a DC-DC conversion circuit and an intermediate node potential detection circuit |
| US7161813B2 (en) | 2003-12-31 | 2007-01-09 | Stmicroelectronics S.R.L. | Power conversion device with synchronous rectifier driving and voltage oscillation limitation during a discontinuous operating mode |
| EP1551097A1 (en) * | 2003-12-31 | 2005-07-06 | STMicroelectronics S.r.l. | Power conversion device with synchronous rectifier driving and voltage oscillation limitation during a discontinuous operating mode |
| US7420356B2 (en) | 2004-02-19 | 2008-09-02 | Rohm Co., Ltd | Current direction detection circuit and switching regulator having the same |
| JPWO2006006257A1 (ja) * | 2004-07-12 | 2008-04-24 | 株式会社村田製作所 | Ｄｃ−ｄｃコンバータ |
| US7327126B2 (en) | 2004-07-15 | 2008-02-05 | Nec Electronics Corporation | Diode circuit |
| US7323850B2 (en) | 2004-08-02 | 2008-01-29 | Matsushita Electric Industrial Co., Ltd. | Current detection circuit and switching power supply using the same |
| US7479771B2 (en) | 2004-08-02 | 2009-01-20 | Panasonic Corporation | Current detection circuit and switching power supply |
| JP4545525B2 (ja) * | 2004-08-24 | 2010-09-15 | ルネサスエレクトロニクス株式会社 | 直流電圧変換用の半導体集積回路およびスイッチング電源装置 |
| JP2006060977A (ja) * | 2004-08-24 | 2006-03-02 | Renesas Technology Corp | 電源制御用半導体集積回路およびスイッチング電源装置 |
| JP4815564B2 (ja) * | 2004-09-14 | 2011-11-16 | エスティー‐エリクソン、ソシエテ、アノニム | 動的オフセット補正を備えるｄｃ／ｄｃコンバータ |
| US7170272B2 (en) | 2004-11-30 | 2007-01-30 | Renesas Technology Corp. | Semiconductor integrated circuit for controlling power supply, an electronic component and a power supply device |
| US7759911B2 (en) | 2005-05-09 | 2010-07-20 | Rohm Co., Ltd. | Switching regulator with reverse current detecting transistor |
| WO2006120842A1 (ja) * | 2005-05-09 | 2006-11-16 | Rohm Co., Ltd. | スイッチングレギュレータ及びこれを備えた電子機器 |
| JP4717507B2 (ja) * | 2005-05-17 | 2011-07-06 | ローム株式会社 | 降圧型スイッチングレギュレータおよびその制御回路ならびにそれを用いた電子機器 |
| JP4717508B2 (ja) * | 2005-05-17 | 2011-07-06 | ローム株式会社 | 降圧型スイッチングレギュレータおよびその制御回路ならびにそれを用いた電子機器 |
| JP2006325289A (ja) * | 2005-05-17 | 2006-11-30 | Rohm Co Ltd | 降圧型スイッチングレギュレータおよびその制御回路ならびにそれを用いた電子機器 |
| JP2006325290A (ja) * | 2005-05-17 | 2006-11-30 | Rohm Co Ltd | 降圧型スイッチングレギュレータおよびその制御回路ならびにそれを用いた電子機器 |
| JP4717515B2 (ja) * | 2005-05-26 | 2011-07-06 | ローム株式会社 | 降圧型スイッチングレギュレータおよびその制御回路ならびにそれを用いた電子機器 |
| JP2006333636A (ja) * | 2005-05-26 | 2006-12-07 | Rohm Co Ltd | 降圧型スイッチングレギュレータおよびその制御回路ならびにそれを用いた電子機器 |
| JP2006333689A (ja) * | 2005-05-30 | 2006-12-07 | Fuji Electric Device Technology Co Ltd | Ｄｃ−ｄｃコンバータ |
| US7888926B2 (en) | 2005-07-08 | 2011-02-15 | Rohm Co., Ltd. | Step-down type switching regulator |
| JP4689377B2 (ja) * | 2005-07-08 | 2011-05-25 | ローム株式会社 | 降圧型スイッチングレギュレータおよびその制御回路ならびにそれを用いた電子機器 |
| JP2007020315A (ja) * | 2005-07-08 | 2007-01-25 | Rohm Co Ltd | 降圧型スイッチングレギュレータおよびその制御回路ならびにそれを用いた電子機器 |
| US7576529B2 (en) | 2005-07-08 | 2009-08-18 | Rohm Co., Ltd. | Step-down type switching regulator |
| WO2007007539A1 (ja) * | 2005-07-08 | 2007-01-18 | Rohm Co., Ltd. | 降圧型スイッチングレギュレータおよびその制御回路ならびにそれを用いた電子機器 |
| JP2007068269A (ja) * | 2005-08-29 | 2007-03-15 | Renesas Technology Corp | スイッチング電源と半導体集積回路 |
| JP2007236194A (ja) * | 2005-11-25 | 2007-09-13 | Ricoh Co Ltd | 同期整流型スイッチングレギュレータ |
| JP2007252113A (ja) * | 2006-03-16 | 2007-09-27 | Ricoh Co Ltd | スイッチングレギュレータ |
| US7679942B2 (en) | 2006-03-17 | 2010-03-16 | Ricoh Company, Ltd. | Step-down DC-to-DC converter |
| JP2007259515A (ja) * | 2006-03-20 | 2007-10-04 | Ricoh Co Ltd | 高効率電源回路および該高効率電源回路を組み込んだ電子機器 |
| JP2008035641A (ja) * | 2006-07-28 | 2008-02-14 | Fuji Electric Device Technology Co Ltd | Ｄｃ−ｄｃコンバータの制御回路及び方法 |
| JP4710749B2 (ja) * | 2006-07-28 | 2011-06-29 | 富士電機システムズ株式会社 | Ｄｃ−ｄｃコンバータの制御回路及び方法 |
| US7782037B2 (en) | 2006-08-10 | 2010-08-24 | Toyota Jidosha Kabushiki Kaisha | Power conversion circuit |
| JP2008048472A (ja) * | 2006-08-10 | 2008-02-28 | Toyota Central Res & Dev Lab Inc | 電力変換回路 |
| WO2008018523A1 (fr) * | 2006-08-10 | 2008-02-14 | Toyota Jidosha Kabushiki Kaisha | Circuit de conversion de puissance |
| JP2008061413A (ja) * | 2006-08-31 | 2008-03-13 | Daikin Ind Ltd | ゲート駆動回路 |
| JP2008067495A (ja) * | 2006-09-07 | 2008-03-21 | Ricoh Co Ltd | スイッチングレギュレータ |
| JP2008086132A (ja) * | 2006-09-28 | 2008-04-10 | Fujitsu Ltd | 同期整流型電源装置の制御回路、同期整流型電源装置及びその制御方法 |
| US7839130B2 (en) | 2007-05-11 | 2010-11-23 | Ricoh Company, Ltd. | Switching regulator capable of preventing reverse current |
| US8456143B2 (en) | 2007-12-14 | 2013-06-04 | Mitsumi Electric Co., Ltd. | DC-DC converter and semiconductor integrated circuit for controlling power source |
| WO2009111438A2 (en) * | 2008-03-03 | 2009-09-11 | Intersil Americas Inc. | High-side sensing of zero inductor current for step down dc-dc converter |
| WO2009111438A3 (en) * | 2008-03-03 | 2009-12-10 | Intersil Americas Inc. | High-side sensing of zero inductor current for step down dc-dc converter |
| USRE46333E1 (en) | 2008-03-03 | 2017-03-07 | Intersil Americas LLC | High-side sensing of zero inductor current for step-down DC-DC converter |
| US8067929B2 (en) | 2008-03-03 | 2011-11-29 | Intersil Americas, Inc. | High-side sensing of zero inductor current for step down DC-DC converter |
| TWI483528B (zh) * | 2008-03-03 | 2015-05-01 | Intersil Inc | 直流對直流轉換器電路及偵測直流對直流轉換器電路內之零電流交跨的偵測電路和方法以及其電源供應器控制器、電源供應器、系統 |
| CN101960700A (zh) * | 2008-03-03 | 2011-01-26 | 英特赛尔美国股份有限公司 | 对降压直流-直流转换器的零电感器电流的高端感测 |
| JP2010193547A (ja) * | 2009-02-16 | 2010-09-02 | Toyota Motor Corp | 同期整流型ｄｃ−ｄｃコンバータ |
| US8525503B2 (en) | 2010-05-07 | 2013-09-03 | Xandex, Inc. | Hybrid rectifier |
| WO2011139975A3 (en) * | 2010-05-07 | 2012-02-23 | Xandex, Inc. | Hybrid rectifier |
| WO2011139975A2 (en) * | 2010-05-07 | 2011-11-10 | Xandex, Inc. | Hybrid rectifier |
| CN102651607A (zh) * | 2011-02-23 | 2012-08-29 | 保锐科技股份有限公司 | 电源控制装置及电源控制方法 |
| WO2012144163A1 (ja) * | 2011-04-20 | 2012-10-26 | ルネサスエレクトロニクス株式会社 | Ｄｃｄｃコンバータ及びその制御方法 |
| JP5651234B2 (ja) * | 2011-04-20 | 2015-01-07 | ルネサスエレクトロニクス株式会社 | Ｄｃｄｃコンバータ及びその制御方法 |
| US9209695B2 (en) | 2011-04-20 | 2015-12-08 | Renesas Electronics Corporation | DC-DC converter and control method for the same |
| JP2015122946A (ja) * | 2013-12-20 | 2015-07-02 | エフォア オーユーイー | 同期整流器及びそれを制御する方法 |
| KR101477626B1 (ko) * | 2014-01-09 | 2014-12-30 | 주식회사 동운아나텍 | Dc-dc 컨버터용 소프트 스타트 장치 |
| JPWO2016098196A1 (ja) * | 2014-12-17 | 2017-04-27 | 三菱電機株式会社 | レベルシフト回路、集積回路、およびパワー半導体モジュール |
| US9722587B2 (en) | 2015-07-31 | 2017-08-01 | Rohm Co., Ltd. | Power supply circuit |
| CN111884506A (zh) * | 2019-05-03 | 2020-11-03 | 茂达电子股份有限公司 | 降压转换器的过冲降低电路 |
| US11750086B2 (en) | 2019-06-11 | 2023-09-05 | Denso Corporation | Drive circuit for power converter |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000092824A (ja) | スイッチングレギュレータおよびｌｓｉシステム | |
| JP4527480B2 (ja) | Ｄｃ−ｄｃコンバータにおける電力効率を最適化する方法および回路 | |
| US7064531B1 (en) | PWM buck regulator with LDO standby mode | |
| US7538526B2 (en) | Switching regulator, and a circuit and method for controlling the switching regulator | |
| TWI338995B (en) | Method and circuit for controlling dc-dc converter | |
| JP3556648B2 (ja) | Ｄｃ−ｄｃコンバータ及びｄｃ−ｄｃコンバータの制御回路 | |
| US7276886B2 (en) | Dual buck-boost converter with single inductor | |
| JP2835299B2 (ja) | 自励式ｄｃ−ｄｃコンバータ | |
| JP5274527B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| US7619395B2 (en) | End-point prediction scheme for voltage regulators | |
| TW200845548A (en) | Semiconductor device | |
| US20090160416A1 (en) | Dc-dc converter | |
| JP2008178263A (ja) | 昇降圧型スイッチングレギュレータ及び昇降圧型スイッチングレギュレータの逆電流防止方法 | |
| JP2007523587A (ja) | スイッチング周波数が負荷に応答自在なｄｃ−ｄｃ電圧レギュレータ | |
| TW200843306A (en) | Current detector circuit and current mode switching regulator | |
| JP2000245141A (ja) | スイッチングレギュレータ、ｄｃ／ｄｃ変換器、およびスイッチングレギュレータを備えたｌｓｉシステム | |
| EP3269029B1 (en) | Using pmos power switch in a combination switching and linear regulator | |
| US20220029539A1 (en) | Stacked Buck Converters and Associated Method of Operation | |
| JP2003009515A (ja) | 電源システム | |
| US10320292B2 (en) | Phase compensation circuit and DC/DC converter using the same | |
| US7135843B2 (en) | Switching power supply device | |
| JP6248680B2 (ja) | 同期整流コンバータおよび同期整流コンバータの制御方法 | |
| JP4784155B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JP4548100B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| WO2005008871A1 (ja) | 直流変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060110 |