JP2007236194A - 同期整流型スイッチングレギュレータ - Google Patents
同期整流型スイッチングレギュレータ Download PDFInfo
- Publication number
- JP2007236194A JP2007236194A JP2007121529A JP2007121529A JP2007236194A JP 2007236194 A JP2007236194 A JP 2007236194A JP 2007121529 A JP2007121529 A JP 2007121529A JP 2007121529 A JP2007121529 A JP 2007121529A JP 2007236194 A JP2007236194 A JP 2007236194A
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- circuit
- voltage
- reverse current
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Abstract
【解決手段】接続部Lx1の電圧が接地電圧になり逆電流が発生する兆候を検出した場合、又は接続部Lx1の電圧が接地電圧を超え逆電流の発生を検出した場合は、コンパレータ11からローレベルの信号が出力されて第3のスイッチング素子M3をオフさせ、第2のスイッチング素子M2と接地電圧との接続を遮断するようにし、出力端子OUTから接地電圧への逆電流をなくすようにした。
【選択図】図1
Description
図5のスイッチングレギュレータは、降圧型の同期整流型スイッチングレギュレータであり、軽負荷時に、出力端子104からNMOSトランジスタQN1を介して接地電圧GNDへ電流が逆流する。このような逆電流の発生を防止するために、図5のスイッチングレギュレータでは、検出回路131を用いて、PMOSトランジスタQP1とNMOSトランジスタQN1との接続部Kの電圧が、接地電圧GND以下にアンダーシュートしてから、再び接地電圧GNDを超えて上昇するタイミングを高速に検出して、速やかにNMOSトランジスタQN1をオフさせて逆電流の発生を防止し、消費電力の低減を図っていた。
入力された制御信号に応じてスイッチングを行う第1のスイッチング素子と、
該第1のスイッチング素子のスイッチングによって前記入力電圧による充電が行われるインダクタと、
入力された制御信号に応じてスイッチングを行って該インダクタの放電を行う同期整流用の第2のスイッチング素子と、
前記出力端子から出力される出力電圧が前記所定の定電圧になるように前記第1のスイッチング素子に対するスイッチング制御を行うと共に、前記第2のスイッチング素子に対して前記第1のスイッチング素子と相反するスイッチング動作を行わせる制御回路部と、
前記出力端子から第2のスイッチング素子の方向に流れる逆電流の発生を防止するために、前記第2のスイッチング素子の接続を遮断して該第2のスイッチング素子に流れる電流を遮断する逆電流防止回路部と、
を備えるものである。
第1の実施の形態.
図1は、本発明の第1の実施の形態における同期整流型スイッチングレギュレータの回路例を示した図である。
図1において、スイッチングレギュレータ1は、入力電圧として入力端子INに入力された入力電圧Vinを所定の定電圧に変換し、出力電圧Voutとして出力端子OUTから負荷10に出力する同期整流型スイッチングレギュレータである。
スイッチングレギュレータ1は、入力電圧Vinの出力制御を行うためのスイッチング動作を行うPMOSトランジスタからなる第1のスイッチング素子M1と、NMOSトランジスタからなる同期整流用の第2のスイッチング素子M2とを備えている。
また、発振回路4は、所定の三角波信号TWを生成して出力し、PWMコンパレータ5は、誤差増幅回路3の出力信号EAoと該三角波信号TWからPWM制御を行うためのパルス信号Spwを生成して出力する。パルス信号Spwは、バッファBF1を介して第1のスイッチング素子M1のゲートに入力されると共に、バッファBF2を介して第2のスイッチング素子M2のゲートに入力される。逆電流検出回路6は、第2のスイッチング素子M2に逆電流が発生する兆候の検出を行い、該逆電流発生の兆候を検出すると第3のスイッチング素子M3をオフさせて第2のスイッチング素子M2と接地電圧との接続を遮断して逆電流の発生を防止する。
次に、接続部Lx1の電圧が接地電圧になり、逆電流が発生する兆候を検出した場合、又は接続部Lx1の電圧が接地電圧を超えて逆電流の発生を検出した場合は、コンパレータ11からローレベルの信号が出力され、第3のスイッチング素子M3はオフして遮断状態になる。このとき、第2のスイッチング素子M2はオンした状態のままである。
図2における図1との相違点は、図1の発振回路4をなくし、電流検出回路15、所定の矩形波をなすクロック信号CLKを生成して出力する発振回路16、スロープ補償回路17、加算回路18及びフリップフロップ回路19を追加したことにある。
PWMコンパレータ5は、誤差増幅回路3の出力信号EAoと加算回路18から出力された信号からPWM制御を行うためのパルス信号Spwを生成してフリップフロップ回路19のリセット入力端Rに出力する。フリップフロップ回路19の反転出力端QBは、バッファBF1を介して第1及び第4の各スイッチング素子M1,M4のゲートにそれぞれ接続されると共に、バッファBF2を介して第2のスイッチング素子M2のゲートに接続されている。
前記第1の実施の形態では、降圧型のスイッチングレギュレータを例にして説明したが、本発明は昇圧型のスイッチングレギュレータにも適用することができ、このようにしたものを本発明の第2の実施の形態とする。
図3は、本発明の第2の実施の形態における同期整流型スイッチングレギュレータの回路例を示した図である。なお、図3では、図1と同じもの又は同様のものは同じ符号で示し、ここではその説明を省略すると共に図1との相違点のみ説明する。
図3において、スイッチングレギュレータ1aは、入力電圧Vinの出力制御を行うためのスイッチング動作を行うNMOSトランジスタからなる第1のスイッチング素子M11と、PMOSトランジスタからなる同期整流用の第2のスイッチング素子M12とを備えている。
入力端子INと接地電圧との間にはインダクタL1と第1のスイッチング素子M11が直列に接続され、インダクタL1と第1のスイッチング素子M11との接続部をLx2とする。接続部Lx2と出力端子OUTとの間には、第2のスイッチング素子M12及び第3のスイッチング素子M13が直列に接続されている。コンパレータ11の反転入力端は接続部Lx2に接続され、コンパレータ11の非反転入力端は出力端子OUTに接続されている。コンパレータ11の出力端は、バッファBF3を介して第3のスイッチング素子M13のゲートに接続されている。
次に、接続部Lx2の電圧が出力電圧Voutになり、逆電流が発生する兆候を検出した場合、又は接続部Lx2の電圧が出力電圧Vout未満になって逆電流の発生を検出した場合は、コンパレータ11からハイレベルの信号が出力され、第3のスイッチング素子M13はオフして遮断状態になる。このとき、第2のスイッチング素子M12はオンした状態のままである。
図4における図3との相違点は、図3の発振回路4をなくし、電流検出回路25、所定の矩形波をなすクロック信号CLKを生成して出力する発振回路26、スロープ補償回路27、加算回路28及びフリップフロップ回路29を追加したことにある。
PWMコンパレータ5は、誤差増幅回路3の出力信号EAoと加算回路28から入力された信号からPWM制御を行うためのパルス信号Spwを生成し、インバータINV1を介してフリップフロップ回路29のリセット入力端Rに出力する。フリップフロップ回路29の出力端Qは、バッファBF1を介して第1、第2及び第4の各スイッチング素子M11,M12,M14のゲートにそれぞれ接続されている。
前記第1の実施の形態では、逆電流が発生する兆候又は逆電流の発生を検出するために接続部Lx1と接地電圧との電圧比較を行うことから、逆電流検出回路6のコンパレータ11を常時作動させていたが、逆流を検出して同期整流用のスイッチング素子M2に直列に接続された第3のスイッチング素子M3をオフさせて遮断状態にすると、該オフさせた第3のスイッチング素子M3のゲートに入力されているコンパレータ11の出力信号をラッチさせることにより、該コンパレータ11の電圧比較動作を停止させるようにしてもよく、このようにしたものを本発明の第3の実施の形態とする。
図8における図1との相違点は、図1の逆電流検出回路6のコンパレータ11を電圧比較回路41に置き換えたことにあり、これに伴って、図1の逆電流検出回路6を逆電流検出回路6bにし、図1のスイッチングレギュレータ1をスイッチングレギュレータ1bにした。
スイッチングレギュレータ1bは、第1のスイッチング素子M1と、第2のスイッチング素子M2と、基準電圧発生回路2と、出力電圧検出用の抵抗R1,R2と、インダクタL1と、平滑用のコンデンサC1と、位相補償用の抵抗R3及びコンデンサC2,C3と、誤差増幅回路3と、発振回路4と、PWMコンパレータ5と、バッファBF1,BF2と、第3のスイッチング素子M3と、逆電流検出回路6bとを備えている。
次に、接続部Lx1の電圧が接地電圧になって、逆電流が発生する兆候を検出した場合、又は接続部Lx1の電圧が接地電圧を超えて逆電流の発生を検出した場合は、電圧比較回路41は、ローレベルの信号をラッチして出力すると共に、電圧比較動作を停止して低消費電流モードになる。このため、第3のスイッチング素子M3はオフして遮断状態になり、このとき、第2のスイッチング素子M2はオンした状態のままである。第2のスイッチング素子M2をオフさせて遮断状態にするために、バッファBF2からローレベルの信号が出力されると、電圧比較回路41は、電圧比較動作を開始し、接続部Lx1の電圧が接地電圧未満になると、ローレベルの信号のラッチを解除してハイレベルの信号を出力する。
前記第2の実施の形態では、逆電流が発生する兆候又は逆電流の発生を検出するために接続部Lx2と出力電圧Voutとの電圧比較を行うことから、逆電流検出回路6aのコンパレータ11を常時作動させていたが、逆流を検出して同期整流用のスイッチング素子M12に直列に接続された第3のスイッチング素子M13をオフさせて遮断状態にすると、該オフさせた第3のスイッチング素子M13のゲートに入力されているコンパレータ11の出力信号をラッチさせることにより、該コンパレータ11の電圧比較動作を停止させるようにしてもよく、このようにしたものを本発明の第4の実施の形態とする。
図9における図3との相違点は、図3の逆電流検出回路6aのコンパレータ11を電圧比較回路45に置き換えたことにあり、これに伴って、図3の逆電流検出回路6aを逆電流検出回路6cにし、図3のスイッチングレギュレータ1aをスイッチングレギュレータ1cにした。
次に、接続部Lx2の電圧が出力電圧Voutになって、逆電流が発生する兆候を検出した場合、又は接続部Lx2の電圧が出力電圧Vout未満になって逆電流の発生を検出した場合は、電圧比較回路45は、ハイレベルの信号をラッチして出力すると共に、電圧比較動作を停止して低消費電流モードになる。このため、第3のスイッチング素子M13はオフして遮断状態になり、このとき、第2のスイッチング素子M12はオンした状態のままである。第2のスイッチング素子M12をオフさせて遮断状態にするために、バッファBF1からハイレベルの信号が出力されると、電圧比較回路45は、電圧比較動作を開始し、接続部Lx2の電圧が出力電圧Voutを超えると、ハイレベルの信号のラッチを解除してローレベルの信号を出力する。
2 基準電圧発生回路
3 誤差増幅回路
4,16,26 発振回路
5 PWMコンパレータ
6,6a 逆電流検出回路
10 負荷
11 コンパレータ
15,25 電流検出回路
17,27 スロープ補償回路
18,28 加算回路
19,29 フリップフロップ回路
R1,R2 抵抗
L1 インダクタ
C1 コンデンサ
M1,M11 第1のスイッチング素子
M2,M12 第2のスイッチング素子
M3,M13 第3のスイッチング素子
BF1〜BF3 バッファ
INV1 インバータ
1b,1c スイッチングレギュレータ
6b,6c 逆電流検出回路
41,45 電圧比較回路
Claims (1)
- 入力端子に入力された入力電圧を、所定の定電圧に変換して出力端子に接続された負荷に出力する同期整流型スイッチングレギュレータにおいて、
入力された制御信号に応じてスイッチングを行う第1のスイッチング素子と、
該第1のスイッチング素子のスイッチングによって前記入力電圧による充電が行われるインダクタと、
入力された制御信号に応じてスイッチングを行って該インダクタの放電を行う同期整流用の第2のスイッチング素子と、
前記出力端子から出力される出力電圧が前記所定の定電圧になるように前記第1のスイッチング素子に対するスイッチング制御を行うと共に、前記第2のスイッチング素子に対して前記第1のスイッチング素子と相反するスイッチング動作を行わせる制御回路部と、
前記出力端子から第2のスイッチング素子の方向に流れる逆電流の発生を防止するために、前記第2のスイッチング素子の接続を遮断して該第2のスイッチング素子に流れる電流を遮断する逆電流防止回路部と、
を備えることを特徴とする同期整流型スイッチングレギュレータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007121529A JP4932584B2 (ja) | 2005-11-25 | 2007-05-02 | 同期整流型スイッチングレギュレータ |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005340626 | 2005-11-25 | ||
JP2005340626 | 2005-11-25 | ||
JP2007121529A JP4932584B2 (ja) | 2005-11-25 | 2007-05-02 | 同期整流型スイッチングレギュレータ |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006196772A Division JP4031507B2 (ja) | 2005-11-25 | 2006-07-19 | 同期整流型スイッチングレギュレータ、同期整流型スイッチングレギュレータの制御回路及び同期整流型スイッチングレギュレータの動作制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007236194A true JP2007236194A (ja) | 2007-09-13 |
JP4932584B2 JP4932584B2 (ja) | 2012-05-16 |
Family
ID=38556204
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007121529A Expired - Fee Related JP4932584B2 (ja) | 2005-11-25 | 2007-05-02 | 同期整流型スイッチングレギュレータ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4932584B2 (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009153278A (ja) * | 2007-12-19 | 2009-07-09 | Sharp Corp | スイッチング電源回路 |
JP2009201254A (ja) * | 2008-02-21 | 2009-09-03 | Mitsumi Electric Co Ltd | 制御回路および電源制御用半導体集積回路並びにdc−dcコンバータ |
JP2010057222A (ja) * | 2008-08-26 | 2010-03-11 | Toshiba Corp | Dc/dcコンバータ |
JP2010067985A (ja) * | 2008-09-12 | 2010-03-25 | Glacialtech Inc | 単方向金属酸化膜半導体電界効果トランジスターとその応用 |
US7872461B2 (en) | 2008-05-29 | 2011-01-18 | Fuji Electric Device Technology Co., Ltd. | Reverse current stopping circuit of synchronous rectification type DC-DC converter |
US8278901B2 (en) | 2007-11-20 | 2012-10-02 | Ricoh Company, Ltd. | Switching regulator configured to detect, and compensate for, decrease in output voltage |
JP2013094060A (ja) * | 2013-02-20 | 2013-05-16 | Fuji Electric Co Ltd | Dc−dcコンバータの異常電流防止回路 |
JP2015007865A (ja) * | 2013-06-25 | 2015-01-15 | 富士通テン株式会社 | 電圧出力回路、及び、車両制御システム |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000092824A (ja) * | 1998-09-10 | 2000-03-31 | Matsushita Electric Ind Co Ltd | スイッチングレギュレータおよびlsiシステム |
US20040000895A1 (en) * | 2002-06-28 | 2004-01-01 | Thovane Solivan | Method and apparatus for operating a voltage regulator based on inductor current detection |
JP2005237099A (ja) * | 2004-02-19 | 2005-09-02 | Rohm Co Ltd | 電流方向検出回路及びそれを備えたスイッチングレギュレータ |
JP2005253253A (ja) * | 2004-03-08 | 2005-09-15 | Matsushita Electric Ind Co Ltd | Dcdcコンバータの動作切替システム |
-
2007
- 2007-05-02 JP JP2007121529A patent/JP4932584B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000092824A (ja) * | 1998-09-10 | 2000-03-31 | Matsushita Electric Ind Co Ltd | スイッチングレギュレータおよびlsiシステム |
US20040000895A1 (en) * | 2002-06-28 | 2004-01-01 | Thovane Solivan | Method and apparatus for operating a voltage regulator based on inductor current detection |
JP2005237099A (ja) * | 2004-02-19 | 2005-09-02 | Rohm Co Ltd | 電流方向検出回路及びそれを備えたスイッチングレギュレータ |
JP2005253253A (ja) * | 2004-03-08 | 2005-09-15 | Matsushita Electric Ind Co Ltd | Dcdcコンバータの動作切替システム |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8278901B2 (en) | 2007-11-20 | 2012-10-02 | Ricoh Company, Ltd. | Switching regulator configured to detect, and compensate for, decrease in output voltage |
JP2009153278A (ja) * | 2007-12-19 | 2009-07-09 | Sharp Corp | スイッチング電源回路 |
JP2009201254A (ja) * | 2008-02-21 | 2009-09-03 | Mitsumi Electric Co Ltd | 制御回路および電源制御用半導体集積回路並びにdc−dcコンバータ |
US7872461B2 (en) | 2008-05-29 | 2011-01-18 | Fuji Electric Device Technology Co., Ltd. | Reverse current stopping circuit of synchronous rectification type DC-DC converter |
JP2010057222A (ja) * | 2008-08-26 | 2010-03-11 | Toshiba Corp | Dc/dcコンバータ |
US8207722B2 (en) | 2008-08-26 | 2012-06-26 | Kabushiki Kaisha Toshiba | DC/DC converter |
JP2010067985A (ja) * | 2008-09-12 | 2010-03-25 | Glacialtech Inc | 単方向金属酸化膜半導体電界効果トランジスターとその応用 |
JP2013094060A (ja) * | 2013-02-20 | 2013-05-16 | Fuji Electric Co Ltd | Dc−dcコンバータの異常電流防止回路 |
JP2015007865A (ja) * | 2013-06-25 | 2015-01-15 | 富士通テン株式会社 | 電圧出力回路、及び、車両制御システム |
Also Published As
Publication number | Publication date |
---|---|
JP4932584B2 (ja) | 2012-05-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4031507B2 (ja) | 同期整流型スイッチングレギュレータ、同期整流型スイッチングレギュレータの制御回路及び同期整流型スイッチングレギュレータの動作制御方法 | |
JP4825086B2 (ja) | スイッチングレギュレータ | |
JP4708976B2 (ja) | 同期整流型スイッチングレギュレータ、同期整流型スイッチングレギュレータの制御回路及び同期整流型スイッチングレギュレータの動作制御方法 | |
JP4045292B1 (ja) | 同期整流型スイッチングレギュレータ、同期整流型スイッチングレギュレータの制御回路及び同期整流型スイッチングレギュレータの動作制御方法 | |
JP4932584B2 (ja) | 同期整流型スイッチングレギュレータ | |
JP5151332B2 (ja) | 同期整流型スイッチングレギュレータ | |
KR100994452B1 (ko) | 동기 정류형 스위칭 레귤레이터 | |
JP2006158067A (ja) | 電源ドライバ回路 | |
US7663406B2 (en) | Output circuit | |
JP2009071987A (ja) | スイッチングレギュレータ及びそのパルス幅制限値調整方法 | |
JP2007151340A (ja) | 昇降圧型スイッチングレギュレータ | |
JP5304356B2 (ja) | スイッチングレギュレータ | |
JP2007209135A (ja) | 電流モード制御方式のdc−dcコンバータ | |
JP5312781B2 (ja) | スイッチング電源回路 | |
JP5087310B2 (ja) | 同期整流型スイッチングレギュレータ | |
JP2009207256A (ja) | 降圧型スイッチングレギュレータ | |
JP2013121174A (ja) | 発振回路、およびdc−dcコンバータ | |
JP6454800B2 (ja) | 半導体装置 | |
JP2012196092A (ja) | 電源回路及びその動作制御方法 | |
JP2006352398A (ja) | 遅延回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090625 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111011 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111130 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111220 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120125 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120214 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120215 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150224 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |