JP4545525B2 - 直流電圧変換用の半導体集積回路およびスイッチング電源装置 - Google Patents

Description

本発明は、スイッチング・レギュレータの逆流防止技術さらには温度変化に伴う逆流検出ポイントの変動を防止する技術に関し、例えば同期整流型のスイッチング・レギュレータおいてスイッチング・トランジスタをＰＷＭ駆動する電源制御用ＩＣ（半導体集積回路）および該電源制御用ＩＣを使用したスイッチング電源装置に利用して有効な技術に関する。

降圧型スイッチング・レギュレータには、特許文献１の図１１に示すように、電池などから供給される直流電源電圧が印加される電圧入力端子ＶINと接地点ＧＮＤとの間に直列形態に接続されたスイッチ素子ＳＷ１および逆方向ダイオードＤ１と、前記スイッチ素子ＳＷ１とダイオードＤ１との接続ノードｎ１と出力端子ＶOUTとの間に接続されたインダクタ（コイル）Ｌ１とから構成され、スイッチ素子ＳＷ１をオン、オフ動作させてインダクタＬ１を介して容量性負荷ＣLに電流を供給することで所望の電圧を出力するダイオード整流型のスイッチング・レギュレータと、特許文献１の図１２に示すように、ダイオードの代わりにスイッチ素子ＳＷ２を用い電圧入力端子側のスイッチ素子ＳＷ１と相補的にオン、オフさせる同期整流型のスイッチング・レギュレータがある。

ダイオード整流型のスイッチング・レギュレータにおいては、スイッチ素子ＳＷ１がオフ状態のときは接地点ＧＮＤからダイオードＤ１を通してインダクタンス素子Ｌ１へ電流が流れるが、このときの順方向電圧ＶFで損失が発生する。これに対し、ダイオードＤ１をスイッチＳＷ２に置き換えた同期整流型のスイッチング・レギュレータでは、スイッチ素子ＳＷ１とＳＷ２とを相補的にオン、オフ制御するつまりダイオードＤ１に電流が流れるタイミングでロウ側のスイッチ素子ＳＷ２をオンさせることで損失を低減することができる。

ところが、同期整流型のスイッチング・レギュレータにあっては、負荷が軽くなったときにロウ側のスイッチ素子ＳＷ２に重負荷のときとは逆に接地点へ向かう電流が流れ、電力効率が低下するという欠点がある。そこで、この逆向きの電流を検出してロウ側のスイッチ素子ＳＷ２をオフさせるようにした発明が提案されている。このような発明としては、特許文献１や特許文献２に開示されているものがある。
特開２００２−２８１７４３号公報 特開２０００−０９２８２４号公報

上記先願の逆流検出回路は、逆流検出用の抵抗や比較用の電圧を発生する定電圧源とコンパレータとを設けて検出を行なうようにしているが、検出用の抵抗やスイッチ素子のオン抵抗、比較用の電圧の温度変化については考慮していなかった。そのため、周囲温度の変化により逆流検出ポイントがずれて最適なタイミングでロウ側のスイッチ素子をオフさせることができず、電力効率が低下する。また、コンパレータは、それを構成する素子の温度依存性により高温になると動作速度がおそくなるため、実際に逆流を検出してからロウ側のスイッチ素子をオフさせるまでの遅れ時間が長くなり、電力効率が低下するという課題があることが明らかになった。

この発明の目的は、軽負荷時に逆流を検出してロウ側のスイッチ素子をオフさせる逆流防止回路を備えたスイッチング電源制御用ＩＣもしくはそれを用いたスイッチング電源装置において、温度が変化しても最適なタイミングでロウ側のスイッチ素子をオフさせて電力効率の向上を図ることにある。
この発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添付図面から明らかになるであろう。

本願において開示される発明のうち代表的なものの概要を説明すれば、下記のとおりである。
すなわち、コンパレータを有する逆流検出回路を備えたスイッチング電源制御用ＩＣもしくはそれを用いたスイッチング電源装置において、コンパレータに入力される逆流検出用の参照電圧もしくはコンパレータの入力オフセットに温度依存性を持たせるようにしたものである。

より具体的には、逆流検出に抵抗を用いる場合にはその検出用の抵抗の温度特性を、またインダクタに電流を流すスイッチ素子の端子間電圧を監視して逆流を検出する場合にはスイッチ素子のオン抵抗の温度特性を補償するように、比較用の参照電圧を発生する定電圧源もしくはコンパレータの入力オフセットに温度依存性を持たせる。さらに、コンパレータの動作速度が温度によって変化する場合にはその動作速度の変化を補償するように、参照電圧もしくはコンパレータの入力オフセットに温度依存性を持たせるようにする。

上記した手段によれば、逆流検出用の抵抗やインダクタに電流を流すスイッチ素子のオン抵抗が周囲の温度変化によって変動したとしても参照電圧もしくはコンパレータの入力オフセットの温度依存性によって検出ポイントを補償することができる。また、コンパレータの動作速度が温度によって変化したとしても参照電圧もしくはコンパレータの入力オフセットの温度依存性によって検出ポイントを補償することができるようになり、これによって最適なタイミングでロウ側のスイッチ素子をオフさせて電力効率を向上させることができる。

ここで、上記コンパレータの入力オフセットに温度依存性を持たせる方法としては、入力をそれぞれレベルシフトする一対のＭＯＳトランジスタを設け、それらのトランジスタのサイズ比を適切に設定する方法や、コンパレータを構成する差動トランジスタ対のサイズ比を適切に設定する方法がある。いずれの場合もＭＯＳトランジスタのしきい値電圧が素子サイズによって異なる温度特性を有することを利用するものである。

本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
すなわち、本発明に従うと、軽負荷時に逆流を検出してロウ側のスイッチ素子をオフさせる逆流防止回路を備えたスイッチング電源制御用ＩＣもしくはそれを用いたスイッチング電源装置において、温度が変化しても最適なタイミングでロウ側のスイッチ素子をオフさせて電力効率を向上させることができる。

以下、本発明の好適な実施例を図面に基づいて説明する。
図１は、本発明を適用したスイッチング電源制御用ＩＣとそれを用いた降圧型のスイッチング・レギュレータの第１の実施例を示す。なお、特に制限されるものでないが、この実施例においては、図１において一点鎖線２０で囲まれた部分の回路は、単結晶シリコンのような１個の半導体基板上に半導体集積回路として構成されている。

図１において、１０は１２Ｖのような直流電源、２０はスイッチング電源制御用ＩＣ、Ｌ１は電圧変換用コイル、Ｑ１はスイッチング電源制御用ＩＣ２０によりオン、オフ制御されコイルＬ１に電流を流し込むパワーＦＥＴ（電界効果トランジスタ）からなるスイッチング・トランジスタ、Ｑ２は直流電源１０からの電圧が入力される電源電圧端子と接地点との間に前記スイッチング・トランジスタＱ１と直列に接続された同じくパワーＦＥＴからなる同期整流用トランジスタ、Ｃ１は出力端子ＯＵＴと接地点との間に接続された平滑用コンデンサである。直流電源１０は電池あるいはＤＣ／ＤＣコンバータ、ＡＣ／ＤＣコンバータのいずれであっても良い。

この実施例のスイッチング・レギュレータにおいては、トランジスタＱ１とＱ２を相補的にオン、オフさせるようなＰＷＭ駆動パルスがスイッチング電源制御用ＩＣ２０により生成されるようになっており、トランジスタＱ１がオンされるとコイルＬ１に直流電源１０からの電流が流されて平滑用コンデンサＣ１が充電され、スイッチング・トランジスタＱ１がオフされると代わってトランジスタＱ２がオンされ、このオンされたトランジスタＱ２を通してコイルＬ１に電流が流され、Ｑ１の制御端子に入力される駆動パルスのパルス幅が出力電圧に応じて制御されることで、直流電源１０の電圧よりも低い例えば１．８Ｖのような直流電圧Ｖoutが発生される。

また、この実施例のスイッチング・レギュレータにおいては、出力端子ＯＵＴと接地点との間にフィードバック制御のため出力電圧Ｖoutを検出する抵抗Ｒ１，Ｒ２が直列形態で接続されている。

スイッチング電源制御用ＩＣ２０には、上記抵抗Ｒ１，Ｒ２によりＶoutを分圧した電圧ＶFBと参照電圧Ｖref1を入力としそれらの電位差に応じた電圧を出力する誤差アンプ２１と、該誤差アンプ２１の出力ＥＡＯと図示しない発振回路などからなる三角波形成回路から供給される三角波ＴＡＷとを入力とし電位差に応じたパルス幅を有し前記トランジスタＱ１，Ｑ２のゲート端子に印加されるＰＷＭ駆動パルスＰpwmを生成するＰＷＭコンパレータ２２が設けられている。

さらに、制御用ＩＣ２０には、前記同期整流用トランジスタＱ２のドレイン電圧およびソース電圧を入力としそれらの電位差に基づいて逆方向の電流が流れているか判定する逆流検出回路２３と、該逆流検出回路２３の出力と前記ＰＷＭ駆動パルスＰpwmとを入力とし逆流が検出されたときに前記同期整流用トランジスタＱ２のゲート端子への駆動パルスＰpwmの供給を遮断して逆向きの電流が流れないようにするＮＡＮＤゲート回路２４とが設けられている。逆流検出回路２３内の電圧源Ｖrefは、検出電圧を等価回路的に示したものである。

図２には逆流検出回路２３の具体例が示されている。この実施例の逆流検出回路２３は、電源電圧端子Ｖccと接地点との間に直列に接続された定電流源ＣＳ１およびＰチャネルＭＯＳトランジスタＭ１と、同じく電源電圧端子Ｖccと接地点との間に直列に接続された定電流源ＣＳ２、抵抗Ｒ０およびＰチャネルＭＯＳトランジスタＭ２と、上記トランジスタＭ１のソース端子の電圧が非反転入力端子に、また上記定電流源ＣＳ２と抵抗Ｒ０との接続ノードの電位が反転入力端子にそれぞれ印加されたコンパレータＣＭＰ１とから構成されている。定電流源ＣＳ１，ＣＳ２は同一の電流Ｉｃを流すように設定される。

そして、上記ＭＯＳトランジスタＭ１のゲート端子に前記コイルＬ１が接続されている接続ノードの電位が印加され、ＭＯＳトランジスタＭ２はゲートとドレイン結合されダイオードとして動作し、接地電位をＭ２のしきい値電圧分だけ高い方へシフトした電圧をコンパレータＣＭＰ１の反転入力端子に与えている。なお、抵抗Ｒ０はコンパレータＣＭＰ１の入力オフセットを微調整するための素子である。

この実施例では、０．７Ｖ前後のＭＯＳトランジスタＭ１，Ｍ２のしきい値電圧を数ｍＶ程度調整するためのものであるため、抵抗Ｒ０の抵抗値の温度変動による端子間電圧の変動量は、ＭＯＳトランジスタＭ１，Ｍ２のしきい値電圧の温度変動量に比べると無視できるほど小さいものとすることができる。レベルシフト用のＭＯＳトランジスタＭ１，Ｍ２を設けているのは、この実施例では、コンパレータＣＭＰ１の低い方の電源電圧が接地電位であるため、入力信号ＶLXのレベルを、動作速度が速くかつノイズによる誤動作の少ない動作範囲の中心側に持って行くためである。

この実施例の逆流検出回路２３は、レベルシフト用のＭＯＳトランジスタＭ１のゲート幅Ｗ１とゲート長Ｌ１との比Ｗ１／Ｌ１よりもＭ２のゲート幅Ｗ２とゲート長Ｌ２との比Ｗ２／Ｌ２の方が大きくされている。これは、ＭＯＳトランジスタＭ１，Ｍ２のサイズ比（ゲート長Ｌ１，Ｌ２を等しくしたときはゲート幅の比Ｗ１：Ｗ２）を例えば１：２のような値に設定することにより、温度補償した電圧がコンパレータＣＭＰ２に入力されるようにするためである。つまり、図２の逆流検出回路２３においては、ＭＯＳトランジスタＭ１，Ｍ２のサイズを異ならせることによって生じるＭＯＳトランジスタＭ１，Ｍ２のしきい値電圧差で、図１の電圧源Ｖrefを実現するとともに、Ｍ１，Ｍ２のしきい値電圧の温度依存性で電圧源Ｖrefの温度補償を行なうようになっている。

図１の電圧源Ｖrefの温度補償を行なう必要性およびＭＯＳトランジスタＭ１，Ｍ２のサイズをＭ１よりもＭ２を大きくすることにより逆流検出ポイントの温度補償を行なえる理由を、以下に説明する。

図３は、スイッチング・トランジスタＱ１と同期整流用トランジスタＱ２との接続ノードすなわちコイルＬ１の端子電圧ＶLXの変化のうち、Ｑ１がオンでＱ２がオフの状態からＱ１がオフでＱ２がオンの状態へ移行する過程でのコイル端電圧ＶLXの変化を示す。図３において、Ｔ１はＱ１がオンからオフになるタイミング、Ｔ２はＱ２がオフからオンになるタイミング、Ｔ３〜Ｔ６は逆流の検出タイミングである。また、実線Ａは室温（２５℃）におけるコイル端電圧ＶLXの変化、一点鎖線Ｂは高温（８５℃）におけるコイル端電圧ＶLXの変化を示す。実線Ａと一点鎖線ＢはＱ２がオフからオンになるタイミングＴ２まではほぼ一致している。

同期整流用トランジスタＱ２のソース・ドレイン間が逆バイアスにされるＴ２−Ｔ３の期間にＱ２をオンさせているのは、この期間にＱ２をオフさせるとＱ２に寄生する基体ダイオードを通して逆電流が流れて損失が大きくなるためである。従って、理論的には、Ｑ２のドレイン電圧すなわちコイル端電圧ＶLXが０ＶのタイミングＴ６でＱ２をオフさせるのが最も効率が良い。ところが、図２に示されているようなコンパレータＣＭＰ１は、入力がしきい値を切ってから出力が変化するまでに応答遅れがある。そこで、実際の回路では、応答遅れΔｔ分だけ早いタイミングＴ４で逆流を検出できるように、検出電圧Ｖd1（図２のＶref）が設定される。

しかるに、温度が変化して例えば８５℃になると一点鎖線Ｂのようにコイル端電圧ＶLXが２５℃の場合（実線Ａ）とずれることになる。しかも、コンパレータＣＭＰ１は構成素子の温度特性によって高温になるほど動作速度が遅くなるため、検出電圧をＶd1に設定したとしても図３に示されているように、８５℃でのコンパレータＣＭＰ１の応答遅れΔｔ(85°)は２５℃での応答遅れΔt(25°)よりも大きくなり、実際の検出ポイントはタイミングＴ５よりもΔｔ(85°)だけ遅いＴ７となる。

そのため、検出電圧Ｖd1を逆流検出ポイントとしたのでは、８５℃ではＱ２のオフタイミングがＴ６よりもΔｔｄだけ遅れてしまう。そこで、８５℃での逆流検出ポイントを図３のタイミングＴ５よりもΔｔｄだけ早いタイミングＴ３にできるように、検出電圧をＶd2にずらすのが望ましい。図２の逆流検出回路２３においては、ＭＯＳトランジスタＭ１，Ｍ２のしきい値電圧の温度依存性で電圧源Ｖrefすなわち逆流検出ポイントの温度補償を行なうようにしている。

図４に、上記ＭＯＳトランジスタＭ１，Ｍ２のゲート電圧Ｖｇとドレイン電流Ｉｄとの関係が示されている。図４において、実線で示されているのは室温（２５℃）におけるゲート電圧−ドレイン電流特性、破線で示されているのは低温（−４０℃）におけるゲート電圧−ドレイン電流特性、一点鎖線で示されているのは高温（８５℃）におけるゲート電圧−ドレイン電流特性である。また、右側の３本の特性線がサイズの小さなＭＯＳトランジスタＭ１に関するもの、左側の３本の特性線がサイズの大きなＭＯＳトランジスタＭ２に関するものである。同図において、横軸と交わる点がＭ１，Ｍ２の各温度でのしきい値電圧Ｖｔｈである。

図４より、図３の回路においては、定電流源ＣＳ１，ＣＳ２によりレベルシフト用のＭＯＳトランジスタＭ１，Ｍ２に電流Ｉｃを流した状態におけるしきい値電圧Ｖthは、温度が−４０℃から８５℃へ変化すると、ΔＶth(-40°）とΔＶth(８５°)だけそれぞれ変化することが分かる。この電位差によって図２の検出電圧Ｖrefの温度補償が行なわれる。具体的には、ＭＯＳトランジスタＭ１，Ｍ２のサイズ比を適宜設定することによって検出電圧Ｖrefを周囲の温度に応じて1000ppm〜4000ppmの範囲で変化させて温度補償を行なわせることができる。

図５は、本発明を適用したスイッチング電源制御用ＩＣを用いたスイッチング・レギュレータの他の構成例を示す。このうち、（Ａ）は昇圧型のスイッチング・レギュレータの他の構成例を、また（Ｂ）は負電圧発生用のスイッチング・レギュレータの構成例を示す。同図において、図１と同一の回路や素子には同一の符号を付して重複した説明は省略する。

図５（Ａ）のレギュレータは、図１のレギュレータにおけるスイッチング・トランジスタＱ１の位置にコイルＬ１を接続し、コイルＬ１の位置にスイッチング・トランジスタＱ１を接続した構成とされており、スイッチング・トランジスタＱ１をオンさせて電流を流してコイルＬ１にエネルギーを蓄積した後、Ｑ１をオフさせ同期整流用トランジスタＱ２をオンさせるとコイルの蓄積エネルギーがＱ２を介して出力端子側へ電流を流して平滑容量Ｃ１を充電させる。これを繰り返すことで、入力電圧Ｖinよりも高い電圧Ｖoutを発生させることができる。

図５（Ｂ）のレギュレータは、図１のレギュレータにおける同期整流用トランジスタＱ２の位置にコイルＬ１を接続し、コイルＬ１の位置に同期整流用トランジスタＱ２を接続した構成とされており、スイッチング・トランジスタＱ１をオンさせてコイルＬ１に電流を流した後、Ｑ１をオフさせ同期整流用トランジスタＱ２をオンさせるとコイルＬ１に流れ続けようとする電流がＱ２を通して流されることで平滑容量Ｃ１から電荷を引き抜き、負の出力電圧Ｖoutを発生させることができる。

図５（Ａ）と（Ｂ）のいずれのレギュレータにおいても、図１の実施例の逆流検出回路および逆流防止回路を適用することができ、それによって同様な効果を得ることができる。

以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば、前記実施例では、逆流検出回路２３にレベルシフト用のＭＯＳトランジスタＭ１，Ｍ２を設けているが、図１に示されている電圧源Ｖrefとして定電圧回路を用い、その生成電圧が所望の温度依存性を有するように定電圧回路を構成しても良い。温度依存性を有する定電圧回路は公知であるので、具体的な回路の例示と説明は省略する。

また、前記実施例では、同期整流用トランジスタＱ２のソース電圧とドレイン電圧を逆流検出回路２３に入力して逆流を検出しているが、スイッチング・トランジスタＱ１のソース電圧とドレイン電圧を逆流検出回路２３に入力して逆流を検出するように構成しても良い。さらに、スイッチング・トランジスタＱ１および同期整流用トランジスタＱ２と直列に接続した抵抗もしくはコイルＬ１と直列に接続した抵抗を設けて、その抵抗の両端子の電圧を逆流検出回路２３に入力して逆流を検出するように構成しても良い。あるいはコイルＬ１の両端子の電圧を逆流検出回路２３に入力して逆流を検出するように構成しても良い。

さらに、前記実施例では、逆流検出回路２３にサイズの異なるレベルシフト用のＭＯＳトランジスタＭ１，Ｍ２を設けているが、Ｍ１，Ｍ２を設けずに、逆流検出回路２３の差動アンプからなるコンパレータＣＭＰ１を構成する一対の差動トランジスタのサイズを異ならせることによりコンパレータに所望の入力オフセットを与えかつそのオフセットが温度補償されるように構成しても良い。また、実施例では、ＭＯＳトランジスタのしきい値電圧の温度特性を利用して温度依存性のある電圧を発生させて逆流を検出しているが、ダイオードまたは抵抗の温度特性を利用して温度依存性のある電圧を発生させるようにしても良い。

また、前記実施例では、レベルシフト用のＭＯＳトランジスタＭ２とコンパレータＣＭＰ１の反転入力端子との間にオフセット調整用の抵抗Ｒ０を設けているが、このオフセット調整用の抵抗Ｒ０はレベルシフト用のＭＯＳトランジスタＭ１とコンパレータＣＭＰ１の非反転入力端子との間に設けても良い。さらに、前記実施例では、スイッチング・トランジスタＱ１と同期整流用トランジスタＱ２と検出用抵抗Ｒ１，Ｒ２が外付けの素子としてスイッチング電源制御用ＩＣ２０に接続されるように構成されているが、スイッチング・トランジスタＱ１や同期整流用トランジスタＱ２、検出用抵抗Ｒ１，Ｒ２等もオンチップの素子としてＩＣ２０と同一の半導体基板上に形成するようにしても良い。

以上の説明では主として本発明者によってなされた発明をその背景となった利用分野であるＰＷＭ変調方式の同期整流型スイッチング・レギュレータに適用した場合を説明したが、本発明はＰＦＭ（パルス周波数変調）方式の同期整流型スイッチング・レギュレータにも利用することができる。

本発明を適用したスイッチング電源制御用ＩＣとそれを用いた降圧型のスイッチング・レギュレータの一実施例を示す回路構成図である。 本発明を適用したスイッチング電源制御用ＩＣに設けられる逆流検出回路の具体的な回路例を示す回路構成図である。 実施例のスイッチング電源制御用ＩＣを用いたスイッチング・レギュレータにおけるコイル端電圧の変化を示す波形図である。 実施例の逆流検出回路のレベルシフト用ＭＯＳトランジスタの特性と温度依存性を示す特性図である。 （Ａ）は実施例のスイッチング電源制御用ＩＣを適用した昇圧型のスイッチング・レギュレータの構成例、（Ｂ）は実施例のスイッチング電源制御用ＩＣを適用した負電圧発生用のスイッチング・レギュレータの構成例を示す回路構成図である。

符号の説明

１０ 直流電源
２０ スイッチング電源制御用ＩＣ
２１ 誤差アンプ
２２ ＰＷＭコンパレータ
２３ 逆流検出回路
２４ 逆流防止回路
ＣＭＰ１ 逆流検出用コンパレータ

Claims (9)

1. 電源電圧に接続された第１のパワーＦＥＴと、
   前記第１のパワーＦＥＴと基準電位点との間に接続された第２のパワーＦＥＴと、
   前記第１のパワーＦＥＴと前記第２のパワーＦＥＴとを相補的にオン状態およびオフ状態に制御する制御回路と、
   前記第１のパワーＦＥＴと前記第２のパワーＦＥＴとの接続点である出力ノードの電圧と前記基準電位点の電圧が入力され、前記第２のパワーＦＥＴを前記オン状態および前記オフ状態に制御する逆流検出回路を含み、
   前記出力ノードはインダクタに接続され、
   前記逆流検出回路は、
   非反転入力端子および反転入力端子を有するコンパレータと、
   第１のＭＯＳトランジスタおよび第２のＭＯＳトランジスタと、前記第１のＭＯＳトランジスタおよび前記第２のＭＯＳトランジスタにそれぞれ所定の電流を流す第１の電流源および第２の電流源とからなるレベルシフト回路を含み、
   前記第１の電流源と前記第１のＭＯＳトランジスタとの接続点である第１の接続ノードの電圧は、前記コンパレータの前記非反転入力端子に入力され、
   前記第２の電流源と前記第２のＭＯＳトランジスタとの接続点である第２の接続ノードの電圧は、前記コンパレータの前記反転入力端子に入力され、
   前記出力ノードの電圧は、前記第１のＭＯＳトランジスタのゲートに入力され、
   前記基準電位点の前記電圧は、前記第２のＭＯＳトランジスタのゲートに入力され、
   前記第１のＭＯＳトランジスタのゲート長に対するゲート幅の比よりも前記第２のＭＯＳトランジスタのゲート長に対するゲート幅の比の方を大きく設定され、
   前記コンパレータからの出力信号によって前記第２のパワーＦＥＴを前記オン状態および前記オフ状態に制御することを特徴とする直流電圧変換用の半導体集積回路。
2. 前記第１のパワーＦＥＴが前記オフ状態の期間に、前記インダクタから前記第２のパワーＦＥＴを介して前記基準電位点に電流が流れないように、前記コンパレータの前記出力信号によって前記第２のパワーＦＥＴが前記オフ状態に制御されることを特徴とする請求項１に記載の直流電圧変換用の半導体集積回路。
3. 前記第１の電流源と前記第２の電流源とは同一の電流を流すように設定されていることを特徴とする請求項１に記載の直流電圧変換用の半導体集積回路。
4. 前記レベルシフト回路の前記第１のＭＯＳトランジスタと前記第２のＭＯＳトランジスタとは、Ｐチャネル型のトランジスタであり、
   前記第１のＭＯＳトランジスタのドレインと前記第２のＭＯＳトランジスタのドレインとは、前記基準電位点に電気的に接続され、
   前記第２のＭＯＳトランジスタの前記ゲートと前記ドレインとは共通に接続されていることを特徴とする請求項１に記載の直流電圧変換用の半導体集積回路。
5. 前記第２のＭＯＳトランジスタのソースと前記第２の接続ノードとの間には、抵抗素子が接続されていることを特徴とする請求項４に記載の直流電圧変換用の半導体集積回路。
6. 前記第１のＭＯＳトランジスタのしきい値電圧の温度依存性と前記第２のＭＯＳトランジスタのしきい値電圧の温度依存性との差によって前記コンパレータの前記反転入力端子と前記非反転入力端子との間の検出電圧が温度の変化に応じて変化することを特徴とする請求項１に記載の直流電圧変換用の半導体集積回路。
7. 前記温度の変化に応じて前記検出電圧が１０００ｐｐｍ〜４０００ｐｐｍの範囲で変化することを特徴とする請求項６に記載の直流電圧変換用の半導体集積回路。
8. 前記制御回路は、前記第１のパワーＦＥＴと前記第２のパワーＦＥＴとを制御するＰＷＭ信号を生成するＰＷＭ生成回路を含むことを特徴とする請求項１に記載の直流電圧変換用の半導体集積回路。
9. 請求項１乃至８の何れか１項に記載の直流電圧変換用の半導体集積回路と、
   第１および第２の端子を有する前記インダクタと、
   平滑容量素子を含み、
   前記インダクタの前記第１の端子は前記出力ノードに電気的に接続され、
   前記平滑容量素子は前記インダクタの前記第２の端子と前記基準電位点との間に電気的に接続されていることを特徴とするスイッチング電源装置。

Images