JP2007336629A - スイッチング制御回路及び半導体集積回路 - Google Patents

Abstract

【課題】 スイッチングトランジスタに大電流が流れて破壊することを回避可能なスイッチング制御回路及び半導体集積回路を提供する。
【解決手段】 電源に接続された第１スイッチングトランジスタＴｒ１と、第１スイッチングトランジスタＴｒ１とグラウンドとの間に接続された第２スイッチングトランジスタＴｒ２とを制御するスイッチング制御回路２であって、第１スイッチングトランジスタＴｒ１を駆動する第１駆動回路２３と、第２スイッチングトランジスタＴｒ２を駆動する第２駆動回路２４と、外部から起動信号ＳＴＢが入力された場合、第１駆動回路２３が第１スイッチングトランジスタＴｒ１を少なくとも１回オンした後に、第２駆動回路２４に対して第２スイッチングトランジスタＴｒ２のオンを許可する制御回路２５とを備える。
【選択図】 図１

Description

本発明はスイッチング電源技術に関し、特に同期整流方式のスイッチングレギュレータに用いられるスイッチング制御回路及び半導体集積回路に関する。

入力電圧を一定の出力電圧に効率良く変換する電源装置としてスイッチングレギュレータ方式の電源装置が知られている（例えば、特許文献１参照。）。このような電源装置の概略構成を図７に示す。図７に示す電源装置は、第１及び第２駆動回路２３０，２４０と、スイッチングトランジスタＴｒ１，Ｔｒ２と、コイルＬ１と、コンデンサＣ２からなる。第１及び第２駆動回路２３０，２４０は、スイッチングトランジスタＴｒ１，Ｔｒ２をそれぞれ駆動する。第１及び第２駆動回路２３０，２４０は、スイッチングトランジスタＴｒ１，Ｔｒ２を相補のタイミングでオンすることで、電源からの電源電圧Ｖｃｃをパルスに変換する。このパルスはコイルＬ１及びコンデンサＣ２で平滑され、安定した出力電圧Ｖｏが得られる。

また、第１及び第２駆動回路２３０，２４０は、負荷に対する出力電圧Ｖｏの供給を停止する場合には、スイッチングトランジスタＴｒ１，Ｔｒ２をいずれもオフ状態に維持する。駆動回路２３０，２４０は、出力電圧Ｖｏの供給を再開する場合には、スイッチングトランジスタＴｒ１，Ｔｒ２のスイッチング動作を再開させる。
特開平１０−２２５１０５号公報

しかしながら、スイッチングトランジスタＴｒ１，Ｔｒ２を停止状態から動作状態に移行する際、グラウンド側のスイッチングトランジスタＴｒ２が電源側のスイッチングトランジスタＴｒ１よりも先にオンすると、コンデンサＣ２に蓄えられた電荷が、コイルＬ１及びスイッチングトランジスタＴｒ２を介してグラウンドに引き抜かれる。したがって、コンデンサＣ２からの放電電流が、スイッチングトランジスタＴｒ２の安全動作領域（ＡＳＯ）を越えて破壊に至る可能性がある。

上記問題点を鑑み、本発明は、スイッチングトランジスタに大電流が流れて破壊することを回避可能なスイッチング制御回路及び半導体集積回路を提供することを目的とする。

上記目的を達成するために、本発明の第１の特徴は、電源に接続された第１スイッチングトランジスタと、第１スイッチングトランジスタとグラウンドとの間に接続された第２スイッチングトランジスタとを制御するスイッチング制御回路であって、第１スイッチングトランジスタを駆動する第１駆動回路と、第２スイッチングトランジスタを駆動する第２駆動回路と、起動を指示する信号が外部から入力された場合、第１駆動回路が第１スイッチングトランジスタを少なくとも１回オンした後に、第２駆動回路に対して第２スイッチングトランジスタのオンを許可する制御回路とを備えることを要旨とする。

この特徴によれば、第１及び第２スイッチングトランジスタを起動する際、第１スイッチングトランジスタが第２スイッチングトランジスタよりも先にオンするので、第２スイッチングトランジスタに上述した大電流が流れずに破壊を回避できる。

本発明の第２の特徴は、電源に接続された第１スイッチングトランジスタと、第１スイッチングトランジスタとグラウンドとの間に接続された第２スイッチングトランジスタとを制御するスイッチング制御回路を搭載した半導体集積回路であって、スイッチング制御回路は、第１スイッチングトランジスタを駆動する第１駆動回路と、第２スイッチングトランジスタを駆動する第２駆動回路と、起動を指示する信号が外部から入力された場合、第１駆動回路が第１スイッチングトランジスタを少なくとも１回オンした後に、第２駆動回路に対して第２スイッチングトランジスタのオンを許可する制御回路とを備えることを要旨とする。

この特徴によれば、第１の特徴と同様に、第２スイッチングトランジスタの破壊を回避できる。

本発明によれば、スイッチングトランジスタに大電流が流れて破壊することを回避可能なスイッチング制御回路及び半導体集積回路を提供できる。

次に、図面を参照して、本発明の実施形態を説明する。以下の実施形態における図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。

本発明の実施形態に係る電源装置は、図１に示すように、第１スイッチングトランジスタＴｒ１、第２スイッチングトランジスタＴｒ２、コイルＬ１、コンデンサＣ２、ソフトスタート回路１、スイッチング制御回路２、及び検出回路３を備える。第１スイッチングトランジスタＴｒ１としては、ｐチャネル型のＭＯＳトランジスタ（以下、「ｐＭＯＳトランジスタ」という）が使用されている。第２スイッチングトランジスタＴｒ２としては、ｎチャネル型のＭＯＳトランジスタ（以下、「ｎＭＯＳトランジスタ」という）が使用されている。

第１スイッチングトランジスタＴｒ１、第２スイッチングトランジスタＴｒ２、コイルＬ１、及びコンデンサＣ２は、降圧型のスイッチングレギュレータを構成している。この降圧型のスイッチングレギュレータは、電源電圧Ｖｃｃを、基準電圧Ｖｒｅｆにより決定される目標値に降圧し、出力電圧Ｖｏとして出力する。

第１スイッチングトランジスタＴｒ１は電源に接続される。第２スイッチングトランジスタＴｒ２は、第１スイッチングトランジスタＴｒ１とグラウンドとの間に接続される。コイルＬ１は、第１スイッチングトランジスタＴｒ１と第２スイッチングトランジスタＴｒ２との接続ノードと、負荷４０１との間に接続される。コンデンサＣ２は、一端がコイルＬ１と負荷４０１との接続ノードに接続され、他端が接地される。

コイルＬ１及びコンデンサＣ２は、ＬＣ型のローパスフィルタを構成し、第１スイッチングトランジスタＴｒ１と第２スイッチングトランジスタＴｒ２の接続ノードで発生したパルスを平滑化する。この結果、出力電圧Ｖｏが生成される。

ソフトスタート回路１は、起動時に第１及び第２スイッチングトランジスタＴｒ１，Ｔｒ２に流れる突入電流を抑制するためのソフトスタート動作を可能とする。具体的には、ソフトスタート回路１は、定電流源１３、コンデンサＣ１、及び放電用トランジスタＱ１を備える。なお、放電用トランジスタＱ１としてｎｐｎ型のバイポーラトランジスタ（以下、「ｎｐｎトランジスタ」という）を使用しているが、ｎＭＯＳトランジスタ等の他のトランジスタを使用してもかまわない。

放電用トランジスタＱ１は、コレクタが定電流源１３とコンデンサＣ１との接続ノードに接続され、エミッタが接地され、ベースが図示を省略するコントローラに接続されている。放電用トランジスタＱ１は、コントローラからの制御信号ＣＳによって開閉する。

定電流源１３の一端は電源に接続され、起動時（電源投入時）を起点として定電流Ｉを出力する。コンデンサＣ１は、一端が接地され、他端が定電流源１３に接続されている。

出力電圧Ｖｏをオンする場合、制御信号ＣＳによって放電用トランジスタＱ１をオフすることで、コンデンサＣ１は定電流源１３からの定電流Ｉを充電する。この結果、コンデンサＣ１は、放電用トランジスタＱ１がオフ時において、緩やかに増加するソフトスタート電圧Ｖｓｏｆを発生させる。これに対して出力電圧Ｖｏをオフする場合、制御信号ＣＳによって放電用トランジスタＱ１をオンし、コンデンサＣ１に充電された電荷を放電する。

検出回路３は、出力電圧Ｖｏを検出し、帰還電圧Ｖｉｎｖとしてスイッチング制御回路２に帰還する。具体的には検出回路３は、コイルＬ１と負荷４０１との接続ノードと、グラウンドとの間に直列に接続された第１及び第２抵抗Ｒ１，Ｒ２を備える。出力電圧Ｖｏは、第１及び第２抵抗Ｒ１，Ｒ２によって分圧され、帰還電圧Ｖｉｎｖとして出力される。

スイッチング制御回路２は、第１及び第２スイッチングトランジスタＴｒ１，Ｔｒ２のスイッチングを制御する。具体的にはスイッチング制御回路２は、誤差増幅器１１、基準電圧生成回路１２、コンパレータ２１、発振回路２２、第１駆動回路２３、第２駆動回路２４、及び制御回路２５を備える。

誤差増幅器１１は、１つの反転入力（−）と、２つの非反転入力（＋）を有している。誤差増幅器１１の反転入力（−）は、第１及び第２抵抗Ｒ１，Ｒ２の接続ノードに接続される。誤差増幅器１１の一方の非反転入力（＋）は、定電流源１３とコンデンサＣ１との接続ノードに接続される。誤差増幅器１１の他方の非反転入力（＋）は、基準電圧生成回路１２に接続される。

誤差増幅器１１は、ソフトスタート電圧Ｖｓｏｆ又は基準電圧Ｖｒｅｆのいずれか低い方と、帰還電圧Ｖｉｎｖとの誤差電圧を増幅するよう構成されている。

よって、ソフトスタート電圧Ｖｓｏｆが基準電圧Ｖｒｅｆより小さい期間では、誤差増幅器１１は、帰還電圧Ｖｉｎｖをソフトスタート電圧Ｖｓｏｆに一致させるために、帰還電圧Ｖｉｎｖとソフトスタート電圧Ｖｓｏｆとの誤差電圧を増幅し、誤差信号Ｖｅｒｒとして出力する。

これに対してソフトスタート電圧Ｖｓｏｆが増加して基準電圧Ｖｒｅｆに至った後は、誤差増幅器１１は、帰還電圧Ｖｉｎｖを基準電圧Ｖｒｅｆに一致させるために、帰還電圧Ｖｉｎｖと基準電圧Ｖｒｅｆとの誤差電圧を増幅し、誤差信号Ｖｅｒｒとして出力する。この結果、出力電圧Ｖｏが基準電圧Ｖｒｅｆに応じた一定値に固定される。

このように、誤差増幅器１１は、帰還電圧Ｖｉｎｖを基準電圧Ｖｒｅｆに一致するように動作するので、検出回路３の第１及び第２抵抗Ｒ１，Ｒ２の抵抗値をそれぞれＲ１，Ｒ２、基準電圧の電圧値をＶｒｅｆとすると、出力電圧Ｖｏは：

Vo={(R1+R2)/R2}×Vref ・・・（１）

となる。したがって、第１及び第２抵抗Ｒ１，Ｒ２の抵抗値によって、出力電圧Ｖｏの電圧値が決定される。

更に、誤差増幅器１１は、ソフトスタート電圧Ｖｓｏｆが接地電圧付近まで低下した場合、負荷４０１に対する出力電圧Ｖｏの供給を停止させることができる。このように、出力電圧Ｖｏのオフ動作とソフトスタート動作とが、ソフトスタート電圧Ｖｓｏｆによって統一して制御される。

発振回路２２は、第１及び第２スイッチングトランジスタＴｒ１，Ｔｒ２のスイッチング周期を定めるため、所定周波数の発振信号（三角波）Ｖｏｓｃを出力する。

コンパレータ２１は、非反転入力（＋）が誤差増幅器１１の出力に接続され、反転入力（−）が発振回路２２の出力に接続される。コンパレータ２１は、誤差増幅器１１から出力される誤差信号Ｖｅｒｒと発振回路２２から出力される発振信号Ｖｏｓｃを比較し、誤差信号Ｖｅｒｒ＞発振信号Ｖｏｓｃのときハイレベル、誤差信号Ｖｅｒｒ＜発振信号Ｖｏｓｃのときローレベルとなるパルス幅変調（ＰＷＭ）信号Ｖｐｗｍを生成する。

このように、第１及び第２スイッチングトランジスタＴｒ２，Ｔｒ２のオン時間比、すなわち発振回路２２の発振周期に対して第１及び第２スイッチングトランジスタＴｒ２，Ｔｒ２がオン状態である時間の割合を、駆動パルスによって制御するＰＷＭ方式により、負荷４０１への出力電圧Ｖｏを一定値に保っている。

第１駆動回路２３は、コンパレータ２１の出力と第１スイッチングトランジスタＴｒ１のゲートとの間に接続される。制御回路２５は、コンパレータ２１の出力と第２駆動回路２４の入力との間に接続される。第２駆動回路２４の出力は、第２スイッチングトランジスタＴｒ２のゲートに接続される。

第１及び第２駆動回路２３，２４は、第１及び第２スイッチングトランジスタＴｒ１，Ｔｒ２を駆動するための駆動パルスをそれぞれ出力する。制御回路２５は、起動信号ＳＴＢが外部から入力された場合、第１駆動回路２３が第１スイッチングトランジスタＴｒ１を少なくとも１回オンした後に、第２駆動回路２４に対して第２スイッチングトランジスタＴｒ２のオンを許可する。なお、起動信号ＳＴＢは、例えば、ローレベルからハイレベルに遷移する場合は起動を指示し、ハイレベルからローレベルに遷移する場合は動作停止を指示する信号である。

このように、制御回路２５が、第１スイッチングトランジスタＴｒ１をオンした後に、第２スイッチングトランジスタＴｒ２のオンを許可するので、起動時においてコンデンサＣ２からの放電電流によってスイッチングトランジスタＴｒ２が破壊されることを回避している。

次に、図２を用いて、制御回路２５、第１駆動回路２３、及び第２駆動回路２４の内部構成例について説明する。制御回路２５は、ラッチ回路２５１、論理積（ＡＮＤ）回路２５２、及びインバータ２５３を備える。インバータ２５３は起動信号ＳＴＢを反転する。ラッチ回路２５１は、起動信号ＳＴＢが入力されるデータ入力Ｄと、ＰＷＭ信号Ｖｐｗｍが入力されるクロック入力ＣＬＫと、反転された起動信号ＳＴＢが入力されるリセット入力Ｒとを有する。

したがって、ラッチ回路２５１は、起動信号ＳＴＢがハイレベルであり、且つハイレベルのＰＷＭ信号Ｖｐｗｍが入力された場合、ＰＷＭ信号Ｖｐｗｍの立ち上がりエッジに同期して、データ出力Ｑからハイレベルの出力信号を出力する。そして、ハイレベルである期間は、ハイレベルの出力信号を出力し続ける。一方、起動信号ＳＴＢがハイレベルからローレベルに立ち下がると、ラッチ回路２５１はリセットされてローレベルの出力信号を出力する。

ＡＮＤ回路２５２は、ラッチ回路２５１のデータ出力Ｑとコンパレータ２１のそれぞれの出力に入力が接続される。ＡＮＤ回路２５２は、ＰＷＭ信号Ｖｐｗｍとラッチ回路２５１の出力信号のいずれもハイレベルの場合、ハイレベルの信号を出力する。

第１駆動回路２３は、直列に接続された２つのインバータ２３１，２３２を備える。２つのインバータ２３１，２３２は、ＰＷＭ信号Ｖｐｗｍを波形整形するためのバッファ回路として機能する。

第２駆動回路２４は、直列に接続された遅延回路２４１及び２つのインバータ２４２，２４３を備える。遅延回路２４１は、第１及び第２スイッチングトランジスタＴｒ１，Ｔｒ２に貫通電流が流れるのを防止するために設けられている。２つのインバータ２４２，２４３は、ＰＷＭ信号Ｖｐｗｍを波形整形するためのバッファ回路として機能する。

次に、図３に示すタイミングチャートを参照して、図１に示すソフトスタート回路の動作について説明する。ただし、図３の時刻ｔ１で起動動作が開始するものとする。時刻ｔ１の時点では放電用トランジスタＱ１はオフ状態であり、時刻ｔ３において放電用トランジスタＱ１がオンする場合について説明する。

時刻ｔ１において、電源電圧Ｖｃｃが立ち上がり、定電流源１３からの定電流ＩによりコンデンサＣ１が充電される。この結果、図３（ａ）に示すように、時刻ｔ１からソフトスタート電圧Ｖｓｏｆが徐々に上昇する。誤差増幅器１１は、ソフトスタート電圧Ｖｓｏｆと帰還電圧Ｖｉｎｖとの差分電圧に応じた誤差信号Ｖｅｒｒを出力する。

時刻ｔ２において、帰還電圧Ｖｉｎｖが、基準電圧Ｖｒｅｆに達すると、誤差増幅器１１は、帰還電圧Ｖｉｎｖの比較対象をソフトスタート電圧Ｖｓｏｆから基準電圧Ｖｒｅｆへ切り替える。したがって、誤差増幅器１１は、時刻ｔ２〜ｔ３の期間において、帰還電圧Ｖｉｎｖを基準電圧Ｖｒｅｆに維持する。

時刻ｔ３において、制御信号ＣＳによって、放電用トランジスタＱ１がオン状態となる。放電用トランジスタＱ１がオン状態となると、コンデンサＣ１の電荷が放電され、図３（ａ）に示すように、ソフトスタート電圧Ｖｓｏｆが急峻に立ち下がる。この結果、ソフトスタート電圧Ｖｓｏｆが基準電圧Ｖｒｅｆ以下となる。したがって、図３（ｂ）に示すように、出力電圧Ｖｏが徐々に立ち下がってオフ状態となる。

次に、図４に示すタイミングチャートを参照して、ソフトスタート動作時のコンパレータ２１の動作例について説明する。

時刻ｔ１までの期間においては、発振信号Ｖｏｓｃが誤差信号Ｖｅｒｒ以上であり、ＰＷＭ信号Ｖｐｗｍはローレベルである。

時刻ｔ１〜ｔ２の期間においては、誤差信号Ｖｅｒｒが発振信号Ｖｏｓｃを超え、ＰＷＭ信号Ｖｐｗｍはハイレベルとなる。

その後同様にして、ＰＷＭ信号Ｖｐｗｍはローレベルとハイレベルを繰り返す。誤差信号Ｖｅｒｒが増加するにつれて、ＰＷＭ信号Ｖｐｗｍのデューティ比が増加している。このように、発振信号Ｖｏｓｃよりも誤差電圧Ｖｅｒｒの方が高い時間を徐々に長くしていくことにより、オン時間比を徐々に広げ、ソフトスタート機能を実現している。

次に、図５に示すタイミングチャートを参照して、制御回路２５の動作について説明する。

時刻ｔ１までの期間においては、図５（ａ）に示す起動信号ＳＴＢはハイレベルであり、第１及び第２スイッチングトランジスタＴｒ１，Ｔｒ２は、図５（ｂ）及び（ｃ）に示すように、スイッチング動作を行っている。よって、図５（ｄ）に示すように、出力電圧Ｖｏは一定電圧値に維持されている。

時刻ｔ１において、起動信号ＳＴＢがハイレベルからローレベルに立ち下がる。起動信号ＳＴＢがハイレベルからローレベルに立ち下がると、第１及び第２スイッチングトランジスタＴｒ１，Ｔｒ２はスイッチング動作を停止し、オフ状態に保たれる。

時刻ｔ１〜ｔ２の期間においては、コンデンサＣ２が放電することによって出力電圧Ｖｏが徐々に低下する。

時刻ｔ２において、起動信号ＳＴＢがローレベルからハイレベルに立ち上がる。起動信号ＳＴＢがローレベルからハイレベルに立ち上がると、上述したソフトスタート動作が開始され、図４に示したようなＰＷＭ信号Ｖｐｗｍが出力される。

時刻ｔ３において、ＰＷＭ信号Ｖｐｗｍがローレベルからハイレベルに立ち上がり、第１スイッチングトランジスタＴｒ１がオンする。よって、コンデンサＣ２からの大電流は電源側に吸収される。なお、この時点では第２スイッチングトランジスタＴｒ２はオフ状態に保たれている。

時刻ｔ４において、第２スイッチングトランジスタＴｒ２がオンする。その後、第１及び第２スイッチングトランジスタＴｒ１，Ｔｒ２が相補のタイミングでオンし、出力電圧Ｖｏが徐々に増加する。
以上詳細に述べたように、本発明の実施形態によれば、第１及び第２スイッチングトランジスタＴｒ１，Ｔｒ２のスイッチング動作を開始する際、第１スイッチングトランジスタＴｒ１が第２スイッチングトランジスタＴｒ２よりも先にオンするので、第２スイッチングトランジスタＴｒ２に大電流が流れずに破壊を回避できる。また、出力電圧Ｖｏが落ち込んで負電位となり、負荷４０１の入力耐圧より低い電圧が発生することによって負荷４０１の内部部品の誤動作、劣化、及び破壊が発生することを回避できる。

（変形例）
本発明の実施形態の変形例においては、図６に示すように、上述した定電流源１３、誤差増幅器１１、基準電圧生成回路１２、コンパレータ２１、発振回路２２、第１駆動回路２３、第２駆動回路２４、及び制御回路２５が、半導体チップ（図示省略）上にモノリシックに集積化され、モールド樹脂（図示省略）により被覆され、半導体集積回路５０として構成されている。

半導体集積回路５０は、帰還電圧Ｖｉｎｖが入力される帰還入力端子５１と、ソフトスタート電圧Ｖｓｏｆが入力されるソフトスタート端子５２と、起動信号ＳＴＢが入力される起動信号入力端子５３と、第１駆動回路２３からの駆動パルスが出力される駆動パルス出力端子５４と、第２駆動回路２４からの駆動パルスが出力される駆動パルス出力端子５５とを備えている。

本発明の実施形態の変形例によれば、コンデンサＣ１を半導体集積回路５０の外付けとすることで、静電容量を任意に選択可能となり、ソフトスタート電圧Ｖｓｏｆの立ち上がりの時定数を設定可能となる。また、帰還電圧Ｖｉｎｖを発生させる抵抗Ｒ１，Ｒ２を外付けとすることで、上記式（１）より、出力電圧Ｖｏを任意に設定可能となる。

（その他の実施形態）
上記のように、本発明は実施形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施形態、実施例及び運用技術が明らかとなる。

上述した実施形態においては、第１スイッチングトランジスタＴｒ１としてｐＭＯＳトランジスタを使用し、第２スイッチングトランジスタＴｒ２としてｎＭＯＳトランジスタを使用する一例を説明した。しかしながら、第１スイッチングトランジスタＴｒ１としてｐｎｐトランジスタを使用し、第２スイッチングトランジスタＴｒ２としてｎｐｎトランジスタを使用してもかまわない。

既に述べた実施形態の変形例においては、ソフトスタート回路１の定電流源１３を半導体集積回路５０に搭載する一例を説明したが、定電流源１３を半導体集積回路５０の外付けとする構成でも良い。また、第１及び第２スイッチングトランジスタＴｒ１，Ｔｒ２を半導体集積回路５０に搭載しない一例を説明したが、第１及び第２スイッチングトランジスタＴｒ１，Ｔｒ２を半導体集積回路５０に搭載する構成でも良い。

このように本発明は、ここでは記載していない様々な実施形態等を包含するということを理解すべきである。したがって、本発明はこの開示から妥当な特許請求の範囲の発明特定事項によってのみ限定されるものである。

本発明の実施形態に係る電源装置の構成例を示すブロック図である。 本発明の実施形態に係るスイッチング制御回路の構成例を示す回路図である。 本発明の実施形態に係るソフトスタート回路の動作を説明するためのタイミングチャートである。 本発明の実施形態に係るコンパレータの動作を説明するためのタイミングチャートである。 本発明の実施形態に係る制御回路の動作を説明するためのタイミングチャートである。 本発明の実施形態の変形例に係る電源装置の構成例を示すブロック図である。 背景技術に係る電源装置の構成例を示すブロック図である。

符号の説明

１…ソフトスタート回路
２…スイッチング制御回路
３…検出回路
１１…誤差増幅器
１２…基準電圧生成回路
１３…定電流源
２１…コンパレータ
２２…発振回路
２３，２３０…第１駆動回路
２４，２４０…第２駆動回路
２５…制御回路
５０…半導体集積回路
５１…帰還入力端子
５２…ソフトスタート端子
５３…起動信号入力端子
５４，５５…駆動パルス出力端子
２３１，２３２，２４２，２４３，２５３…インバータ
２４１…遅延回路
２５１…ラッチ回路
２５２…ＡＮＤ回路
４０１…負荷
Ｃ１，Ｃ２…コンデンサ
Ｌ１…コイル
Ｑ１…放電用トランジスタ
Ｒ１，Ｒ２…抵抗

Claims (2)

1. 電源に接続された第１スイッチングトランジスタと、前記第１スイッチングトランジスタとグラウンドとの間に接続された第２スイッチングトランジスタとを制御するスイッチング制御回路であって、
   前記第１スイッチングトランジスタを駆動する第１駆動回路と、
   前記第２スイッチングトランジスタを駆動する第２駆動回路と、
   起動を指示する信号が外部から入力された場合、前記第１駆動回路が前記第１スイッチングトランジスタを少なくとも１回オンした後に、前記第２駆動回路に対して前記第２スイッチングトランジスタのオンを許可する制御回路
   とを備えることを特徴とするスイッチング制御回路。
2. 電源に接続された第１スイッチングトランジスタと、前記第１スイッチングトランジスタとグラウンドとの間に接続された第２スイッチングトランジスタとを制御するスイッチング制御回路を搭載した半導体集積回路であって、
   前記スイッチング制御回路は、
   前記第１スイッチングトランジスタを駆動する第１駆動回路と、
   前記第２スイッチングトランジスタを駆動する第２駆動回路と、
   起動を指示する信号が外部から入力された場合、前記第１駆動回路が前記第１スイッチングトランジスタを少なくとも１回オンした後に、前記第２駆動回路に対して前記第２スイッチングトランジスタのオンを許可する制御回路
   とを備えることを特徴とする半導体集積回路。

Images