JP2022146584A - 降圧ｄｃ／ｄｃコンバータならびにそのコントローラおよびその制御方法、電子機器 - Google Patents

降圧ｄｃ／ｄｃコンバータならびにそのコントローラおよびその制御方法、電子機器 Download PDF

Info

Publication number
JP2022146584A
JP2022146584A JP2021047627A JP2021047627A JP2022146584A JP 2022146584 A JP2022146584 A JP 2022146584A JP 2021047627 A JP2021047627 A JP 2021047627A JP 2021047627 A JP2021047627 A JP 2021047627A JP 2022146584 A JP2022146584 A JP 2022146584A
Authority
JP
Japan
Prior art keywords
side transistor
low
pulse
level
overcurrent detection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021047627A
Other languages
English (en)
Inventor
勉 石野
Tsutomu Ishino
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2021047627A priority Critical patent/JP2022146584A/ja
Priority to CN202210136536.0A priority patent/CN115118140A/zh
Priority to US17/698,019 priority patent/US12003181B2/en
Publication of JP2022146584A publication Critical patent/JP2022146584A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0009—Devices or circuits for detecting current in a converter
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1588—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load comprising at least one synchronous rectifier element
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/157—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators with digital control

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

【課題】過電流保護機能を有するＤＣ／ＤＣコンバータのコントローラを提供する。【解決手段】パルス変調器２１０は、降圧ＤＣ／ＤＣコンバータ１００の出力が目標状態に近づくようにパルス変調される、パルス変調信号Ｓ１を生成する。過電流検出回路２２０は、ローサイドトランジスタＭＬに流れるローサイド電流ＩＭＬを所定の過電流しきい値ＩＯＣＰＬと比較し、ローサイド電流ＩＭＬが過電流しきい値ＩＯＣＰＬより大きいときに、過電流検出信号ＬＯＣＬをアサートする。（i）第１モードにおいて、ドライバ回路２４０に入力される制御パルスＳ２はパルス変調信号Ｓ１に応じており、（ii）第２モードにおいて、制御パルスＳ２は、過電流検出信号ＬＯＣＬがアサートされる期間、第２レベルをとり、過電流検出信号ＬＯＣＬがネゲートされてから固定オン時間の間、第１レベルをとる。【選択図】図１

Description

本開示は、ＤＣ／ＤＣコンバータ（スイッチングレギュレータ）に関する。
スマートホンや、タブレットコンピュータ、車載機器やＯＡ機器等のさまざまな電子機器には、電池電圧や外部電源電圧よりも低い電源電圧を必要とする回路部品が搭載される。このような回路部品に適切な電源電圧を供給するために、降圧ＤＣ／ＤＣコンバータ（Ｂｕｃｋコンバータ）が利用される。
特開２０２０－１６２２４８号公報
降圧コンバータの出力ラインが地絡すると、インダクタに流れるコイル電流が増加し、ハイサイドトランジスタおよびローサイドトランジスタに大電流が流れる。これを防止するために、降圧コンバータのコントローラには、過電流保護機能が求められる。
本開示はかかる状況においてなされたものであり、そのある態様の例示的な目的のひとつは、過電流保護機能を有するＤＣ／ＤＣコンバータのコントローラの提供にある。
本開示のある態様は、ハイサイドトランジスタおよびローサイドトランジスタを含む同期整流型の降圧ＤＣ／ＤＣコンバータのコントローラに関する。コントローラは、ハイサイドトランジスタのオン、ローサイドトランジスタのオフを指示する第１レベルと、ハイサイドトランジスタのオフ、ローサイドトランジスタのオンを指示する第２レベルと、をとり、降圧ＤＣ／ＤＣコンバータの出力が目標状態に近づくようにパルス変調される、パルス変調信号を生成するパルス変調器と、ローサイドトランジスタに流れるローサイド電流を所定の過電流しきい値と比較し、ローサイド電流が過電流しきい値より大きいときにアサートされる過電流検出信号を生成する過電流検出回路と、少なくとも過電流検出信号およびパルス変調信号にもとづいて、ハイサイドトランジスタがオン、ローサイドトランジスタがオフすべき期間において第１レベル、ハイサイドトランジスタがオフ、ローサイドトランジスタがオンすべき期間において第２レベルをとる制御パルスを生成するスイッチコントロール回路と、制御パルスに応じてハイサイドトランジスタおよびローサイドトランジスタを駆動するドライバ回路と、を備える。（i）第１モードにおいて、制御パルスはパルス変調信号に応じており、（ii）第２モードにおいて、制御パルスは、過電流検出信号がアサートされる期間、第２レベルをとり、過電流検出信号がネゲートされてから固定オン時間の間、第１レベルをとる。
なお、以上の構成要素を任意に組み合わせたもの、構成要素や表現を方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
本開示のある態様によれば、同期整流型のＤＣ／ＤＣコンバータにおける過電流保護を実現できる。
図１は、実施形態に係るＤＣ／ＤＣコンバータのブロック図である。 図２は、図１のＤＣ／ＤＣコンバータの第１モードの動作波形図である。 図３は、図１のＤＣ／ＤＣコンバータの第２モードの動作波形図である。 図４は、第２モードから第１モードへの遷移を説明する波形図である。 図５は、第１モードから第２モードへの遷移を説明する波形図である。 図６は、スイッチコントロール回路の構成例を示す回路図である。 図７は、第２モードにおけるコイル電流の変動幅ΔＩＬと入力電圧ＶＩＮの関係を示す図である。 図８は、タイマー回路の構成例を示す回路図である。 図９は、タイマー回路の構成例を示す回路図である。 図１０は、過電流検出回路の構成例を示す回路図である。 図１１は、過電流検出回路の別の構成例を示す回路図である。 図１２は、過電流検出回路のさらに別の構成例を示す回路図である。 図１３は、降圧ＤＣ／ＤＣコンバータを備える電子機器の一例を示す図である。
（実施形態の概要）
本開示のいくつかの例示的な実施形態の概要を説明する。この概要は、後述する詳細な説明の前置きとして、実施形態の基本的な理解を目的として、１つまたは複数の実施形態のいくつかの概念を簡略化して説明するものであり、発明あるいは開示の広さを限定するものではない。またこの概要は、考えられるすべての実施形態の包括的な概要ではなく、実施形態の欠くべからざる構成要素を限定するものではない。便宜上、「一実施形態」は、本明細書に開示するひとつの実施形態（実施例や変形例）または複数の実施形態（実施例や変形例）を指すものとして用いる場合がある。
一実施形態に係るコントローラは、ハイサイドトランジスタおよびローサイドトランジスタを含む同期整流型の降圧ＤＣ／ＤＣコンバータの制御に使用される。コントローラは、ハイサイドトランジスタのオン、ローサイドトランジスタのオフを指示する第１レベルと、ハイサイドトランジスタのオフ、ローサイドトランジスタのオンを指示する第２レベルと、をとり、降圧ＤＣ／ＤＣコンバータの出力が目標状態に近づくようにパルス変調される、パルス変調信号を生成するパルス変調器と、ローサイドトランジスタに流れるローサイド電流を所定の過電流しきい値と比較し、ローサイド電流が過電流しきい値より大きいときにアサートされる過電流検出信号を生成する過電流検出回路と、少なくとも過電流検出信号およびパルス変調信号にもとづいて、ハイサイドトランジスタがオン、ローサイドトランジスタがオフすべき期間において第１レベル、ハイサイドトランジスタがオフ、ローサイドトランジスタがオンすべき期間において第２レベルをとる制御パルスを生成するスイッチコントロール回路と、制御パルスに応じてハイサイドトランジスタおよびローサイドトランジスタを駆動するドライバ回路と、を備える。（i）第１モードにおいて、制御パルスはパルス変調信号に応じており、（ii）第２モードにおいて、制御パルスは、過電流検出信号がアサートされる期間、第２レベルをとり、過電流検出信号がネゲートされてから固定オン時間の間、第１レベルをとる。
この構成によると、ローサイドトランジスタに流れるローサイド電流にもとづいた過電流保護を実現できる。より詳しくは、過電流の原因が生じた状況下で、ローサイド電流を、過電流しきい値を下限とする過電流保護範囲内に制限することができる。なお、「固定オン時間」の固定とは、メインのフィードバックループ（すなわちパルス変調のデューティサイクルなど）に影響を受けないという意味、言い換えると、タイマーで生成されるという意味であり、固定オン時間は調節可能、すなわち可変でありえ、必ずしも一定時間に固定されていることを意味するものではない。
一実施形態において、スイッチコントロール回路は、第２モードにおいて、過電流検出信号がネゲートされたときに、パルス変調信号が第１レベルである場合、第２モードを維持し、第２モードにおいて、過電流検出信号がネゲートされたときに、パルス変調信号が第２レベルである場合、第１モードに移行してもよい。
一実施形態において、スイッチコントロール回路は、第１モードにおいて過電流検出信号がアサートされると、第２モードに移行してもよい。
一実施形態において、スイッチコントロール回路は、制御パルスの第２レベルへの遷移をトリガーとして動作し、固定オン時間を測定するタイマー回路と、過電流検出信号がネゲートされる間、パルス変調信号を制御パルスとして出力し、過電流検出信号がアサートされる間、制御パルスを第２レベルとし、過電流検出信号がネゲートされたときにパルス変調信号が第１レベルである場合、固定オン時間の間、制御パルスを第１レベルとし、過電流検出信号がネゲートされたときにパルス変調信号が第２レベルである場合、パルス変調信号を制御パルスとして出力してもよい。
一実施形態に係るコントローラは、ハイサイドトランジスタのオン、ローサイドトランジスタのオフを指示する第１レベルと、ハイサイドトランジスタのオフ、ローサイドトランジスタのオンを指示する第２レベルと、をとり、降圧ＤＣ／ＤＣコンバータの出力が目標状態に近づくようにパルス変調される、パルス変調信号を生成するパルス変調器と、ローサイドトランジスタに流れるローサイド電流を所定の過電流しきい値と比較し、ローサイド電流が過電流しきい値より大きいときにアサートされる過電流検出信号を生成する過電流検出回路と、少なくとも過電流検出信号およびパルス変調信号にもとづいて、ハイサイドトランジスタがオン、ローサイドトランジスタがオフすべき期間において第１レベル、ハイサイドトランジスタがオフ、ローサイドトランジスタがオンすべき期間において第２レベルをとる制御パルスを生成するスイッチコントロール回路と、制御パルスに応じてハイサイドトランジスタおよびローサイドトランジスタを駆動するドライバ回路と、を備える。スイッチコントロール回路は、過電流検出信号がネゲートされる間、パルス変調信号を制御パルスとして出力し、過電流検出信号がアサートされる間、制御パルスを第２レベルとし、過電流検出信号がネゲートされたときにパルス変調信号が第１レベルである場合、固定オン時間の間、制御パルスを第１レベルとし、過電流検出信号がネゲートされたときにパルス変調信号が第２レベルである場合、パルス変調信号を制御パルスとして出力する。
この構成によると、ローサイドトランジスタに流れるローサイド電流にもとづいた過電流保護を実現できる。より詳しくは、過電流の原因が生じた状況下で、ローサイド電流およびハイサイド電流を、過電流しきい値を下限とする電流範囲内に制限することができる。この電流範囲の幅は、固定オン時間に応じて設計することができる。
一実施形態において、過電流検出回路は、ローサイドトランジスタの両端間電圧を、過電流しきい値に対応するしきい値電圧と比較してもよい。これによりローサイドトランジスタのオン抵抗にもとづいて、低損失でローサイド電流を検出できる。
一実施形態において、過電流検出回路は、電源ラインとローサイドトランジスタの一端と接続される接地ラインの間に直列に設けられる、電流源およびそのゲートドレイン間が結線される第１トランジスタと、電源ラインとローサイドトランジスタの他端と接続されるスイッチングラインの間に直列に設けられる第１抵抗およびそのゲートが第１トランジスタのゲートと接続される第２トランジスタと、電源ラインと接地ラインの間に直列に設けられる第２抵抗、そのゲートが第１トランジスタのゲートと接続される第３トランジスタ、およびインピーダンス素子と、第１抵抗と第２トランジスタの接続ノードの電圧と、第２抵抗と第３トランジスタの接続ノードの電圧と、を比較する電圧コンパレータと、を含んでもよい。
一実施形態において、過電流検出回路は、テイル電流源と、ＰＭＯＳトランジスタまたはＰＮＰ型バイポーラトランジスタで構成される入力差動対と、インピーダンスがアンバランスな抵抗負荷回路と、を含む差動増幅器と、入力差動対と抵抗負荷回路の２つの接続ノードの電圧を比較する電圧コンパレータと、を備え、入力差動対の一方がローサイドトランジスタの第１端と接続され、入力差動対の他方がローサイドトランジスタの第２端と接続されてもよい。
一実施形態において、過電流検出回路は、テイル電流源と、ＰＭＯＳトランジスタまたはＰＮＰ型バイポーラトランジスタで構成される入力差動対と、カレントミラー負荷と、入力差動対の一方とテイル電流源の間に挿入されるインピーダンス素子と、を含む差動増幅器と、入力差動対とカレントミラー負荷の２つの接続ノードのうちの一方の電圧を二値化する出力段と、を含んでもよい。
一実施形態において、固定オン時間は、降圧ＤＣ／ＤＣコンバータの入力電圧が高いほど短くてもよい。これにより、過電流保護範囲の幅の変動を抑制できる。
一実施形態において、固定オン時間は、降圧ＤＣ／ＤＣコンバータの出力電圧が高いほど長くてもよい。これにより、過電流保護範囲の幅の変動を抑制できる。
一実施形態において、固定オン時間は、降圧ＤＣ／ＤＣコンバータの入力電圧と出力電圧の差分に反比例してもよい。これにより、コイル電流の変動幅を一定とすることができる。
一実施形態において、タイマー回路は、キャパシタと、降圧ＤＣ／ＤＣコンバータの入力電圧と出力電圧の差分に比例する電流を生成し、キャパシタに供給する可変電流源と、キャパシタと並列に設けられたスイッチと、キャパシタの電圧を、所定のしきい値電圧と比較する電圧コンパレータと、を含んでもよい。
一実施形態において、コントローラは、ひとつの半導体基板に一体集積化されてもよい。
（実施形態）
以下、本開示を、好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明あるいは開示を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明あるいは開示の本質的なものであるとは限らない。
本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合のほか、部材Ａと部材Ｂが、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。
同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。
図１は、実施形態に係るＤＣ／ＤＣコンバータ１００のブロック図である。ＤＣ／ＤＣコンバータ１００は、降圧型ＤＣ／ＤＣコンバータ（Ｂｕｃｋコンバータ）であり、入力端子（入力ライン）１０２に直流の入力電圧ＶＩＮを受け、所定の目標値ＶＯＵＴ（ＲＥＦ）に安定化された出力電圧ＶＯＵＴを生成し、出力端子（出力ライン）１０４に接続される負荷に供給する。
ＤＣ／ＤＣコンバータ１００は、コントローラ２００とその周辺回路１１０を備える。ＤＣ／ＤＣコンバータ１００は同期整流型であり、周辺回路１１０は、ハイサイドトランジスタ（スイッチングトランジスタ）ＭＨ、ローサイドトランジスタ（同期整流トランジスタ）ＭＬ、インダクタＬ１、出力キャパシタＣ１、入力キャパシタＣ２、ブートストラップキャパシタＣ３を含む。ハイサイドトランジスタＭＨおよびローサイドトランジスタＭＬは、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）であってもよいし、ＩＧＢＴ（Insulated Gate Bipolar Transistor）であってもよいし、バイポーラトランジスタであってもよい。
本実施形態においてハイサイドトランジスタＭＨはＮチャンネルトランジスタであり、ブートストラップキャパシタＣ３はブートストラップ回路を形成している。
コントローラ２００は、ＤＣ／ＤＣコンバータ１００の出力の状態が目標状態に近づくように、ハイサイドトランジスタＭＨおよびローサイドトランジスタＭＬを制御する。
コントローラ２００の入力電圧ピン（端子）ＶＤＣには、入力電圧ＶＩＮが供給される。コントローラ２００のブートストラップピンＢＳＴには、ブートストラップキャパシタＣ３が接続される。ハイサイドゲートピンＵＧは、ハイサイドトランジスタＭＨの制御端子（ゲート）と接続され、ローサイドゲートピンＬＧは、ローサイドトランジスタＭＬの制御端子（ゲート）と接続される。グランドピンＰＧＮＤは接地される。フィードバックピンＦＢには、ＤＣ／ＤＣコンバータ１００の出力の状態に応じた信号（本実施形態では出力電圧ＶＯＵＴ）がフィードバックされる。またスイッチング端子ＳＷは、ハイサイドトランジスタＭＨとローサイドトランジスタＭＬの接続ノード（スイッチングライン）と接続される。
コントローラ２００は、主としてパルス変調器２１０、過電流検出回路２２０、スイッチコントロール回路２３０、ドライバ回路２４０を備え、ひとつの半導体基板に集積化された機能ＩＣ（Integrated Circuit）である。なおハイサイドトランジスタＭＨおよびローサイドトランジスタＭＬはコントローラ２００に集積化してもよい。
パルス変調器２１０は、降圧ＤＣ／ＤＣコンバータ１００の出力が目標状態に近づくように、パルス変調信号Ｓ１を生成する。
本実施形態では、パルス変調器２１０には、出力電圧ＶＯＵＴが抵抗Ｒ１１，Ｒ１２によって分圧され、分圧後のフィードバック信号ＶＦＢがパルス変調器２１０に入力される。パルス変調器２１０は、フィードバック信号ＶＦＢがその目標値ＶＲＥＦに近づくように、パルス変調信号Ｓ１を生成する。パルス変調器２１０によるフィードバックによって、出力電圧ＶＯＵＴは、以下の目標電圧ＶＯＵＴ（ＲＥＦ）に安定化される。
ＶＯＵＴ（ＲＥＦ）＝ＶＲＥＦ×（Ｒ１１＋Ｒ１２）／Ｒ１１
その限りでないが、パルス変調信号Ｓ１は、周期が一定で、デューティサイクル（パルス幅）が変化するパルス幅変調（ＰＷＭ）信号であってもよく、パルス変調器２１０は、パルス幅変調器であってもよい。パルス幅変調のほかに、パルス周波数変調などを採用してもよい。
パルス変調器２１０の構成は限定されず、公知技術を用いればよい。たとえばパルス変調器２１０は、いわゆる電圧モードのパルス幅変調器であってもよく、出力電圧ＶＯＵＴに応じたフィードバック信号ＶＦＢとその目標電圧ＶＲＥＦの誤差を増幅するエラーアンプと、三角波あるいはのこぎり波の周期信号を生成するオシレータと、周期信号をエラーアンプの出力信号と比較し、比較結果に応じたＰＷＭ信号を生成するＰＷＭコンパレータを含んでもよい。
あるいはパルス変調器２１０は、ピーク電流モードや平均電流モードの変調器であってもよいし、ヒステリシス制御（Bang-Bang制御）、ボトム検出オン時間固定、ピーク検出オフ時間固定をはじめとするリップル制御の変調器であってもよい。
パルス変調信号Ｓ１は、ハイサイドトランジスタＭＨのオン、ローサイドトランジスタＭＬのオフを指示する第１レベル（オンレベルともいう）と、ハイサイドトランジスタＭＨのオフ、ローサイドトランジスタＭＬのオンを指示する第２レベル（オフレベル）と、をとる。以下では、パルス変調信号Ｓ１の第１レベルはハイ（Ｈ）であり、第２レベルはロー（Ｌ）であるとする。
過電流検出回路２２０は、ローサイドトランジスタＭＬに流れるローサイド電流ＩＭＬを所定の過電流しきい値ＩＯＣＰＬと比較し、ローサイド電流ＩＭＬが過電流しきい値ＩＯＣＰＬより大きいときにアサート（ここではハイレベルとする）される過電流検出信号ＬＯＣＬを生成する。
ローサイドトランジスタＭＬのオン区間において、ローサイドトランジスタＭＬには、ソースからドレインに向かって、ローサイド電流ＩＭＬが流れる。このとき、ローサイドトランジスタＭＬのドレインソース間には、ローサイド電流ＩＭＬに比例する電位差が発生する。ローサイドトランジスタＭＬのドレイン、すなわちＳＷピンの電圧は、
ＶＳＷ＝－ＩＭＬ×ＲＯＮ
となる。ＲＯＮはローサイドトランジスタＭＬのオン抵抗である。
詳しくは後述するが、過電流検出回路２２０は、ローサイドトランジスタＭＬの両端間電圧、すなわちＰＧＮＤピンとＳＷピンの電位差にもとづいて、ローサイド電流ＩＭＬを監視する。
スイッチコントロール回路２３０は、少なくとも過電流検出信号ＬＯＣＬおよびパルス変調信号Ｓ１にもとづいて、制御パルスＳ２を生成する。
制御パルスＳ２は、ハイサイドトランジスタＭＨがオン、ローサイドトランジスタＭＬがオフすべき期間において第１レベル、ハイサイドトランジスタＭＨがオフ、ローサイドトランジスタＭＬがオンすべき期間において第２レベルをとる。以下では、制御パルスＳ２の第１レベルはハイ（Ｈ）であり、第２レベルはロー（Ｌ）であるとする。
ＤＣ／ＤＣコンバータ１００は第１モードと、第２モードの２つのモードで動作する。第２モードは、インダクタＬ１に過電流が流れる過電流状態であり、過電流保護モードと称することができる。第１モードは、過電流状態でない正常状態であり、通常モードと称することができる。
制御パルスＳ２は、第１モードと第２モードにおいて、異なっている。具体的には、（i）正常状態（第１モード）において、制御パルスＳ２はパルス変調信号Ｓ１に応じている。つまり、パルス変調信号Ｓ１が第１レベルのとき制御パルスＳ２は第１レベルであり、パルス変調信号Ｓ１が第１レベルのとき制御パルスＳ２は第２レベルである。
（ii）過電流状態（第２モード）において、制御パルスＳ２は、過電流検出信号ＬＯＣＬがアサートされる期間、第２レベル（ロー）をとり、過電流検出信号ＬＯＣＬがネゲートされてから固定オン時間ＴＡの間、第１レベル（ハイ）をとる。
ドライバ回路２４０は、制御パルスＳ２に応じてハイサイドトランジスタＭＨおよびローサイドトランジスタＭＬを駆動する。具体的には、ドライバ回路２４０は、制御パルスＳ２をレベルシフトし、ハイサイドゲート信号ＶＨＧを生成し、ＵＧピンから出力する。またドライバ回路２４０は、制御パルスＳ２と相補的な論理を有するローサイドゲート信号ＶＬＧを生成し、ＬＧピンから出力する。なお、スイッチコントロール回路２３０は、ハイサイド用の制御パルスＳ２と、ローサイド用の制御パルスＳ２’を出力してもよい。
ドライバ回路２４０に付随して、整流素子であるダイオードＤ１が設けられる。ダイオードＤ１は、外付けのブートストラップキャパシタＣ３とともにブートストラップ回路を形成している。ダイオードＤ１のカソードは、ＢＳＴピンを介してブートストラップキャパシタＣ３と接続され、ダイオードＤ１のアノードには定電圧ＶＲＥＧが供給される。ハイサイドトランジスタＭＨおよびローサイドトランジスタＭＬのスイッチングと連動して、ＢＳＴピンには、ＳＷピンよりも定電圧ＶＲＥＧだけ高いブートストラップ電圧ＶＢＳＴが発生する。ドライバ回路２４０は、ブートストラップ電圧ＶＢＳＴをハイ、スイッチングラインの電圧ＶＳＷをローとする、ハイサイドゲート信号ＶＨＧを出力する。
以上がＤＣ／ＤＣコンバータ１００の構成である。続いてその動作を説明する。
図２は、図１のＤＣ／ＤＣコンバータ１００の第１モードの動作波形図である。図２には、上から順に、出力電圧ＶＯＵＴ、コイル電流ＩＬおよび出力電流ＩＯＵＴ、ハイサイドトランジスタＭＨに流れるハイサイド電流ＩＭＨ、ローサイドトランジスタＭＬに流れるローサイド電流ＩＭＬ、パルス変調信号Ｓ１、ハイサイドトランジスタＭＨのオン、オフ状態（すなわちハイサイドゲート信号ＶＨＧ）、ローサイドトランジスタＭＬのオン、オフ状態（すなわちローサイドゲート信号ＶＬＧ）が示される。
出力電圧ＶＯＵＴはフィードバック制御によって一定に保たれる。図示しない負荷に供給される出力電流ＩＯＵＴは、コイル電流ＩＬの平均である。
出力電流ＩＯＵＴが一定の定常状態では、パルス変調信号Ｓ１のデューティサイクルＤＵＴＹは、
ＤＵＴＹ＝ＶＯＵＴ／ＶＩＮ …（１）
の近傍に安定化される。
図２に示すように、出力電流ＩＯＵＴが増加すると、微視的に出力電圧ＶＯＵＴが目標電圧ＶＯＵＴ（ＲＥＦ）よりも低くなるため、デューティサイクルＤＵＴＹが大きくなり、コイル電流ＩＬが大きくなるように帰還が帰る。そして出力電流ＩＯＵＴが再び安定化すると、パルス変調信号Ｓ１のデューティサイクルは、式（１）の値近傍に収束する。
以上がＤＣ／ＤＣコンバータ１００の第１モードの動作である。続いて第２モードの動作を説明する。
図３は、図１のＤＣ／ＤＣコンバータ１００の第２モードの動作波形図である。ここでは出力ライン１０４の地絡（あるいは負荷のショート）によって、過電流が引き起こされているものとする。
図３には、上から順に、出力電圧ＶＯＵＴ、コイル電流ＩＬおよび出力電流ＩＯＵＴ、ローサイドトランジスタＭＬに流れるローサイド電流ＩＭＬ、過電流検出信号ＬＯＣＬ、パルス変調信号Ｓ１、ハイサイドトランジスタＭＨのオン、オフ状態（すなわちハイサイドゲート信号ＶＨＧ）、ローサイドトランジスタＭＬのオン、オフ状態（すなわちローサイドゲート信号ＶＬＧ）が示される。
出力ライン１０４の地絡状態では、出力電圧ＶＯＵＴは０Ｖ付近まで低下する。その結果、パルス変調器２１０が生成するパルス変調信号Ｓ１のデューティサイクルは１００％に固定され、パルス変調信号Ｓ１はハイレベルに張り付くことになる。
過電流検出信号ＬＯＣＬは、ローサイド電流ＩＭＬがしきい値電流ＩＯＣＰＬより大きいときにハイ（アサート）、小さいときにロー（ネゲート）である。ローサイドトランジスタＭＬのオフ区間は、ローサイド電流ＩＭＬは流れないから、過電流検出信号ＬＯＣＬはローとなる。
第２モードでは、過電流検出信号ＬＯＣＬがハイ（アサート）の区間、制御パルスＳ２が第２レベル（ロー）に固定される。ローサイドトランジスタＭＬのオンが続くと、コイル電流ＩＬ、すなわちローサイド電流ＩＭＬは時間とともに減少し、やがてしきい値電流ＩＯＣＰＬより小さくなり、過電流検出信号ＬＯＣＬがローとなり、制御パルスＳ２のローへの固定が解除され、ハイに遷移する。そして、制御パルスＳ２のハイは、所定のオン時間ＴＡの間持続する。制御パルスＳ２のハイ区間において、ハイサイドトランジスタＭＨがオン、ローサイドトランジスタＭＬがオフとなり、コイル電流ＩＬは時間とともに増大する。
ハイサイドトランジスタＭＨがオンの区間、インダクタＬ１の一端（ＳＷ端子）には入力電圧ＶＩＮが印加され、インダクタＬ１の他端（出力ライン１０４）には出力電圧ＶＯＵＴが印加されている。つまりインダクタＬ１の両端間電圧ΔＶは、ＶＩＮ－ＶＯＵＴであるから、コイル電流ＩＬは、傾きｄＩＬ／ｄｔで時間とともに増大する。
ｄＩＬ／ｄｔ＝ΔＶ／Ｌ＝（ＶＩＮ－ＶＯＵＴ）／Ｌ
オン時間ＴＡの間のコイル電流ＩＬの増加量ΔＩＬは、
ΔＩＬ＝ｄＩＬ／ｄｔ×ＴＡ＝（ＶＩＮ－ＶＯＵＴ）／Ｌ×ＴＡ
となる。
制御パルスＳ２が第１レベルとなってから、つまりハイサイドトランジスタＭＨがターンオンしてから時間ＴＡの経過後に、制御パルスＳ２が第２レベルとなり、ローサイドトランジスタＭＬがターンオンする。このときのコイル電流ＩＬ、すなわちローサイド電流ＩＭＬは、ＩＯＣＰＬ＋ΔＩＬであるから、ＩＭＬ＞ＩＯＣＰＬが成り立っており、ローサイドトランジスタＭＬのターンオンと実質的に同時に、過電流検出信号ＬＯＣＬがハイ（アサート）される。そして、ローサイド電流ＩＭＬがしきい値電流ＩＯＣＰＬより小さくなるまで、ローサイドトランジスタＭＬのオンが持続する。
ＤＣ／ＤＣコンバータ１００は、第２モードにおいて、以上の動作を繰り返す。これにより、第２モードで動作する間、コイル電流ＩＬは、しきい値電流ＩＯＣＰＬを下限とし、幅ΔＩＬを有する範囲内に維持される。
以上がＤＣ／ＤＣコンバータ１００の動作である。このＤＣ／ＤＣコンバータ１００によれば、ローサイドトランジスタＭＬに流れるローサイド電流ＩＭＬにもとづいた過電流保護を実現できる。より詳しくは、過電流の原因が生じた状況下で、ローサイド電流ＩＭＬおよびハイサイド電流ＩＭＨを、過電流しきい値を下限とする電流範囲内に制限することができる。この電流範囲の幅ΔＩＬは、固定オン時間ＴＡに応じて設計することができる。
続いて、第１モードと第２モードの移行について説明する。
スイッチコントロール回路２３０は、パルス変調信号Ｓ１がハイに張り付いている場合に第２モードで動作し、パルス変調信号Ｓ１がハイとローを繰り返すときに、第１モードで動作してもよい。
たとえばスイッチコントロール回路２３０は、第２モードで動作中に、過電流検出信号ＬＯＣＬがネゲートされたタイミングにおいて、パルス変調信号Ｓ１が第１レベル（ハイ）である場合に、第２モードを維持する。つまり、過電流検出信号ＬＯＣＬのネゲートとともに制御パルスＳ２は第１レベルに遷移し、固定オン時間ＴＡの経過後に、第２レベルに遷移する。
反対に、第２モードで動作中に、過電流検出信号ＬＯＣＬがネゲートされたタイミングにおいて、パルス変調信号Ｓ１が第２レベル（ロー）である場合、第１モードに移行する。その後は、パルス変調信号Ｓ１を制御パルスＳ２として動作する。
スイッチコントロール回路２３０は、第１モードで動作中に、過電流検出信号ＬＯＣＬがアサートされると、過電流検出信号ＬＯＣＬがアサートの間、制御パルスＳ２を第２レベル（ロー）に固定し、第２モードに移行する。
以上が第１モードと第２モードの遷移である。図４は、第２モードから第１モードへの遷移を説明する波形図である。
時刻ｔ０より前は、出力ライン１０４が地絡しており、過電流の原因が存在しており、ＤＣ／ＤＣコンバータ１００は第２モードで動作している。
時刻ｔ０に、過電流の原因が取り除かれると（地絡が解消すると）、コイル電流ＩＬによって出力キャパシタＣ１が充電され、出力電圧ＶＯＵＴが増大し始める。第２モードで動作する間は、ハイサイドトランジスタＭＨのオン時間ＴＡは固定されているから、出力キャパシタＣ１は過剰に充電され、出力電圧ＶＯＵＴは目標電圧ＶＯＵＴ（ＲＥＦ）を超える。出力電圧ＶＯＵＴが目標電圧ＶＯＵＴ（ＲＥＦ）を超えたことによって、パルス変調器２１０が生成するパルス変調信号Ｓ１は、時刻ｔ１にローに遷移する。
時刻ｔ２に、過電流検出信号ＬＯＣＬがネゲートされる。このタイミングにおいて、パルス変調信号Ｓ１はローであるから、ＤＣ／ＤＣコンバータ１００は第１モードに移行する。時刻ｔ２以降、パルス変調信号Ｓ１が、制御パルスＳ２となる。
図５は、第１モードから第２モードへの遷移を説明する波形図である。
時刻ｔ０より前は、正常であり、ＤＣ／ＤＣコンバータ１００は第１モードで動作しており、出力電圧ＶＯＵＴは目標電圧ＶＯＵＴ（ＲＥＦ）に安定化されている。
時刻ｔ０に出力ライン１０４が地絡する。これにより出力電流ＩＯＵＴが増大し始める。時刻ｔ１に、ローサイド電流ＩＭＬがしきい値電流ＩＯＣＰＬを超えると、過電流検出信号ＬＯＣＬがアサートされ、第２モードに移行する。
第２モードにおいてコイル電流ＩＬが制限されると、出力キャパシタＣ１への充電電流が不足するため、出力電圧ＶＯＵＴが低下する。その結果、パルス変調信号Ｓ１のデューティサイクルが増大し、ハイに張り付く。これ以降、ＤＣ／ＤＣコンバータ１００は第２モードで動作し続ける。
続いて、コントローラ２００の各ブロックの具体的な構成例を説明する。
図６は、スイッチコントロール回路２３０の構成例を示す回路図である。スイッチコントロール回路２３０は、タイマー回路２３２と、ロジック回路２３４を含む。
タイマー回路２３２は、ロジック回路２３４からのトリガーＴＯＮ＿ＳＴＡＲＴに応答して、所定時間ＴＡを測定し、所定時間ＴＡの経過を示すオン時間終了信号Ｓ３を生成する。ロジック回路２３４は、過電流検出信号ＬＯＣＬのネゲート、あるいはローサイドトランジスタＭＬのターンオフ／ハイサイドトランジスタＭＨのターンオンにもとづいて、タイマー回路２３２へのトリガーＴＯＮ＿ＳＴＡＲＴを生成することができる。
ロジック回路２３４は、パルス変調信号Ｓ１、過電流検出信号ＬＯＣＬおよびオン時間終了信号Ｓ３にもとづいて、制御パルスＳ２を生成する。
ロジック回路２３４の構成は特に限定されるものではなく、当業者によれば、組み合わせ回路、順序回路、組み合わせ順序回路などを用いて、パルス変調信号Ｓ１および過電流検出信号ＬＯＣＬを入力とし、タイマー回路２３２との協調動作によって制御パルスＳ２を生成可能な回路を設計することができる。
上述したように、第２モードで動作中における、オン時間ＴＡの間のコイル電流ＩＬの増加量ΔＩＬ、つまり第２モードでのローサイド電流ＩＭＬの変動範囲の幅は、
ΔＩＬ＝ｄＩＬ／ｄｔ×ＴＡ＝（ＶＩＮ－ＶＯＵＴ）／Ｌ×ＴＡ
となる。したがってＤＣ／ＤＣコンバータ１００を、入力電圧ＶＩＮがダイナミックに変動しうるアプリケーションやプラットフォームで使用する場合、オン時間ＴＡを固定すると、入力電圧ＶＩＮに応じて変動幅ΔＩＬが変動することとなる。
またＤＣ／ＤＣコンバータ１００の出力電流ＩＯＵＴは、コイル電流ＩＬの平均値であるから、第２モードにおける出力電流ＩＯＵＴ（ＯＣＰ）は、以下の式で表される。
ＩＯＵＴ（ＯＣＰ）＝ＩＯＣＰＬ＋ΔＩＬ／２
つまり、変動幅ΔＩＬが変化すると、過電流状態における出力電流ＩＯＵＴが変化することとなる。
出力電流ＩＯＵＴの変化が好ましくない場合、固定オン時間ＴＡを入力電圧ＶＩＮに応じて調節することで、変動幅ΔＩＬの変動を抑えることができ、ひいては出力電流ＩＯＵＴ（ＯＣＰ）を一定にすることができる。具体的には固定オン時間ＴＡは、入力電圧ＶＩＮが高いほど、短くするとよい。
また出力電圧ＶＯＵＴは基本的には目標電圧ＶＯＵＴ（ＲＥＦ）に安定化されているが、過電流保護が働くような状況（たとえば地絡）では、０Ｖ付近まで低下することとなる。入力電圧ＶＩＮに対して出力電圧ＶＯＵＴが十分に低い場合（降圧比が高い場合）、出力電圧ＶＯＵＴの影響は無視することができ、
ΔＩＬ＝ｄＩＬ／ｄｔ×ＴＡ＝ＶＩＮ／Ｌ×ＴＡ
となる。この場合、入力電圧ＶＩＮに対して反比例するように、固定オン時間ＴＡを調整するとよい。
降圧比がそれほど高くない場合、出力電圧ＶＯＵＴの変動の影響は無視できなくなる。したがってその場合、入力電圧ＶＩＮと出力電圧ＶＯＵＴの両方にもとづいて、固定オン時間ＴＡを調節することで、変動幅ΔＩＬの変動を抑えることができる。具体的には固定オン時間ＴＡは、入力電圧ＶＩＮが高いほど、短くし、出力電圧ＶＯＵＴが高いほど、長くするとよい。
一実施例において、オン時間ＴＡは、入力電圧ＶＩＮと出力電圧ＶＯＵＴの差分（ＶＩＮ－ＶＯＵＴ）に反比例するように調整するとよい。
図７は、第２モードにおけるコイル電流の変動幅ΔＩＬと入力電圧ＶＩＮの関係を示す図である。図７には、固定オン時間ＴＡを入力電圧ＶＩＮや出力電圧ＶＯＵＴによらずに一定にしたときの特性と、固定オン時間ＴＡを、入力電圧ＶＩＮと出力電圧ＶＯＵＴの差分に比例するように制御したときの特性と、を示す。固定オン時間ＴＡを一定にすると、入力電圧ＶＩＮの変動にともなって変動幅ΔＩＬが変動するのに対して、固定オン時間ＴＡを調節することにより、入力電圧ＶＩＮの変動にかかわらず変動幅ΔＩＬを一定に保つことができる。
図８は、タイマー回路２３２の構成例を示す回路図である。タイマー回路２３２は、キャパシタＣ４、可変電流源２５０、スイッチ２５２、コンパレータ２５４を備える。キャパシタＣ４の第１端は接地される。可変電流源２５０はキャパシタＣ４の第２端と接続され、入力電圧ＶＩＮと出力電圧ＶＯＵＴの差分（ＶＩＮ－ＶＯＵＴ）に比例する電流ＩＣＨＧを生成し、キャパシタＣ４に供給する。ｇｍは比例定数である。
ＩＣＨＧ＝ｇｍ（ＶＩＮ－ＶＯＵＴ）
スイッチ２５２はキャパシタＣ４と並列に設けられており、ロジック回路２３４からのトリガー信号ＴＯＮ＿ＳＴＡＲＴに応答してオフとなる。スイッチ２５２がオフすると、キャパシタＣ４の電圧ＶＣ４は、時間の経過とともに、電流ＩＣＨＧに比例した傾きで増加する。
ＶＣ４＝ｔ×ＩＣＨＧ／Ｃ４＝ｔ×ｇｍ（ＶＩＮ－ＶＯＵＴ）／Ｃ４
コンパレータ２５４は、キャパシタＣ４の電圧ＶＣ４を、所定のしきい値電圧ＶＴＡと比較する。コンパレータ２５４の出力が、オン時間終了信号Ｓ３である。このオン時間終了信号Ｓ３は、トリガー信号ＴＯＮ＿ＳＴＡＲＴのアサートに応答して、経時を測定し、固定オン時間ＴＡの経過後に、コンパレータ２５４の出力が変化する。
スイッチ２５２がオフになってから、キャパシタＣ４の電圧ＶＣ４がしきい値電圧ＶＴＡに到達するまでの時間ＴＡは、
ＴＡ＝ＶＴＡ×Ｃ４／｛ｇｍ（ＶＩＮ－ＶＯＵＴ）｝
となり、入力電圧ＶＩＮと出力電圧ＶＯＵＴの差分に反比例する。したがって第２モードで動作するときのコイル電流ＩＬの変動幅を安定化でき、第２モードで動作中の出力電流ＩＯＵＴ（ＯＣＰ）を一定にすることができる。
図９は、タイマー回路２３２の構成例を示す回路図である。可変電流源２５０は、第１バッファ２６０、第２バッファ２６２、減算増幅器２６４、Ｖ／Ｉ変換回路２６６、カレントミラー回路２６８を含む。第１バッファ２６０は、ＦＢピンの出力電圧ＶＯＵＴを適切な利得で増幅（減衰）する。第２バッファ２６２は、ＶＩＮピンの入力電圧ＶＩＮを適切な利得で増幅（減衰）する。減算増幅器２６４は、第１バッファ２６０の出力と、第２バッファ２６２の出力の差分を、ゲインαで増幅する。減算増幅器２６４の出力電圧ＶＤＩＦＦは、入力電圧ＶＩＮと出力電圧ＶＯＵＴの差分に比例する。
ＶＤＩＦＦ＝α・（ＶＩＮ－ＶＯＵＴ）
Ｖ／Ｉ変換回路２６６は、抵抗Ｒ２１およびオペアンプＯＡ２１を含んでおり、減算増幅器２６４の出力電圧ＶＤＩＦＦを、電流信号ＩＤＩＦＦに変換する。
ＩＤＩＦＦ＝ＶＤＩＦＦ／Ｒ２１
カレントミラー回路２６８は、Ｖ／Ｉ変換回路２６６の出力電流ＩＤＩＦＦを折り返し、充電電流ＩＣＨＧを生成する。
続いて過電流検出回路２２０の構成例を説明する。上述したように、過電流検出回路２２０は、ローサイドトランジスタＭＬの両端間電圧（ドレインソース間電圧）にもとづいて、ローサイドトランジスタＭＬに流れるローサイド電流ＩＭＬが、しきい値ＩＯＣＰＬを超えたことを検出する。
図１０は、過電流検出回路２２０の構成例を示す回路図である。過電流検出回路２２０は、スイッチングピンＳＷの電圧ＶＳＷと、グランドピンＧＮＤの電圧ＶＧＮＤ（＝０Ｖ）を受け、２つの電圧の差分が、しきい値電流ＩＯＣＰＬに対応するしきい値電圧ＶＯＣＰＬを超えているか否かを監視する。
過電流検出回路２２０と、２つのピンＳＷ，ＰＧＮＤの間には、高耐圧トランジスタを含む保護回路２２２を挿入してもよい。
過電流検出回路２２０は、電流源ＣＳ３１、第１トランジスタＭ３１、第２トランジスタＭ３２、第３トランジスタＭ３３、第１抵抗Ｒ３１、第２抵抗Ｒ３２、インピーダンス素子Ｍ３４、電圧コンパレータＣＯＭＰ３１、を含む。
電流源ＣＳ３１および第１トランジスタＭ３１は、電源ライン２２１と接地ピン（接地ライン）ＰＧＮＤの間に直列に設けられる。第１トランジスタＭ３１は、ゲートドレイン間が結線される。第１抵抗Ｒ３１および第２トランジスタＭ３２は、電源ライン２２１とスイッチングピン（スイッチングライン）ＳＷの間に直列に設けられる。第２トランジスタＭ３２のゲートは、第１トランジスタＭ３１のゲートと接続される。第２抵抗Ｒ３２、第３トランジスタＭ３３およびインピーダンス素子Ｍ３４は、電源ライン２２１と接地ラインＰＧＮＤの間に直列に設けられる。第３トランジスタＭ３３のゲートは、第１トランジスタＭ３１および第２トランジスタＭ３２のゲートと接続される。
インピーダンス素子Ｍ３４は、抵抗素子、あるいは制御端子が適切にバイアスされたトランジスタなどを用いることができる。
電圧コンパレータＣＯＭＰ３１は、第１抵抗Ｒ３１と第２トランジスタＭ３２の接続ノードの電圧ＶＮ１と、第２抵抗Ｒ３２と第３トランジスタＭ３３の接続ノードの電圧ＶＮ２と、を比較し、比較結果を示す過電流検出信号ＬＯＣＬを出力する。
電圧ＶＮ１は、ＰＧＮＤピンの電圧を、正方向にΔＶ１、レベルシフトした電圧であり、電圧ＶＮ２は、ＳＷピンの電圧を、正方向にΔＶ２、レベルシフトした電圧である。レベルシフト量の差分ΔＶ＝ΔＶ２－ΔＶ１は、インピーダンス素子Ｍ３４のインピーダンスに応じて決まる。
つまり、電圧コンパレータＣＯＭＰ３１は、２つの電圧ＶＮ１、ＶＮ２を比較することとなる。
ＶＮ１＝ΔＶ１
ＶＮ２＝ＶＳＷ＋ΔＶ２＝ＶＳＷ＋ΔＶ１＋ΔＶ
電圧コンパレータＣＯＭＰ３１の出力ＬＯＣＬは、－ＶＳＷとΔＶとの比較結果を示すこととなる。ローサイドトランジスタＭＬのオン区間においてＶＳＷは負電圧であるから、－ＶＳＷは、スイッチングピンＳＷの電圧ＶＳＷの絶対値｜ＶＳＷ｜を示しており、したがってＲＯＮ×ＩＭＬを示している。ＲＯＮはローサイドトランジスタＭＬのオン抵抗である。つまり過電流検出信号ＬＯＣＬは、ローサイド電流ＩＭＬとΔＶ／ＲＯＮに相当するしきい値電流ＩＯＣＰＬとの比較結果を示す。
この回路において、しきい値電流ＩＯＣＰＬは、ΔＶ、すなわちインピーダンス素子Ｍ３４のインピーダンスによって決まる。インピーダンス素子Ｍ３４としてトランジスタを用いると、その制御端子に印加するバイアス電圧に応じて、しきい値電流ＩＯＣＰＬを調節することが可能となる。
さらにインピーダンス素子Ｍ３４は、そのインピーダンス（オン抵抗）が、ローサイドトランジスタＭＬのオン抵抗と同じ温度依存性を有することが好ましく、したがってインピーダンス素子Ｍ３４はローサイドトランジスタＭＬと同じトランジスタ（この例ではＮチャンネルＭＯＳＦＥＴ）を用いるとよい。これにより、温度変動にともなってローサイドトランジスタＭＬのオン抵抗が変化したときに、インピーダンス素子Ｍ３４のオン抵抗もそれに追従して変化するため、しきい値電流ＩＯＣＰＬを一定に保つことができる。
図１１は、過電流検出回路２２０の別の構成例を示す回路図である。過電流検出回路２２０は、差動増幅器２２４と、電圧コンパレータＣＯＭＰ４１を含む。差動増幅器２２４は、テイル電流源ＣＳ４１と、ＰＭＯＳトランジスタ（またはＰＮＰ型バイポーラトランジスタ）で構成される入力差動対Ｍ４１，Ｍ４２と、インピーダンスがアンバランスな抵抗負荷回路Ｒ４１，Ｒ４２と、を含む。入力差動対Ｍ４１，Ｍ４２の一方（Ｍ４１）は、ローサイドトランジスタＭＬの第１端（ドレイン）、すなわちスイッチングピンＳＷと接続され、入力差動対Ｍ４１，Ｍ４２の他方（Ｍ４２）は、ローサイドトランジスタＭＬの第２端（ソース）、すなわち接地ピンＳＷと接続される。
電圧コンパレータＣＯＭＰ４１は、入力差動対Ｍ４１，Ｍ４２と抵抗負荷回路Ｒ４１，Ｒ４２の２つの接続ノードの電圧ＶＮ１，ＶＮ２を比較し、比較結果を示す過電流検出信号ＬＯＣＬを出力する。
図１２は、過電流検出回路２２０のさらに別の構成例を示す回路図である。過電流検出回路２２０は、差動増幅器２２６および出力段２２８を備える。
差動増幅器２２６は、テイル電流源ＣＳ５１と、ＰＭＯＳトランジスタ（またはＰＮＰ型バイポーラトランジスタ）で構成される入力差動対Ｍ５１，Ｍ５２と、カレントミラー負荷Ｍ５３，Ｍ５４と、入力差動対の一方Ｍ５２とテイル電流源ＣＳ５１の間に挿入されるインピーダンス素子Ｒ５１と、を含む。
出力段２２８は、入力差動対Ｍ５１，Ｍ５２とカレントミラー負荷Ｍ５３，Ｍ５４の２つの接続ノードのうちの一方の電圧ＶＮ２を二値化する。たとえば出力段２２８は、トランジスタＭ５５，電流源ＣＳ５２およびインバータＩＮＶ５１を含む。
過電流検出回路２２０の構成は、ここに例示したものに限定されない。
（用途）
図１３は、実施形態に係る降圧ＤＣ／ＤＣコンバータ１００を備える電子機器７００の一例を示す図である。電子機器７００は、たとえば、携帯電話端末、デジタルカメラ、デジタルビデオカメラ、タブレット端末、ポータブルオーディオプレイヤなどの電池駆動型デバイスである。電子機器７００は、筐体７０２、電池７０４、マイクロプロセッサ７０６およびＤＣ／ＤＣコンバータ１００を備える。ＤＣ／ＤＣコンバータ１００は、その入力端子に電池７０４からの電池電圧ＶＢＡＴ（＝ＶＩＮ）を受け、出力端子に接続されるマイクロプロセッサ７０６あるいはその他の負荷に、出力電圧ＶＯＵＴを供給する。
電子機器７００の種類は、電池駆動型のデバイスには限定されず、車載機器であってもよいし、ファクシミリなどのＯＡ機器であってもよいし、産業機器であってもよい。
具体的な用語を用いて説明される実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。
１００ ＤＣ／ＤＣコンバータ
１０２ 入力ライン
１０４ 出力ライン
１１０ 周辺回路
ＭＨ ハイサイドトランジスタ
ＭＬ ローサイドトランジスタ
Ｌ１ インダクタ
Ｃ１ 出力キャパシタ
Ｃ２ 入力キャパシタ
Ｃ３ ブートストラップキャパシタ
Ｄ１ ダイオード
２００ コントローラ
２１０ パルス変調器
２２０ 過電流検出回路
ＣＳ３１ 電流源
Ｍ３１ 第１トランジスタ
Ｍ３２ 第２トランジスタ
Ｍ３３ 第３トランジスタ
Ｒ３１ 第１抵抗
Ｒ３２ 第２抵抗
ＣＯＭＰ３１ 電圧コンパレータ
Ｍ３４ インピーダンス素子
２２４ 差動増幅器
ＣＯＭＰ４１ 電圧コンパレータ
ＣＳ４１ テイル電流源
Ｍ４１，Ｍ４２ 入力差動対
Ｒ４１，Ｒ４２ 抵抗負荷回路
２２６ 差動増幅器
２２８ 出力段
ＣＳ５１ テイル電流源
Ｍ５１，Ｍ５２ 入力差動対
Ｍ５３，Ｍ５４ カレントミラー負荷
Ｒ５１ インピーダンス素子
Ｍ５５ トランジスタ
ＣＳ５２ 電流源
ＩＮＶ５１ インバータ
２３０ スイッチコントロール回路
２３２ タイマー回路
２３４ ロジック回路
２４０ ドライバ回路
Ｃ４ キャパシタ
２５０ 可変電流源
２５２ スイッチ
２５４ コンパレータ
２６０ 第１バッファ
２６２ 第２バッファ
２６４ 減算増幅器
２６６ Ｖ／Ｉ変換回路
２６８ カレントミラー回路
Ｓ１ パルス変調信号
ＬＯＣＬ 過電流検出信号
Ｓ２ 制御パルス
Ｓ３ オン時間終了信号

Claims (19)

  1. ハイサイドトランジスタおよびローサイドトランジスタを含む同期整流型の降圧ＤＣ／ＤＣコンバータのコントローラであって、
    前記ハイサイドトランジスタのオン、前記ローサイドトランジスタのオフを指示する第１レベルと、前記ハイサイドトランジスタのオフ、前記ローサイドトランジスタのオンを指示する第２レベルと、をとり、前記降圧ＤＣ／ＤＣコンバータの出力が目標状態に近づくようにパルス変調される、パルス変調信号を生成するパルス変調器と、
    前記ローサイドトランジスタに流れるローサイド電流を所定の過電流しきい値と比較し、前記ローサイド電流が前記過電流しきい値より大きいときにアサートされる過電流検出信号を生成する過電流検出回路と、
    少なくとも前記過電流検出信号および前記パルス変調信号にもとづいて、前記ハイサイドトランジスタがオン、前記ローサイドトランジスタがオフすべき期間において第１レベル、前記ハイサイドトランジスタがオフ、前記ローサイドトランジスタがオンすべき期間において第２レベルをとる制御パルスを生成するスイッチコントロール回路と、
    前記制御パルスに応じて前記ハイサイドトランジスタおよび前記ローサイドトランジスタを駆動するドライバ回路と、
    を備え、
    （i）第１モードにおいて、前記制御パルスは前記パルス変調信号に応じており、（ii）第２モードにおいて、前記制御パルスは、前記過電流検出信号がアサートされる期間、前記第２レベルをとり、前記過電流検出信号がネゲートされてから固定オン時間の間、前記第１レベルをとる、コントローラ。
  2. 前記スイッチコントロール回路は、
    前記第２モードにおいて、前記過電流検出信号がネゲートされたときに、前記パルス変調信号が前記第１レベルである場合、前記第２モードを維持し、
    前記第２モードにおいて、前記過電流検出信号がネゲートされたときに、前記パルス変調信号が前記第２レベルである場合、前記第１モードに移行する、請求項１に記載のコントローラ。
  3. 前記スイッチコントロール回路は、前記第１モードにおいて前記過電流検出信号がアサートされると、前記第２モードに移行する、請求項１または２に記載のコントローラ。
  4. 前記スイッチコントロール回路は、
    前記制御パルスの前記第２レベルへの遷移をトリガーとして動作し、前記固定オン時間を測定するタイマー回路と、
    前記過電流検出信号がネゲートされる間、前記パルス変調信号を前記制御パルスとして出力し、前記過電流検出信号がアサートされる間、前記制御パルスを前記第２レベルとし、前記過電流検出信号がネゲートされたときに前記パルス変調信号が前記第１レベルである場合、前記固定オン時間の間、前記制御パルスを前記第１レベルとし、前記過電流検出信号がネゲートされたときに前記パルス変調信号が前記第２レベルである場合、前記パルス変調信号を前記制御パルスとして出力する、請求項１から３のいずれかに記載のコントローラ。
  5. ハイサイドトランジスタおよびローサイドトランジスタを含む同期整流型の降圧ＤＣ／ＤＣコンバータのコントローラであって、
    前記ハイサイドトランジスタのオン、前記ローサイドトランジスタのオフを指示する第１レベルと、前記ハイサイドトランジスタのオフ、前記ローサイドトランジスタのオンを指示する第２レベルと、をとり、前記降圧ＤＣ／ＤＣコンバータの出力が目標状態に近づくようにパルス変調される、パルス変調信号を生成するパルス変調器と、
    前記ローサイドトランジスタに流れるローサイド電流を所定の過電流しきい値と比較し、前記ローサイド電流が前記過電流しきい値より大きいときにアサートされる過電流検出信号を生成する過電流検出回路と、
    少なくとも前記過電流検出信号および前記パルス変調信号にもとづいて、前記ハイサイドトランジスタがオン、前記ローサイドトランジスタがオフすべき期間において第１レベル、前記ハイサイドトランジスタがオフ、前記ローサイドトランジスタがオンすべき期間において第２レベルをとる制御パルスを生成するスイッチコントロール回路と、
    前記制御パルスに応じて前記ハイサイドトランジスタおよび前記ローサイドトランジスタを駆動するドライバ回路と、
    を備え、
    前記スイッチコントロール回路は、前記過電流検出信号がネゲートされる間、前記パルス変調信号を前記制御パルスとして出力し、前記過電流検出信号がアサートされる間、前記制御パルスを前記第２レベルとし、前記過電流検出信号がネゲートされたときに前記パルス変調信号が前記第１レベルである場合、固定オン時間の間、前記制御パルスを前記第１レベルとし、前記過電流検出信号がネゲートされたときに前記パルス変調信号が前記第２レベルである場合、前記パルス変調信号を前記制御パルスとして出力する、コントローラ。
  6. 前記過電流検出回路は、前記ローサイドトランジスタの両端間電圧を、前記過電流しきい値に対応するしきい値電圧と比較する、請求項１から５のいずれかに記載のコントローラ。
  7. 前記過電流検出回路は、
    電源ラインと前記ローサイドトランジスタの一端と接続される接地ラインの間に直列に設けられる、電流源およびそのゲートドレイン間が結線される第１トランジスタと、
    前記電源ラインと前記ローサイドトランジスタの他端と接続されるスイッチングラインの間に直列に設けられる第１抵抗およびそのゲートが前記第１トランジスタのゲートと接続される第２トランジスタと、
    前記電源ラインと前記接地ラインの間に直列に設けられる第２抵抗、そのゲートが前記第１トランジスタのゲートと接続される第３トランジスタ、およびインピーダンス素子と、
    前記第１抵抗と前記第２トランジスタの接続ノードの電圧と、前記第２抵抗と前記第３トランジスタの接続ノードの電圧と、を比較する電圧コンパレータと、
    を含む、請求項６に記載のコントローラ。
  8. 前記過電流検出回路は、
    テイル電流源と、ＰＭＯＳトランジスタまたはＰＮＰ型バイポーラトランジスタで構成される入力差動対と、インピーダンスがアンバランスな抵抗負荷回路と、を含む差動増幅器と、
    前記入力差動対と前記抵抗負荷回路の２つの接続ノードの電圧を比較する電圧コンパレータと、
    を備え、前記入力差動対の一方が前記ローサイドトランジスタの第１端と接続され、前記入力差動対の他方が前記ローサイドトランジスタの第２端と接続される、請求項６に記載のコントローラ。
  9. 前記過電流検出回路は、
    テイル電流源と、ＰＭＯＳトランジスタまたはＰＮＰ型バイポーラトランジスタで構成される入力差動対と、カレントミラー負荷と、前記入力差動対の一方と前記テイル電流源の間に挿入されるインピーダンス素子と、を含む差動増幅器と、
    前記入力差動対と前記カレントミラー負荷の２つの接続ノードのうちの一方の電圧を二値化する出力段と、
    を含む、請求項６に記載のコントローラ。
  10. 前記固定オン時間は、前記降圧ＤＣ／ＤＣコンバータの入力電圧が高いほど短い、請求項１から９のいずれかに記載のコントローラ。
  11. 前記固定オン時間は、前記降圧ＤＣ／ＤＣコンバータの出力電圧が高いほど長い、請求項１から１０のいずれかに記載のコントローラ。
  12. 前記固定オン時間は、前記降圧ＤＣ／ＤＣコンバータの入力電圧と出力電圧の差分に反比例する、請求項１から１１のいずれかに記載のコントローラ。
  13. 前記タイマー回路は、
    キャパシタと、
    前記降圧ＤＣ／ＤＣコンバータの入力電圧と出力電圧の差分に比例する電流を生成し、前記キャパシタに供給する可変電流源と、
    前記キャパシタと並列に設けられたスイッチと、
    前記キャパシタの電圧を、所定のしきい値電圧と比較する電圧コンパレータと、
    を含む、請求項４に記載のコントローラ。
  14. ひとつの半導体基板に一体集積化される、請求項１から１３のいずれかに記載のコントローラ。
  15. 請求項１から１４のいずれかに記載のコントローラを備える、降圧ＤＣ／ＤＣコンバータ。
  16. 請求項１から１４のいずれかに記載のコントローラを備える、電子機器。
  17. ハイサイドトランジスタおよびローサイドトランジスタを含む同期整流型の降圧ＤＣ／ＤＣコンバータの制御方法であって、
    前記ハイサイドトランジスタのオン、前記ローサイドトランジスタのオフを指示する第１レベルと、前記ハイサイドトランジスタのオフ、前記ローサイドトランジスタのオンを指示する第２レベルと、をとり、前記降圧ＤＣ／ＤＣコンバータの出力が目標状態に近づくようにパルス変調される、パルス変調信号を生成するステップと、
    前記ローサイドトランジスタに流れるローサイド電流を所定の過電流しきい値と比較し、前記ローサイド電流が前記過電流しきい値より大きいときにアサートされる過電流検出信号を生成するステップと、
    少なくとも前記過電流検出信号および前記パルス変調信号にもとづいて、前記ハイサイドトランジスタがオン、前記ローサイドトランジスタがオフすべき期間において第１レベル、前記ハイサイドトランジスタがオフ、前記ローサイドトランジスタがオンすべき期間において第２レベルをとる制御パルスを生成するステップと、
    前記制御パルスに応じて前記ハイサイドトランジスタおよび前記ローサイドトランジスタを駆動するステップと、
    を備え、
    （i）第１モードにおいて、前記制御パルスは前記パルス変調信号に応じており、（ii）第２モードにおいて、前記制御パルスは、前記過電流検出信号がアサートされる期間、前記第２レベルをとり、前記過電流検出信号がネゲートされてから固定オン時間の間、前記第１レベルをとる、制御方法。
  18. ハイサイドトランジスタおよびローサイドトランジスタを含む同期整流型の降圧ＤＣ／ＤＣコンバータの制御方法であって、
    前記ハイサイドトランジスタのオン、前記ローサイドトランジスタのオフを指示する第１レベルと、前記ハイサイドトランジスタのオフ、前記ローサイドトランジスタのオンを指示する第２レベルと、をとり、前記降圧ＤＣ／ＤＣコンバータの出力が目標状態に近づくようにパルス変調される、パルス変調信号を生成するステップと、
    前記ローサイドトランジスタに流れるローサイド電流を所定の過電流しきい値と比較し、前記ローサイド電流が前記過電流しきい値より大きいときにアサートされる過電流検出信号を生成するステップと、
    少なくとも前記過電流検出信号および前記パルス変調信号にもとづいて、前記ハイサイドトランジスタがオン、前記ローサイドトランジスタがオフすべき期間において第１レベル、前記ハイサイドトランジスタがオフ、前記ローサイドトランジスタがオンすべき期間において第２レベルをとる制御パルスを生成するステップと、
    前記制御パルスに応じて前記ハイサイドトランジスタおよび前記ローサイドトランジスタを駆動するステップと、
    を備え、
    前記制御パルスを生成するステップは、
    前記過電流検出信号がネゲートされる間、前記パルス変調信号を前記制御パルスとするステップと、
    前記過電流検出信号がアサートされる間、前記制御パルスを前記第２レベルとするステップと、
    前記過電流検出信号がネゲートされたときに前記パルス変調信号が前記第１レベルである場合、固定オン時間の間、前記制御パルスを前記第１レベルとするステップと、
    前記過電流検出信号がネゲートされたときに前記パルス変調信号が前記第２レベルである場合、前記パルス変調信号を前記制御パルスとするステップと、
    を含む、制御方法。
  19. 前記固定オン時間は、前記降圧ＤＣ／ＤＣコンバータの入力電圧と出力電圧の差分に反比例する、請求項１７または１８に記載の制御方法。
JP2021047627A 2021-03-22 2021-03-22 降圧ｄｃ／ｄｃコンバータならびにそのコントローラおよびその制御方法、電子機器 Pending JP2022146584A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2021047627A JP2022146584A (ja) 2021-03-22 2021-03-22 降圧ｄｃ／ｄｃコンバータならびにそのコントローラおよびその制御方法、電子機器
CN202210136536.0A CN115118140A (zh) 2021-03-22 2022-02-15 降压dc/dc转换器以及其控制器及其控制方法、电子设备
US17/698,019 US12003181B2 (en) 2021-03-22 2022-03-18 Buck DC/DC converter, controller thereof and controlling method thereof, and electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021047627A JP2022146584A (ja) 2021-03-22 2021-03-22 降圧ｄｃ／ｄｃコンバータならびにそのコントローラおよびその制御方法、電子機器

Publications (1)

Publication Number Publication Date
JP2022146584A true JP2022146584A (ja) 2022-10-05

Family

ID=83285790

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021047627A Pending JP2022146584A (ja) 2021-03-22 2021-03-22 降圧ｄｃ／ｄｃコンバータならびにそのコントローラおよびその制御方法、電子機器

Country Status (3)

Country Link
US (1) US12003181B2 (ja)
JP (1) JP2022146584A (ja)
CN (1) CN115118140A (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022144130A (ja) * 2021-03-18 2022-10-03 ローム株式会社 ハイサイドトランジスタの駆動回路、スイッチング回路、ｄｃ／ｄｃコンバータのコントローラ
JP2022144129A (ja) * 2021-03-18 2022-10-03 ローム株式会社 電流検出回路、同期整流型の降圧ｄｃ／ｄｃコンバータおよびその制御回路
TWI779868B (zh) * 2021-10-08 2022-10-01 茂達電子股份有限公司 具有動態控制最小關斷時間機制的電源轉換器
US20230318442A1 (en) * 2022-03-30 2023-10-05 Texas Instruments Incorporated Battery surge reduction based on early warning signal
CN115840075B (zh) * 2023-02-17 2023-08-15 紫光同芯微电子有限公司 一种电流检测比较电路

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4984997B2 (ja) * 2007-03-16 2012-07-25 富士通セミコンダクター株式会社 Ｄｃ−ｄｃコンバータの制御回路、電源電圧供給システムおよび電源電圧供給方法
JP2020162248A (ja) 2019-03-26 2020-10-01 ローム株式会社 Ｄｃ／ｄｃコンバータの制御回路、制御方法および電子機器
JP2022144130A (ja) * 2021-03-18 2022-10-03 ローム株式会社 ハイサイドトランジスタの駆動回路、スイッチング回路、ｄｃ／ｄｃコンバータのコントローラ
US20230318442A1 (en) * 2022-03-30 2023-10-05 Texas Instruments Incorporated Battery surge reduction based on early warning signal

Also Published As

Publication number Publication date
CN115118140A (zh) 2022-09-27
US20220302842A1 (en) 2022-09-22
US12003181B2 (en) 2024-06-04

Similar Documents

Publication Publication Date Title
KR101876459B1 (ko) 전류를 탐지하고 오프셋 전압을 보상하기 위한 방법 및 회로
US8193793B2 (en) DC-DC converter
JP2022146584A (ja) 降圧ｄｃ／ｄｃコンバータならびにそのコントローラおよびその制御方法、電子機器
US7034586B2 (en) Startup circuit for converter with pre-biased load
US7781909B2 (en) Control circuit of power supply, power supply and control method thereof
US8384367B2 (en) Step-down switching regulator
US8933647B2 (en) LED controller with current-ripple control
US20080218145A1 (en) Current-mode DC-to-DC-converter
JP2010045947A (ja) Ｄｃ−ｄｃコンバータの異常電流防止回路
WO2007114466A1 (ja) スイッチング制御回路
US20100046124A1 (en) Boost DC-DC converter control circuit and boost DC-DC converter having protection circuit interrupting overcurrent
US20240030817A1 (en) Dynamic biasing circuit for main comparator to improve load-transient and line-transient performance of buck converter in 100% mode
US20200099285A1 (en) Driver circuit
JP5510572B2 (ja) Ｄｃ−ｄｃコンバータの異常電流防止回路
US10122258B2 (en) DC-DC converter with pull-up or pull-down current and associated control method
JP2000184612A (ja) Ｄｃ―ｄｃコンバ―タの制御方法、ｄｃ―ｄｃコンバ―タの制御回路、及び、ｄｃ―ｄｃコンバ―タ
US11114941B2 (en) Reduced voltage ratings for power transistors in a buck converter
US10992229B2 (en) Comparator with preamplifier gain adjustment based on overdrive voltage
US9866119B2 (en) DC-DC converter with pull-up and pull-down currents based on inductor current
US11949333B2 (en) Peak current limit management for high frequency buck converter
US20240022241A1 (en) Power circuit, driving circuit and method for providing driving voltage
US20220407421A1 (en) Control circuit for dc/dc converter
JP2022165745A (ja) Ｄｃ／ｄｃコンバータおよびその制御回路、ならびに電子機器
JP2022191868A (ja) 昇圧ｄｃ／ｄｃコンバータの制御回路、電源回路、電子機器
CN118041047A (zh) 具有过冲保护的开关电源

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240206