JP5510572B2 - Dc−dcコンバータの異常電流防止回路 - Google Patents
Dc−dcコンバータの異常電流防止回路 Download PDFInfo
- Publication number
- JP5510572B2 JP5510572B2 JP2013030727A JP2013030727A JP5510572B2 JP 5510572 B2 JP5510572 B2 JP 5510572B2 JP 2013030727 A JP2013030727 A JP 2013030727A JP 2013030727 A JP2013030727 A JP 2013030727A JP 5510572 B2 JP5510572 B2 JP 5510572B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- voltage
- mosfet
- output
- comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Dc-Dc Converters (AREA)
- Control Of Electrical Variables (AREA)
Description
(ただし、VREF1は基準電圧107の電圧)
図16においてローサイド側のスイッチ素子114,119のON期間が長くなった場合に、インダクタ115のエネルギーがなくなると、平滑コンデンサ116からローサイド側スイッチ素子114,119を介してインダクタ115が充電されるようになる。こうなると、インダクタ115のインダクタンス電流は逆に流れることになり逆流が起きる。検出抵抗112の電圧は、通常時は負電圧であるが、逆電流が生じた場合には正電圧が現れる。この逆電流が流れることになると、逆電流は平滑コンデンサ116に蓄積された電荷が供給源であるため、平滑コンデンサ116の両端電圧である出力電圧は急速に低下する。平滑コンデンサ116に蓄積された電荷をインダクタ115に逆流させるということは、平滑コンデンサ116に蓄積したエネルギーを捨てることになり、そのままDC-DCコンバータの電力損失となるから、逆電流になるローサイド側スイッチ素子114,119をOFFにして逆電流が流れないようにしなければならない。この役割を果たすのが電圧コンパレータ111とAND回路120であり、電圧コンパレータ111は検出抵抗112の電圧をGNDレベルと比較し、検出抵抗112の電圧が負電圧の間はハイ出力をAND回路120に送ってドライバ110の出力信号がローサイド側スイッチ素子114,119に伝わるようにし、検出抵抗112の電圧が正電圧になると電圧コンパレータ111の出力電圧はローになり、ローサイド側スイッチ素子114,119を強制的にOFFにする。
そこで本発明は、回路規模が小さくて遅延が少なく、且つ特性に与える素子バラツキの影響が小さいDC-DCコンバータの異常電流防止回路を提供することを目的とする。
[参考例1]
図1は、本発明の参考例1に係る異常電流防止回路およびそれを含んでなる同期整流(Synchronous Rectification)型降圧(buck)DC-DCコンバータの構成を示す図である。図1において、1は入力電源端子(VIN端子)、2は図示しない負荷に供給される出力電圧(OUTPUT)を抵抗R3(17)と抵抗R2(18)で分圧して検出する帰還電圧が入力される帰還電圧入力端子(FB-IN端子)、3はインダクタL1(15)のエネルギー蓄積/放出(以下では、エネルギー蓄積を‘充電’、エネルギー放出を‘放電’と呼ぶ)を制御する回路の出力端子(OUT端子)、4はグランド端子(GND端子)、5はクロック信号を出力する発振器(OSC)、6は発振器(OSC)5の出力によりトリガーをかけられてランプ信号Vrampを生成する鋸歯状波発生回路(Ramp Generator)、8は帰還電圧と基準電圧VREF1(7)を比較して誤差信号Verrorを出力する誤差増幅器(Error Amp)、9は誤差増幅器8の出力Verrorと鋸歯状波発生回路6の出力Vrampとを比較して制御信号をパルス幅に変換して出力するPWM(Pulse-Width Modulation)比較器(PWM Comp)、10はインダクタL1(15)の充電期間を制御するハイサイド側スイッチ素子(Q31)13とローサイド側スイッチ素子(Q32)14およびスイッチ素子(Q33)19を駆動するドライバ、12はローサイド側のスイッチ素子14,19がオン(ON)している期間にインダクタンス電流が逆流していることを検出する抵抗、16は出力電圧を得るための平滑コンデンサ(Cout)、20はインダクタL1(15)から逆電流が流れている場合にローサイド側のスイッチ素子14,19をオフ(OFF)にするAND回路、30は検出抵抗12の電圧を監視して逆電流の有無を判定する電流コンパレータである。
Vgs(Q3)+I2*R2=Vgs(Q4) (2)
√(I2*2 /β)+Vth+ I2*R2=√(Iout*2/β)+Vth (3)
√(I2*2/β) + I2*R2=√(Iout*2/β) (4)
ここでIoutはQ4のIdsを示す。
Vgs(Q3)= Vgs(Q4)+Iout*R2 (5)
√(I2*2/β)+Vth=√(Iout*2/β) +Vth +Iout*R2 (6)
√(I2*2/β) =√(Iout*2/β) +Iout*R2 (7)
上記それぞれのシミュレーション回路のI2とIoutの関係式を見ると、図4に示す本発明の参考例1に係るシミュレーション回路の場合は、I2*R2の項が存在するのに対し、図6に示す特許文献1に係るシミュレーション回路の場合は、Iout*R2の項が存在する。これより、図4に示す本発明の参考例1に係るシミュレーション回路の場合はI2の変化がほぼそのままIoutの変化として表出するが、図6に示す特許文献1に係るシミュレーション回路の場合はIout*R2の分だけ負帰還がかかる形になり、Ioutの変化分が少なくなることが分かる。
[実施例1]
以上における説明は、降圧(buck)型DC-DCコンバータにおける逆電流防止回路の参考例1について説明したが、図13に示す昇圧(boost)型のDC-DCコンバータにおける過電流防止回路の場合でも上述した参考例1に示したものと同様の電流コンパレータを適用することが可能である。すなわち図13は、昇圧(boost)型のDC-DCコンバータにおける過電流防止回路の実施例1を示す図であり、図17に示した従来の過電流防止回路において、検出抵抗R1(212)の電圧を基準電圧VREF2(221)と比較して過電流の有無を判定する電圧コンパレータ211に代えて、電流検出抵抗R1(12)を流れる電流を所定の基準電流と比較して過電流の有無を判定する電流コンパレータ30を備えている。電流コンパレータ30を用いて過電流を検出する場合は、図4に示す回路において、ポイント23の電圧値VR2(23)が過電流を検出する値になったときにPch MOSFET Q6(36)のドレイン電流とNch MOSFET Q4(34)のドレイン電流が等しくなるよう、両者のサイズのバランスを崩しておけばよい。より具体的にはPch MOSFET Q6(36)より電流が流れやすくするように、Nch MOSFET Q4(34)のサイズ(ゲート幅/ゲート長)を大きくしておく。この構成により、過電流でない状態から過電流状態に移行すると電流コンパレータ30からの出力が切り換わるようになる。
[参考例2]
図14は、降圧(buck)型のDC-DCコンバータにおける過電流防止回路の参考例2を示す図であり、過電流検出の対象となるハイサイド(Hi-Side)のスイッチ素子(Q31)14’が電源1側に接続されているため、異常電流(過電流)検出抵抗R4(12’)もスイッチ素子(Q34)19’のソースと電源1との間に接続される。なおスイッチ素子(Q31)14’およびスイッチ素子(Q34)19’は上記した図1のスイッチ素子Q32,Q33と異なりPch MOSFETで構成される。そのため電流コンパレータ30の入力端子の位置が上述の昇圧型DC-DCコンバータにおける電流コンパレータと異なり、異常電流(過電流)検出抵抗R4(12’)とスイッチ素子(Q34)19’のソースの接続点に変更される。
2 帰還電圧入力端子(FB-IN端子)
3 出力端子(OUT端子)
4 グランド端子(GND端子)
5 発振器(OSC)
6 鋸歯状波発生器(Ramp Gen)
7 基準電圧(VREF1)
8 誤差増幅器(Error Amp)
9 PWM比較器(PWM Comp)
10 ドライバ(Driver)/ラッチ(Latch)素子
12、12' 電流検出抵抗
13 ハイサイド側スイッチ素子
14 (ローサイド側)スイッチ素子
15 インダクタ
16 平滑コンデンサ
17 抵抗
18 抵抗
19 (ローサイド側)スイッチ素子
20 AND回路
22 電流検出抵抗
30 電流コンパレータ
Claims (3)
- 昇圧型DC-DCコンバータにおいて、第一のスイッチ素子である第一のNch MOSFETと、該第一のNch MOSFETと相似形の第二のNch MOSFETとを並列に接続し、該第二のNch MOSFETのソースとグランド間に検出抵抗を接続し、該検出抵抗の両端電圧を電流コンパレータに入力し、該電流コンパレータは入力された電圧を電流に変換して基準電流と比較することにより異常電流を判定し、異常電流と判定された場合には前記第一及び第二のNch MOSFETをオフする異常電流防止回路であって、
前記電流コンパレータは、ダイオード接続されるとともにソースが入力端子に接続された第三のNch MOSFETと、ゲートが該第三のNch MOSFETのゲートに接続された第四のNch MOSFETで構成される第一のカレントミラーと、ダイオード接続された第一のPch MOSFETとゲートが該第一のPch MOSFETのゲートに接続された第二のPch MOSFETで構成される第二のカレントミラーと、前記第一のカレントミラーの前記第三のNch MOSFETのドレインと前記第二のカレントミラーの前記第一のPch MOSFETのドレインに同じ基準電流を流す電流源とを備え、前記第一のカレントミラーの前記第四のNch MOSFETのドレインと前記第二のカレントミラーの前記第二のPch MOSFETのドレインを接続し、その接続点に少なくとも1個以上のインバータを接続し、該インバータの出力を電流コンパレータの出力端子に接続して、前記第二のカレントミラーの出力電流と前記入力端子の電圧によって決まる前記第一のカレントミラーの出力電流との大小関係により前記電流コンパレータの出力を定めることを特徴とする異常電流防止回路。 - 前記基準電流を流す電流源をフローティング電流源で構成したことを特徴とする請求項1に記載の異常電流防止回路。
- 前記フローティング電流源を、ジャンクションFET、デプレッションMOSまたはピンチ抵抗により構成したことを特徴とする請求項2に記載の異常電流防止回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013030727A JP5510572B2 (ja) | 2013-02-20 | 2013-02-20 | Dc−dcコンバータの異常電流防止回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013030727A JP5510572B2 (ja) | 2013-02-20 | 2013-02-20 | Dc−dcコンバータの異常電流防止回路 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008209788A Division JP5326421B2 (ja) | 2008-08-18 | 2008-08-18 | Dc−dcコンバータの異常電流防止回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013094060A JP2013094060A (ja) | 2013-05-16 |
JP5510572B2 true JP5510572B2 (ja) | 2014-06-04 |
Family
ID=48616716
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013030727A Active JP5510572B2 (ja) | 2013-02-20 | 2013-02-20 | Dc−dcコンバータの異常電流防止回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5510572B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10756718B2 (en) | 2018-10-19 | 2020-08-25 | Hyundai Motor Company | Gate driving apparatus for power semiconductor device |
JP7035116B2 (ja) | 2020-06-08 | 2022-03-14 | 株式会社東芝 | 処理システム、処理方法、プログラム、及び記憶媒体 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103856055B (zh) * | 2014-02-28 | 2016-06-29 | 台达电子企业管理(上海)有限公司 | Dc/dc转换器及其控制方法 |
CN106406409B (zh) * | 2016-06-03 | 2017-09-29 | 北京大学 | 一种基于双向计数控制的稳压电路 |
KR101953179B1 (ko) * | 2016-07-22 | 2019-03-04 | 엘지전자 주식회사 | 컨버터 및 이를 구비한 가전기기 |
CN107062030B (zh) * | 2016-12-08 | 2022-11-29 | 东莞市盛祺照明科技有限公司 | 一种电池为超级电容的手电筒 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3251097B2 (ja) * | 1993-05-13 | 2002-01-28 | 松下電器産業株式会社 | コンパレータ |
JP3909708B2 (ja) * | 2004-02-17 | 2007-04-25 | 横河電機株式会社 | 昇降圧型電流レギュレータ及び昇降圧型電圧レギュレータ |
JP3916163B2 (ja) * | 2004-02-19 | 2007-05-16 | ローム株式会社 | 電流方向検出回路及びそれを備えたスイッチングレギュレータ |
KR100674913B1 (ko) * | 2004-09-24 | 2007-01-26 | 삼성전자주식회사 | 캐스코드 형태의 클래스 ab 제어단을 구비하는 차동증폭 회로 |
JP4936315B2 (ja) * | 2005-11-08 | 2012-05-23 | ルネサスエレクトロニクス株式会社 | スイッチング電源装置と半導体集積回路装置 |
JP4932584B2 (ja) * | 2005-11-25 | 2012-05-16 | 株式会社リコー | 同期整流型スイッチングレギュレータ |
JP2008131776A (ja) * | 2006-11-22 | 2008-06-05 | Nec Electronics Corp | Dc−dcコンバータ |
-
2013
- 2013-02-20 JP JP2013030727A patent/JP5510572B2/ja active Active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10756718B2 (en) | 2018-10-19 | 2020-08-25 | Hyundai Motor Company | Gate driving apparatus for power semiconductor device |
JP7035116B2 (ja) | 2020-06-08 | 2022-03-14 | 株式会社東芝 | 処理システム、処理方法、プログラム、及び記憶媒体 |
Also Published As
Publication number | Publication date |
---|---|
JP2013094060A (ja) | 2013-05-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5326421B2 (ja) | Dc−dcコンバータの異常電流防止回路 | |
US8803500B2 (en) | PFM SMPS with quick sudden load change response | |
US7538526B2 (en) | Switching regulator, and a circuit and method for controlling the switching regulator | |
US7456623B2 (en) | DC-DC converter and control circuit for DC-DC converter | |
US8686705B2 (en) | Current mode synchronous rectification DC/DC converter | |
US9774255B2 (en) | Synchronous buck DC-DC converter and method thereof | |
KR101037306B1 (ko) | 스위칭 레귤레이터 및 그 펄스폭 조정 방법 | |
US8193793B2 (en) | DC-DC converter | |
JP3614156B2 (ja) | 電源回路 | |
JP5510572B2 (ja) | Dc−dcコンバータの異常電流防止回路 | |
US8299765B2 (en) | Power supply control device and power supply control method | |
US20090243577A1 (en) | Reverse current reduction technique for dcdc systems | |
JP2014023269A (ja) | 半導体集積回路およびその動作方法 | |
JP2008228514A (ja) | スイッチングレギュレータ及びその動作制御方法 | |
JP2003319645A (ja) | Dc−dcコンバータ | |
JP2022146584A (ja) | 降圧dc/dcコンバータならびにそのコントローラおよびその制御方法、電子機器 | |
JP4487649B2 (ja) | 昇降圧型dc−dcコンバータの制御装置 | |
JP2004056983A (ja) | 電源回路 | |
CN107086778B (zh) | 降压调节器的低功率待机模式 | |
JP2009225642A (ja) | 電源装置および半導体集積回路装置 | |
JP2013247574A (ja) | Pwm信号生成回路および半導体装置 | |
JP2011135730A (ja) | スイッチング電源回路及びスイッチング電源回路の制御方法 | |
WO2023103900A1 (en) | Feedback circuit with adjustable loop gain for boost converter | |
JP5515390B2 (ja) | スイッチング電源装置 | |
JP2007151322A (ja) | 電源回路およびdc−dcコンバータ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130220 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140131 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140225 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140310 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5510572 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |