JP2004364275A - 負ゲートバイアス電圧をもつｍｏｓｆｅｔゲートドライバ - Google Patents

Abstract

【課題】 電源電圧の両端間の低側スイッチングトランジスタに直列に結合された高側スイッチングトランジスタにおけるシュートスルーを防止する回路を提供すること。
【解決手段】 回路は、高側スイッチングトランジスタに供給される電源電圧に対して負である基準電圧を供給する出力を有する電圧基準回路を備え、基準電圧は、高側スイッチングトランジスタがオフであり、高側スイッチングトランジスタのソースが基準電圧を超え、低側スイッチングトランジスタがオンであるときに、高側スイッチングトランジスタの制御電極に供給される。
【選択図】 図２

Description

本発明は、パワーＭＯＳＦＥＴゲートドライバ回路に関する。詳細には、本発明は、負荷、たとえば電気モータを切り替えるための、たとえばハーフブリッジおよびＨブリッジスイッチング回路における、ＭＯＳＦＥＴスイッチング回路におけるシュートスルー（ｓｈｏｏｔ−ｔｈｒｏｕｇｈ）電流の防止に関する。
本発明は、２００３年５月１２日に出願された、「ＭＯＳＦＥＴ ＧＡＴＥ ＤＲＩＶＥＲ ＷＩＴＨ Ａ ＮＥＧＡＴＩＶＥ ＧＡＴＥ ＶＯＬＴＡＧＥ」（ＩＲ−１８４９（２−２２８４））という名称の米国仮特許出願第６０／４６９，９２３号の特典および優先権を主張するものである。

代表的なＭＯＳＦＥＴスイッチング回路、たとえばハーフブリッジ回路では、一方が高側スイッチであり、他方が低側スイッチである、２つのＭＯＳＦＥＴが直列に配置されている。高側スイッチは第１のより高い電圧源に接続され、低側スイッチは第２のより低い電圧源または接地に接続することができる。２つのスイッチは２つのスイッチのいずれも同時にオンにならないように交互に動作する。いずれのスイッチも同時にオンにならないように２つのスイッチのオン時間の間に、しばしばデッド時間が配置される。

浮遊容量のために、低側ドライバがオンになると同時に高側ドライバが誤ってオンになり、それによって短絡回路を生じるという問題が起こる。
高側スイッチがオフになると、従来は、スイッチのゲートおよびソースがほとんど同じ電圧を有するように、ゲートおよびソースが低抵抗経路によって接続される。ゲートとソースの間の差がＦＥＴのしきい電圧ＶＴよりも小さい場合、ＦＥＴはオフのままである。
しかしながら、いくつかの用途では、たとえば図１に示すように、たとえばＨブリッジモータドライバでは、高側ＦＥＴ Ｍ１のソースが低側スイッチＭ２のスイッチング作用によって電源電圧から接地に極めて迅速に切り替えられたとき、特にモータなどの誘導負荷からの電流のために、電荷が浮遊容量ＣＤＧ１およびＣＧＳ１、ドレインゲート間およびゲートソース間容量を介して高側スイッチＭ１のゲートに注入されることがある。
これは高側スイッチＭ１のゲートソース間電圧を増大させ、この電圧が高側スイッチＭ１のしきい電圧ＶＴよりも高い場合、高側スイッチＭ１はオンになり、電源と接地の間にシュートスルー短絡回路を生じ、回路を損傷させ、特にＦＥＴを不可逆に損傷させることがある。

過去において、この問題の１つの解決策は、上述のように、オフ中にゲートとソースの間に極低抵抗経路を置くことであった。
しかしながら、この解決策は不必要な電流ドレインを生じ、したがって電力を浪費し、さらにスイッチング動作を妨げることがある。

本発明によれば、シュートスルー問題の新規の解決策が開発された。高側スイッチがオフのときに、従来技術の解決策のように低インピーダンス経路を介してゲートとソースを一緒に接続するのではなく、ソース電圧とドレイン電圧がほぼ等しいときにはいつでも、高側スイッチのゲートが高側スイッチのソースよりも低い電圧に接続される。他のときには、ゲート電圧はソース電圧に従うことが可能になる。この負のゲート電圧はまた、浮遊容量による注入電荷がＦＥＴをオンにするために負のバイアス電圧＋ＦＥＴしきい電圧からゲート電圧を増大させるので、速く変化する制御電圧の変化に対して回路をより頑丈にする。したがって、本発明は、シュートスルー問題の防止に加えて、トランジスタスイッチのスイッチング動作の信頼性も高めるという追加の利点を有する。

本発明の他の特徴および利点は添付の図面を参照する本発明についての以下の詳細な説明から明らかになろう。

次に、以下の詳細な説明で図面を参照しながら本発明についてより詳細に説明する。

図２を参照すると、高側スイッチが参照番号Ｍ１で示されている。低側スイッチＭ２は略図的に示されている。モータ負荷はＭで示されている。

本発明によれば、トランジスタＭ３０およびダイオードＤ４によって高側スイッチＭ１のゲートに結合された負バイアスを供給するための負電圧基準回路１０を含む負バイアス回路が提供される。

負電圧は基準電圧回路１０において電流源Ｉ１およびツェナーダイオードＤ１０によって発生される。基準電圧ＶｒｅｆはしたがってツェナーダイオードＤ１０の破壊電圧ＶＤ１０によって決定され、Ｖｄｄ−ＶＤ１０に等しい。電圧ＶｒｅｆはしたがってＭＯＳＦＥＴ Ｍ１のドレインが接続されている電源電圧Ｖｄｄよりも低い。電圧Ｖｒｅｆはしたがってドレイン電圧Ｖｄｄに比較して負である。電圧ＶｒｅｆはｐチャネルトランジスタＭ５によってノードＶｎに印加される。トランジスタＭ５はｐチャネルトランジスタＭ６および第２の電流源Ｉ２に直列に結合される。したがって、ＶｎはＶｒｅｆ＋トランジスタＭ５のしきい電圧Ｖｔに等しい。Ｄ１１およびＭ６はトランジスタＭ５に接続され、トランジスタＭ６のゲートは、Ｖｎが接地よりも低いときに大きい逆電流に対してＭ５を保護するためにトランジスタＭ５のゲートに結合される。これはＭ１のソースが接地を下回ったときに起こることがある。

ノードＶｎは抵抗Ｒ４およびダイオードＤ７によってトランジスタＭ１のソースに結合される。トランジスタＭ１のソースがＶｒｅｆ＋Ｖｔ（Ｍ５）に等しいノードＶｎよりも高いときに、ノードＶｎはダイオードＤ７が逆バイアスされているのでＶｒｅｆ＋Ｖｔに結合される。この負バイアス電圧は、トランジスタＭ３０およびダイオードＤ４によってＭ１のゲートに印加される。Ｍ１のソースがＶｒｅｆ＋Ｖｔに等しいＶｎよりも低いときに、ＶｎはダイオードＤ７が順バイアスされているのでソース電圧に従う。

ノードＶｎはトランジスタＭ３およびダイオードＤ４を介してＭ１のゲートに結合される。したがって、ソース電圧が上昇した場合にそうなるように、ダイオードＤ７が逆バイアスされると、ゲート電圧はほぼＶｒｅｆ＋Ｖｔ（Ｍ５）に等しいＶｎのレベルまで低下し、したがってＭ１のゲートを負にバイアスし、それをオフに保つ。トランジスタＭ１のソースがＶｎを下回ると、ノードＶｎはソースに従うようになり、したがってトランジスタＭ１のゲートも低くなり、トランジスタＭ２がオンである間にＭ１はオフになる。Ｍ１のソースがＭ２のスイッチング作用により急激に上昇した場合、Ｍ１のゲート電圧が回路１０によって負にバイアスされるので、Ｍ１のシュートスルーが防止される。

信号ＯＮおよびＯＦＦはＭＯＳＦＥＴ Ｍ１に対してドライバをオンおよびオフにする。それらはＯＮが高いと、ＯＦＦが低くなり、またその逆であるような相補形信号である。入力ＯＮが可能になると、トランジスタＱ１はオンになり、トランジスタＭ４０およびＭ３０はＯＦＦになる。同時に、信号入力ＯＮはチャージポンプ４０をオンにする。チャージポンプ４０は、ＭＯＳＦＥＴ Ｍ１のドレイン電圧よりも高い電圧ＶＣＰを発生する。さらに、クロック信号ＣＬＫが回路２０に供給され、これはチャージポンプも備える。クロック信号は、コンデンサＣ１およびダイオードＤ１およびＤ２から形成されるチャージポンプ回路によって電圧を発生し、それによってトランジスタＭ１０をオンにする。

トランジスタＭ１０がオンになると、チャージポンプ４０からのＶＣＰはＭＯＳＦＥＴ Ｍ１０のゲートに印加され、それによってゲートをオンにする。トランジスタＭ１０をオフにするために、信号入力ＯＦＦは可能にされる。ＯＦＦが可能になると、トランジスタＭ３０はトランジスタＭ２０のようにオンになる。チャージポンプ４０もオフになる。トランジスタＭ１０へのゲート電圧はダイオードＤ３およびトランジスタＭ２０を通して放電され、それによってトランジスタＭ１０をオフにし、スイッチングトランジスタＭ１へのゲート電圧を除去し、それをオフにする。トランジスタＭ３０がオンなので、回路１０によってノードＶｎに供給される負バイアスがＭＯＳＦＥＴ Ｍ１のゲートに印加され、シュートスルー効果によりそれがオンになるのを防ぐ。

本発明についてその特定の実施形態を参照しながら説明したが、多数の修正および変形および他の用法が当業者に明らかになろう。したがって、本発明は本明細書の特定の開示によって限定されず、特許請求の範囲によってのみ限定される。

従来技術のシュートスルー問題を説明するための代表的なＨブリッジ回路を示す図である。 シュートスルー問題の解決策を与えるためのＭＯＳＦＥＴスイッチに適用される本発明による回路を示す図である。

符号の説明

Ｃ１ コンデンサ
Ｄ２ ダイオード
Ｄ３ ダイオード
Ｄ４ ダイオード
Ｄ７ ダイオード
Ｄ１０ ツェナーダイオード
Ｄ１１ ダイオード
Ｉ１ 電流源
Ｉ２ 電流源
Ｍ モータ負荷
Ｍ１ 高側スイッチ
Ｍ２ 低側スイッチ
Ｍ５ トランジスタ
Ｍ６ ｐチャネルトランジスタ
Ｍ１０ トランジスタ
Ｍ２０ トランジスタ
Ｍ３０ トランジスタ
Ｍ４０ トランジスタ
Ｑ１ トランジスタ
Ｒ４ 抵抗
１０ 基準回路
２０ 回路
３０ 回路
４０ チャージポンプ

Claims (12)

1. 電源電圧の両端間の低側スイッチングトランジスタに直列に結合された高側スイッチングトランジスタにおけるシュートスルーを防止するための回路であって、
   前記高側スイッチングトランジスタに供給される前記電源電圧に対して負である基準電圧を供給する出力を有する電圧基準回路を具え、
   前記基準電圧は、前記高側スイッチングトランジスタがオフであり、前記高側スイッチングトランジスタのソースが前記基準電圧を超え、前記低側スイッチングトランジスタがオンであるときに、前記高側スイッチングトランジスタの制御電極に印加されることを特徴とする回路。
2. 前記電圧基準回路は、
   第１の電流源および第１の電圧基準を発生するための電圧基準デバイスを具えたことを特徴とする請求項１記載の回路。
3. 前記電圧基準回路は、スイッチングトランジスタと、前記スイッチングトランジスタに直列に結合された第２の電流源とをさらに具え、
   前記スイッチングトランジスタの制御電極は、前記第１の電圧基準に結合され、
   前記スイッチングトランジスタからの出力は、前記高側スイッチングトランジスタの前記制御電極に印加される前記基準電圧を有することを特徴とする請求項２記載の回路。
4. 前記電圧基準回路の前記出力は、スイッチ回路によって前記高側スイッチングトランジスタの前記制御電極に結合されることを特徴とする請求項１記載の回路。
5. 前記スイッチ回路は、トランジスタと直列に結合されたダイオードをさらに具えたことを特徴とする請求項４記載の回路。
6. 前記高側スイッチングトランジスタと前記低側スイッチングトランジスタとの間のノードが前記電圧基準回路の前記出力よりも低いときに前記電圧基準回路の前記出力が前記高側スイッチングトランジスタと前記低側スイッチングトランジスタとの間の前記ノードにおける電圧レベルにほぼ等しくなるように、前記電圧基準回路の前記出力がダイオードによって前記高側スイッチングトランジスタと前記低側スイッチングトランジスタとの間のノードに結合されることを特徴とする請求項１記載の回路。
7. 前記高側スイッチングトランジスタおよび前記低側スイッチングトランジスタは、パワーＭＯＳＦＥＴを具えたことを特徴とする請求項１記載の回路。
8. 制御信号を前記高側スイッチングトランジスタの前記制御電極に結合する直列接続トランジスタをさらに具え、
   前記直列接続トランジスタは、前記高側スイッチングトランジスタをオンにすべきときにクロックパルスを受信する制御電極を有し、
   前記高側スイッチングトランジスタの前記制御電極に制御信号を結合するために前記直列接続トランジスタをオンにするための前記直列接続トランジスタの前記制御電極に結合されたチャージポンプ回路をさらに具えたことを特徴とする請求項１記載の回路。
9. 前記高側スイッチングトランジスタと前記低側スイッチングトランジスタとの間の前記ノードは、前記基準電圧より高く、前記ダイオードは前記電圧基準回路の前記出力が前記ノードにおける電圧に従うのを防ぐことを特徴とする請求項６記載の回路。
10. 電源電圧の両端間の低側スイッチングトランジスタに直列に結合された高側スイッチングトランジスタにおけるシュートスルーを防止する方法であって、
    前記電源電圧に対して負である基準電圧を供給する工程と、
    前記高側スイッチングトランジスタがオフであり、前記高側スイッチングトランジスタのソースが前記基準電圧を超え、前記低側スイッチングトランジスタがオンであるときに前記高側スイッチングトランジスタの前記制御電極に、前記基準電圧を供給する工程と
    を具えたことを特徴とする方法。
11. 前記高側スイッチングトランジスタと前記低側スイッチングトランジスタとの間のノードが前記基準電圧よりも低いときに、前記基準電圧が前記スイッチングトランジスタの間のノードにおける電圧レベルにほぼ等しくなるように、前記基準電圧が前記高側スイッチングトランジスタと前記低側スイッチングトランジスタとの間のノードに結合されることを特徴とする請求項１０記載の方法。
12. 前記高側スイッチングトランジスタと前記低側スイッチングトランジスタとの間の前記ノードが前記基準電圧より上のときに、前記基準電圧が前記ノードにおける電圧に従うのを防止する工程をさらに具えたことを特徴とする請求項１１記載の方法。
    

Images