JPH0470118A - トランジスタ制御回路 - Google Patents
トランジスタ制御回路Info
- Publication number
- JPH0470118A JPH0470118A JP2182478A JP18247890A JPH0470118A JP H0470118 A JPH0470118 A JP H0470118A JP 2182478 A JP2182478 A JP 2182478A JP 18247890 A JP18247890 A JP 18247890A JP H0470118 A JPH0470118 A JP H0470118A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- drive
- control
- drive transistor
- turned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
トランジスタ制御回路に係り、特にいわゆるＨブリッジ
回路を用いた直流電動機の駆動制御回路に関！１、 制御対象たる各第１駆動トラシジスタの直前にて短絡の
防止を図りうるトランジスタ制御回路を提供することを
目的とし、 正負電源間に、少なくとも第１および第２の駆動トラン
ジスタが直列に接続され、前記第１．および第２の駆動
トラレジスタの接続点に負荷が接続されてなる駆動回路
を制御するトランジスタ制御回路において、前記第１の
駆動トランジスタをオン動作させるための第１制御トラ
ンジスタと、前記第１の駆動トランジスタをオフ動作さ
せるための第２制御トランジスタと、前記第２の駆動ト
ランジスタを前記第１の駆動トランジスタのオン動作時
にオフ動作させるための第３制御トランジスタと、を含
み、前記第１制御トランジスタが第１の駆動トランジス
タをオン動作させる期間中に、前記第２制御トランジス
タが前記第１の駆動トランジスタをオフ動作させる期間
を有するようにスイッチングタイミングが設定されるよ
う構成する。
回路を用いた直流電動機の駆動制御回路に関！１、 制御対象たる各第１駆動トラシジスタの直前にて短絡の
防止を図りうるトランジスタ制御回路を提供することを
目的とし、 正負電源間に、少なくとも第１および第２の駆動トラン
ジスタが直列に接続され、前記第１．および第２の駆動
トラレジスタの接続点に負荷が接続されてなる駆動回路
を制御するトランジスタ制御回路において、前記第１の
駆動トランジスタをオン動作させるための第１制御トラ
ンジスタと、前記第１の駆動トランジスタをオフ動作さ
せるための第２制御トランジスタと、前記第２の駆動ト
ランジスタを前記第１の駆動トランジスタのオン動作時
にオフ動作させるための第３制御トランジスタと、を含
み、前記第１制御トランジスタが第１の駆動トランジス
タをオン動作させる期間中に、前記第２制御トランジス
タが前記第１の駆動トランジスタをオフ動作させる期間
を有するようにスイッチングタイミングが設定されるよ
う構成する。
本発明は、トランジスタ制御回路に係り、特にいわゆる
Ｈブリッジ回路を用いた直流電動機の駆動制御回路に関
する。
Ｈブリッジ回路を用いた直流電動機の駆動制御回路に関
する。
電動式パワーステアリング装置にはその助勢ｌ・ルク発
生用電動機として直流電動機が用いられている。この直
流電動機は外部から与えられるＰＷＭ（パルス幅変調）
信号により制御されるが、その駆動制御回路としては７
、Ｈブリッジ回路が用いられる。Ｈブリッジ回路は正負
電源間に直列な駆動トランジスタを用いるため、同時オ
ンによる短絡が発生するおそれがあり、その短絡防止を
図る必要がある。
生用電動機として直流電動機が用いられている。この直
流電動機は外部から与えられるＰＷＭ（パルス幅変調）
信号により制御されるが、その駆動制御回路としては７
、Ｈブリッジ回路が用いられる。Ｈブリッジ回路は正負
電源間に直列な駆動トランジスタを用いるため、同時オ
ンによる短絡が発生するおそれがあり、その短絡防止を
図る必要がある。
し従来の技術〕
第４図に従来のＨブリッジ回路およびその駆動制御回路
の例を示す。Ｈブリッジ回路は、バイポーラ形パワー［
・う〕ジスタ（図では、ｐｎ ｐ形）からなる第１駆動
トランジスタＱ１〜第４駆動トランジスタＱ４がＨ形に
接続されて形成される。
の例を示す。Ｈブリッジ回路は、バイポーラ形パワー［
・う〕ジスタ（図では、ｐｎ ｐ形）からなる第１駆動
トランジスタＱ１〜第４駆動トランジスタＱ４がＨ形に
接続されて形成される。
第１駆動トランジスタＱ１と第２駆動トランジスタＱ
との接続点上、第３駆動トランジスタＱ３と第４駆動ト
ランジスタＱ４との接続点との間には電動機Ｍが接続さ
れている。これらの第１駆動トランジスタＱ１と第２駆
動トランジスタＱ２および第３駆動トラレジスタＱ３と
第４駆動トランジスタＱ４の各直列回路は→Ｂｉｉ源と
ＧＮＤ間において並列的に接続されている。電動機Ｍの
駆動に際しては、第１駆動トランジスタＱ１と第４駆動
トラシジスタＱ １第３駆動トランジスタＱ と第：２
駆動トランジスタＱ２の組合せでＯＨ５、・ＯＦ’ＦＩ
ＩＩｌＩＩさ才する。つまり、電動機Ｍをある方向に回
転させる場合、Ｑ およびＱ４＝ＯＮ。
との接続点上、第３駆動トランジスタＱ３と第４駆動ト
ランジスタＱ４との接続点との間には電動機Ｍが接続さ
れている。これらの第１駆動トランジスタＱ１と第２駆
動トランジスタＱ２および第３駆動トラレジスタＱ３と
第４駆動トランジスタＱ４の各直列回路は→Ｂｉｉ源と
ＧＮＤ間において並列的に接続されている。電動機Ｍの
駆動に際しては、第１駆動トランジスタＱ１と第４駆動
トラシジスタＱ １第３駆動トランジスタＱ と第：２
駆動トランジスタＱ２の組合せでＯＨ５、・ＯＦ’ＦＩ
ＩＩｌＩＩさ才する。つまり、電動機Ｍをある方向に回
転させる場合、Ｑ およびＱ４＝ＯＮ。
Ｑ，およびＱ，＝ＯＦＦとし，、これとは逆方向に回転
させる場合にはＱ およびＱ４＝ＯＦＦ。
させる場合にはＱ およびＱ４＝ＯＦＦ。
Ｑ３およびＱ，＝ＯＮとなるよう制御する。各第１駆動
トランジスタＱ１〜第４駆動トランジスタＱ４はそれぞ
れベースに接続された駆動回路ＤＲ −ＤＲ４により
駆動されるが、各アームにおいて第１駆動トランジスタ
Ｑ１と第２駆動トランジスタＱ Ｑ Ｘ第３駆動トラン
ジスタＱ３と第４駆動トランジスタＱ４がそれぞれ直列
に＋Ｂｉ源とＧＮＤ間に接続されているため、第】−駆
動トランジスタＱ１と第２駆動トランジスタＱ，あるい
は第３駆動トランジスタＱ３と第４駆動トランジスタＱ
４が同時にＯＮとなった場合、短絡状態が生しるおそれ
がある。そこで、従来では、各駆動回路ＤＲ −ＤＲ
４の前段に論理ゲートを用いた短絡防止ロジック回路Ｓ
Ｂを設けて第１駆動トランジスタＱ１と第２駆動トラン
ジスタＱ２あるいは策３駆動トランジスタＱ３と第４駆
動トランジスタＱ４が同時ＯＮ状態となるのを防止して
いた。
トランジスタＱ１〜第４駆動トランジスタＱ４はそれぞ
れベースに接続された駆動回路ＤＲ −ＤＲ４により
駆動されるが、各アームにおいて第１駆動トランジスタ
Ｑ１と第２駆動トランジスタＱ Ｑ Ｘ第３駆動トラン
ジスタＱ３と第４駆動トランジスタＱ４がそれぞれ直列
に＋Ｂｉ源とＧＮＤ間に接続されているため、第】−駆
動トランジスタＱ１と第２駆動トランジスタＱ，あるい
は第３駆動トランジスタＱ３と第４駆動トランジスタＱ
４が同時にＯＮとなった場合、短絡状態が生しるおそれ
がある。そこで、従来では、各駆動回路ＤＲ −ＤＲ
４の前段に論理ゲートを用いた短絡防止ロジック回路Ｓ
Ｂを設けて第１駆動トランジスタＱ１と第２駆動トラン
ジスタＱ２あるいは策３駆動トランジスタＱ３と第４駆
動トランジスタＱ４が同時ＯＮ状態となるのを防止して
いた。
しかしながら、短絡防止ロジック回路ＳＢによって短絡
防止が図られてはいるものの、短絡防止ロジック回路Ｓ
Ｂと各第１駆動トランジスタＱ１〜第４駆動トランジス
タＱ４との間には駆動回路ＤＲ−ＤＲ４が介在している
ため、駆動回路ＤＲ−ＤＲ４へのノイズの混入の余地が
残されており、依然として策１駆動トランジスタＱ１お
よび第２駆動トランジスタＱ２または第３駆動トランジ
スタＱ３および第４駆動トランジスタＱ４が同時ＯＮす
る可能性がある。
防止が図られてはいるものの、短絡防止ロジック回路Ｓ
Ｂと各第１駆動トランジスタＱ１〜第４駆動トランジス
タＱ４との間には駆動回路ＤＲ−ＤＲ４が介在している
ため、駆動回路ＤＲ−ＤＲ４へのノイズの混入の余地が
残されており、依然として策１駆動トランジスタＱ１お
よび第２駆動トランジスタＱ２または第３駆動トランジ
スタＱ３および第４駆動トランジスタＱ４が同時ＯＮす
る可能性がある。
本発明の目的は、制御対象たる各第１駆動トランジスタ
の直前にて短絡の防止を図りうるトランジスタ制御回路
を提供することにある。
の直前にて短絡の防止を図りうるトランジスタ制御回路
を提供することにある。
本発明は、第１図に示すように、正負電源間に、少なく
とも第１および第２の駆動トランジスタＰＴ １ＰＴ２
が直列に接続され、前記第１および第２の駆動トランジ
スタの接続点に負荷が接続されてなる駆動回路を制御す
るトランジスタ制御回路において、前記第１の駆動トラ
ンジスタＰＴ、をオン動作させるための第１制御トラン
ジスタＴｒｌと、前記第１の駆動トランジスタＰＴ。
とも第１および第２の駆動トランジスタＰＴ １ＰＴ２
が直列に接続され、前記第１および第２の駆動トランジ
スタの接続点に負荷が接続されてなる駆動回路を制御す
るトランジスタ制御回路において、前記第１の駆動トラ
ンジスタＰＴ、をオン動作させるための第１制御トラン
ジスタＴｒｌと、前記第１の駆動トランジスタＰＴ。
をオフ動作させるための第２制御トランジスタ”＋２と
、前記第２の駆動トランジスタＰ Ｔ ２を前記第１の
駆動トランジスタＰＴ、のオン動作時にオフ・動作させ
るための第３制御トランジスタ”＋３と、を含み、前記
第１制御トランジスタＴ、が第１の駆動トランジスタＰ
Ｔ、をオン動作させる期間中に、前記第２制御トランジ
スタＴ＋２が前記第１の駆動トランジスタＰＴ１をオフ
動作させる期間を有するようにスイッチングタイミング
が設定されるよう構成する。
、前記第２の駆動トランジスタＰ Ｔ ２を前記第１の
駆動トランジスタＰＴ、のオン動作時にオフ・動作させ
るための第３制御トランジスタ”＋３と、を含み、前記
第１制御トランジスタＴ、が第１の駆動トランジスタＰ
Ｔ、をオン動作させる期間中に、前記第２制御トランジ
スタＴ＋２が前記第１の駆動トランジスタＰＴ１をオフ
動作させる期間を有するようにスイッチングタイミング
が設定されるよう構成する。
本発明によれば、第１制御トランジスタ”ｒｌにより第
１駆動トランジスタＰＴ、をオン動作させる際、第２制
御トランジスタＴｒ２は当該第１駆動トランジスタＰＴ
、をオフ動作させる動作期間を有するようにスイッチン
グタイミングが設定されているため、この期間中は第１
制御トランジスタＴ、１によるオン動作制御が行われて
いるにもかかわらず、第１駆動トランジスタＰ Ｔ ｌ
はＯＮとならない。この期間中に第３制御トランジスタ
Ｔ、３により第２駆動トランジスタＰＴ２がＯＦＦとな
るよ、う制御され、この第２駆動トランジスタＰＴ２が
完全にＯＦＦとなったのち、第２制御トランジスタＴ
による第１駆動トランジスタ「２ ＰＴ、のＯＮ動作禁止が解除される。したがって、第１
駆動トランジスタＰ Ｔ １と第２駆動トランジスタＰ
Ｔ ２の同時ＯＮを防止できる。
１駆動トランジスタＰＴ、をオン動作させる際、第２制
御トランジスタＴｒ２は当該第１駆動トランジスタＰＴ
、をオフ動作させる動作期間を有するようにスイッチン
グタイミングが設定されているため、この期間中は第１
制御トランジスタＴ、１によるオン動作制御が行われて
いるにもかかわらず、第１駆動トランジスタＰ Ｔ ｌ
はＯＮとならない。この期間中に第３制御トランジスタ
Ｔ、３により第２駆動トランジスタＰＴ２がＯＦＦとな
るよ、う制御され、この第２駆動トランジスタＰＴ２が
完全にＯＦＦとなったのち、第２制御トランジスタＴ
による第１駆動トランジスタ「２ ＰＴ、のＯＮ動作禁止が解除される。したがって、第１
駆動トランジスタＰ Ｔ １と第２駆動トランジスタＰ
Ｔ ２の同時ＯＮを防止できる。
次に、本発明の実施例を図面に基づいで説明する。
第２図に本発明の実施例の回路図を示す。第２図に示す
ように一本実施例において、Ｈブリッジ回路は、パワー
ＭＯ８ＦＥＴ （図上、ｎチャネル形）からなる第１駆
動トランジスタＦ Ｔ １〜第４駆動トランジスタＰＴ
４を用いて構成されている。
ように一本実施例において、Ｈブリッジ回路は、パワー
ＭＯ８ＦＥＴ （図上、ｎチャネル形）からなる第１駆
動トランジスタＦ Ｔ １〜第４駆動トランジスタＰＴ
４を用いて構成されている。
第１駆動トランジスタＰ Ｔ １および第２駆動トラン
ジスタＰＴ２の各ゲートには駆動回路ＤＲ５が接続され
、第３駆動トランジスタＰＴ３および第４駆動トランジ
スタＰＴ４の各ゲートには駆動回路Ｄ Ｒ６が接続され
ている。
ジスタＰＴ２の各ゲートには駆動回路ＤＲ５が接続され
、第３駆動トランジスタＰＴ３および第４駆動トランジ
スタＰＴ４の各ゲートには駆動回路Ｄ Ｒ６が接続され
ている。
駆動回路Ｄ Ｒｓは、外部から与えられる第１制御信号
ＰＷＭ１に従って第１駆動トランジスタＰＴｌをＯＮ動
作させるための第１制御トランジスタＴ＋１と、この第
１制御トランジスタＴｒｌとは逆相タイミングで動作し
簗１駆動トランジスタＰＴ、をＯＦＦ動作させるための
第２制御トランジスタＴｒ２と、第１駆動トランジスタ
ＰＴｌのＯＮ動作時に茶２駆動トランジスタＰＴ２をＯ
ＦＦ動作させるための第３制御トランジスタＴ、３とを
有している。第１制御トランジスタ”ｒｌのベースは第
１制御信号ＰＷＭ、の入力端にベース抵抗Ｒ２を介して
接続され、エミッタは昇圧電源（＋Ｂ電源電圧より約８
ｖ以上昇圧された昇圧電圧を出力）に接続され、かつ、
コレクタはバイアス抵抗Ｒ）を介して第１駆動トランジ
スタＰ Ｔ 、のゲートに接続されている。第２制御ト
ランジスタＴ 、のベースは、べ〜ス抵抗Ｒ４およびｒ
ム ダイオードＤを介して第１制御信号Ｐ Ｗ Ｍ ＋の入
力端に、かつ、プルアップ抵抗Ｒ３を介して十Ｂ電源に
接続され、コレクタは第１駆動トランジスタＰＴ、のゲ
ートに接続され、エミッタはＧＮＤに接続されている。
ＰＷＭ１に従って第１駆動トランジスタＰＴｌをＯＮ動
作させるための第１制御トランジスタＴ＋１と、この第
１制御トランジスタＴｒｌとは逆相タイミングで動作し
簗１駆動トランジスタＰＴ、をＯＦＦ動作させるための
第２制御トランジスタＴｒ２と、第１駆動トランジスタ
ＰＴｌのＯＮ動作時に茶２駆動トランジスタＰＴ２をＯ
ＦＦ動作させるための第３制御トランジスタＴ、３とを
有している。第１制御トランジスタ”ｒｌのベースは第
１制御信号ＰＷＭ、の入力端にベース抵抗Ｒ２を介して
接続され、エミッタは昇圧電源（＋Ｂ電源電圧より約８
ｖ以上昇圧された昇圧電圧を出力）に接続され、かつ、
コレクタはバイアス抵抗Ｒ）を介して第１駆動トランジ
スタＰ Ｔ 、のゲートに接続されている。第２制御ト
ランジスタＴ 、のベースは、べ〜ス抵抗Ｒ４およびｒ
ム ダイオードＤを介して第１制御信号Ｐ Ｗ Ｍ ＋の入
力端に、かつ、プルアップ抵抗Ｒ３を介して十Ｂ電源に
接続され、コレクタは第１駆動トランジスタＰＴ、のゲ
ートに接続され、エミッタはＧＮＤに接続されている。
Ｒ５はバイアス抵抗である。
第３制御トランジスタＴ、３のベースは、ベース抵抗Ｒ
８を介して第１制御トランジスタ”＋Ｉのコレクタに接
続され、コレクタはゲート抵抗Ｒ７を介して第１スイツ
チング信号Ｓ１の入力端、すなわち、第２駆動トランジ
スタＰＴ、のゲートに接続され、エミッタはＧＮＤに接
続されている。
８を介して第１制御トランジスタ”＋Ｉのコレクタに接
続され、コレクタはゲート抵抗Ｒ７を介して第１スイツ
チング信号Ｓ１の入力端、すなわち、第２駆動トランジ
スタＰＴ、のゲートに接続され、エミッタはＧＮＤに接
続されている。
駆動回路Ｄ Ｒｓは第３駆動トランジスタＰＴ３および
第４駆動トランジスタＰ Ｔ ４に対して上記駆動回路
Ｄ Ｒｓと同様な構成で接続されている。
第４駆動トランジスタＰ Ｔ ４に対して上記駆動回路
Ｄ Ｒｓと同様な構成で接続されている。
なお、駆動回路ＤＲ、ＤＲ６に対して第１制御信号Ｐ
Ｗ Ｍ ｒ 、第２制御信号ＰＷＭ、を与える回路は、
図示してないが、その回路の出力段はオープンコレクタ
となっており、したがって第１制御信号ＰＷＭ 、第
２制御信号ＰＷＭ２の信号論理は“Ｌ”で第１制御トラ
ンジスタＴ＋１のベース電位、ダイオードＤのカソード
電位をＧＮＤレベルに引込む状態と、オープン状態（“
Ｈ゛レベルはなく）との２つの状態で駆動回路Ｄ Ｒ５
、Ｄ Ｒ６を制御する。
Ｗ Ｍ ｒ 、第２制御信号ＰＷＭ、を与える回路は、
図示してないが、その回路の出力段はオープンコレクタ
となっており、したがって第１制御信号ＰＷＭ 、第
２制御信号ＰＷＭ２の信号論理は“Ｌ”で第１制御トラ
ンジスタＴ＋１のベース電位、ダイオードＤのカソード
電位をＧＮＤレベルに引込む状態と、オープン状態（“
Ｈ゛レベルはなく）との２つの状態で駆動回路Ｄ Ｒ５
、Ｄ Ｒ６を制御する。
次に、動作を説明する。いま、第３駆動トランジスタＰ
Ｔ ３および第２駆動トランジスタＰＴ。
Ｔ ３および第２駆動トランジスタＰＴ。
かＯＮで＋Ｂ電源−第３駆動トランジスタＰＴ３−電動
機Ｍ−第２駆動トランジスタＰ Ｔ ２−ＧＮＤの電流
路で電動機Ｍを駆動している第１−の状態から、第１駆
動トランジスタＰＴ、および第４駆動トランジスタＰ
Ｔ Ａをターンオンさせて千Ｂ電源−第１駆動トランジ
スタＰＴ、−電動機Ｍ−箪４駆動トランジスタＰ Ｔ
ｉ、→ＧＮＤの電流路で電動機Ｍを駆動（すなわち、逆
回転）する第２の状態を考える。
機Ｍ−第２駆動トランジスタＰ Ｔ ２−ＧＮＤの電流
路で電動機Ｍを駆動している第１−の状態から、第１駆
動トランジスタＰＴ、および第４駆動トランジスタＰ
Ｔ Ａをターンオンさせて千Ｂ電源−第１駆動トランジ
スタＰＴ、−電動機Ｍ−箪４駆動トランジスタＰ Ｔ
ｉ、→ＧＮＤの電流路で電動機Ｍを駆動（すなわち、逆
回転）する第２の状態を考える。
上記第１の状態では第３駆動トランジスタＰＴ 、第
２駆動トランジスタＰ Ｔ ２がＯＮであるから第２の
状態に移行するためにはこれらをターンオフさせたのち
、第１駆動トランジスタＰＴ 、第４駆動トランジス
タＰＴ４をターンオンさせなければならない。このとき
、第２駆動トランジスタＰ Ｔ ２がターンオフしない
状態のまま第１駆動トランジスタＰＴ１がターンオンし
た場合に同時ＯＮによる短絡が生じるおそれがあること
は前述の通りである。
２駆動トランジスタＰ Ｔ ２がＯＮであるから第２の
状態に移行するためにはこれらをターンオフさせたのち
、第１駆動トランジスタＰＴ 、第４駆動トランジス
タＰＴ４をターンオンさせなければならない。このとき
、第２駆動トランジスタＰ Ｔ ２がターンオフしない
状態のまま第１駆動トランジスタＰＴ１がターンオンし
た場合に同時ＯＮによる短絡が生じるおそれがあること
は前述の通りである。
さて、第１駆動トランジスタＰ Ｔ ｔをターンオンさ
せる場合、第１制御信号ＰＷＭ、が″Ｌルベルになる時
、第１制御トランジスタＴ、１がまずターンオンする。
せる場合、第１制御信号ＰＷＭ、が″Ｌルベルになる時
、第１制御トランジスタＴ、１がまずターンオンする。
このときの０点の信号は第３図に示す通りである。この
信号がそのまま第１駆動トランジスタＰＴ、のゲートに
印加されると第１駆動トランジスタＰＴ、はターンオン
となるのであるが、第１制御信号ＰＷＭ、が“Ｌ″レベ
ル向う途中では第２制御トランジスター２もＯＮとなっ
ており、第２制御トランジスタ”＋２のコレクタ電位で
ある■点電位は第３図に示すようにＯｖレベルとなる。
信号がそのまま第１駆動トランジスタＰＴ、のゲートに
印加されると第１駆動トランジスタＰＴ、はターンオン
となるのであるが、第１制御信号ＰＷＭ、が“Ｌ″レベ
ル向う途中では第２制御トランジスター２もＯＮとなっ
ており、第２制御トランジスタ”＋２のコレクタ電位で
ある■点電位は第３図に示すようにＯｖレベルとなる。
つまり、第１制御トランジスタＴ と稟２制御トランジ
スタＴ＋２とが同時ＯＮ状態となり、第１駆動トランジ
スタＰＴ、のゲート電位が■点電位に引込まれるため第
１駆動トランジスタＰ Ｔ １はターンオンしない。こ
の第１制御トランジスタＴ と第２制御トランジスタＴ
Ｔ２の同時ＯＮ期間中に第１スイツチング信号Ｓ１が“
Ｌ″レベル■点電位）になると、第２駆動トランジスタ
Ｐ Ｔ ２はターンオフとなる。したかって、第１駆動
トランジスタＰ Ｔ １がターンオンする前に必ず第２
駆動トランジスタＰＴ２がターンオフするので、第１駆
動トランジスタＰＴ、と第２駆動トランジスタＰ Ｔ
２の同時ＯＮとなることを確実に防止することができる
。やがて、第２制御トランジスタ”＋２はターンオフ状
態に移行し、第１駆動トランジスタＰＴｌのゲートには
第１制御トランジスタＴ、＋を介して昇圧電源が与えら
れるので第１駆動トランジスタＰＴ、はターンオンとな
る。以上の説明と反対の動作が駆動回路ＤＲ側で行われ
、第１駆動トランジスタＰＴ、、箪４駆動トランジスタ
Ｐ Ｔ ＡがＯＮとなり、電動機Ｍは回転する。その発
生トルクは第１制御信号ＰＷＭ１のパルス幅にて制御さ
れ、そのパルス幅はパワーステアリング装置で必要とさ
れる助勢トルクの値に対応する。か（して、電動機Ｍの
回転切替時に起こるＨブリッジの短絡を確実に防止する
。しかも、この短絡防止はＨブリッジ回路の直前にて行
うため、従来のような外乱ノイズの混入の可能性を著し
く低減させることができる。
スタＴ＋２とが同時ＯＮ状態となり、第１駆動トランジ
スタＰＴ、のゲート電位が■点電位に引込まれるため第
１駆動トランジスタＰ Ｔ １はターンオンしない。こ
の第１制御トランジスタＴ と第２制御トランジスタＴ
Ｔ２の同時ＯＮ期間中に第１スイツチング信号Ｓ１が“
Ｌ″レベル■点電位）になると、第２駆動トランジスタ
Ｐ Ｔ ２はターンオフとなる。したかって、第１駆動
トランジスタＰ Ｔ １がターンオンする前に必ず第２
駆動トランジスタＰＴ２がターンオフするので、第１駆
動トランジスタＰＴ、と第２駆動トランジスタＰ Ｔ
２の同時ＯＮとなることを確実に防止することができる
。やがて、第２制御トランジスタ”＋２はターンオフ状
態に移行し、第１駆動トランジスタＰＴｌのゲートには
第１制御トランジスタＴ、＋を介して昇圧電源が与えら
れるので第１駆動トランジスタＰＴ、はターンオンとな
る。以上の説明と反対の動作が駆動回路ＤＲ側で行われ
、第１駆動トランジスタＰＴ、、箪４駆動トランジスタ
Ｐ Ｔ ＡがＯＮとなり、電動機Ｍは回転する。その発
生トルクは第１制御信号ＰＷＭ１のパルス幅にて制御さ
れ、そのパルス幅はパワーステアリング装置で必要とさ
れる助勢トルクの値に対応する。か（して、電動機Ｍの
回転切替時に起こるＨブリッジの短絡を確実に防止する
。しかも、この短絡防止はＨブリッジ回路の直前にて行
うため、従来のような外乱ノイズの混入の可能性を著し
く低減させることができる。
なお、ここで、第１ｉ＃Ｊ御トランジスタＴｒｌと第２
制御トランジスタ”ｒ２の同時ＯＮ状態の発生メカニズ
ムについて以下に略記しておく。まず、前提として、茶
１４１１ｊトランジスタＴｒｌの動作すなわちベース・
エミッタ間電圧ｖｂｅはバイアス抵抗Ｒとベース抵抗Ｒ
２によって定まる。ｖｂｅは通常、例えば０．６ｖ程度
とされる。一方、第２制御トランジスタ”ｒ２のベース
・エミッタ間電圧ｖｂｅはバイアス抵抗Ｒ５とベース抵
抗Ｒ４によって定まり、そのｖｂｅも０．６ｖ程度であ
る。このように、第１制御トランジスタＴ＋１のｖｂｅ
と第２制御トランジスタＴ、２のｖｂｅを同じくするこ
とで、第１制御トランジスタＴ、＋のターンオン時にお
いて第２制御トランジスタＴ＋２もＯＮ状態を維持した
のちターンオフに転する期間が存在する。すなわち、第
１制御トランジスタ”ｒｌと第２制御トランジスタＴ＋
２とは相補的ないしは逆相動作をするのであるが、その
スイッチング時のある期間、第１制御トランジスタＴ、
＋と第２制御トランジスタＴ＋２とは同時ＯＮする状態
があるのである。
制御トランジスタ”ｒ２の同時ＯＮ状態の発生メカニズ
ムについて以下に略記しておく。まず、前提として、茶
１４１１ｊトランジスタＴｒｌの動作すなわちベース・
エミッタ間電圧ｖｂｅはバイアス抵抗Ｒとベース抵抗Ｒ
２によって定まる。ｖｂｅは通常、例えば０．６ｖ程度
とされる。一方、第２制御トランジスタ”ｒ２のベース
・エミッタ間電圧ｖｂｅはバイアス抵抗Ｒ５とベース抵
抗Ｒ４によって定まり、そのｖｂｅも０．６ｖ程度であ
る。このように、第１制御トランジスタＴ＋１のｖｂｅ
と第２制御トランジスタＴ、２のｖｂｅを同じくするこ
とで、第１制御トランジスタＴ、＋のターンオン時にお
いて第２制御トランジスタＴ＋２もＯＮ状態を維持した
のちターンオフに転する期間が存在する。すなわち、第
１制御トランジスタ”ｒｌと第２制御トランジスタＴ＋
２とは相補的ないしは逆相動作をするのであるが、その
スイッチング時のある期間、第１制御トランジスタＴ、
＋と第２制御トランジスタＴ＋２とは同時ＯＮする状態
があるのである。
以上の通り本発明によれば、第１制御トランジスタによ
る第１駆動トランジスタのオン動作期間中に１．同じ第
１駆動トランジスタに対してオフ動作させるよう作用す
る第２制御トランジスタを有するため、第１駆動トラン
ジスタはその直列な第２駆動トランジスタがターンオフ
したのちターンオンとなるため、同時ＯＮによる短絡の
発生を防止しつる。
る第１駆動トランジスタのオン動作期間中に１．同じ第
１駆動トランジスタに対してオフ動作させるよう作用す
る第２制御トランジスタを有するため、第１駆動トラン
ジスタはその直列な第２駆動トランジスタがターンオフ
したのちターンオンとなるため、同時ＯＮによる短絡の
発生を防止しつる。
第１図は本発明の原理説明図、
第２図は本発明実施例の回路図、
第３図は第２図の動作説明図、
第４図は従来のＨブリッジの制御回路図である。
Ｔ＋ｌ・・・第１制御トランジスタ
Ｔｔ２・・・第２制御トランジスタ
”ｒ３・・・第３制御トランジスタ
ＰＴ、・・・第１駆動トランジスタ
ＰＴ２・・・第２駆動トランジスタ
ＰＴ３・・・第３駆動トランジスタ
ＰＴ４・・・第４駆動トランジスタ
Ｑ１・・・第１駆動トランジスタ
Ｑ２・・・第２駆動トランジスタ
Ｑ３・・・第３駆動トランジスタ
Ｑ４・・・第４駆動トランジスタ
Ｄ Ｒ１・・・駆動回路
Ｄ Ｒ２・・・駆動回路
Ｄ Ｒｓ・・・駆動回路
Ｄ Ｒ４・・・駆動回路
Ｄ Ｒｓ・・・駆動回路
ＤＲ６・・・駆動回路
ＰＷＭ、・・・第１制御信号
ＰＷＭ２・・・第２制御信号
Ｓｌ・・・第１スイツチング信号
Ｓ２・・・第２スイツチングＣ号
Ｒ−Ｒ８・・・抵抗
Ｄ・・・ダイオード
Ｍ・・・電動機
ＳＢ・・・短絡防止ロジック回路
Ｓ８１・・・駆動制御回路
Ｓ Ｂ ２・・・駆動制御回路
Claims (1)
- 【特許請求の範囲】 １、正負電源間に、少なくとも第１および第２の駆動ト
ランジスタ（ＰＴ＿１、ＰＴ＿２）が直列に接続され、
前記第１および第２の駆動トランジスタの接続点に負荷
が接続されてなる駆動回路を制御するトランジスタ制御
回路において、 前記第１の駆動トランジスタ（ＰＴ＿１）をオン動作さ
せるための第１制御トランジスタ（Ｔ＿ｒ＿１）と、 前記第１の駆動トランジスタ（ＰＴ＿１）をオフ動作さ
せるための第２制御トランジスタ（Ｔ＿ｒ＿２）と、 前記第２の駆動トランジスタ（ＰＴ＿２）を前記第１の
駆動トランジスタ（ＰＴ＿１）のオン動作時にオフ動作
させるための第３制御トランジスタ（Ｔ＿ｒ＿３）と、
を含み、 前記第１制御トランジスタ（Ｔ＿ｒ＿１）が第１の駆動
トランジスタ（ＰＴ＿１）をオン動作させる期間中に、
前記第２制御トランジスタ（Ｔ＿ｒ＿２）が前記第１の
駆動トランジスタ（ＰＴ＿１）をオフ動作させる期間を
有するようにスイッチングタイミングが設定されている
ことを特徴とするトランジスタ制御回路。 ２、請求項１記載のトランジスタ制御回路において、駆
動回路は、直列接続された第１および第２の駆動トラン
ジスタ（ＰＴ＿１、ＰＴ＿２）を有する第１のアームと
、直列接続された第３および第４の駆動トランジスタ（
ＰＴ＿３、ＰＴ＿４）を有する第２のアームとが並列状
態で正負電源間に接続され、前記第１アームと第２アー
ムにおける各トランジスタの接続中点相互間に電動機が
接続されたＨブリッジ回路であることを特徴とするトラ
ンジスタ制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2182478A JPH0470118A (ja) | 1990-07-10 | 1990-07-10 | トランジスタ制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2182478A JPH0470118A (ja) | 1990-07-10 | 1990-07-10 | トランジスタ制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0470118A true JPH0470118A (ja) | 1992-03-05 |
Family
ID=16118977
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2182478A Pending JPH0470118A (ja) | 1990-07-10 | 1990-07-10 | トランジスタ制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0470118A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7265603B2 (en) | 2003-05-12 | 2007-09-04 | International Rectifier Corporation | MOSFET gate driver with a negative gate bias voltage |
| JP2008054805A (ja) * | 2006-08-30 | 2008-03-13 | Teijin Pharma Ltd | 酸素濃縮装置 |
| JP2008180455A (ja) * | 2007-01-25 | 2008-08-07 | Matsushita Electric Ind Co Ltd | 屋外フード |
-
1990
- 1990-07-10 JP JP2182478A patent/JPH0470118A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7265603B2 (en) | 2003-05-12 | 2007-09-04 | International Rectifier Corporation | MOSFET gate driver with a negative gate bias voltage |
| JP2008054805A (ja) * | 2006-08-30 | 2008-03-13 | Teijin Pharma Ltd | 酸素濃縮装置 |
| JP2008180455A (ja) * | 2007-01-25 | 2008-08-07 | Matsushita Electric Ind Co Ltd | 屋外フード |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3890906B2 (ja) | ブラシレスモータの駆動装置およびそれを使用するモータ | |
| JPH0470118A (ja) | トランジスタ制御回路 | |
| JPH05243945A (ja) | モータ駆動用集積回路 | |
| JP2596390B2 (ja) | Ｈブリッジ型モータ駆動回路 | |
| US4217528A (en) | Apparatus for preventing malfunction in a circuit controlling an electrical component maintaining a residual voltage after removal of energization | |
| JP2803354B2 (ja) | モータ駆動用集積回路 | |
| JP2858503B2 (ja) | Ｍｏｓ型半導体集積回路 | |
| JP2898140B2 (ja) | トランジスタブリッジ回路 | |
| JP2776034B2 (ja) | 定電流回路 | |
| JP2834773B2 (ja) | モータの速度制御回路 | |
| JP2506811Y2 (ja) | ブリッジ型出力回路 | |
| JPH1098896A (ja) | コイル負荷駆動回路 | |
| JP2610069B2 (ja) | 負荷駆動回路のゲート制御回路 | |
| JP2819878B2 (ja) | パルス出力装置 | |
| JP2662397B2 (ja) | 駆動制御用ｉｃ | |
| JPS62290110A (ja) | リアクタンス素子駆動回路 | |
| JPS631038B2 (ja) | ||
| JP4392897B2 (ja) | ブラシレスモータの駆動制御装置 | |
| JPH0159838B2 (ja) | ||
| KR890005545Y1 (ko) | 햄머 구동 장치 | |
| JPH054347Y2 (ja) | ||
| JPH1080184A (ja) | 可逆直流電動機制御用回路装置 | |
| JPS6268090A (ja) | 無刷子直流電動機 | |
| JPH082196B2 (ja) | モータ駆動装置 | |
| JPH03234117A (ja) | 半導体集積回路 |