JP2834773B2 - モータの速度制御回路 - Google Patents
モータの速度制御回路Info
- Publication number
- JP2834773B2 JP2834773B2 JP1144976A JP14497689A JP2834773B2 JP 2834773 B2 JP2834773 B2 JP 2834773B2 JP 1144976 A JP1144976 A JP 1144976A JP 14497689 A JP14497689 A JP 14497689A JP 2834773 B2 JP2834773 B2 JP 2834773B2
- Authority
- JP
- Japan
- Prior art keywords
- output transistor
- transistor
- output
- speed control
- turned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Control Of Ac Motors In General (AREA)
Description
【発明の詳細な説明】 （イ）産業上の利用分野 本発明は、モータの速度制御回路、特にPWM（Pulse W
idth Modulation）速度制御を行なうモータの速度制御
回路に関するものである。
idth Modulation）速度制御を行なうモータの速度制御
回路に関するものである。
（ロ）従来の技術 PWM速度制御によってモータを定速回転させる従来回
路を、第２図に基づき説明する。
路を、第２図に基づき説明する。
第２図において、（１）（２）（３）は速度制御回路
であり、これ等速度制御回路（１）（２）（３）の内部
回路は同一である為、前記速度制御回路（１）の内部回
路について以下に説明する。（４）（５）は夫々第１及
び第２の出力トランジスタであり、これ等の出力トラン
ジスタ（４）（５）のコレクタ・エミッタ路は、電源電
圧VCC（第１電源）が印加される電源端子（６）とアー
ス（第２電源）との間に直列接続されている。ここでト
ランジスタ（７）のエミッタ・コレクタは夫々前記出力
トランジスタ（４）のコレクタ・ベースに接続され、且
つ該トランジスタ（７）のベースは入力端子（８）と接
続されている為、入力信号S1が該入力端子（８）に印加
されることによって、前記出力トランジスタ（４）及び
前記トランジスタ（７）は動作する。また前記出力トラ
ンジスタ（４）のベース・エミッタ間に接続された分流
抵抗（９）は、前記トランジスタ（７）のコレクタ出力
を分流するものであり、前記トランジスタ（７）のエミ
ッタ・コレクタ間のリーク電流によって前記出力トラン
ジスタ（４）が誤動作するのを防止している。一方、前
記出力トランジスタ（５）とダーリントン接続された行
トランジスタ（10）のエミッタは後述の分流抵抗（11）
を介してアースされ、且つ該トランジスタ（10）のベー
スは入力端子（12）と接続されている為、入力信号S2が
該入力端子（12）に印加されることによって、前記出力
トランジスタ（５）及び前記トランジスタ（10）は動作
する。また前記出力トランジスタ（５）のベース・エミ
ッタニ間に接続された分流抵抗（11）は、前記分流抵抗
（９）と同様に、前記トランジスタ（10）のコレクタ・
エミッタ間のリーク電流によって前記出力トランジスタ
（５）が誤動作するのを防止している。（14）は制御ト
ランジスタであり、該制御トランジスタ（14）のコレク
タ・エミッタ路が前記入力端子（12）とアースとの間に
接続され、且つ該制御トランジスタ（14）のベースがベ
ース抵抗（15）を介して制御端子（16）と接続されてお
り、デューティ比を可変できる制御信号PWMが該制御端
子（16）に印加されることによって、前記制御トランジ
スタ（14）は動作する。
であり、これ等速度制御回路（１）（２）（３）の内部
回路は同一である為、前記速度制御回路（１）の内部回
路について以下に説明する。（４）（５）は夫々第１及
び第２の出力トランジスタであり、これ等の出力トラン
ジスタ（４）（５）のコレクタ・エミッタ路は、電源電
圧VCC（第１電源）が印加される電源端子（６）とアー
ス（第２電源）との間に直列接続されている。ここでト
ランジスタ（７）のエミッタ・コレクタは夫々前記出力
トランジスタ（４）のコレクタ・ベースに接続され、且
つ該トランジスタ（７）のベースは入力端子（８）と接
続されている為、入力信号S1が該入力端子（８）に印加
されることによって、前記出力トランジスタ（４）及び
前記トランジスタ（７）は動作する。また前記出力トラ
ンジスタ（４）のベース・エミッタ間に接続された分流
抵抗（９）は、前記トランジスタ（７）のコレクタ出力
を分流するものであり、前記トランジスタ（７）のエミ
ッタ・コレクタ間のリーク電流によって前記出力トラン
ジスタ（４）が誤動作するのを防止している。一方、前
記出力トランジスタ（５）とダーリントン接続された行
トランジスタ（10）のエミッタは後述の分流抵抗（11）
を介してアースされ、且つ該トランジスタ（10）のベー
スは入力端子（12）と接続されている為、入力信号S2が
該入力端子（12）に印加されることによって、前記出力
トランジスタ（５）及び前記トランジスタ（10）は動作
する。また前記出力トランジスタ（５）のベース・エミ
ッタニ間に接続された分流抵抗（11）は、前記分流抵抗
（９）と同様に、前記トランジスタ（10）のコレクタ・
エミッタ間のリーク電流によって前記出力トランジスタ
（５）が誤動作するのを防止している。（14）は制御ト
ランジスタであり、該制御トランジスタ（14）のコレク
タ・エミッタ路が前記入力端子（12）とアースとの間に
接続され、且つ該制御トランジスタ（14）のベースがベ
ース抵抗（15）を介して制御端子（16）と接続されてお
り、デューティ比を可変できる制御信号PWMが該制御端
子（16）に印加されることによって、前記制御トランジ
スタ（14）は動作する。
（17）（18）（19）は、モータ内部の三相の駆動コイ
ルであり、これ等駆動コイル（17）（18）（19）は夫
々、前記速度制御回路（１）（２）（３）内部における
前記出力トランジスタ（４）（５）の接続点と接続され
ている。
ルであり、これ等駆動コイル（17）（18）（19）は夫
々、前記速度制御回路（１）（２）（３）内部における
前記出力トランジスタ（４）（５）の接続点と接続され
ている。
尚、前記速度制御回路（１）（２）（３）はIC化され
るものであり、前記速度制御回路（１）（２）（３）内
部の同一素子には同一符号を付してある。
るものであり、前記速度制御回路（１）（２）（３）内
部の同一素子には同一符号を付してある。
第２図において、モータを一方向に回転させるには、
駆動コイル（17）（18）（19）に駆動電流をa,b,cの矢
印方向の順で繰り返し流さなければならない。ここで駆
動電流をa,b,cの各矢印方向に流す夫々の場合におい
て、各速度制御回路（１）（２）（３）間の動作は一定
関係を有している。そこで一例として、駆動コイル（1
8）（17）にａ方向の駆動電流を流す場合の動作につい
て、以下に説明する。
駆動コイル（17）（18）（19）に駆動電流をa,b,cの矢
印方向の順で繰り返し流さなければならない。ここで駆
動電流をa,b,cの各矢印方向に流す夫々の場合におい
て、各速度制御回路（１）（２）（３）間の動作は一定
関係を有している。そこで一例として、駆動コイル（1
8）（17）にａ方向の駆動電流を流す場合の動作につい
て、以下に説明する。
この場合、駆動コイル（18）（17）にａ方向にのみ駆
動電流を流す為、速度制御回路（１）に印加される入力
信号S1,S2をハイレベル（以下「Ｈ」と称す）に設定
し、速度制御回路（２）に印加される入力信号S1,S2を
ローレベル（以下「Ｌ」と称す）に設定し、更に速度制
御回路（３）に印加される入力信号S1,S2を夫々
「Ｈ」，「Ｌ」に設定する。こうすることによって、速
度制御回路（１）内部の出力トランジスタ（５）及び速
度制御回路（２）内部の出力トランジスタ（４）のみが
オンすることになり、駆動コイル（18）（17）にａ方向
の駆動電流が流れることになる。ここで速度制御回路
（１）内部において、仮に制御トランジスタ（14）が常
時オフ状態であると、出力トランジスタ（５）が飽和状
態の為、駆動コイル（18）（17）にａ方向の駆動電流が
常時流れてしまい、言い換えればモータを最高速回転さ
せることになってしまい、モータを最高速回転よりも低
い回転数で定速回転させることができない。そこで制御
信号PWMで制御トランジスタ（14）をオンオフすること
によって、出力トランジスタ（４）のオフ時における出
力トランジスタ（５）のオン可能期間Ａ（ａ方向の駆動
電流を流すのに要する時間）を断続的にオンオフ制御
し、駆動コイル（18）（17）にａ方向の駆動電流を断続
的に流すことによって、モータが最高速回転より低い回
転数で定速回転できる様にしている。因みに、制御信号
PWMの「Ｌ」期間が長くなる様にデューティ比を可変す
ると、前記オン可能期間Ａにおいて出力トランジスタ
（５）のオン期間が長くなってａ方向の駆動電流が長く
流れ、これよりモータの回転数は高くなる。一方、制御
信号PWMの「Ｈ」期間が長くなる様にデューティ比を可
変すると、前記オン可能期間Ａにおいて出力トランジス
タ（５）のオン期間が短くなってａ方向の駆動電流が短
い期間しか流れなくなり、これよりモータの回転数は低
くなる。即ち、制御信号PWMのデューティ比を変えてモ
ータの回転数を制御することが、PWM速度制御なのであ
る。
動電流を流す為、速度制御回路（１）に印加される入力
信号S1,S2をハイレベル（以下「Ｈ」と称す）に設定
し、速度制御回路（２）に印加される入力信号S1,S2を
ローレベル（以下「Ｌ」と称す）に設定し、更に速度制
御回路（３）に印加される入力信号S1,S2を夫々
「Ｈ」，「Ｌ」に設定する。こうすることによって、速
度制御回路（１）内部の出力トランジスタ（５）及び速
度制御回路（２）内部の出力トランジスタ（４）のみが
オンすることになり、駆動コイル（18）（17）にａ方向
の駆動電流が流れることになる。ここで速度制御回路
（１）内部において、仮に制御トランジスタ（14）が常
時オフ状態であると、出力トランジスタ（５）が飽和状
態の為、駆動コイル（18）（17）にａ方向の駆動電流が
常時流れてしまい、言い換えればモータを最高速回転さ
せることになってしまい、モータを最高速回転よりも低
い回転数で定速回転させることができない。そこで制御
信号PWMで制御トランジスタ（14）をオンオフすること
によって、出力トランジスタ（４）のオフ時における出
力トランジスタ（５）のオン可能期間Ａ（ａ方向の駆動
電流を流すのに要する時間）を断続的にオンオフ制御
し、駆動コイル（18）（17）にａ方向の駆動電流を断続
的に流すことによって、モータが最高速回転より低い回
転数で定速回転できる様にしている。因みに、制御信号
PWMの「Ｌ」期間が長くなる様にデューティ比を可変す
ると、前記オン可能期間Ａにおいて出力トランジスタ
（５）のオン期間が長くなってａ方向の駆動電流が長く
流れ、これよりモータの回転数は高くなる。一方、制御
信号PWMの「Ｈ」期間が長くなる様にデューティ比を可
変すると、前記オン可能期間Ａにおいて出力トランジス
タ（５）のオン期間が短くなってａ方向の駆動電流が短
い期間しか流れなくなり、これよりモータの回転数は低
くなる。即ち、制御信号PWMのデューティ比を変えてモ
ータの回転数を制御することが、PWM速度制御なのであ
る。
尚、第２図の回路は、OA機器等のモータの制御に使用
される。
される。
（ハ）発明が解決しようとする課題 しかしながら、前記従来の技術において、出力トラン
ジスタ（４）のオフ時に、制御信号PWMが「Ｈ」から
「Ｌ」に立下がって出力トランジスタ（５）がオンする
場合、該出力トランジスタ（５）がオンすると同時に、
出力トランジスタ（４）のエミッタ電位はアース電位ま
で下降するが、該出力トランジスタ（４）のベース電位
は該出力トランジスタ（４）のベース・コレクタ間の寄
生容量と分流抵抗（９）より生じる時定数によって直ち
に下降できない。従って出力トランジスタ（５）がオン
した瞬間、出力トランジスタ（４）のベース・エミッタ
間に該出力トランジスタ（４）をオンするのに十分な電
位差が生じてしまい、出力トランジスタ（４）（５）の
コレクタ・エミッタ路を貫通電流（大電流）が流れてし
まうことになる。これより電源電圧の変動に伴なって電
源ライン（26）にノイズが重畳したり、各素子の温度が
上昇して各素子の特性を十分に活かせなくなったりして
しまう問題点があった。
ジスタ（４）のオフ時に、制御信号PWMが「Ｈ」から
「Ｌ」に立下がって出力トランジスタ（５）がオンする
場合、該出力トランジスタ（５）がオンすると同時に、
出力トランジスタ（４）のエミッタ電位はアース電位ま
で下降するが、該出力トランジスタ（４）のベース電位
は該出力トランジスタ（４）のベース・コレクタ間の寄
生容量と分流抵抗（９）より生じる時定数によって直ち
に下降できない。従って出力トランジスタ（５）がオン
した瞬間、出力トランジスタ（４）のベース・エミッタ
間に該出力トランジスタ（４）をオンするのに十分な電
位差が生じてしまい、出力トランジスタ（４）（５）の
コレクタ・エミッタ路を貫通電流（大電流）が流れてし
まうことになる。これより電源電圧の変動に伴なって電
源ライン（26）にノイズが重畳したり、各素子の温度が
上昇して各素子の特性を十分に活かせなくなったりして
しまう問題点があった。
（ニ）課題を解決するための手段 本発明は前記問題点を解決するために為されたもので
あり、第１電源と第２電源との間に直列接続された第１
及び第２の出力トランジスタと、前記第１の出力トラン
ジスタのオフ時における前記第２の出力トランジスタの
オン期間を断続的にオンオフ制御する制御トランジスタ
とを有する速度制御回路を、モータ内部の多相の各駆動
コイル毎に設け、前記各速度制御回路における前記第１
及び第２の出力トランジスタの接続点を前記各駆動コイ
ルと接続することによって、モータの速度制御を行なう
モータの速度制御回路において、 前記制御トランジスタの出力に基づき、前記第１の出
力トランジスタがオフした状態で前記第２の出力トラン
ジスタがオンした時、前記第１の出力トランジスタの入
力を前記第２電源に接続するスイッチングトランジスタ
を、前記各速度制御回路毎に備えたことを特徴とする。
あり、第１電源と第２電源との間に直列接続された第１
及び第２の出力トランジスタと、前記第１の出力トラン
ジスタのオフ時における前記第２の出力トランジスタの
オン期間を断続的にオンオフ制御する制御トランジスタ
とを有する速度制御回路を、モータ内部の多相の各駆動
コイル毎に設け、前記各速度制御回路における前記第１
及び第２の出力トランジスタの接続点を前記各駆動コイ
ルと接続することによって、モータの速度制御を行なう
モータの速度制御回路において、 前記制御トランジスタの出力に基づき、前記第１の出
力トランジスタがオフした状態で前記第２の出力トラン
ジスタがオンした時、前記第１の出力トランジスタの入
力を前記第２電源に接続するスイッチングトランジスタ
を、前記各速度制御回路毎に備えたことを特徴とする。
（ホ）作 用 本発明によれば、制御トランジスタの出力に基づき、
第１の出力トランジスタがオフした状態で第２の出力ト
ランジスタがオンした時、第１の出力トランジスタの入
力を第２電源に接続するスイッチングトランジスタを、
各速度制御回路毎に設けた為、第１及び第２の出力トラ
ンジスタを貫通電流が流れなくなる。
第１の出力トランジスタがオフした状態で第２の出力ト
ランジスタがオンした時、第１の出力トランジスタの入
力を第２電源に接続するスイッチングトランジスタを、
各速度制御回路毎に設けた為、第１及び第２の出力トラ
ンジスタを貫通電流が流れなくなる。
（ヘ）実施例 本発明の詳細を図示の実施例により具体的に説明す
る。
る。
第１図において、（20）（21）（22）はIC化される同
一構成の速度制御回路であり、これ等速度制御回路（2
0）（21）（22）内部における出力トランジスタ（４）
（５）の接続点は、夫々駆動コイル（17）（18）（19）
と接続されている。尚、速度制御回路（20）（21）（2
2）はワンチップのICにすることも可能である。
一構成の速度制御回路であり、これ等速度制御回路（2
0）（21）（22）内部における出力トランジスタ（４）
（５）の接続点は、夫々駆動コイル（17）（18）（19）
と接続されている。尚、速度制御回路（20）（21）（2
2）はワンチップのICにすることも可能である。
ここで速度制御回路（20）（21）（22）の内部回路は
同一である為、速度制御回路（20）の内部回路のみにつ
いて説明すると、（23）はスイッチングトランジスタで
あり、該スイッチングトランジスタ（23）のベースはベ
ース抵抗（24）を介して入力端子（12）と接続され、該
スイッチングトランジスタ（23）のコレクタ・エミッタ
路は出力トランジスタ（４）のベースとアースとの間に
接続されている。そして入力信号S2を「Ｈ」にした状態
での制御信号PWMに応じて、前記スイッチングトランジ
スタ（23）は動作する。具体的には、入力信号S2が
「Ｈ」且つ制御信号PWMが「Ｌ」の時、前記スイッチン
グトランジスタ（23）はオンし、また入力信号S2が
「Ｈ」且つ制御信号PWMが「Ｈ」の時に前記スイッチン
グトランジスタ（23）はオフする。（25）は、前記出力
トランジスタ（４）のベース・エミッタ間に接続された
ダイオードであり、カソードは前記出力トランジスタ
（４）のベースと接続され、アノードは前記出力トラン
ジスタ（４）のエミッタと接続されている。尚、第２図
と同一素子には同一符号を付してある。
同一である為、速度制御回路（20）の内部回路のみにつ
いて説明すると、（23）はスイッチングトランジスタで
あり、該スイッチングトランジスタ（23）のベースはベ
ース抵抗（24）を介して入力端子（12）と接続され、該
スイッチングトランジスタ（23）のコレクタ・エミッタ
路は出力トランジスタ（４）のベースとアースとの間に
接続されている。そして入力信号S2を「Ｈ」にした状態
での制御信号PWMに応じて、前記スイッチングトランジ
スタ（23）は動作する。具体的には、入力信号S2が
「Ｈ」且つ制御信号PWMが「Ｌ」の時、前記スイッチン
グトランジスタ（23）はオンし、また入力信号S2が
「Ｈ」且つ制御信号PWMが「Ｈ」の時に前記スイッチン
グトランジスタ（23）はオフする。（25）は、前記出力
トランジスタ（４）のベース・エミッタ間に接続された
ダイオードであり、カソードは前記出力トランジスタ
（４）のベースと接続され、アノードは前記出力トラン
ジスタ（４）のエミッタと接続されている。尚、第２図
と同一素子には同一符号を付してある。
以下、第２図の説明と同様に、駆動コイル（18）（1
7）にａ方向の駆動電流を流す時のみについて説明す
る。つまり速度制御回路（20）内部において、入力信号
S1,S2が「Ｈ」の為、出力トランジスタ（４）はオフ、
出力トランジスタ（５）は制御信号PWMに応じてオンオ
フ制御される状態にある。
7）にａ方向の駆動電流を流す時のみについて説明す
る。つまり速度制御回路（20）内部において、入力信号
S1,S2が「Ｈ」の為、出力トランジスタ（４）はオフ、
出力トランジスタ（５）は制御信号PWMに応じてオンオ
フ制御される状態にある。
ここで制御信号PWMが「Ｈ」から「Ｌ」に立下がり、
制御トランジスタ（14）のオフに伴なって出力トランジ
スタ（５）がオンした場合、該出力トランジスタ（５）
のオンと同時に、出力トランジスタ（４）のエミッタ電
位はアース電位まで下降することになる。ところが、制
御信号PWMが「Ｈ」が「Ｌ」に立下がると、制御トラン
ジスタ（14）のオフに伴なってスイッチングトランジス
タ（23）がオンする為、出力トランジスタ（４）のベー
ス・コレクタ間の寄生容量はスイッチングトランジスタ
（23）のコレクタ・エミッタ路を介してディスチャージ
されることになる。従って、制御信号PWMが立下がって
出力トランジスタ（５）がオンしても、出力トランジス
タ（４）のベース・エミッタ間には該出力トランジスタ
（４）をオンさせるだけの電位差は生じなくなり、出力
トランジスタ（４）（５）のコレクタ・エミッタ路を貫
通電流は流れなくなる。これより、電源ライン（26）に
ノイズが重畳せず、且つICの内部温度の上昇を防止で
き、モータの正確な速度制御が可能となる。
制御トランジスタ（14）のオフに伴なって出力トランジ
スタ（５）がオンした場合、該出力トランジスタ（５）
のオンと同時に、出力トランジスタ（４）のエミッタ電
位はアース電位まで下降することになる。ところが、制
御信号PWMが「Ｈ」が「Ｌ」に立下がると、制御トラン
ジスタ（14）のオフに伴なってスイッチングトランジス
タ（23）がオンする為、出力トランジスタ（４）のベー
ス・コレクタ間の寄生容量はスイッチングトランジスタ
（23）のコレクタ・エミッタ路を介してディスチャージ
されることになる。従って、制御信号PWMが立下がって
出力トランジスタ（５）がオンしても、出力トランジス
タ（４）のベース・エミッタ間には該出力トランジスタ
（４）をオンさせるだけの電位差は生じなくなり、出力
トランジスタ（４）（５）のコレクタ・エミッタ路を貫
通電流は流れなくなる。これより、電源ライン（26）に
ノイズが重畳せず、且つICの内部温度の上昇を防止で
き、モータの正確な速度制御が可能となる。
また制御信号PWMが「Ｌ」から「Ｈ」に立上がり、制
御トランジスタ（14）のオンに伴なって出力トランジス
タ（５）がオフした場合、該出力トランジスタ（５）の
オフによって、駆動コイル（18）（17）にａ方向の駆動
電流を流すための経路がなくなってしまい、出力トラン
ジスタ（４）のベース電位及びエミッタ電位が上昇する
ことになる。ところが、出力トランジスタ（４）のベー
ス・コレクタ間の寄生容量と分流抵抗（９）の抵抗値と
で生じる時定数によって、出力トランジスタ（４）のベ
ース電位はエミッタ電位よりも上昇速度が遅い為、出力
トランジスタ（４）に逆バイアスがかかり、出力トラン
ジスタ（４）を破壊してしまう恐れがある。そこで本実
施例に示す様に、出力トランジスタ（４）のベース・エ
ミッタ間にはダイオード（25）が設けられており、この
ダイオード（25）の順方向電圧によって、出力トランジ
スタ（４）のベース電位が、前記寄生容量と分流抵抗
（９）の抵抗値とで生じる時定数よりも速く上昇する様
にし、出力トランジスタ（４）の破壊を防止している。
尚、出力トランジスタ（４）を破壊しない程度の逆バイ
アスが該出力トランジスタ（４）に与えられる様に、直
列接続されるダイオード（25）の数は選択されている。
御トランジスタ（14）のオンに伴なって出力トランジス
タ（５）がオフした場合、該出力トランジスタ（５）の
オフによって、駆動コイル（18）（17）にａ方向の駆動
電流を流すための経路がなくなってしまい、出力トラン
ジスタ（４）のベース電位及びエミッタ電位が上昇する
ことになる。ところが、出力トランジスタ（４）のベー
ス・コレクタ間の寄生容量と分流抵抗（９）の抵抗値と
で生じる時定数によって、出力トランジスタ（４）のベ
ース電位はエミッタ電位よりも上昇速度が遅い為、出力
トランジスタ（４）に逆バイアスがかかり、出力トラン
ジスタ（４）を破壊してしまう恐れがある。そこで本実
施例に示す様に、出力トランジスタ（４）のベース・エ
ミッタ間にはダイオード（25）が設けられており、この
ダイオード（25）の順方向電圧によって、出力トランジ
スタ（４）のベース電位が、前記寄生容量と分流抵抗
（９）の抵抗値とで生じる時定数よりも速く上昇する様
にし、出力トランジスタ（４）の破壊を防止している。
尚、出力トランジスタ（４）を破壊しない程度の逆バイ
アスが該出力トランジスタ（４）に与えられる様に、直
列接続されるダイオード（25）の数は選択されている。
更に制御信号PWMが「Ｈ」から「Ｌ」に立下がり、制
御トランジスタ（14）のオフに伴なって出力トランジス
タ（５）がオンする前述の場合、素子の特性上、出力ト
ランジスタ（５）よりもスイッチングトランジスタ（2
3）の方が僅かに早くオンする為、この場合も出力トラ
ンジスタ（４）には逆バイアスが与えられるが、ダイオ
ード（25）によって出力トランジスタ（４）の破壊は防
止されることになる。
御トランジスタ（14）のオフに伴なって出力トランジス
タ（５）がオンする前述の場合、素子の特性上、出力ト
ランジスタ（５）よりもスイッチングトランジスタ（2
3）の方が僅かに早くオンする為、この場合も出力トラ
ンジスタ（４）には逆バイアスが与えられるが、ダイオ
ード（25）によって出力トランジスタ（４）の破壊は防
止されることになる。
以上より、制御信号PWMの立下がり時においても貫通
電流は流れず、また制御信号PWMの立上がり及び立下が
り時においても出力トランジスタ（４）の破壊は防止さ
れ、モータを確実に速度制御できることになる。
電流は流れず、また制御信号PWMの立上がり及び立下が
り時においても出力トランジスタ（４）の破壊は防止さ
れ、モータを確実に速度制御できることになる。
（ト）発明の効果 本発明によれば、制御トランジスタの出力に基づき、
第１の出力トランジスタがオフした状態で第２の出力ト
ランジスタがオンした時、第１の出力トランジスタの入
力を第２電源に接続する様にした為、第１及び第２の出
力トランジスタを貫通電流が流れなくなり、これより電
源ノイズの重畳や素子温度の上昇を防止でき、モータを
確実に速度制御できる等の利点が得られる。
第１の出力トランジスタがオフした状態で第２の出力ト
ランジスタがオンした時、第１の出力トランジスタの入
力を第２電源に接続する様にした為、第１及び第２の出
力トランジスタを貫通電流が流れなくなり、これより電
源ノイズの重畳や素子温度の上昇を防止でき、モータを
確実に速度制御できる等の利点が得られる。
第１図は本発明のモータの速度制御回路を示す回路図、
第２図は従来の回路を示す回路図である。 （４）（５）……出力トランジスタ、（14）……制御ト
ランジスタ、（17）（18）（19）……駆動コイル、（2
0）（21）（22）……速度制御回路、（23）……スイッ
チングトランジスタ、（25）……ダイオード。
第２図は従来の回路を示す回路図である。 （４）（５）……出力トランジスタ、（14）……制御ト
ランジスタ、（17）（18）（19）……駆動コイル、（2
0）（21）（22）……速度制御回路、（23）……スイッ
チングトランジスタ、（25）……ダイオード。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H02P 5/408 - 5/412 H02P 7/628 - 7/632 H02P 21/00
Claims (2)
- 【請求項１】第１電源と第２電源との間に直列接続され
た第１及び第２の出力トランジスタと、前記第１の出力
トランジスタのオフ時における前記第２の出力トランジ
スタのオン期間を断続的にオンオフ制御する制御トラン
ジスタと、前記第１の出力トランジスタの制御電極と出
力電極との間に接続された分流抵抗と、を有する速度制
御回路を、モータ内部の多相の各駆動コイル毎に設け、
前記各速度制御回路における前記第１及び第２の出力ト
ランジスタの接続点を前記各駆動コイルと接続すること
によって、モータの速度制御を行うモータの速度制御回
路において、 前記制御トランジスタの出力に基づき、前記第１の出力
トランジスタがオフした状態で前記第２の出力トランジ
スタがオンした時、前記第２の出力トランジスタと共に
オンすることにより、前記第１の出力トランジスタの制
御電極を前記第２電源と接続させるスイッチングトラン
ジスタを、前記各速度制御回路毎に備え、 前記第１の出力トランジスタがオフした状態で前記第２
の出力トランジスタをオンさせる時、前記第１の出力ト
ランジスタの制御電極及び入力電極間の寄生容量と前記
分流抵抗とで定まる時定数に起因して、前記第１の出力
トランジスタ及び前記第２の出力トランジスタの入力電
極及び出力電極路に貫通電流が流れるのを防止したこと
を特徴とするモータの速度制御回路。 - 【請求項２】前記各速度制御回路において、前記分流抵
抗にダイオードを並列接続し、前記制御トランジスタの
出力に基づき、前記第１の出力トランジスタがオフした
状態で前記第２の出力トランジスタがオフした時、前記
第１の出力トランジスタに逆バイアスがかかるのを防止
したことを特徴とする請求項（１）記載のモータの速度
制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1144976A JP2834773B2 (ja) | 1989-06-06 | 1989-06-06 | モータの速度制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1144976A JP2834773B2 (ja) | 1989-06-06 | 1989-06-06 | モータの速度制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0311996A JPH0311996A (ja) | 1991-01-21 |
| JP2834773B2 true JP2834773B2 (ja) | 1998-12-14 |
Family
ID=15374581
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1144976A Expired - Lifetime JP2834773B2 (ja) | 1989-06-06 | 1989-06-06 | モータの速度制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2834773B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2954408B2 (ja) * | 1991-10-21 | 1999-09-27 | 三菱電機株式会社 | イメージ読み取り装置 |
-
1989
- 1989-06-06 JP JP1144976A patent/JP2834773B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0311996A (ja) | 1991-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2834773B2 (ja) | モータの速度制御回路 | |
| US5541487A (en) | Driving circuit for stepping motor | |
| JPS61169020A (ja) | Ｔｔｌ型ゲート用可変スピードアツプ回路 | |
| US4486696A (en) | Stepping motor driving circuit | |
| JP3276734B2 (ja) | モータ駆動回路 | |
| JPS649837B2 (ja) | ||
| US5793170A (en) | Motor drive circuit | |
| JP2898140B2 (ja) | トランジスタブリッジ回路 | |
| US6459249B2 (en) | Reset circuit | |
| JPH04157813A (ja) | ハイサイド・スイッチ駆動回路 | |
| JP2815434B2 (ja) | 出力回路装置 | |
| JPH025680Y2 (ja) | ||
| JPS6240409Y2 (ja) | ||
| JPH0683045B2 (ja) | スイツチングアンプ | |
| JP2648032B2 (ja) | モータ駆動回路 | |
| JPS62290110A (ja) | リアクタンス素子駆動回路 | |
| JP2662397B2 (ja) | 駆動制御用ｉｃ | |
| US3931568A (en) | Efficient biasing scheme for microwave diodes | |
| JPH0410246B2 (ja) | ||
| JP2813798B2 (ja) | ステツピングモータ | |
| JPH0661042A (ja) | 誘導性負荷の駆動回路 | |
| JPH0158757B2 (ja) | ||
| JPS5915331A (ja) | 論理ゲ−ト回路 | |
| JP2542582B2 (ja) | インダクタンス負荷駆動回路 | |
| JPS643079Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081002 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091002 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091002 Year of fee payment: 11 |